CN108365846A - 一种基于有源电感变压器的电流模锁相环结构 - Google Patents
一种基于有源电感变压器的电流模锁相环结构 Download PDFInfo
- Publication number
- CN108365846A CN108365846A CN201810019904.7A CN201810019904A CN108365846A CN 108365846 A CN108365846 A CN 108365846A CN 201810019904 A CN201810019904 A CN 201810019904A CN 108365846 A CN108365846 A CN 108365846A
- Authority
- CN
- China
- Prior art keywords
- oxide
- metal
- semiconductor
- active inductance
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 225
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000010355 oscillation Effects 0.000 claims description 11
- 230000002708 enhancing effect Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- 239000013641 positive control Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 238000001914 filtration Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- MVSBXGNECVFSOD-AWEZNQCLSA-N (2r)-2-[3-(4-azido-3-iodophenyl)propanoylamino]-3-(pyridin-2-yldisulfanyl)propanoic acid Chemical compound C([C@@H](C(=O)O)NC(=O)CCC=1C=C(I)C(N=[N+]=[N-])=CC=1)SSC1=CC=CC=N1 MVSBXGNECVFSOD-AWEZNQCLSA-N 0.000 description 13
- 101150092509 Actn gene Proteins 0.000 description 13
- 101150015939 Parva gene Proteins 0.000 description 13
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F29/00—Variable transformers or inductances not covered by group H01F21/00
- H01F29/14—Variable transformers or inductances not covered by group H01F21/00 with variable magnetic bias
- H01F29/146—Constructional details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B1/00—Details
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
本发明公开了一种基于有源电感变压器的电流模锁相环结构。包括鉴频鉴相器、有源电感变压器、有源电感振荡器、差分转单端电路、输出信号缓冲器和多模分频器，鉴频鉴相器通过比较参考频率和分频信号产生电压信号，流经滤波器电阻之后被转化为控制电流信号，有源电感变压器协同电阻对控制电流进行滤波，控制后级的有源电感振荡器工作输出高频信号，多模分频器对高频信号降频产生分频信号传输到鉴频鉴相器，从而使整体电路完成锁定的功能。本发明中的电流模锁相环结构中的电感均为有源电感结构来替换传统的片上电感结构，能极大的节省片上无源器件的面积，使环路滤波不再受电源电压和有源电感输出电压的限制，同时大幅节省芯片制造成本。
Description
技术领域
本发明涉及电子电路计数领域，更具体的说，是涉及了一种基于有源电感变压器的电流模锁相环结构。
背景技术
目前，在设计锁相环频率综合器的结构时，通常采用的是由无源器件构成的电阻电容滤波器，来对鉴频鉴相器产生的控制电压进行滤波处理，使其能够控制后级的带无源电感的振荡器进行振荡，产生所需要的频率信号，并通过分频器降频后的反馈比较，完成整个环路的锁定功能，然而，在集成电路中使用片上电容和片上电感这些无源器件会占用大量的芯片面积，增加芯片制造的成本，此外，直接对控制电压信号进行滤波的操作受到了电源电压范围的限制。
对于上述的问题，也有一些设计考虑使用有源器件去替换电路中无源器件来节省面积，但一般都是直接使用有源电感进行设计，由于有源电感的电感值较小且品质因数不高，容易使电路受到有源电感输出电压范围的限制，整体环路的性能也难以满足实际设计的需要。
发明内容
鉴于上述问题的存在，本发明所提供一种基于有源电感变压器的电流模锁相环结构，以解决无源器件占用大量芯片面积、增加芯片制造成本、传统方案受电源电压范围和有源电感输出电压范围限制等问题。
本发明采用的技术方案是：
本发明包括鉴频鉴相器、两个有源电感变压器、有源电感振荡器、多模分频器和输出信号缓冲器；鉴频鉴相器的输入端连接外部的参考信号和多模分频器的输出端，鉴频鉴相器的输出端经两个有源电感变压器连接到有源电感振荡器的输入端，有源电感振荡器输出端分别连接到多模分频器和输出信号缓冲器的输入端，输出信号缓冲器输出端输出差分信号。
所述的鉴频鉴相器，其输入端接外部的参考频率信号FREF和来自多模分频器输出端的分频信号FDIV，比较两路输入信号相位差输出四路控制电压信号。
所述的两个有源电感变压器，分别为正相有源电感变压器和反相有源电感变压器，分别各自对鉴频鉴相器的两路控制电压信号进行滤波处理并后差分输出差分控制电压信号VTP和VTN，正相有源电感变压器的两输入端与鉴频鉴相器的两路正相控制电压信号UPP和DNP相连，反相有源电感变压器的两输入端与鉴频鉴相器的两路反相控制电压信号UPN和DNN相连。
所述的有源电感振荡器，接收两个有源电感变压器滤波处理后差分输出的差分控制电压信号，经振荡处理后输出两路相位相反的高频差分信号VOP和VON。
所述的多模分频器，对有源电感振荡器输出的两路高频差分信号VOP和VON进行降频处理，降频后的信号作为连接到鉴频鉴相器输入端的分频信号FDIV。
所述的输出信号缓冲器，将有源电感振荡器输出的两路高频差分信号VOP和VON进行驱动性能增强处理后输出两路差分信号FOP和FON。
所述的有源电感变压器采用三个电阻R1、R2、R3分别与三个有源电感L1、L2、L3串联的结构，输入电压信号施加在电阻R1和有源电感L1串联后的两端以及电阻R2和有源电感L2串联后的两端，电阻R3和有源电感L3串联，有源电感L1、L2和有源电感L3之间存在互感关系，使得输入电压信号经有源电感L1、L2互感传递到有源电感L3，有源电感L3感应出的电流信号流过电阻R3进而产生输出信号作为有源电感变压器的差分控制电压信号。
所述的有源电感变压器结构相同，均包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第一电阻、第二电阻、第三电阻、第一电流源和第二电流源；第一电流源的输入端与电源线VDD相连，第一电流源的输出端与第一MOS管的漏端以及第二MOS管和第三MOS管的栅端相连；第一MOS管的栅端接固定偏置电压，第一MOS管的源端和第二MOS管的漏端一起连接到第一电阻的一端，第一电阻的另一端接鉴频鉴相器输出的其中一路控制电压信号UPP/UPN，第二MOS管的源端接地；第三MOS管和第六MOS管的源端接地，第三MOS管的漏端接第四MOS管的源端，第四MOS管和第五MOS管的栅端一起连接到第五MOS管的源端和第六MOS管的漏端，第四MOS管和第五MOS管的漏端接电源线VDD；第六MOS管和第八MOS管的栅端一起连接到第七MOS管的漏端，第二电流源的输入端接电源线VDD，第二电流源的输出端接第七MOS管的漏端；第七MOS管的栅端接固定偏置电压，第七MOS管的源端和第八MOS管的漏端接第二电阻的一端，第八MOS管的源端接地，第二电阻的另一端接鉴频鉴相器输出的另一路控制电压信号DNP/DNN；第三MOS管的漏端接第三电阻的一端，第三电阻的另一端引出作为有源电感变压器的差分控制电压信号VTP/VTN的输出端。
UPP/UPN代表鉴频鉴相器输出的正相和反相的充电信号；DNP/DNN代表鉴频鉴相器输出的正相和反相的放电信号。
具体实施中，两个电流源具体采用片外电流协同电流镜电路的结构。
所述的第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管和第八MOS管均为N型MOS管。
所述的有源电感振荡器包括谐振核心电路、变容管阵列、电容阵列和振荡器输出缓冲器。
谐振核心电路作为有源电感振荡器的谐振腔，产生固定子带下固定振荡频率的两路差分振荡信号LP和LN；谐振核心电路能产生不同子带下的不同频率信号，子带是指振荡器在容值固定下的振荡频率范围，不同容值固定下具有不同的振荡频率范围，即具有不同的子带。
变容管阵列并联于谐振核心电路两端，变容管阵列的两控制端分别连接到两个有源电感变压器，受两个有源电感变压器各自输出的差分控制电压信号VTP和VTN控制使得两路差分振荡信号在单根子带上进行振荡频率的选择。
电容阵列并联于谐振核心电路两端，通过改变电容阵列中的电容值来使得两路差分振荡信号在不同根子带间的切换。
振荡器输出缓冲器两个输入端分别连接到谐振核心电路两端，输出端输出将谐振核心电路输出的两路差分振荡信号驱动性能增强后获得的两路差分信号VOP和VON。
所述的变容管阵列是由几组可变电容管并联而成的，可变电容管在不同偏置电压下受控制电压改变其两端压差，进而改变其电容值。单组可变电容管由两个可变电容管串联而成，每个可变电容管一端接控制电压信号，一端接偏置电压，另一端引出接入谐振腔。
所述的电容阵列是由多个固定电容管并联而成。
所述的谐振核心电路包括第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管；第九MOS管和第十MOS管的源端均接电源线VDD，第九MOS管的栅端与第十MOS管的栅端一起接固定偏置电压，第九MOS管的漏端接第十一MOS管的漏端和第十二MOS管的栅端，第十MOS管的漏端接第十二MOS管的漏端和第十一MOS管的栅端，第十一MOS管的源端接第十三MOS管的漏端和第十四MOS管的栅端，第十二MOS管的源端接第十四MOS管的漏端和第十三MOS管的栅端，第十三MOS管的源端接第十四MOS管的源端接地；第十一MOS管和第十二MOS管的源端输出两路差分振荡信号LP。
所述的第九MOS管和第十MOS管为P型MOS管；第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管为N型MOS管。
本发明中，锁相环的滤波器部分是由电阻和有源电感变压器组合实现的。鉴频鉴相器通过比较参考频率和分频信号产生电压信号，流经滤波器电阻之后被转化为控制电流信号，有源电感变压器协同电阻对控制电流进行滤波，从而控制后级的有源电感振荡器工作输出高频信号，多模分频器又对高频信号降频产生分频信号传输到鉴频鉴相器，从而使整体电路完成锁定的功能。
所述的多模分频器为可编程多模分频器。
本发明通过特殊设计的两路分开独立的有源电感变压器ACTP和ACTN减少了外界共模耦合噪声的干扰，使得信号传输具有更大的抗干扰性。并且结合有源电感振荡器CCO和有源电感变压器共同进行信号处理和传输，解决了传统对控制电压进行滤波中存在的控制信号受电源电压范围和有源电感输出范围的限制问题，成本低，面积小。
本发明的有益效果是：
与现有技术相比，本发明的电流模锁相环结构使用有源电感配合有源电感变压器的结构对控制电流信号进行滤波处理，且对于振荡器的选取也使用了到有源电感的振荡器，不仅大大的减少了无源器件对芯片面积的占用，节省大量芯片面积。
对控制信号进行差分滤波的结构选取可以较好的完成信号传输，极大地减少外界共模耦合噪声的干扰，还解决了传统对控制电压进行滤波中存在的控制信号受电源电压范围和有源电感输出范围的限制问题，以更低的成本获得更好的性能。
附图说明
图1为本发明提出的基于有源电感变压器的电流模锁相环结构原理示意图；
图2为本发明中有源电感变压器组成的原理示意图；
图3为本发明提出的有源电感变压器的具体电路结构图；
图4为本发明中有源振荡器的原理示意图；
图5为本发明中振荡器核心部分的电路结构图；
图6为本发明电路进行版图设计提取寄生参数后仿真锁定的结果图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步详细说明。
参照图1，本发明的电流模锁相环结构包括鉴频鉴相器PFD、两个有源电感变压器ACTP、ACTN、有源电感振荡器CCO、多模分频器DIV和输出信号缓冲器BUF；鉴频鉴相器PFD的输入端连接外部的参考信号和多模分频器DIV的输出端，鉴频鉴相器PFD的输出端经两个有源电感变压器ACTP、ACTN连接到有源电感振荡器CCO的输入端，有源电感振荡器CCO输出端分别连接到多模分频器DIV和输出信号缓冲器BUF的输入端，输出信号缓冲器BUF输出端输出差分信号。
鉴频鉴相器PFD，其输入端接外部的参考频率信号FREF和来自多模分频器DIV输出端的分频信号FDIV，比较两路输入信号相位差输出四路控制电压信号。
两个有源电感变压器ACTP、ACTN，分别为正相有源电感变压器ACTP和反相有源电感变压器ACTN，分别各自对鉴频鉴相器PFD的两路控制电压信号进行滤波处理并后差分输出差分控制电压信号VTP和VTN，正相有源电感变压器的两输入端与鉴频鉴相器PFD的两路正相控制电压信号UPP和DNP相连，反相有源电感变压器的两输入端与鉴频鉴相器PFD的两路反相控制电压信号UPN和DNN相连。
有源电感振荡器CCO，接收两个有源电感变压器ACTP、ACTN滤波处理后差分输出的差分控制电压信号，经振荡处理后输出两路相位相反的高频差分信号VOP和VON。
多模分频器DIV，对有源电感振荡器CCO输出的两路高频差分信号VOP和VON进行降频处理，降频后的信号作为连接到鉴频鉴相器PFD输入端的分频信号FDIV。
输出信号缓冲器BUF，将有源电感振荡器CCO输出的两路高频差分信号VOP和VON进行驱动性能增强处理后输出两路差分信号FOP和FON。
参照图3，有源电感变压器ACTP、ACTN结构相同，即正相有源电感变压器ACTP和反相有源电感变压器ACTN结构相同，均包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第一电阻R1、第二电阻R2、第三电阻R3、第一电流源J1和第二电流源J2；第一电流源J1的输入端与电源线VDD相连，第一电流源J1的输出端与第一MOS管M1的漏端以及第二MOS管M2和第三MOS管M3的栅端相连；第一MOS管M1的栅端接固定偏置电压，第一MOS管M1的源端和第二MOS管M2的漏端一起连接到第一电阻R1的一端，第一电阻R1的另一端接鉴频鉴相器PFD输出的其中一路控制电压信号UPP/UPN，第二MOS管M2的源端接地；第三MOS管M3和第六MOS管M6的源端接地，第三MOS管M3的漏端接第四MOS管M4的源端，第四MOS管M4和第五MOS管M5的栅端一起连接到第五MOS管M5的源端和第六MOS管M6的漏端，第四MOS管M4和第五MOS管M5的漏端接电源线VDD；第六MOS管M6和第八MOS管M8的栅端一起连接到第七MOS管M7的漏端，第二电流源J2的输入端接电源线VDD，第二电流源J2的输出端接第七MOS管M7的漏端；第七MOS管M7的栅端接固定偏置电压，第七MOS管M7的源端和第八MOS管M8的漏端接第二电阻R2的一端，第八MOS管M8的源端接地，第二电阻R2的另一端接鉴频鉴相器PFD输出的另一路控制电压信号DNP/DNN；第三MOS管M3的漏端接第三电阻R3的一端，第三电阻R3的另一端引出作为有源电感变压器ACTP、ACTN的差分控制电压信号VTP/VTN的输出端。
参照图2，有源电感变压器ACTP、ACTN的结构可简化为采用三个电阻R1、R2、R3分别与三个有源电感L1、L2、L3串联的结构，输入电压信号施加在电阻R1和有源电感L1串联后的两端以及电阻R2和有源电感L2串联后的两端，电阻R3和有源电感L3串联，有源电感L1和有源电感L2位于同一侧，有源电感L1、L2和有源电感L3之间存在互感关系，使得输入电压信号经有源电感L1、L2互感传递到有源电感L3，有源电感L3感应出的电流信号流过电阻R3进而产生输出信号作为有源电感变压器ACTP、ACTN的差分控制电压信号。
参照图4，有源电感振荡器CCO包括谐振核心电路CORE、变容管阵列VAR、电容阵列CAP和振荡器输出缓冲器V_BUF。
谐振核心电路CORE作为有源电感振荡器CCO的谐振腔，产生固定子带下固定振荡频率的两路差分振荡信号LP和LN；
变容管阵列VAR并联于谐振核心电路CORE两端，变容管阵列VAR的两控制端分别连接到两个有源电感变压器ACTP、ACTN，受两个有源电感变压器ACTP、ACTN各自输出的差分控制电压信号VTP和VTN控制使得两路差分振荡信号在有源电感振荡器CCO的单根子带上进行振荡频率的选择。
电容阵列CAP并联于谐振核心电路CORE两端，通过改变电容阵列CAP中的电容值来使得两路差分振荡信号在不同根子带间的切换。
振荡器输出缓冲器V_BUF两个输入端分别连接到谐振核心电路CORE两端，输出端输出将谐振核心电路CORE输出的两路差分振荡信号驱动性能增强后获得的两路差分信号VOP和VON。
参照图5，谐振核心电路CORE包括第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14；第九MOS管M9和第十MOS管M10的源端均接电源线VDD，第九MOS管M9的栅端与第十MOS管M10的栅端一起接固定偏置电压，第九MOS管M9的漏端接第十一MOS管M11的漏端和第十二MOS管M12的栅端，第十MOS管M10的漏端接第十二MOS管M12的漏端和第十一MOS管M11的栅端，第十一MOS管M11的源端接第十三MOS管M13的漏端和第十四MOS管M14的栅端，第十二MOS管M12的源端接第十四MOS管M14的漏端和第十三MOS管M13的栅端，第十三MOS管M13的源端接第十四MOS管M14的源端接地；第十一MOS管M11和第十二MOS管M12的源端输出两路差分振荡信号LP。
具体实施中，第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7和第八MOS管M8均为N型MOS管。第九MOS管M9和第十MOS管M10为P型MOS管；第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14为N型MOS管。
本发明的工作原理如下：
外部输入的频率参考信号FREF与分频器降频后的FDIV信号被接在鉴频鉴相器两端，通过比较两信号的相位信息，将信号间相位差转化为UP和DN的方波电压信号；有源电感变压器在本发明中充当环路滤波的作用，前级的方波电压信号流过电阻，被转化成为电流信号后输入到有源电感部分，这种电感和电阻实现信号的滤波的操作是通过二者串联实现的。
由于一般应用的有源电感的电感值和品质因数不够高，为了达到较好的滤波效果，采用变压器中电感的互感效应来获取较大的电感值，提升滤波器的滤波特性使其符合环路的工作要求；滤波后的电流信号又通过电阻转化为控制电压信号VTP和VTN，用以控制后级有源电感振荡器的振荡；VTP和VTN的变化控制着接入振荡器谐振腔的变容管电容值，使有源振荡器能振荡在不同的谐振频率，而电容阵列的切换又能拓宽了振荡器的频率覆盖范围；振荡器输出的高频信号给到多模分频器模块，进行降频处理，降频后的FDIV又被送至鉴频鉴相器进行比较，直至环路完成锁定，稳定振荡的频率信号通过输出缓冲器的驱动能力增强后被送至环路输出端。
本发明具体实施进行实验仿真测试：在GSMC130nm的制造工艺下，搭建了整体锁相环电路的结构，并对电路整体进行了版图绘制，提取其寄生参数用Cadence仿真软件进行了锁定功能验证的仿真，结果如图6所示，在供电电压1.2V，输入参考频率50MHz的情况下，可以看出，两路控制信号在200ns以后趋于平缓，表明环路已经锁定，完成了锁相环的基本锁定功能，锁定时间即为200ns，锁定较快，最终芯片整体的版图面积为44280μm2，相较一般锁相环芯片的面积大幅度减小。
由此可见，本发明中的电流模锁相环结构中的电感均为有源电感结构来替换传统的片上电感结构，能极大的节省片上无源器件的面积，使环路滤波不再受电源电压和有源电感输出电压的限制，同时大幅节省芯片制造成本。
上述具体实施方式用来解释说明本发明，使本领域专业技术人员能够实现或使用本发明，而不是对本发明进行限制。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。
Claims (8)
1.一种基于有源电感变压器的电流模锁相环结构，其特征在于：包括鉴频鉴相器(PFD)、两个有源电感变压器(ACTP、ACTN)、有源电感振荡器(CCO)、多模分频器(DIV)和输出信号缓冲器(BUF)；鉴频鉴相器(PFD)的输入端连接外部的参考信号和多模分频器(DIV)的输出端，鉴频鉴相器(PFD)的输出端经两个有源电感变压器(ACTP、ACTN)连接到有源电感振荡器(CCO)的输入端，有源电感振荡器(CCO)输出端分别连接到多模分频器(DIV)和输出信号缓冲器(BUF)的输入端，输出信号缓冲器(BUF)输出端输出差分信号。
2.根据权利要求1所述的一种基于有源电感变压器的电流模锁相环结构，其特征在于其中各个器件具体为：
所述的鉴频鉴相器(PFD)，其输入端接参考频率信号FREF和来自多模分频器(DIV)输出端的分频信号FDIV，比较两路输入信号相位差输出四路控制电压信号；
所述的两个有源电感变压器(ACTP、ACTN)，分别为正相有源电感变压器(ACTP)和反相有源电感变压器(ACTN)，分别各自对鉴频鉴相器(PFD)的两路控制电压信号进行滤波处理并后差分输出差分控制电压信号VTP和VTN，正相有源电感变压器的两输入端与鉴频鉴相器(PFD)的两路正相控制电压信号UPP和DNP相连，反相有源电感变压器的两输入端与鉴频鉴相器(PFD)的两路反相控制电压信号UPN和DNN相连；
所述的有源电感振荡器(CCO)，接收两个有源电感变压器(ACTP、ACTN)滤波处理后差分输出的差分控制电压信号，经振荡处理后输出两路相位相反的高频差分信号VOP和VON；
所述的多模分频器(DIV)，对有源电感振荡器(CCO)输出的两路高频差分信号VOP和VON进行降频处理，降频后的信号作为连接到鉴频鉴相器(PFD)输入端的分频信号FDIV；
所述的输出信号缓冲器(BUF)，将有源电感振荡器(CCO)输出的两路高频差分信号VOP和VON进行驱动性能增强处理后输出两路差分信号FOP和FON。
3.根据权利要求1所述的一种基于有源电感变压器的电流模锁相环结构，其特征在于：所述的有源电感变压器(ACTP、ACTN)采用三个电阻R1、R2、R3分别与三个有源电感L1、L2、L3串联的结构，输入电压信号施加在电阻R1和有源电感L1串联后的两端以及电阻R2和有源电感L2串联后的两端，电阻R3和有源电感L3串联，有源电感L1、L2和有源电感L3之间存在互感关系，使得输入电压信号经有源电感L1、L2互感传递到有源电感L3，有源电感L3感应出的电流信号流过电阻R3进而产生输出信号作为有源电感变压器(ACTP、ACTN)的差分控制电压信号。
4.根据权利要求3所述的一种基于有源电感变压器的电流模锁相环结构，其特征在于：所述的有源电感变压器(ACTP、ACTN)结构相同，均包括第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)、第七MOS管(M7)、第八MOS管(M8)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第一电流源(J1)和第二电流源(J2)；第一电流源(J1)的输入端与电源线VDD相连，第一电流源(J1)的输出端与第一MOS管(M1)的漏端以及第二MOS管(M2)和第三MOS管(M3)的栅端相连；第一MOS管(M1)的栅端接固定偏置电压，第一MOS管(M1)的源端和第二MOS管(M2)的漏端一起连接到第一电阻(R1)的一端，第一电阻(R1)的另一端接鉴频鉴相器(PFD)输出的其中一路控制电压信号UPP/UPN，第二MOS管(M2)的源端接地；第三MOS管(M3)和第六MOS管(M6)的源端接地，第三MOS管(M3)的漏端接第四MOS管(M4)的源端，第四MOS管(M4)和第五MOS管(M5)的栅端一起连接到第五MOS管(M5)的源端和第六MOS管(M6)的漏端，第四MOS管(M4)和第五MOS管(M5)的漏端接电源线VDD；第六MOS管(M6)和第八MOS管(M8)的栅端一起连接到第七MOS管(M7)的漏端，第二电流源(J2)的输入端接电源线VDD，第二电流源(J2)的输出端接第七MOS管(M7)的漏端；第七MOS管(M7)的栅端接固定偏置电压，第七MOS管(M7)的源端和第八MOS管(M8)的漏端接第二电阻(R2)的一端，第八MOS管(M8)的源端接地，第二电阻(R2)的另一端接鉴频鉴相器(PFD)输出的另一路控制电压信号DNP/DNN；第三MOS管(M3)的漏端接第三电阻(R3)的一端，第三电阻(R3)的另一端引出作为有源电感变压器(ACTP、ACTN)的差分控制电压信号VTP/VTN的输出端。
5.根据权利要求4所述的一种基于有源电感变压器的电流模锁相环结构，其特征在于：所述的第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)、第七MOS管(M7)和第八MOS管(M8)均为N型MOS管。
6.根据权利要求1所述的一种基于有源电感变压器的电流模锁相环结构，其特征在于：所述的有源电感振荡器(CCO)包括谐振核心电路(CORE)、变容管阵列(VAR)、电容阵列(CAP)和振荡器输出缓冲器(V_BUF)；
谐振核心电路(CORE)作为有源电感振荡器(CCO)的谐振腔，产生固定子带下固定振荡频率的两路差分振荡信号LP和LN；
变容管阵列(VAR)并联于谐振核心电路(CORE)两端，变容管阵列(VAR)的两控制端分别连接到两个有源电感变压器(ACTP、ACTN)，受两个有源电感变压器(ACTP、ACTN)各自输出的差分控制电压信号VTP和VTN控制使得两路差分振荡信号在单根子带上进行振荡频率的选择；
电容阵列(CAP)并联于谐振核心电路(CORE)两端，通过改变电容阵列(CAP)中的电容值来使得两路差分振荡信号在不同根子带间的切换；
振荡器输出缓冲器(V_BUF)两个输入端分别连接到谐振核心电路(CORE)两端，输出端输出将谐振核心电路(CORE)输出的两路差分振荡信号驱动性能增强后获得的两路差分信号VOP和VON。
7.根据权利要求6所述的一种基于有源电感变压器的电流模锁相环结构，其特征在于：所述的谐振核心电路(CORE)包括第九MOS管(M9)、第十MOS管(M10)、第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第十四MOS管(M14)；第九MOS管(M9)和第十MOS管(M10)的源端均接电源线VDD，第九MOS管(M9)的栅端与第十MOS管(M10)的栅端一起接固定偏置电压，第九MOS管(M9)的漏端接第十一MOS管(M11)的漏端和第十二MOS管(M12)的栅端，第十MOS管(M10)的漏端接第十二MOS管(M12)的漏端和第十一MOS管(M11)的栅端，第十一MOS管(M11)的源端接第十三MOS管(M13)的漏端和第十四MOS管(M14)的栅端，第十二MOS管(M12)的源端接第十四MOS管(M14)的漏端和第十三MOS管(M13)的栅端，第十三MOS管(M13)的源端接第十四MOS管(M14)的源端接地；第十一MOS管(M11)和第十二MOS管(M12)的源端输出两路差分振荡信号LP。
8.根据权利要求7所述的一种基于有源电感变压器的电流模锁相环结构，其特征在于：所述的第九MOS管(M9)和第十MOS管(M10)为P型MOS管；第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第十四MOS管(M14)为N型MOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810019904.7A CN108365846A (zh) | 2018-01-09 | 2018-01-09 | 一种基于有源电感变压器的电流模锁相环结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810019904.7A CN108365846A (zh) | 2018-01-09 | 2018-01-09 | 一种基于有源电感变压器的电流模锁相环结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108365846A true CN108365846A (zh) | 2018-08-03 |
Family
ID=63011243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810019904.7A Pending CN108365846A (zh) | 2018-01-09 | 2018-01-09 | 一种基于有源电感变压器的电流模锁相环结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108365846A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111181553A (zh) * | 2020-01-14 | 2020-05-19 | 西安电子科技大学 | 一种基于有源电感负载的环形振荡器延迟单元 |
| CN111224790A (zh) * | 2020-02-24 | 2020-06-02 | 广东美的暖通设备有限公司 | 供电电路、线控设备和空调器 |
| CN113555202A (zh) * | 2021-07-06 | 2021-10-26 | 杭州电子科技大学 | 一种可调节差分有源电感电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010108032A1 (en) * | 2009-03-19 | 2010-09-23 | Qualcomm Incorporated | Current controlled oscillator with regulated symmetric loads |
| CN103460603A (zh) * | 2011-04-07 | 2013-12-18 | 高通股份有限公司 | 经供电稳化的vco架构 |
| CN105515579A (zh) * | 2015-12-08 | 2016-04-20 | 电子科技大学 | 一种基于Lange耦合器反馈结构的注入锁定分频器 |
| CN106209709A (zh) * | 2016-07-15 | 2016-12-07 | 中国电子科技集团公司第五十八研究所 | 一种适用于高速串行接口的线性均衡器 |
-
2018
- 2018-01-09 CN CN201810019904.7A patent/CN108365846A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010108032A1 (en) * | 2009-03-19 | 2010-09-23 | Qualcomm Incorporated | Current controlled oscillator with regulated symmetric loads |
| CN103460603A (zh) * | 2011-04-07 | 2013-12-18 | 高通股份有限公司 | 经供电稳化的vco架构 |
| CN105515579A (zh) * | 2015-12-08 | 2016-04-20 | 电子科技大学 | 一种基于Lange耦合器反馈结构的注入锁定分频器 |
| CN106209709A (zh) * | 2016-07-15 | 2016-12-07 | 中国电子科技集团公司第五十八研究所 | 一种适用于高速串行接口的线性均衡器 |
Non-Patent Citations (2)
| Title |
|---|
| T. Y. LIN 等: "A Low-Noise VCO with a Constant KVCO for GSM/GPRS/EDGE Applications", 《2008 IEEE RADIO FREQUENCY INTEGRATED CIRCUITS SYMPOSIUM》 * |
| 李宇斌: "用于高性能锁相环的CMOS振荡器研究", 《中国硕士学位论文全文数据库 信息科技辑》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111181553A (zh) * | 2020-01-14 | 2020-05-19 | 西安电子科技大学 | 一种基于有源电感负载的环形振荡器延迟单元 |
| CN111224790A (zh) * | 2020-02-24 | 2020-06-02 | 广东美的暖通设备有限公司 | 供电电路、线控设备和空调器 |
| CN113555202A (zh) * | 2021-07-06 | 2021-10-26 | 杭州电子科技大学 | 一种可调节差分有源电感电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104202048B (zh) | 一种宽带全集成锁相环频率综合器 | |
| CN100367672C (zh) | 使用全数字频率检测器和模拟相位检测器的频率合成器 | |
| US8294528B2 (en) | Wideband multi-mode VCO | |
| USRE40620E1 (en) | Fully integrated All-CMOS AM transmitter with automatic antenna tuning | |
| CN100574092C (zh) | 压控数字模拟振荡器和使用该振荡器的频率合成器 | |
| CN103986464B (zh) | 一种锁相环环路参数自校准装置及方法 | |
| CN108365846A (zh) | 一种基于有源电感变压器的电流模锁相环结构 | |
| CN102545783B (zh) | 一种宽频率调谐范围lc-vco | |
| CN104852732A (zh) | 一种低功耗低噪声高线性增益的压控振荡器 | |
| CN101686053A (zh) | 采用键合线作为振荡器电感的频率自校正锁相环 | |
| US8970310B2 (en) | Monolithic band switched coupled push-push oscillator | |
| CN102684685A (zh) | 锁相回路及其方法 | |
| CN106452433A (zh) | 频率合成器 | |
| US6469586B1 (en) | Low voltage voltage-controlled oscillator topology | |
| CN101127507A (zh) | 一种利用校准算法实现频率控制的方法及装置 | |
| US8378723B1 (en) | Voltage-controlled-oscillator circuitry with power supply noise rejection | |
| EP1413049B1 (en) | Oscillator | |
| US8344812B2 (en) | Loop filter and voltage controlled oscillator for a phase-locked loop | |
| US7019597B2 (en) | Method and circuitry for implementing a differentially tuned varactor-inductor oscillator | |
| TW202139605A (zh) | 用於時鐘產生的裝置 | |
| CN108599761B (zh) | 一种宽带信号源 | |
| CN209375613U (zh) | 一种用于5g基站通信的电荷泵锁相环cppll | |
| CN101739373B (zh) | 串行总线时脉频率校准系统及其方法 | |
| TW201421895A (zh) | 電流重複使用除頻器及其方法與所應用的電壓控制振盪器模組以及鎖相迴路 | |
| CN104300972A (zh) | 一种粗调和细调相结合的环形压控振荡器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180803 |
|
| WD01 | Invention patent application deemed withdrawn after publication |