CN101739373B

CN101739373B - 串行总线时脉频率校准系统及其方法

Info

Publication number: CN101739373B
Application number: CN2008101779309A
Authority: CN
Inventors: 李威德; 杨新德; 朱元发
Original assignee: Genesys Logic Inc
Current assignee: Genesys Logic Inc
Priority date: 2008-11-20
Filing date: 2008-11-20
Publication date: 2011-12-21
Anticipated expiration: 2028-11-20
Also published as: CN101739373A

Abstract

本发明公开了一种串行总线时脉频率校准系统及其方法，本发明的串行总线时脉频率校准系统及其方法，利用第一频率调整装置及第二频率调整装置共用同一振荡器以执行具有不同频率调控范围的两阶段时脉频率精确度校正，故能获取最佳的频率精确度，并能大幅简化系统设计，使元件成本降低。

Description

串行总线时脉频率校准系统及其方法

技术领域

本发明涉及一种串行总线时脉频率校准系统及其方法，特别是一种串行总线时脉频率校准系统及其方法，用以提升串行总线主机与装置之间传输资料时的时脉频率精确度。

背景技术

目前，常用于连接外部周边设备的高速串行总线(Serial bus)传输架构包括通用串行总线(Universe Serial Bus，USB)以及IEEE1394等。以USB接口资料传输架构为例，一般主机(Host)利用USB控制芯片可使一个USB接口(Port)同时串接数种所需的周边设备如键盘、鼠标、摇杆、读卡器、随身碟、数码相机或扫瞄仪等，以简化外部周边设备与该主机的连线，故最多可同时支持127个周边设备，并支持即插即用(Plug-and-Play)，可在不关闭电源情况下作热插入(Hotplugging)并可检测到新增硬件。目前USB规格已发展到2.0版，可提供高达480Mbps的资料传输速率，且依据USB规格要求，微讯框计时范围(Microframetimer range)必须是从59904到60096的高速比特，才能大幅度提升带宽并容纳更多资讯传输封包。

如图1所示，为现有技术中的一种USB接口资料传输架构，其中包括一USB主机10及一USB装置12通过两者的USB接口相互连接并进行USB信号传输；然而USB接口要求的传输信号频率的精确度要很高，因此在第1图之USB装置12中之USB控制芯片中使用一外部石英振荡元件14来产生时脉(Clock)频率作为其工作频率，但使用外部石英振荡元件不仅成本较高，且与USB主机10传来的USB信号相比，此工作频率可能存在频率误差的问题。

如图2所示，为中国台湾发明专利公开号第200719154号(下称’154号公开专利说明书)所公开的USB接口资料传输架构，其包括一USB主机20及一USB装置24之间进行USB信号传输。在’154号公开专利说明书第2图所公开的USB装置中，需额外使用一频率信号源(请参考’154号公开专利说明书第7图所公开的参考时脉产生电路132)依据输出修正，作为一参考时脉信号，再经由一频率合成器(请参考’154号公开专利说明书第7图所公开的一锁相环(PLL)134)依据该参考时脉信号以校正其工作频率。此设计过于复杂，有元件成本过高的问题，且利用参考时脉产生电路来产生频率信号源以校正其工作频率，对USB传输信号而言，仍存在频率不精确的问题。

发明内容

为解决前述现有技术中存在的问题，本发明的一个主要目的在于提供一种串行总线时脉频率校准系统及其方法，该方法整合了具不同频率调控范围的两阶段时脉频率精确度校正，包括：先用SOF(Start offrame)信号作为粗调(CoarseTuning)USB装置的操作时脉频率的初步参考，以及接下来再利用该USB输入信号作参考时脉频率，来持续微调(Fine Tuning)USB装置的操作时脉频率，进而获取最佳的频率精确度(Clock Frequency Revolution)。

本发明的另一目的在于提供一种串行总线时脉频率校准系统及其方法，其中利用第一频率调整装置及第二频率调整装置共用同一振荡器，以执行该两阶段时脉频率精确度校正，故能大幅简化系统设计，使元件成本降低。

为达到上述发明目的，本发明提供一种串行总线时脉频率校准系统用于接收USB主机(Universe Serial Bus Host)传来的USB输入信号，且该USB输入信号具有至少一SOF周期信号及一参考时脉频率，且该串行总线时脉频率校准系统包括：第一频率调整装置、振荡器及第二频率调整装置，其中当该串行总线时脉频率校准系统操作时，振荡器输出不同时脉频率予该第一频率调整装置及第二频率调整装置以分别进行两阶段时脉频率精确度校正。

该第一频率调整装置基于SOF周期信号及振荡器输出之时脉频率，产生第一控制信号来设定第一阶频率调控范围，藉以持续调整振荡器输出的时脉频率，直到获得符合SOF周期信号的间隔时间的第一时脉频率，以及同时产生一第二控制信号。实质上，该第一频率调整装置是与振荡器组成第一阶频率获取回路以更改或维持振荡器输出的时脉频率。

该第二频率调整装置基于第二控制信号的使能及参考时脉频率的相位或波形边缘，产生第三控制信号来设定一第二阶频率调控范围，藉以持续调整该振荡器输出的时脉频率，直到获得趋近于前述参考时脉频率的第二时脉频率。实质上，该第二频率调整装置是与此振荡器组成一第二阶频率获取回路以更改或维持振荡器输出之时脉频率，且该第二阶频率获取回路为一种锁相环或锁频环。

此外，本发明提供一种串行总线时脉频率校准方法，包括下列步骤：

自USB装置接收USB主机传来的USB输入信号，且该USB输入信号具有至少一SOF周期信号及一参考时脉频率；

利用第一频率调整装置，依据振荡器输出的不同时脉频率所计数出该SOF周期信号的间隔时间是否正确，产生一第一控制信号更改或维持该振荡器输出时脉频率，直到获取一符合SOF周期信号之间隔时间的第一时脉频率，并同时产生一第二控制信号；以及

第二频率调整装置基于第二控制信号的使能，依据前述参考时脉频率与该振荡器输出的时脉频率两者之间的相位差或波形边缘差，产生一第三控制信号更改或维持该振荡器输出之时脉频率，直到获取一符合前述参考时脉频率之第二时脉频率。

附图说明

图1为现有技术中USB主机与USB装置之间的USB接口资料传输示意图；

图2为现有技术中另一种USB主机与USB装置之间的USB接口资料传输示意图；

图3为本发明中USB主机与USB装置之间的USB接口资料传输示意图；

图4为本发明串行总线时脉频率校准系统的方框图；

图5为本发明串行总线时脉频率校准系统的第一阶频率获取回路的方框图；

图6为本发明串行总线时脉频率校准系统的第二阶频率获取回路的方框图；

图7A为本发明串行总线时脉频率校准系统的振荡器的一个较佳实施例的电路原理图；

图7B为本发明串行总线时脉频率校准系统的振荡器的另一个较佳实施例的电路原理图；

图8为本发明的串行总线时脉频率校准方法的流程图。

图中涉及的附图标记和组成部分如下所示：

30 USB主机

32 USB装置

36 串行总线时脉频率校准系统

40 第一频率调整装置

42 振荡器

46 第二频率调整装置

50 第一阶频率获取回路

60 第二阶频率获取回路

402 周期信号侦测单元

406 间隔计数器

408 频率错误侦测单元

462 相位侦测单元

466 回路滤波器

468 除频器

90，91 电感

92，93 可变电容

94，95，96 NMOS元件

910，920，100，101 电容组

911，922 电容

913，923 切换开关

1010，1020 PMOS元件

Out 输出端

In 调控端

BCS[0]～BCS[N] 第一控制信号的数字切换信号

Vc 第三控制信号

S800～S870 步骤

具体实施方式

以下结合附图，具体说明本发明的实施方式。

请参考图3，为本发明中USB主机与USB装置之间的USB接口资料传输示意图，其中公开了USB主机30及USB装置32之间进行USB接口信号传输，该USB装置32(如USB集线器(Hub))设有一串行总线时脉频率校准系统36，依据该USB装置32接收到的前述USB主机30传来的USB输入信号，对该USB装置32的操作时脉频率整合了具不同调控范围的两阶段时脉频率精确度校正，其中包括：第一阶段频率精确度校正，是利用该USB输入信号中的SOF(Start offrame)信号为一种周期信号，来作为粗调(Coarse Tuning)USB装置32之操作时脉频率的初步参考，以及接下来的第二阶段频率精确度校正是利用该USB输入信号本身的频率作为一参考时脉频率，来持续微调(Fine Tuning)USB装置32的操作时脉频率，使其趋近于USB输入信号的频率，藉此获取最佳的频率精确度(Clock Frequency Revolution)。

请进一步参考图4，为本发明串行总线时脉频率校准系统的方框图，校准系统36，其主要结构包括：第一频率调整装置40、振荡器42及第二频率调整装置46，其中当该串行总线时脉频率校准系统36操作时，振荡器42输出不同时脉频率予该第一频率调整装置40及第二频率调整装置46。一旦有USB输入信号进入该串行总线时脉频率校准系统36时，该第一频率调整装置40与第二频率调整装置46同时接收该USB输入信号以分别对振荡器42的时脉频率输出进行两阶段的频率精确度校正。

该第一频率调整装置40具有周期信号侦测单元(Periodic signalDetector)402、间隔计数器(Interval Counter)406及频率错误侦测单元(FrequencyError Detector)408，其中该周期信号侦测单元402用于侦测该USB输入信号中SOF周期信号的资料格式的出现。该间隔计数器406利用该振荡器42传来的时脉频率来计数在该SOF周期信号的单一或数个间隔时间(Single or MultipleInterval)中的周期数目，以获得一工作计数值。该频率错误侦测单元408，将前述工作计数值与预设的SOF间隔时间计数目标值进行比对，判断比对结果是否符合或接近，并依不同比对结果产生不同准位的第一控制信号予该振荡器42，在同时产生不同准位的第二控制信号予第二频率调整装置46。藉由不同准位的第一控制信号持续调控振荡器42输出的时脉频率大小，再将此改变过的时脉频率传回该第一频率调整装置40作相同处理，以此类推直到振荡器42逐渐输出符合SOF周期信号之间隔时间的第一时脉频率为止。

举例而言，当该频率错误侦测单元408判断出工作计数值与预设目标值不同时，代表该振荡器42传来的时脉频率是高于或低于SOF周期信号之间隔时间，该频率错误侦测单元408会藉由更改第一控制信号输出的准位，改变该振荡器42传来的时脉频率大小并再将此改变后的时脉频率传回该第一频率调整装置40处理，且同时维持第二控制信号不会使能第二频率调整装置46的准位；反之，当该频率错误侦测单元408判断出工作计数值与预设目标值相同时，代表该振荡器42传来的时脉频率被校正成一接近或相同于SOF周期信号的间隔时间的第一时脉频率(即完成第一阶段频率精确度校正)，此时该频率错误侦测单元408会保持第一控制信号输出之准位，以维持该振荡器42传回的第一时脉频率，且同时更改第二控制信号输出的准位以使能第二频率调整装置46。

因此，如图4及图5所示，实质上第一频率调整装置40与振荡器42组成了第一阶频率获取回路(First-stage Frequency Acquisition Loop)50，该回路50是依据第一频率调整装置40发出的第一控制信号来设定振荡器32的第一频率调控范围，以校准振荡器42输出的时脉频率大小。在本实施例中，该第一控制信号实质上是包括了一组可改变准位的数字切换信号BCS[0]～BCS[N](见图7A及图7B)如同是调控振荡器42的控制参数所组成。当该频率错误侦测单元408保持或更改第一控制信号输出的准位时，即是代表其维持该等数字切换信号BCS[0]～BCS[N]的输出准位不变，或改变至少其中一数字切换信号BCS[0]～BCS[N]的输出准位，以设定振荡器42的第一频率调控范围。

参考图4，于本实施例中，该第二频率调整装置46包括相位侦测单元(PhaseDetector，PD)462(或为一频率侦测单元(Frequency Detector，FD))、回路滤波器(Loop Filter)466及除频器(Frequency Divider)468，其中该相位侦测单元462，受到前述第二频率调整装置40传来的第二控制信号的使能，将该USB输入信号本身的频率作为一参考时脉频率，并比较该参考时脉频率与该振荡器42传来之时脉频率(或除频器468传来的经分频的时脉频率)两者之间的相位差或波形边缘差(Phase or Edge difference)，以产生一向上指示信号或一向下指示信号予回路滤波器466，以表示振荡器42传来的时脉频率对应于该参考时脉频率是过快或过慢。于本实施例中，该回路滤波器可为一低通滤波器(Low pass Filter)，用于累积(Accumulate)该向上或向下指示信号的相位并据此产生不同准位的第三控制信号来持续调整该振荡器42输出的时脉频率大小并再将该调整后的时脉频率传回第二频率调整装置46作相同处理，以此类推直到振荡器42是输出一趋近于前述参考时脉频率的第二时脉频率为止，才保持第三控制信号的准位以维持该振荡器42输出的第二时脉频率。于本实施例中，该第三控制信号可为一类比的电压信号(Vc)。该除频器468可为一整数或分数分频器(Integer or FractionalDivider)，用于接收该振荡器42传来的时脉频率，并产生分频的时脉频率予该相位侦测单元462。于本发明之其他实施例中，可依实际需要，该第二频率调整装置46进一步具有一充电泵(Charge Pump)(未图示)连接于相位侦测单元462与回路滤波器466之间，并依据该相位侦测单元462的向上或向下指示信号，产生电流对回路滤波器466进行充电。

由前述可知，如图4及图6所示，实质上该第二频率调整装置46亦与同一振荡器42组成了第二阶频率获取回路(Secondary-stage Frequency AcquisitionLoop)60，且为一种锁相环(Phase Lock Loop)或锁频环(Frequency Lock Loop)。当第一阶段频率校准完成并获取第一时脉频率后，同时第二阶频率获取回路60的相位侦测单元462会被第二控制信号使能，开始是以振荡器42输出的第一时脉频率为基础持续作校准，并使回路滤波器466发出第三控制信号来设定振荡器42的不同的第二频率调控范围，直到振荡器42输出一趋近于前述参考时脉频率的第二时脉频率为止，才保持该第二时脉频率，其中第一频率调控范围是大于第二频率调控范围，因为先由第一阶频率获取回路50执行频率粗调，再由组成的第二阶频率获取回路60执行频率微调，来获取最佳的频率精确度。因为本发明是第一频率调整装置40与第一频率调整装置46共享同一振荡器42的输出频率，而且第二阶频率获取回路60可使用既有的锁相环或锁频环，所以元件成本低。

参考图4及图7A，为依据本发明的振荡器42的一个实施例，其中该振荡器42可为一种电感-电容压控振荡器(LC Voltage-controlled Oscillator，LC-VCO)，主要包括：至少一输出端Out用于输出时脉频率、一调控端In用于接收该第三控制信号Vc、NMOS元件94及95、NMOS元件96、两个电感90，91分设于输出端Out两侧、两个可变电容92，93及两组电容组(Capacitor Banks)910，920。由于电感-电容振荡器的差动特性，其中一电容组920具有与另一电容组910相同的功能，该两组电容组910，920分别连接于该振荡器42的输出端Out的两相对侧，且每一电容组910，920是由N+1个大小相同或不相同的电容911，922所组成；当然，在其他实施例中，本发明的电感-电容振荡器42并不只限两组电容组，而是可设多组电容组在输出端Out的每一侧，以增加不同的频率调控范围，且每一电容组910，920的大小可设计成加权二进位或加权一元运算(Binary weightedor Unary weighted)。每一电容911，912连接一切换开关(Switch)913，923，该切换开关913，923可由MOS元件构成。由于一般的电感-电容振荡器提供的可调控频率范围相当狭小，但为了对应处理过程、电压及温度的变化，本发明利用数字控制信号控制电容组910，920来扩大此电感-电容振荡器42的第一频率调控范围，因此利用该第一频率调整装置40的频率错误侦测单元408传来的第一控制信号所包含的一组数字切换信号BCS[0]～BCS[N]的不同准位变化来开启或关闭切换开关913，923，即可变化该振荡器42输出的时脉频率大小，藉此可提供不同的第一频率调控范围。同时，该两个可变电容92，93分别连接该调控端In的两侧，依据该第一频率调整装置40传来的第三控制信号Vc的电压大小，改变该两个可变电容92，93的电容值，即可进一步微调该振荡器42输出的时脉频率，藉此可提供第二频率调控范围。前述电容组910，920与可变电容92，93皆可使用各种类型的电容来加以实施。例如，电容组910，920可使用金属-绝缘体-金属(Metal-insulator-metal，MIM)型电容，可变电容92，93亦可以是一种PMOS或CMOS元件或是再分成数个较小的电容来细化微调控制。

众所周知，理想的电感-电容振荡器(LC-VCO)是以1/(2×π×√(L×C))的频率来振荡，但由于受到电感的阻抗或基材耗损等缘故，储存于电感与电容的能源容易消散，使振荡停止。因此本发明利用交叉耦合的NMOS元件94及95供应能源，其作用如同对电感与电容的作动提供负阻抗。该NMOS元件96用于设置预设电流源。

进一步参考图4及图7B为本发明的振荡器42的另一实施例，与图7A所示的振荡器42的功能与作动原理皆相似，只不过采用的电子元件不同。例如其中一电容组100，101的任一电容1010为一PMOS元件，而该调控端的其中一侧连接的可变电容1020亦为一PMOS元件。

此外，如图8所示，本发明提供一种串行总线时脉频率校准方法，其中配合图4的串行总线时脉频率校准系统36的各元件，该方法包括下列步骤：

步骤S800，USB装置启动或重新开机，使USB装置接收USB主机传来的USB输入信号，且该USB输入信号具有至少一SOF周期信号及一参考时脉频率；

步骤S810，利用第一频率调整装置的周期信号侦测单元来侦测该USB输入信号中的SOF周期信号；

步骤S820，利用第一频率调整装置的间隔计数器，依据振荡器(VCO)输出的不同时脉频率计数出该SOF周期信号的间隔时间，以产生一工作计数值；

步骤S830，利用第一频率调整装置的频率错误侦测单元，将工作计数值与步骤S832中预设的SOF间隔时间计数目标值作比对，依据该两者比对结果，判断是否有频率错误出现，并据此产生第一控制信号予振荡器，以及产生第二控制信号予第二频率调整装置。如果有，则进行步骤S834；如果没有，则进行步骤S840；

步骤S834，当工作计数值与预设目标值不同时，代表有频率错误出现，则更改第一控制信号的输出准位来设定第一阶段频率调控范围，对该振荡器输出的时脉频率进行第一阶段频率校准，且保持第二控制信号的输出准位以不使能第二频率调整装置；

步骤S840，当工作计数值与预设目标值相同时，代表没有频率错误出现，即是自振荡器(VCO)获取一符合周期信号的间隔时间的第一时脉频率，则保持第一控制信号的输出准位以维持该振荡器输出的第一时脉频率，且同时改变第二控制信号的输出准位以使能第二频率调整装置。实质上，本方法是先利用前述该第一频率调整装置与振荡器组成第一阶频率获取回路，并依据第一控制信号设定振荡器的第一频率调控范围(频率粗调)以更改或维持振荡器输出的时脉频率，因此如果振荡器(VCO)输出的时脉频率不符合周期信号之间隔时间，则会在步骤S820，S830，S834之间形成循环，直到获取到第一时脉频率为止；

步骤S850，利用第二控制信号使能第二频率调整装置的相位侦测单元；

步骤S860，相位侦测单元开始判断前述参考时脉频率与该振荡器(VCO)输出的时脉频率两者之间的相位差或波形边缘差是否相同，并据此使回路滤波器产生第三控制信号予该振荡器(VCO)以更改或维持该振荡器输出的第一时脉频率。如果否，则进行步骤S862；如果是，则进行步骤S870；

步骤S862，改变第三控制信号的输出准位以设定该振荡器的不同的第二频率调控范围更改或维持该振荡器输出的时脉频率，即对该振荡器输出的第一时脉频率进行第二阶段频率校准(频率微调)，并再将校准后的时脉频率传回第二频率调整装置，其中第一频率调控范围大于第二频率调控范围。实质上，本发明是利用该第二频率调整装置与此振荡器组成一第二阶频率获取回路并受第二控制信号的使能，依据第三控制信号执行第二频率调控范围，因此如果振荡器(VCO)输出的时脉频率不符合参考时脉频率，则会一直在步骤S860及S862之间形成循环，直到最后如步骤S870所示，自振荡器(VCO)获取符合前述参考时脉频率的第二时脉频率。

由前述可知，本发明的串行总线时脉频率校准系统及其方法，为该USB装置的操作时脉频率整合了具有不同频率调控范围的两阶段时脉频率精确度校正，包括：先用SOF信号作为粗调USB装置的操作时脉频率的初步参考，以及接下来再利用该USB输入信号本身作参考时脉频率，来持续微调USB装置之操作时脉频率，故能获取最佳的频率精确度。同时，因为本发明的串行总线时脉频率校准系统利用第一频率调整装置及第二频率调整装置共用同一振荡器，以执行两阶段时脉频率精确度校正，故能大幅简化系统设计，使元件成本降低。

虽然本发明已用较佳实施例揭露如上，然其并非用以限定本发明，本发明所属技术领域中的技术人员，在不脱离本发明之精神和范围内，当可作各种变动与润饰，因此本发明之保护范围当以权利要求为准。

Claims

1.一种串行总线时脉频率校准系统，用于接收串行总线主机传来的串行总线输入信号，且该串行总线输入信号具有至少一周期信号及一参考时脉频率，其特征在于，所述串行总线时脉频率校准系统包括：

振荡器，用于分别产生不同时脉频率；

第一频率调整装置，基于周期信号及振荡器输出的时脉频率，产生第一控制信号来持续调整振荡器输出的时脉频率成为符合周期信号的间隔时间的第一时脉频率，以及产生第二控制信号；以及

第二频率调整装置，基于第二控制信号的使能及参考时脉频率的相位或波形边缘，产生第三控制信号来持续调整该振荡器输出的时脉频率成为趋近于前述参考时脉频率的第二时脉频率。

2.根据权利要求1所述的串行总线时脉频率校准系统，其特征在于，该串行总线主机为一通用串接汇流排主机，且该周期信号为一种SOF信号。

3.根据权利要求1所述的串行总线时脉频率校准系统，其特征在于，该第一频率调整装置与振荡器组成第一阶频率获取回路，其依据第一控制信号设定振荡器的第一频率调控范围，以获取振荡器的第一时脉频率，且同时该第二频率调整装置与此振荡器组成第二阶频率获取回路，其依据第三控制信号设定振荡器的不同的第二频率调控范围，并以第一时脉频率为基础持续校准，直到获取振荡器的趋近于前述参考时脉频率的第二时脉频率，其中第一频率调控范围大于第二频率调控范围。

4.根据权利要求3所述的串行总线时脉频率校准系统，其特征在于，该第一频率调整装置进一步包括：

周期信号侦测单元，用于侦测周期信号；

间隔计数器，利用该振荡器传回的时脉频率计数该周期信号的间隔时间，以产生一工作计数值；以及

频率错误侦测单元，依据工作计数值与预设目标值的比对结果，产生第一控制信号及第二控制信号。

5.根据权利要求4所述的串行总线时脉频率校准系统，其特征在于，当工作计数值与预设目标值不同时，该第一频率调整装置的频率错误侦测单元更改第一控制信号的输出，以改变该振荡器传回的时脉频率大小。

6.根据权利要求5所述的串行总线时脉频率校准系统，其特征在于，当工作计数值与预设目标值相同时，该第一频率调整装置的频率错误侦测单元保持第一控制信号的输出以维持该振荡器传回的第一时脉频率，且同时输出第二控制信号使能第二频率调整装置。

7.根据权利要求6所述的串行总线时脉频率校准系统，其特征在于，该第一控制信号包括数个可改变的切换信号，当该第一频率调整装置的频率错误侦测单元保持或更改第一控制信号的输出时，即维持该等切换信号的输出准位不变或改变至少其中一切换信号的输出准位。

8.根据权利要求7所述的串行总线时脉频率校准系统，其特征在于，该振荡器进一步具有若干组电容组分设于该振荡器的一输出端的两相对侧以提供第一频率调控范围，每一电容组设有数个大小相同或不相同的电容，且每一电容连接一切换开关，所述切换开关可供该数个可改变的切换信号切换以变化该振荡器输出的时脉频率。

9.根据权利要求3所述的串行总线时脉频率校准系统，其特征在于，该第二频率调整装置进一步包括：

相位侦测单元，基于第二控制信号的使能，依据该参考时脉频率与第二时脉频率两者之间的相位差或波形边缘差，以产生至少一指示信号；以及

回路滤波器，依据该指示信号，产生第三控制信号予该振荡器。

10.根据权利要求8或9所述的串行总线时脉频率校准系统，其特征在于，该第三控制信号为一电压信号，该振荡器为一压控振荡器且具有数个可变电容分别连接该第三控制信号的输入以提供第二频率调控范围，藉以改变第三控制信号的电压大小即可变化该振荡器输出的时脉频率。

11.根据权利要求10所述的串行总线时脉频率校准系统，其特征在于，所述电容为一种PMOS或CMOS元件。

12.根据权利要求9所述的串行总线时脉频率校准系统，其特征在于，该第二频率调整装置进一步包括一除频器接收该振荡器传来的时脉频率以产生一分频的时脉频率予该相位侦测单元。

13.根据权利要求9所述的串行总线时脉频率校准系统，其特征在于，该第二频率调整装置进一步包括一充电泵，该充电泵依据该相位侦测单元的指示信号产生电流对回路滤波器进行充电。

14.一种串行总线时脉频率校准方法，其特征在于，包括下列步骤：

自串行总线装置接收串行总线主机传来的串行总线输入信号，且该串行总线输入信号具有至少一周期信号及一参考时脉频率；

利用一个第一频率调整装置，依据振荡器输出的不同时脉频率计数出该周期信号的间隔时间是否正确，产生第一控制信号更改或维持该振荡器输出时脉频率，直到获取符合周期信号的间隔时间的第一时脉频率，并同时产生第二控制信号；以及

第二频率调整装置基于第二控制信号的使能，依据前述参考时脉频率与该振荡器输出的时脉频率两者之间的相位差或波形边缘差，产生第三控制信号更改或维持该振荡器输出的时脉频率，直到获取符合前述参考时脉频率的第二时脉频率。

15.根据权利要求14所述的串行总线时脉频率校准方法，其特征在于，该串行总线装置为一通用串接汇流排装置，该串行总线主机为一通用串接汇流排主机，且该周期信号为一种SOF信号。

16.根据权利要求14所述的串行总线时脉频率校准方法，其特征在于，进一步包括下列步骤：

利用该第一频率调整装置与振荡器组成一第一阶频率获取回路，并依据第一控制信号设定振荡器的第一频率调控范围以更改或维持振荡器输出的时脉频率；以及

同时利用该第二频率调整装置与此振荡器组成一第二阶频率获取回路受到第二控制信号的使能，依据第三控制信号设定该振荡器的一个不同的第二频率调控范围，并以第一时脉频率为基础持续校准，直到获取第二时脉频率，其中第一频率调控范围大于第二频率调控范围。

17.根据权利要求14所述的串行总线时脉频率校准方法，其特征在于，进一步包括下列步骤：

利用第一频率调整装置，依据该振荡器输出的不同时脉频率计数该周期信号的间隔时间，产生一工作计数值；以及

依据工作计数值与预设目标值的比对结果，产生第一控制信号及第二控制信号；

当工作计数值与预设目标值不同时，更改第一控制信号的输出，以改变该振荡器输出的时脉频率；以及

当工作计数值与预设目标值相同时，代表已获取该符合周期信号的间隔时间的第一时脉频率，则保持第一控制信号的输出以维持该振荡器输出的第一时脉频率，且同时输出第二控制信号使能第二频率调整装置。

18.根据权利要求16所述的串行总线时脉频率校准方法，其特征在于，该第三控制信号为一电压信号，该振荡器为一压控振荡器且具有数个可变电容分别连接该第三控制信号的输入以提供第二频率调控范围，藉以改变第三控制信号的电压大小即可变化该振荡器输出的时脉频率。

19.一种串行总线时脉频率校准系统，用于接收串行总线主机传来的串行总线输入信号，且该串行总线输入信号具有至少一周期信号及一参考时脉频率，其特征在于，所述串行总线时脉频率校准系统包括：

第一频率调整装置，基于周期信号，产生第一控制信号及第二控制信号；以及

锁频环，具有一振荡器用于分别产生不同时脉频率，其中振荡器依据第一控制信号执行第一阶段频率校准以获取符合周期信号的间隔时间的第一时脉频率予第一频率调整装置，并该锁频环依第二控制信号的使能，产生第三控制信号予振荡器，以对第一时脉频率持续执行第二阶段频率校准，直到自振荡器获取符合参考时脉频率的第二时脉频率。

20.一种串行总线时脉频率校准方法，其特征在于，包括下列步骤：

利用第一频率调整装置依据周期信号，对一振荡器输出的不同时脉频率执行第一阶段频率校准过程，直到获取符合周期信号的间隔时间的第一时脉频率；以及

当第一阶段频率校准过程完成之后，使能第二频率调整装置对前述振荡器输出的第一时脉频率持续执行第二阶段频率校准过程，直到振荡器输出一趋近于前述参考时脉频率的第二时脉频率。

21.根据权利要求20所述的串行总线时脉频率校准方法，其特征在于，该第一阶段频率校准过程包括下列步骤：依据振荡器输出的时脉频率所计数出该周期信号的间隔时间是否正确，产生一第一控制信号设定振荡器的第一频率调控范围以更改或维持该振荡器输出的时脉频率。

22.根据权利要求21所述的串行总线时脉频率校准方法，其特征在于，进一步包括下列步骤：当振荡器输出的时脉频率计数出该周期信号的间隔时间为正确，即代表第一阶段频率校准过程完成，之后该第一频率调整装置产生一第二控制信号使能第二频率调整装置。

23.根据权利要求22所述的串行总线时脉频率校准方法，其特征在于，该第二阶段频率校准过程包括下列步骤：依据前述参考时脉频率与该振荡器输出的时脉频率两者之间的相位差或波形边缘差，产生一第三控制信号设定该振荡器的一不同的第二频率调控范围以持续更改或维持该振荡器输出的时脉频率，其中第一频率调控范围大于第二频率调控范围。