CN1955949B - 通用串行总线装置 - Google Patents
通用串行总线装置 Download PDFInfo
- Publication number
- CN1955949B CN1955949B CN 200510114106 CN200510114106A CN1955949B CN 1955949 B CN1955949 B CN 1955949B CN 200510114106 CN200510114106 CN 200510114106 CN 200510114106 A CN200510114106 A CN 200510114106A CN 1955949 B CN1955949 B CN 1955949B
- Authority
- CN
- China
- Prior art keywords
- signal
- frequency
- serial bus
- clock signal
- universal serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 238000012360 testing method Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 4
- 238000003786 synthesis reaction Methods 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 238000012937 correction Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001915 proofreading effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Landscapes
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种通用串行总线(USB)装置，其包含有信号检测单元，用来检测自串行总线主机(USB Host)所传送的封包信号，并根据该检测结果产生通知信号；误差检测单元，耦接至该信号检测单元，用来根据该通知信号以产生控制信号；以及频率产生单元，耦接至该误差检测单元，用来根据该控制信号以产生输出时钟信号。
Description
技术领域
本发明提供一种通用串行总线(USB)装置与方法，尤指一种不需要精确频率元件的通用串行总线(USB)装置与方法。
背景技术
通用串行总线(USB)是目前计算机系统上常见的一种串行传输接口，由于其连接方式非常方便，且传输速度很高(USB 2.0可达480Mbps)，因此逐渐成为标准的传输接口，几乎各种外接式的装置，都开始采用USB作为与计算机系统的主要连接方式，例如：随身式卡片阅读机、随身式储存装置、扫描仪等。
一般而言，由于USB接口对于传输频率的准确度要求很高，在低速或是全速(LS/FS)模式下，频率误差必须在+/-2500ppm以下；而在高速(HS)模式下，更要求频率误差必须在+/-500ppm以下。为了达到上述的频率误差的要求，通常在USB芯片的外部电路中，都要使用能够产生精确频率的元件，如：石英振荡元件，如第1图所示；或是采用特殊的精确频率产生电路，以提供良好的频率精确度。
上述的精确频率产生元件或电路的成本很高，对于某些低成本的应用场合，甚至可能高达整体系统成本的10％以上，因此开发不需要使用上述外部精确频率信号源的解决方案是十分重要的。
发明内容
因此本发明的目的之一在于提供一种不需要使用上述的外部精确频率信号源的USB电路设计方法与结构，可以在不影响产品性能的前提下，有效地降低系统的制造成本。
根据本发明的一个方面，是揭露一种通用串行总线(USB)装置，其包含有信号检测单元，用来检测自串行总线主机(USB Host)所传送的封包信号，并根据该检测结果产生通知信号；误差检测单元，耦接至该信号检测单元，用来根据该通知信号以产生控制信号；以及频率产生单元，耦接至该误差检测单元，用来根据该控制信号以产生输出时钟信号。
根据本发明的另一个方面，还揭露一种通用串行总线(USB)系统，其包含有通用串行总线装置，用来接收自串行总线主机(USB Host)所传送的封包信号并产生控制信号；以及频率产生单元，耦接至该通用串行总线装置，用来根据该控制信号以产生输出时钟信号，其中该频率产生单元包含有参考时钟产生单元，用来产生第一时钟信号。其中该通用串行总线装置包含有：信号检测单元，用来检测自串行总线主机所传送的封包信号，并根据该检测结果产生通知信号；以及误差检测单元，耦接至该信号检测电路，用来根据该通知信号以产生控制信号。
附图说明
第1图为现有的USB系统应用的方块图。
第2图为依据本发明的USB系统应用的方块图。
第3图为依据本发明一实施例的通用串行总线装置100的功能方块图。
第4图为依据本发明一实施例的FS/LS模式下的SOF封包信号检测电路及状态机的示意图。
第5图为依据本发明一实施例的HS模式下的状态机的示意图。
第6图为依据本发明一实施例的频率误差检测电路120算法的示意图。
第7图为依据本发明一实施例的频率产生器130的结构图。
第8图为依据本发明一实施例的参考频率产生电路132的示意图。
第9图为依据本发明一实施例的非整数型频率合成器134的示意图。
[主要元件标号说明]
| 100 | 通用串行总线装置 | 110 | SOF封包信号检测电路 |
| 120 | 频率误差检测电路 | 130 | 频率产生器 |
| 112 | 时钟与数据回复电路 | 114 | 状态机 |
| 132 | 参考时钟产生电路 | 134 | 非整数型频率合成器 |
| 136 | 频率合成器 |
具体实施方式
请参阅第2图，第2图为依据本发明的USB系统结构图。如第2图所示，USB主机(USB Host)，例如一个人计算机，通过传输缆线或是PCB导线，传送信号给相同联机上的USB装置(USB Device)，而根据USB操作模式的不同，信号的传送周期也会随之不同。
请参阅第3图，第3图为依据本发明一实施例的通用串行总线装置100的功能方块图。如第3图所示，通用串行总线装置100包含有SOF(Start ofFrame)封包信号检测电路(SOF Detector)110；频率误差检测电路120，耦接于该SOF封包信号检测电路110；以及频率产生器130，耦接于该频率误差检测电路120。关于本发明的通用串行总线装置100中各个元件的功能与操作，将于以下的揭露中详细叙述。
SOF(Start of Frame)信号是USB协议所特有的一种周期性封包信号，USB主机(USB Host)每隔一段固定的时间，就会通过传输缆线或是PCB导线，传送SOF封包信号给相同联机上的USB装置(USB Device)，而根据USB操作模式的不同，SOF的传送周期也会随之不同。在低速或是全速(LS/FS)模式下，此周期为1ms+/-2500ppm；而在高速(HS)模式下，此周期则缩短为125us+/-500ppm。由上述说明可知，SOF封包信号可以被用来作为系统上的一个标准时钟信号，如果USB装置能够正确的检测到各种操作模式下的SOF封包信号，就可以利用其信号的周期性来进行内部操作频率的校正。
在检测动作中，对于低速或是全速(LS/FS)模式以及高速(HS)模式采用的方法并不相同，其说明如下：
(1)低速或是全速(LS/FS)模式的SOF封包信号检测方式：
请参阅第4图。第4图为依据本发明一实施例的FS/LS模式下的SOF封包信号检测电路110。SOF封包信号检测电路110包含有时钟与数据回复电路112以及状态机114。
由于LS模式的传输速率只有每秒1.5兆位(1.5Mbit/sec)，而FS模式的传输速率也只有每秒12兆位(12Mbit/sec)，因此可以采用过取样(Over-sampling)的方式，即使在芯片内部频率不是很准确的情况下，也可以检测到SOF封包信号。
如第4图所示，在USB传输缆线或是PCB导线上所接收到的信号，经过以96MHz为取样频率的时钟与数据回复电路112后，即可得到相对应的回复所得时钟与回复所得数据。再将上述的时钟与数据交给下一级的状态机114进行分析，就可以确认目前所接收到的信号是否就是SOF封包信号，如果是的话就发出通知信号给下一级的电路使用。
(2)高速(HS)模式的SOF封包信号检测方式
请参阅第5图。第5图为依据本发明一实施例的HS模式下的状态机114的示意图。在HS模式下的传输速率为每秒480兆位(480Mbit/sec)，因此不适合再采用过取样的方式来检测SOF封包信号，但由于在每一个HS模式下的SOF封包信号中都会存在一段长达40个位的连续的“0”或是连续的“1”的信号，称之为EOP(End of Packet)，而在正常的数据封包信号中，由于数据编码的关系，至多只会有连续7个位的连续的“0”或是连续的“1”发生，绝对不会出现上述的EOP信号，因此可以藉由检测此一独特且低频的EOP信号来确定SOF封包信号的存在与否。
如第5图所示，如果将接收到的数据藉由状态机114来进行分析，我们也可以确认目前所接收到的信号是否就是SOF封包信号，如果是的话，就对下一级电路发出通知信号。
请参阅第6图。第6图为依据本发明一实施例的频率误差检测电路120算法的示意图。如前所述，SOF封包信号检测电路110可以得到一个周期性的SOF封包通知信号，因此如果可以利用一个可控制的频率信号源来对此SOF封包通知信号的周期进行计数的话，就可以依据计数的结果来调整该频率信号源的输出频率，进而达到频率校正的目的。通过此算法，我们可以得到一组控制信号来调整上述的频率信号源的输出频率。此外，由于低速或是全速(LS/FS)模式以及高速(HS)模式的SOF封包信号的周期并不一样，因此其频率校正的方式也有些不同。
(1)低速或是全速(LS/FS)模式的频率校正方式
(a)LS/FS的SOF封包信号产生周期为1ms+/-2500ppm/次
(b)假设用来计数的时钟信号的频率为60MHz
(c)则在每隔1ms时间内，频率信号源将会发出1ms*60MHz＝60000个周期的计数用时钟信号
(d)因此每个周期的计数用时钟信号可以表示为1/60000＝16.7ppm的频率误差
(2)高速(HS)模式的频率校正方式
(a)HS的SOF封包信号产生周期为125us+/-500ppm/次
(b)假设用来计数的时钟信号的频率为480MHz
(c)则在每隔125us时间内，频率信号源将会发出125us*480MHz＝60000个周期的时钟信号
(d)因此每个周期的计数用时钟信号可以表示为1/60000＝16.7ppm的频率误差
如前所述，在相邻两个SOF封包信号的发生时段内，如果频率信号源所产生的时钟信号数目小于预先设定的目标值的话，则产生的控制信号将会指示该频率信号源微幅提高输出时钟的频率；反之，如果频率信号源所产生的时钟信号数目大于预先设定的目标值的话，则产生的控制信号将会指示该频率信号源微幅降低输出时钟的频率。利用这样的回馈机制，将可以使得该频率信号源的输出时钟的频率准确度非常接近于产生SOF封包信号的频率准确度。
一旦计数的结果与我们所预先设定的目标值一致时，即代表此时的输出频率，或称之为校正后时钟信号的频率已经与产生SOF封包信号的频率同步，如此一来，我们就等于得到了一个准确且与USB主机的频率同步的时钟信号，并且可以被用来作为后续的数据处理之用。
此外，如果要缩短频率校正所需的时间，我们可以设定一个容许的误差范围，只要在相邻两个SOF封包信号的发生时段内，所计数得到的时钟数目与预先设定的目标值的差异小于此误差范围的话，就可视为两者的频率误差值已经非常接近，已足以作为后续的数据处理之用，因此可以停止上述的校正动作。
请参阅第7图。第7图为依据本发明一实施例的高输出频率分辨率的频率产生器130的结构图。频率产生器130的主要功用就在于实现上述的可控制频率信号源，此外，由于此频率产生器130的输出频率的频率分辨率与后续的频率校正的准确度直接相关，因此，如果要提高校正后时钟信号的频率准确度的话，频率产生器130的输出频率分辨率就必须越高越好。
频率产生器130包括一个参考时钟产生电路(Reference ClockGenerator)132，一个非整数型型频率合成器(Fractional-N FrequencySynthesizer)134，以及一个传统的频率合成器(FrequencySynthesizer)136。其功用分别说明如下：
(1)参考时钟产生电路(Reference Clock Generator)132
参考时钟产生电路132的主要功能是产生一个时钟信号源，以作为后续的非整数型型频率合成器134的参考时钟信号(Reference Clock)之用。一般而言，利用电阻(R)，电容(C)或是电感(L)等元件，搭配若干电路元件，即可完成一个时钟产生电路，且其输出频率则与上述的电阻值，电容值以及电感值相关。如果上述的R/L/C元件都是采用芯片外部元件的话，则根据元件制造厂商的生产技术，系统厂商可以很容易找到电阻值，电容值或是电感值的误差在+/-10％，甚至是+/-5％以下的产品，进而得到较佳的输出频率准确度。但是如果将上述的电阻，电容或是电感元件制作于芯片内部，则由于制程的不准确性，所制作出来的电阻值，电容值或是电感值通常都可能会有+/-20％的误差，以至于参考时钟产生电路132所输出的时钟信号频率可能会有+/-30％的误差。
此外，也可以采用链状反向器(Ring Oscillator)的方式来设计时钟产生电路，以这种方式所产生的时钟信号源，其输出的时钟信号频率会与反向器的输出延迟(Propagation delay)直接相关，因此如果该反向器是设计在芯片内部的话，则输出的时钟信号频率将会与制作时的制程条件有很大的关系，也就是说，制程敏感度会比较高。
请参阅第8图。第8图为一个参考频率产生电路132的示意图。此参考频率产生电路132同时采用了电容以及链状反向器的结构，藉由电流对于电容的充放电关系来产生周期性振荡的效果，并由此产生一个参考频率，不过由于结构的关系，此参考频率将会与电容，充放电电流，以及制程有很大的关联。
(2)非整数型频率合成器(Fractional-N Frequency Synthesizer)134
请参阅第9图。第9图为非整数型频率合成器134的示意图。与传统的整数型频率合成器相比，非整数型频率合成器134的最大特点是可以在输入参考时钟信号的频率不改变的情况下，将输出时钟信号的频率做小幅度的更动，例如：输入参考时钟信号的频率为12MHz，但是输出时钟信号的频率可以由480MHz微调至480.1MHz或是其它相当接近的频率。换句话说，如果搭配前述的参考时钟产生电路132一起使用的话，就可以完成一个输出频率分辨率很高的频率信号源。
(3)频率合成器(Frequency Synthesizer)136
由上述的非整数型频率合成器134所产生的调整后时钟信号虽然可以达到很高的频率分辨率，但是却也容易产生较高的时钟抖动(Clock Jitter)，对于很多通讯领域的应用上，这会是一个很大的问题。因此，在某些同时需要高频率分辨率与低时钟抖动的应用领域，通常会再加上一个传统的频率合成器136，将前述的调整后时钟信号进行滤波的动作，以确保最后产生的输出时钟信号的时钟抖动量可以符合规格的要求。当然，如果原先由非整数型频率合成器134所产生的时钟信号就已经符合应用规格的话，则这个传统的频率合成器136就可以节省下来了。
上述的频率产生方式可以有很多种变化，举例而言，可以在参考时钟的频率不变的情况下，单独调整非整数型频率合成器134的除法器，以达到改变输出频率的效果；此外，如果只更动参考时钟的频率，而不改变非整数型频率合成器134的除法器，也可以改变输出频率；当然，如果同时改变参考时钟的频率与非整数型频率合成器134的除法器，甚至传统的频率合成器136的除法器的话，也可以改变输出时钟信号的频率。
由上述的说明可知，如果将此频率产生器130搭配上述的频率误差检测电路120一起使用，就可利用上述的SOF封包信号的周期性来校正此频率产生器的输出频率误差，并将此误差值控制在USB协议所规定的范围内，以确保系统仍然可以正常操作。其中用来连接频率误差检测电路120的所谓校正后时钟信号，可以是由上述的非整数型频率合成器134所输出的调整后时钟信号来产生，也可以是由上述的传统频率合成器136所输出的时钟信号来产生。
由上述揭露可以得知，藉由本发明所提出的方法与结构，可以将原先所采用的精确频率信号源，如：石英振荡元件等，换成只利用电阻(R)，电容(C)，或者电感(L)所组合而成的频率信号源，此频率信号源成本较低，但精准度较差；另外，亦可由链状反向器(Ring Oscillator)来组成频率信号源，且不影响系统的正常功能。上述的电阻，电容，电感，或是反向器等元件可以外接于芯片之外，但并不以此为限，亦可制作于芯片内，以进一步地节省成本。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (7)
1.一种通用串行总线装置，其包含有：
信号检测单元，用来检测自串行总线主机所传送的封包信号，并根据该检测结果产生通知信号；
误差检测单元，耦接至该信号检测单元，用来根据该通知信号以产生控制信号；以及
频率产生单元，耦接至该误差检测单元，用来根据该控制信号以产生输出时钟信号，
其中该信号检测单元包含有状态机，用来根据是否有连续的位长度符合预定的范围来判断该封包信号是否为SOF(Start of Frame)信号。
2.根据权利要求1所述的通用串行总线装置，其中该输出时钟信号用来计数该通知信号，且该误差检测单元根据该计数的结果以产生该控制信号。
3.根据权利要求1所述的通用串行总线装置，其中该频率产生单元包含有：
参考时钟产生单元，用来产生参考时钟信号；
第一合成单元，用来根据该参考时钟信号以及该控制信号以产生调整时钟信号；以及
第二合成单元，用来根据该调整时钟信号以及该控制信号以产生该输出时钟信号。
4.根据权利要求1所述的通用串行总线装置，其中该频率产生单元包含有：
参考时钟产生单元，用来产生参考时钟信号；以及
合成单元，用来根据该参考时钟信号以及该控制信号以产生该输出时钟信号。
5.根据权利要求1所述的通用串行总线装置，其中该频率产生单元包含有时钟产生单元，用来根据该控制信号以产生该输出时钟信号。
6.一种通用串行总线系统，其包含有：
通用串行总线装置，用来接收自串行总线主机所传送的封包信号并产生控制信号，其中该通用串行总线装置包含有：
信号检测单元，用来检测自串行总线主机所传送的封包信号，并根据该检测结果产生通知信号；以及
误差检测单元，耦接至该信号检测电路，用来根据该通知信号以产生控制信号；
频率产生单元，耦接至该通用串行总线装置，用来根据该控制信号以产生输出时钟信号，其中该频率产生单元包含有参考时钟产生单元，用来产生第一时钟信号；以及
状态机，用来根据是否有连续的位长度符合预定的范围来判断该封包信号是否为SOF(Start of Frame)信号。
7.根据权利要求6所述的通用串行总线系统，其中该频率产生单元还包含有合成单元，用来根据该第一时钟信号以及该控制信号以产生第二时钟信号。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510114106 CN1955949B (zh) | 2005-10-24 | 2005-10-24 | 通用串行总线装置 |
| US11/552,135 US9088291B2 (en) | 2005-10-24 | 2006-10-23 | USB apparatus |
| EP06022250.2A EP1777604B1 (en) | 2005-10-24 | 2006-10-24 | Usb apparatus without frequency oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510114106 CN1955949B (zh) | 2005-10-24 | 2005-10-24 | 通用串行总线装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1955949A CN1955949A (zh) | 2007-05-02 |
| CN1955949B true CN1955949B (zh) | 2010-05-26 |
Family
ID=37527126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510114106 Active CN1955949B (zh) | 2005-10-24 | 2005-10-24 | 通用串行总线装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9088291B2 (zh) |
| EP (1) | EP1777604B1 (zh) |
| CN (1) | CN1955949B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2147361B1 (en) * | 2007-05-15 | 2012-12-12 | Chronologic Pty Ltd | Usb based synchronization and timing system |
| TW200921325A (en) * | 2007-11-05 | 2009-05-16 | Holtek Semiconductor Inc | Frequency synchronous apparatus and method |
| CN101739373B (zh) * | 2008-11-20 | 2011-12-21 | 创惟科技股份有限公司 | 串行总线时脉频率校准系统及其方法 |
| TWI443521B (zh) | 2010-03-26 | 2014-07-01 | Nuvoton Technology Corp | 匯流排介面、時脈控制裝置，以及時脈頻率控制方法 |
| CN102207922B (zh) * | 2010-03-30 | 2014-07-30 | 新唐科技股份有限公司 | 总线接口以及总线接口的时钟频率控制方法 |
| TWI429199B (zh) | 2010-06-22 | 2014-03-01 | Phison Electronics Corp | 產生參考時脈訊號的方法及資料收發系統 |
| CN102315849B (zh) * | 2010-07-01 | 2014-05-14 | 群联电子股份有限公司 | 产生参考时钟信号的方法及数据收发系统 |
| TWI475353B (zh) * | 2011-05-05 | 2015-03-01 | Faraday Tech Corp | 時脈產生方法、無參考頻率接收器、以及無晶體振盪器系統 |
| US8724762B2 (en) | 2011-07-04 | 2014-05-13 | Faraday Technology Corp. | Clock regeneration method, reference-less receiver, and crystal-less system |
| CN103138793B (zh) * | 2011-11-25 | 2015-03-11 | 瑞昱半导体股份有限公司 | 无晶体振荡器的收发器 |
| TW201324167A (zh) * | 2011-12-02 | 2013-06-16 | Askey Technology Jiangsu Ltd | 通訊匯流排前置判斷電路 |
| US8838846B1 (en) * | 2013-06-27 | 2014-09-16 | Crystal Instruments Corporation | Autonomous, multi-channel USB data acquisition transducers |
| TWI530799B (zh) * | 2013-11-28 | 2016-04-21 | 慧榮科技股份有限公司 | 應用於通用串列匯流排裝置的頻率校正方法及其相關的通用串列匯流排裝置 |
| CN104267331A (zh) * | 2014-09-16 | 2015-01-07 | 四川和芯微电子股份有限公司 | Usb芯片的测试方法 |
| TWI582566B (zh) * | 2016-04-25 | 2017-05-11 | 晨星半導體股份有限公司 | 通訊裝置的控制電路及控制方法 |
| KR20180073119A (ko) * | 2016-12-22 | 2018-07-02 | 삼성전자주식회사 | 전자 장치 및 그의 에러 검출 방법 |
| TWI598737B (zh) * | 2017-01-20 | 2017-09-11 | 群聯電子股份有限公司 | 參考時脈訊號產生方法、記憶體儲存裝置及連接介面單元 |
| CN110719088B (zh) * | 2018-07-13 | 2023-04-07 | 瑞昱半导体股份有限公司 | 时钟产生电路与混合式电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1449516A (zh) * | 2000-08-25 | 2003-10-15 | 因芬尼昂技术股份公司 | 时钟脉冲产生器,特别是用于usb装置 |
| EP1445681A2 (en) * | 2003-01-28 | 2004-08-11 | STMicroelectronics, Inc. | Method and apparatus for clock synthesis using universal serial bus downstream received signals |
| CN1940808A (zh) * | 2005-09-30 | 2007-04-04 | 恩益禧电子股份有限公司 | 补正时钟产生电路及具备它的usb设备 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219736B1 (en) * | 1997-04-24 | 2001-04-17 | Edwin E. Klingman | Universal serial bus (USB) RAM architecture for use with microcomputers via an interface optimized for integrated services device network (ISDN) |
| US5933611A (en) * | 1997-06-23 | 1999-08-03 | Opti Inc. | Dynamic scheduler for time multiplexed serial bus |
| US6343364B1 (en) * | 2000-07-13 | 2002-01-29 | Schlumberger Malco Inc. | Method and device for local clock generation using universal serial bus downstream received signals DP and DM |
| US7093151B1 (en) * | 2000-09-22 | 2006-08-15 | Cypress Semiconductor Corp. | Circuit and method for providing a precise clock for data communications |
| DE60331489D1 (de) * | 2002-07-17 | 2010-04-08 | Chronologic Pty Ltd | Synchronisierter Multikanal-USB |
| KR100477540B1 (ko) | 2002-07-25 | 2005-03-18 | 동부아남반도체 주식회사 | 임베디드 플래시 셀 제조 방법 |
| DE10262079A1 (de) | 2002-12-23 | 2004-11-18 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz |
| KR100514748B1 (ko) * | 2003-05-12 | 2005-09-14 | 삼성전자주식회사 | 범용 직렬 버스의 프레임 시작 신호를 이용한 직접 메모리엑세스 방법 및 장치 |
| JP2005129010A (ja) * | 2003-09-29 | 2005-05-19 | Sharp Corp | デバイス側コントローラ，ホスト側コントローラ，通信コントローラ，ｕｓｂシステム，パケット通信方法，パケット通信プログラムおよび記録媒体 |
| SE533636C2 (sv) * | 2004-10-25 | 2010-11-16 | Xinshu Man L L C | Anordning vid bussförbindelse i CAN-system |
-
2005
- 2005-10-24 CN CN 200510114106 patent/CN1955949B/zh active Active
-
2006
- 2006-10-23 US US11/552,135 patent/US9088291B2/en active Active
- 2006-10-24 EP EP06022250.2A patent/EP1777604B1/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1449516A (zh) * | 2000-08-25 | 2003-10-15 | 因芬尼昂技术股份公司 | 时钟脉冲产生器,特别是用于usb装置 |
| EP1445681A2 (en) * | 2003-01-28 | 2004-08-11 | STMicroelectronics, Inc. | Method and apparatus for clock synthesis using universal serial bus downstream received signals |
| CN1940808A (zh) * | 2005-09-30 | 2007-04-04 | 恩益禧电子股份有限公司 | 补正时钟产生电路及具备它的usb设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9088291B2 (en) | 2015-07-21 |
| US20070174727A1 (en) | 2007-07-26 |
| EP1777604B1 (en) | 2016-10-12 |
| EP1777604A1 (en) | 2007-04-25 |
| CN1955949A (zh) | 2007-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1955949B (zh) | 通用串行总线装置 | |
| KR101702203B1 (ko) | 다중 포맷 디지털 오디오 인터페이스 | |
| CN100435064C (zh) | 串行总线通信的时钟信号发生器电路 | |
| KR101733273B1 (ko) | 다중 포맷 오디오 시스템들에서의 확률적 로크 보장 방법에 기초한 범용 동기화 엔진 | |
| CN102346499B (zh) | 串行总线时钟脉冲频率校准系统及其方法 | |
| US20070079166A1 (en) | Compensated-clock generating circuit and USB device having same | |
| CN102819282B (zh) | 一种时钟恢复电路装置及相应的方法 | |
| JPS5957545A (ja) | デ−タ通信制御器用デ−タ及びクロツク復帰システム | |
| CN1238485A (zh) | 用于双数据率定时的时钟等待时间补偿电路 | |
| CN110109643B (zh) | 一种无晶振的usb音频终端片上系统及同步时钟校准方法 | |
| CN101051837B (zh) | Usb接口内建式振荡器的频率校正装置及其方法 | |
| EP1665694B1 (en) | Channel bonding of a plurality of multi-gigabit transceivers | |
| CN102945061B (zh) | 用于产生usb外设时钟的电路及方法 | |
| CN207650568U (zh) | 时间数字转换装置及数字锁相环 | |
| CN101715627A (zh) | 频率同步 | |
| US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
| CN1697324B (zh) | 传输信号去抖动的实现方法及其装置 | |
| US8724680B2 (en) | Transceiver without using a crystal oscillator | |
| TWI355591B (en) | Usb apparatus and usb system | |
| US9329620B2 (en) | Circuit for generating peripheral clock for USB and method therefor | |
| KR100892637B1 (ko) | 클럭 분배 회로 및 이를 이용한 인터페이스 장치 | |
| US20230035848A1 (en) | Variable Speed Data Transmission Between PHY Layer and MAC Layer | |
| WO2022193444A1 (zh) | 一种通信系统和方法 | |
| CN101261875A (zh) | 存储器控制器 | |
| US6504415B1 (en) | Clock distribution for improved jitter performance in high-speed communication circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |