TWI443521B - 匯流排介面、時脈控制裝置,以及時脈頻率控制方法 - Google Patents
匯流排介面、時脈控制裝置,以及時脈頻率控制方法 Download PDFInfo
- Publication number
- TWI443521B TWI443521B TW99109145A TW99109145A TWI443521B TW I443521 B TWI443521 B TW I443521B TW 99109145 A TW99109145 A TW 99109145A TW 99109145 A TW99109145 A TW 99109145A TW I443521 B TWI443521 B TW I443521B
- Authority
- TW
- Taiwan
- Prior art keywords
- frequency
- transmission
- clock
- clock signal
- control device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
本發明是有關於一種時脈控制裝置,且特別是有關於產生串列匯流排所需時脈信號的時脈控制裝置。
串列匯流排介面(Serial Peripheral Interface;SPI)為廣泛應用於元件與元件之間的一種從/主架構連接介面。在傳統的串列匯流排介面當中,所輸出的串列傳輸時脈均為單一頻率,換句話說,無論所傳送之資料為命令或數據,均採用單一的傳輸速率進行傳輸。對於日漸新穎的系統應用,單一頻率的串列傳輸時脈已經無法滿足系統上的需求。
因此需要一種新的時脈控制裝置,能夠依照各系統的需要,即時且迅速地調整傳輸時脈的頻率。
本發明實施例提供一種匯流排介面與匯流排介面之時脈頻率控制方法,能夠依照系統對時脈頻率的要求,即時且彈性地調整傳輸時脈信號的頻率。
依據本發明之一實施例,匯流排介面耦接於一第一裝置,此匯流排介面內含一晶片選擇端、一第一傳輸匯流排端、一第二傳輸匯流排端以及一時脈控制裝置。晶片選擇端用以傳輸一晶片選擇信號,藉此啟動資料之傳輸。當資料傳輸啟動時,第一傳輸匯流排端將資料傳送至一第二裝置,第二傳輸匯流排端將資料自第二裝置傳輸至第一裝置。時脈控制裝置含有一頻率處理單元以及一傳輸時脈產生單元。當一頻率設定值發生變化時,頻率處理單元輸出一時脈控制信號,傳輸時脈產生單元接收時脈控制信號並依據頻率設定值產生一傳輸時脈信號。
依據本發明之另一實施例,匯流排介面耦接於一第一裝置,此匯流排介面含有一晶片選擇端、一第一傳輸匯流排端、一第二傳輸匯流排端以及一時脈控制裝置。晶片選擇端用以傳輸一晶片選擇信號,藉此啟動資料之傳輸。當資料傳輸啟動時,第一傳輸匯流排端將資料傳送至第二裝置,第二傳輸匯流排端將資料自第二裝置傳輸至第一裝置。時脈控制裝置含有一頻率處理單元以及一傳輸時脈產生單元。頻率處理單元產生一頻率控制位元來調整一傳輸時脈信號之頻率,傳輸時脈產生單元接收頻率控制位元,並依據頻率控制位元產生一傳輸時脈信號。
依據本發明之再一實施例,匯流排介面之時脈頻率控制方法可調變一傳輸時脈信號之頻率,此時脈頻率控制方法判斷一匯流排是否開始傳輸命令或是數據,當匯流排開始傳輸命令或是數據,偵測一頻率設定值是否發生變化。當頻率設定值發生變化,判斷一封包群是否完成傳輸。當封包群完成傳輸,則載入新的頻率設定值,依據所載入之頻率設定值調整傳輸時脈信號之頻率,並輸出頻率調整後之傳輸時脈信號。
依據本發明之又一實施例,匯流排介面之時脈頻率控制方法,可在一封包群傳輸進行當中調變一傳輸時脈信號之頻率,此時脈頻率控制方法可判斷一匯流排是否開始傳輸命令或是數據,當匯流排開始傳輸命令或是數據,判斷一可變異時序輸出信號是否被確立。當可變異時序輸出信號確立,則依據一頻率控制位元之數值,自複數個頻率設定值當中擇一,並使傳輸時脈信號之頻率調整為被選中之頻率設定值所對應之頻率。
以下實施例的匯流排介面及其時脈頻率控制方法,能夠依照需要即時調整串列傳輸時脈信號的頻率,可使串列匯流排(Serial Peripheral Interface;SPI)上的裝置能夠即時反應資料變化,或可收集更多的資料。
請參照第1圖,其係繪示本發明一實施方式匯流排系統之方塊示意圖。在此匯流排系統當中,匯流排介面,例如串列匯流排介面101,可耦接於第一裝置105,串列匯流排介面103可耦接於第二裝置107。第一裝置105可為串列匯流排主裝置,第二裝置107可為串列匯流排從裝置,串列匯流排介面101可具有晶片選擇端(Slave Select)SS、第一傳輸匯流排端如主出從入(Master Output Slave Input)MOSI、第二傳輸匯流排端如主入從出(Master Input Slave Output)MISO,以及時脈控制裝置109。
晶片選擇端SS可用來傳輸晶片選擇信號,藉此啟動資料之傳輸。當資料傳輸啟動時,第一傳輸匯流排端MOSI將資料以例如串列(Serial)型式傳送至第二裝置107,第二傳輸匯流排端MISO則將資料以例如串列(Serial)型式自第二裝置107傳輸至第一裝置105。時脈控制裝置109可產生時脈信號來控制資料的傳輸速度。
請參照第2A圖,其係繪示本發明一實施方式匯流排介面時脈控制裝置之方塊圖。時脈控制裝置200,用來產生頻率可調變之傳輸時脈信號,例如可為設置於串列匯流排介面(Serial Peripheral Interface)主裝置(Master)或是從裝置(Slave)當中來控制數據(Data)以及命令(Command)傳輸的時脈控制裝置。時脈控制裝置200可具有頻率處理單元202以及傳輸時脈產生單元204。當一頻率設定值發生變化時,頻率處理單元202輸出時脈控制信號。傳輸時脈產生單元204接收此時脈控制信號,並依據頻率設定值來產生傳輸時脈信號。
頻率處理單元202可含頻率偵測單元201以及頻率設定值暫存器211。頻率設定值暫存器211接收並儲存頻率設定值,以供頻率偵測單元201進行偵測。頻率偵測單元201耦接頻率設定值暫存器211,以偵測頻率設定值是否發生變化。當頻率偵測單元201偵測到頻率設定值發生變化時,頻率變化旗標將被確立(Assert),頻率設定值暫存器211中的頻率設定值可被輸出至運算數值暫存器213,前述之確立可為使頻率變化旗標具有一特定邏輯準位,例如0或1。
在第2A圖當中,傳輸時脈產生單元204含有時脈計數器215、邏輯比較器209、傳輸週期計數器217、傳輸週期控制器203、第一邏輯運算器207、運算數值暫存器213。
前述之時脈計數器215可用以計數系統時脈信號之週期(cycle)數目,此系統時脈信號之頻率通常高於傳輸時脈信號之頻率,以利時脈計數器215以系統時脈信號為基礎進行計算,來調整傳輸時脈信號的頻率。邏輯比較器209可用以接收並比較頻率設定值以及已累計的系統時脈信號之週期數目,當頻率設定值與系統時脈信號之週期數目相等時,邏輯比較器209會確立時脈致能信號,促使傳輸週期計數器217輸出傳輸時脈信號。前述之頻率設定值與系統時脈信號之週期數目相等時的情形可以下列具體例子進行說明。若頻率設定值為0x15F(16進位),則當時脈計數器215由0上數至0x15F或是由0xFFF下數至0x15F時,傳輸週期計數器217將輸出傳輸時脈信號,並重新計數。當前述頻率設定值與極大值或是極小值之間的差距越大,代表計數時間越長,在此情形下,傳輸時脈信號的頻率將越低。
當時脈計數器215係採用由0往上數之方式時,前述之頻率設定值的內容例如可為一個「除數」。舉例來說,當系統時脈為24MHz,若希望輸出的時脈為2MHz,這時候就可將頻率設定值暫存器211之內容設定為「12」,則時脈計數器215計數12個系統時脈信號週期之後,即可輸出時脈為2MHz的傳輸時脈信號。
本實施例當中,傳輸時脈信號之頻率可於數據封包(Data Packet)或命令封包(Command packet)傳輸完成之後才會進行調變,可不在同一數據封包群或是同一命令封包群的傳輸當中進行調變,在此情形下,可透過傳輸週期控制器203來判斷封包群是否完成傳輸。當頻率設定值發生變化且封包群完成傳輸之時,第一邏輯運算器207會確立頻率變化旗標,表示傳輸時脈信號的頻率需要轉換;若傳輸時脈信號之頻率完成變化,則第一邏輯運算器207會反確立(De-assert)頻率變化旗標。運算數值暫存器213可在頻率變化旗標確立時,自頻率設定值暫存器211載入(Load)頻率設定值,並輸出頻率設定值至邏輯比較器209。在另一實施例中,頻率設定值可由頻率設定值暫存器211直接輸出至邏輯比較器209。
時脈控制裝置200可更含有傳輸週期暫存器205,以供儲存所欲產生的傳輸時脈信號的脈衝數目。前述之傳輸週期控制器203可用以比較所欲產生之脈衝數目以及已產生之脈衝數目,當此兩數目相等,代表匯流排上的封包群已經完成傳輸,時脈控制裝置200可以在此時對傳輸時脈信號的頻率進行調整。
請參照第2B圖,其係繪示本發明一實施方式匯流排介面時脈頻率控制方法之流程圖。時脈頻率控制方法可調變傳輸時脈信號之頻率,此時脈頻率控制方法首先判斷匯流排是否開始傳輸命令或是數據(步驟221)。當匯流排開始傳輸命令或是數據,則偵測頻率設定值是否發生變化(步驟223),若傳輸尚未開始,則繼續停留在步驟221來偵測匯流排的狀態。若在步驟223當中發現頻率設定值發生變化,則繼續判斷一封包群是否完成傳輸(步驟225);若頻率設定值未產生變化,則繼續停留在步驟223中偵測頻率設定值。當封包群完成傳輸,則載入新的頻率設定值,並依據所載入之頻率設定值調整傳輸時脈信號之頻率(步驟227),接著再輸出頻率經調整後之傳輸時脈信號(步驟229);若封包群尚未完成傳輸,則繼續偵測封包群。
請參照第2C圖,其繪示本發明一實施方式匯流排介面時脈控制裝置之波形圖。在第2C圖所繪示的信號當中,晶片選擇信號、傳輸時脈以及主出從入等信號可由主裝置輸出至從裝置,而主入從出信號則可由從裝置輸出至主裝置,其中主出從入與主入從出信號負責攜帶命令與數據,傳輸時脈信號則可用來負責控制命令與數據的傳輸速度。第2C圖的傳輸時脈信號上繪示了三個封包群,分別是封包群1、封包群2以及封包群3,頻率則於一封包群與另一封包群之間進行調整。
由此第2C圖可以看出,當頻率設定值由0x7F(16進位)調整至0x15F時,會先引發頻率變化旗標確立,接著傳輸時脈信號的頻率才會跟著調整。當時脈控制裝置發現傳輸時脈信號的頻率已經依照新的頻率設定值完成調整,會反確立頻率變化旗標,以待下次頻率變化時再將之確立。
當需進行命令傳輸如配置位址(Configuration)時,可以加快傳輸速度,故可增加所採用的傳輸時脈信號的頻率;在命令傳輸完成之後才是數據資料的傳輸,此數據係由反應較慢的裝置如類比數位轉換器產生,傳輸速度慢,故可降低傳輸時脈信號的頻率。
請參照第3A圖,其繪示本發明另一實施方式匯流排介面時脈控制裝置之方塊圖。此一實施方式之時脈控制裝置300可於同一封包群傳輸進行當中且封包群尚未完成傳輸之時,調整傳輸時脈信號之頻率。時脈控制裝置300時序裝置含有頻率處理單元302以及傳輸時脈產生單元304。頻率處理單元302產生頻率控制位元來調整傳輸時脈信號之頻率,傳輸時脈產生單元304接收頻率控制位元,並依據頻率控制位元之數值產生傳輸時脈信號。
頻率處理單元302可含頻率控制位元暫存器307、可變異頻率控制單元301、頻率設定值暫存器309以及頻率設定值暫存器311。頻率控制位元暫存器307用以儲存頻率控制位元,使用者可透過一外部控制器(未繪示)將此頻率控制位元儲存於頻率控制位元暫存器307中。頻率控制位元可進一步被載入可變異頻率控制單元301中,可變異頻率控制單元301中可具有一移位計數指標(未繪示),此移位計數指標可將其接收之頻率控制位元依序輸出至傳輸時脈產生單元304中的第二邏輯運算器303。舉例來說,如第3C圖所示,可變異頻率控制單元301可依據移位計數指標依序將其所儲存的數值00000000011輸出至第二邏輯運算器303。
在第3A圖當中,頻率設定值暫存器309與頻率設定值暫存器311接收並儲存數個不同數值的頻率設定值,例如0x80與0x15F,並透過傳輸時脈產生單元304的多工選擇器305,將被選中之頻率設定值提供予運算數值暫存器213,藉此改變傳輸時脈信號的頻率。
傳輸時脈產生單元304含有多工選擇器305、第二邏輯運算器303、運算數值暫存器213、時脈計數器215、邏輯比較器209以及傳輸週期計數器217,其中運算數值暫存器213、時脈計數器215、邏輯比較器209以及傳輸週期計數器217的運作則已載於第2A圖的實施方式當中。
當使用者使可變異時序輸出信號確立時(數值為1),第二邏輯運算器303會將頻率控制位元提供予多工選擇器305,再由多工選擇器305依據頻率控制位元之數值,自數個頻率設定值當中擇一來當作傳輸時脈信號的頻率,並可透過運算數值暫存器213儲存多工選擇器305所選中之頻率設定值。
時脈計數器215計數系統時脈信號所產生之週期數目,邏輯比較器209則比較系統時脈信號之週期數目與頻率設定值,當系統時脈信號之週期數目與頻率設定值相等時,時脈計數器215會確立時脈致能信號,致使傳輸週期計數器217輸出傳輸時脈信號。
時脈控制裝置300另外還具有傳輸週期控制器203以及傳輸週期暫存器205。傳輸週期暫存器205儲存所欲產生之傳輸時脈脈衝數目,傳輸週期控制器203則比較所欲產生之時脈週期數目以及已產生之時脈週期數目兩者是否相等,來判斷封包群是否已經完成傳輸,當此兩數目相等代表封包群已經完成傳輸,可再次考慮是否須要在此時調整傳輸時脈信號的頻率。
請參照第3B圖,其係繪示本發明另一實施方式匯流排介面時脈頻率控制方法之流程圖,此時脈頻率控制方係在封包群傳輸進行當中來調變傳輸時脈信號之頻率,此方法首先判斷匯流排是否開始傳輸命令或是數據(步驟321),當匯流排開始傳輸命令或是數據,繼續判斷可變異時序輸出信號是否被確立(步驟323),若匯流排閒置則停留在步驟321,繼續偵測匯流排的狀態。若在步驟323中發現可變異時序輸出信號被確立,則依據頻率控制位元之數值,自數個頻率設定值當中擇一(步驟325),並使傳輸時脈信號之頻率調整為被選中之頻率設定值所對應之頻率(步驟327)。另一方面,若在步驟323中發現可變異時序輸出信號沒有被確立,代表在封包群傳輸結束之後才會考慮是否調整傳輸時脈信號的頻率,傳輸當中不會調整頻率。
請參照第3C圖,其繪示本發明一實施方式匯流排介面時序控制方法之波形圖。在第3C圖的波形當中,晶片選擇信號、傳輸時脈以及主出從入等信號係由主裝置輸出至從裝置,而主入從出信號則由從裝置輸出至主裝置,其中主出從入與主入從出信號負責攜帶命令與數據。
當可變異時序輸出信號確立時,代表需要在同一封包群傳輸進行當中調變傳輸時脈信號的頻率,此時若可變異頻率控制位元之數值為0,代表選擇第一個頻率設定值暫存器所儲存的頻率設定值1(0x80)所對應之頻率作為傳輸時脈信號之新頻率;若可變異頻率控制位元之數值為1,代表選擇第二個頻率設定值暫存器所儲存的頻率設定值2(0x15F)所對應之頻率作為傳輸時脈信號之新頻率。
在此實施方式的同一封包群的傳輸當中,前面5個位元屬於暫存器設定的命令部分,傳輸速度可以提升至例如2MHZ(傳輸時間為0.5μs),接著是數據的部分,傳輸速度降低至例如400K(傳輸時間為2.5μs)。舉例來說,在原先傳輸時脈信號的頻率無法調整而僅有單一傳輸頻率(例如400KHz)的狀態之下,16位元的傳輸需要16×2.5us=40us。經由此一實施方式來調整傳輸時脈信號的頻率,16位元的傳輸僅須要5×0.5us+11×2.5us=30us,節省了25%的時間。
以上實施例的時脈控制裝置或方法,能夠依照系統對時脈頻率的要求,在命令或數據的兩封包群之間,亦或是命令或數據的同一封包群傳輸進行當中,即時地且彈性地調整傳輸時脈信號的頻率,來接收更多數量的數據或命令,以有效地縮短資料的傳送時間。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何在本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
101...串列匯流排介面
103...串列匯流排介面
105...第一裝置
107...第二裝置
109...時脈控制裝置
200...時脈控制裝置
201...頻率偵測單元
203...傳輸週期控制器
204...傳輸時脈產生單元
205...傳輸週期暫存器
207...第一邏輯運算器
209...邏輯比較器
211...頻率設定值暫存器
213...運算數值暫存器
215...時脈計數器
217...傳輸週期計數器
221~229...步驟
300...時脈控制裝置
301...可變異頻率控制單元
303...第二邏輯運算器
305...多工選擇器
307...頻率控制位元暫存器
309、311...頻率設定值暫存器
321~329...步驟
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:
第1圖係繪示匯流排系統之方塊示意圖。
第2A圖係繪示本發明一實施方式匯流排介面時脈控制裝置之方塊圖。
第2B圖係繪示本發明一實施方式匯流排介面時脈頻率控制方法之流程圖。
第2C圖係繪示本發明一實施方式匯流排介面時脈控制裝置之波形圖。
第3A圖係繪示本發明另一實施方式匯流排介面時脈控制裝置之方塊圖。
第3B圖係繪示本發明另一實施方式匯流排介面時脈頻率控制方法之流程圖。
第3C圖係繪示本發明一實施方式匯流排介面時脈控制裝置之波形圖。
200...時脈控制裝置
201...頻率偵測單元
202...頻率處理單元
203...傳輸週期控制器
204...傳輸時脈產生單元
205...傳輸週期暫存器
207...第一邏輯運算器
209...邏輯比較器
211...頻率設定值暫存器
213...運算數值暫存器
215...時脈計數器
217...傳輸週期計數器
Claims (23)
- 一種具可調變頻率之傳輸時脈信號之匯流排介面,其中該匯流排介面耦接於一第一裝置與一第二裝置之間,該匯流排介面包含:一晶片選擇端,用以傳輸一晶片選擇信號,藉此啟動資料之傳輸;一第一傳輸匯流排端,以當該晶片選擇信號確立時,將資料由該第一裝置傳送至該第二裝置;一第二傳輸匯流排端,以當該晶片選擇信號確立時,由該第二裝置傳輸資料至該第一裝置;以及一傳輸時脈信號端,用以由該第一裝置傳輸可調變頻率之一傳輸時脈信號至該第二裝置,其中當傳送一命令封包時,該傳輸時脈信號之頻率增加使得傳輸速度提升,當傳送一資料封包時,該傳輸時脈信號之頻率減少使得傳輸速度降低。
- 如請求項1所述之具可調變頻率之傳輸時脈信號之匯流排介面,其中,該命令封包與該資料封包位於同一封包群中。
- 一種可調變頻率之時脈控制裝置,包含:一時脈計數器,計數一系統時脈信號之一累計週期數目;一邏輯比較器,接收並比較一頻率設定值以及該系統時脈信號之該累計週期數目;以及 一運算數值暫存器,以在一頻率變化旗標確立時,載入該頻率設定值,並輸出該頻率設定值至該邏輯比較器,藉以調變一傳輸時脈信號之頻率。
- 如請求項3所述之可調變頻率之時脈控制裝置,更包含:一第一邏輯運算器,以當該頻率設定值發生變化且一封包群已經完成傳輸,該第一邏輯運算器確立該頻率變化旗標。
- 如請求項4所述之可調變頻率之時脈控制裝置,更包含:一頻率處理單元,以當該頻率設定值發生變化時,輸出一時脈控制信號至該第一邏輯運算器。
- 如請求項5所述之可調變頻率之時脈控制裝置,其中該頻率處理單元更包含:一頻率設定值暫存器,接收並儲存該頻率設定值;以及一頻率偵測單元,耦接該頻率設定值暫存器,以偵測該頻率偵測值是否發生變化,其中當該頻率設定值發生變化,該頻率偵測單元輸出該時脈控制信號。
- 如請求項4所述之可調變頻率之時脈控制裝置,其中當該傳輸時脈信號的頻率完成變化,則該第一邏輯運算器反確立該頻率變化旗標。
- 如請求項3所述之可調變頻率之時脈控制裝置,更包含:一傳輸週期計數器,用以計數該傳輸時脈信號之一已產生的脈衝數目。
- 如請求項8所述之可調變頻率之時脈控制裝置,更包含: 一傳輸週期暫存器,用以儲存一欲產生之脈衝數目;以及一傳輸週期控制器,用以比較該欲產生之脈衝數目以及已產生之脈衝數目,以判斷該封包群是否完成傳輸,當欲產生的脈衝數目以及已產生的脈衝數目相等,代表該封包群已完成傳輸。
- 如請求項3所述之可調變頻率之時脈控制裝置,其中該傳輸時脈信號的頻率小於該系統時脈信號之頻率。
- 如請求項3所述之可調變頻率之時脈控制裝置,其中該傳輸時脈信號為一串列匯流排介面之一傳輸時脈。
- 一種匯流排介面之時脈頻率控制方法,以調變一傳輸時脈信號之頻率,該時脈頻率控制方法包含:判斷一匯流排是否開始傳輸命令或是數據;當該匯流排開始傳輸命令或是數據,偵測一頻率設定值是否發生變化;當該頻率設定值發生變化,判斷一封包群是否完成傳輸;當該封包群完成傳輸,則載入新的該頻率設定值並依據所載入之該頻率設定值調整該傳輸時脈信號之頻率;以及輸出頻率調整後之該傳輸時脈信號。
- 一種匯流排介面之時脈頻率控制方法,以在一封包群傳輸進行當中,調變一傳輸時脈信號之頻率,該時脈頻率控制方法包含:判斷一匯流排是否開始傳輸命令或是數據;當該匯流排開始傳輸命令或是數據,判斷一可變異時序輸出 信號是否被確立;當該可變異時序輸出信號確立,則依據一頻率控制位元之數值,自複數個頻率設定值當中擇一;以及使該傳輸時脈信號之頻率調整為被選中之該頻率設定值所對應之頻率。
- 一種可調變頻率之時脈控制裝置,包含:一時脈計數器,計數一系統時脈信號之一累計週期數目;一邏輯比較器,接收並比較一頻率設定值與該系統時脈信號之累計週期數目,當該頻率設定值與該系統時脈信號之累計週期數目相等時,一傳輸時脈信號會被輸出;以及一第二邏輯運算器,以接收一可變異時序輸出信號,當該可變異時序輸出信號確立,且一頻率控制位元發生變化時,該傳輸時脈信號之頻率被調變。
- 如請求項14所述之可調變頻率之時脈控制裝置,更包含:複數個頻率設定值暫存器,用以儲存並提供複數個頻率設定值;以及一多工選擇器,以依據該頻率控制位元之數值自該些頻率設定值當中擇一。
- 如請求項15所述之可調變頻率之時脈控制裝置,更包含:一運算數值暫存器,以儲存該多工選擇器所選中之該頻率設定值並輸出該頻率設定值至該邏輯比較器。
- 如請求項15所述之可調變頻率之時脈控制裝置,其中:當該可變異時序輸出信號確立時,該第二邏輯運算器將該頻率控制位元提供予該多工選擇器。
- 如請求項17所述之可調變頻率之時脈控制裝置,更包含:一頻率處理單元,該頻率處理單元包含:一頻率控制位元暫存器,用以儲存複數個頻率控制位元;以及一可變異頻率控制單元,由該頻率控制位元暫存器載入至多一頻率控制位元,並依序地將該頻率控制位元輸出至該第二邏輯運算器。
- 如請求項17所述之可調變頻率之時脈控制裝置,其中當該可變異時序輸出信號反確立且一封包群已完成傳輸時,則該第二邏輯運算器將該頻率控制位元提供予該多工選擇器。
- 如請求項19所述之可調變頻率之時脈控制裝置,更包含:一傳輸週期計數器,用以計數該傳輸時脈信號之一已產生的脈衝數目。
- 如請求項20所述之可調變頻率之時脈控制裝置,更包含:一傳輸週期暫存器,用以儲存一欲產生的脈衝數目;以及一傳輸週期控制器,用以比較該欲產生的脈衝數目以及該已產生的脈衝數目以判斷該封包群是否完成傳輸, 當該欲產生的脈衝數目以及該已產生的脈衝數目相等,代表該封包群已完成傳輸。
- 如請求項14所述之可調變頻率之時脈控制裝置,其中該傳輸時脈信號的頻率小於該系統時脈信號之頻率。
- 如請求項14所述之可調變頻率之時脈控制裝置,其中該傳輸時脈信號為一串列匯流排介面之一傳輸時脈。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99109145A TWI443521B (zh) | 2010-03-26 | 2010-03-26 | 匯流排介面、時脈控制裝置,以及時脈頻率控制方法 |
US13/043,431 US9081913B2 (en) | 2010-03-26 | 2011-03-08 | Integrated circuit and clock frequency control method of integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99109145A TWI443521B (zh) | 2010-03-26 | 2010-03-26 | 匯流排介面、時脈控制裝置,以及時脈頻率控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201133248A TW201133248A (en) | 2011-10-01 |
TWI443521B true TWI443521B (zh) | 2014-07-01 |
Family
ID=44657724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99109145A TWI443521B (zh) | 2010-03-26 | 2010-03-26 | 匯流排介面、時脈控制裝置,以及時脈頻率控制方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9081913B2 (zh) |
TW (1) | TWI443521B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8984196B2 (en) | 2012-04-12 | 2015-03-17 | Lenovo Enterprise Solutions (Singapore) Ptd. Ltd. | Accessing peripheral devices |
FR2992073B1 (fr) * | 2012-06-19 | 2014-07-11 | Commissariat Energie Atomique | Dispositif d'alimentation d'un circuit electronique |
GB2503472A (en) * | 2012-06-27 | 2014-01-01 | Nordic Semiconductor Asa | Data transfer between clock domains following clock transition in destination domain |
GB2503474B (en) * | 2012-06-27 | 2016-06-29 | Nordic Semiconductor Asa | Data transfer between clock domains |
DE102013000944A1 (de) * | 2013-01-19 | 2014-07-24 | Daimler Ag | Lenkrad mit verbesserter Schnittstelle zu einem Fingernavigationsmodul |
TWI505101B (zh) * | 2013-12-17 | 2015-10-21 | Inventec Corp | 資料傳輸裝置及方法 |
US9058273B1 (en) * | 2013-12-20 | 2015-06-16 | International Business Machines Corporation | Frequency determination across an interface of a data processing system |
KR102384347B1 (ko) | 2015-05-26 | 2022-04-07 | 삼성전자주식회사 | 클록 관리 유닛을 포함하는 시스템 온 칩 및 그 동작방법 |
DE102016109387A1 (de) | 2015-05-26 | 2016-12-01 | Samsung Electronics Co., Ltd. | Ein-Chip-System mit Taktverwaltungseinheit und Verfahren zum Betreiben des Ein-Chip-Systems |
JP6826612B2 (ja) * | 2016-11-28 | 2021-02-03 | ヌヴォトンテクノロジージャパン株式会社 | パルス周波数制御回路、マイコン、dcdcコンバータ、及びパルス周波数制御方法 |
CN107967227A (zh) * | 2017-12-22 | 2018-04-27 | 苏州国芯科技有限公司 | 一种基于spi的通信方法及spi主机、spi从机 |
US20240184736A1 (en) * | 2022-12-01 | 2024-06-06 | Xilinx, Inc. | Clocking architecture for communicating clock signals having different frequencies over a communication interface |
TWI818834B (zh) * | 2022-12-16 | 2023-10-11 | 新唐科技股份有限公司 | 微控制器及應用其之序列周邊介面系統 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6504854B1 (en) * | 1998-04-10 | 2003-01-07 | International Business Machines Corporation | Multiple frequency communications |
JP3610854B2 (ja) * | 1999-12-27 | 2005-01-19 | 株式会社日立製作所 | 情報処理装置および情報処理システム |
US6622194B1 (en) * | 2000-08-28 | 2003-09-16 | Intel Corporation | Efficient use of multiple buses for a scalable and reliable high-bandwidth connection |
TW533357B (en) * | 2001-12-14 | 2003-05-21 | Via Tech Inc | Method of hot switching the data transmission rate of bus |
JP2004192488A (ja) * | 2002-12-13 | 2004-07-08 | Renesas Technology Corp | データプロセッサ及びメモリカード |
US7216248B2 (en) * | 2003-03-20 | 2007-05-08 | Sun Microsystems, Inc. | On-chip clock generator allowing rapid changes of on-chip clock frequency |
JP4033066B2 (ja) | 2003-05-07 | 2008-01-16 | ソニー株式会社 | 周波数制御装置、情報処理装置、周波数制御方法及びプログラム |
JP2006304011A (ja) | 2005-04-21 | 2006-11-02 | Casio Electronics Co Ltd | インタフェース回路 |
JP2007094931A (ja) | 2005-09-30 | 2007-04-12 | Nec Electronics Corp | 補正クロック発生回路及びそれを備えるusbデバイス |
EP1772794A1 (en) * | 2005-10-10 | 2007-04-11 | Axalto S.A. | Method and circuit for local clock generation and smartcard including it thereon |
CN1955949B (zh) | 2005-10-24 | 2010-05-26 | 瑞昱半导体股份有限公司 | 通用串行总线装置 |
US7606952B2 (en) * | 2006-11-06 | 2009-10-20 | Elite Semiconductor Memory Technology, Inc. | Method for operating serial flash memory |
JP2008299731A (ja) * | 2007-06-01 | 2008-12-11 | Panasonic Corp | 半導体集積回路、情報処理システム |
TWI352296B (en) | 2007-08-10 | 2011-11-11 | Chip system and signal transmission method thereof |
-
2010
- 2010-03-26 TW TW99109145A patent/TWI443521B/zh active
-
2011
- 2011-03-08 US US13/043,431 patent/US9081913B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9081913B2 (en) | 2015-07-14 |
TW201133248A (en) | 2011-10-01 |
US20110239033A1 (en) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI443521B (zh) | 匯流排介面、時脈控制裝置,以及時脈頻率控制方法 | |
US6389489B1 (en) | Data processing system having a fifo buffer with variable threshold value based on input and output data rates and data block size | |
US8023602B2 (en) | Serial data communication apparatus and methods of using a single line | |
CN101582054B (zh) | Dma控制系统、打印装置以及转移指示方法 | |
CA2759946A1 (en) | Single wire bus system | |
CN102207922A (zh) | 总线接口以及总线接口的时钟频率控制方法 | |
TW201541885A (zh) | 單傳輸線傳輸介面與單傳輸線傳輸方法以及使用單傳輸線傳輸方法之電源供應系統 | |
US20120290745A1 (en) | Dma transfer control device | |
JPH0713898A (ja) | 半導体集積回路装置 | |
US20160259391A1 (en) | Dynamic clock rate control for power reduction | |
JP2002351813A5 (zh) | ||
KR20190107431A (ko) | 개선된 분해능을 갖는 pwm 장치 | |
WO2010083716A1 (zh) | 一种实现可变符号率的方法和装置 | |
US5961616A (en) | Data transfer system | |
US5778201A (en) | Clock and counter for bit cell determination and timeout timing for serial data signaling on an apple desktop bus | |
CN104331266A (zh) | 一种实现任意数据位宽转换的方法和装置 | |
JPH08139575A (ja) | パルス出力回路 | |
US5442796A (en) | Pulse generator and demodulator with controlling processor and decrementing counters | |
CN111524482A (zh) | 一种优化led显示屏耦合的驱动方法、电路及芯片 | |
EP3745598B1 (en) | Circuit with analog-to-digital converters of different conversion resolutions | |
JP7421327B2 (ja) | データ出力回路 | |
KR101110114B1 (ko) | 데이터 동기화 방법, 데이터 동기화 회로, 및 이를 포함하는 데이터 동기화 장치 | |
JP2002300021A (ja) | 集積回路装置 | |
CN102208973B (zh) | 一种数据流传输的方法和装置 | |
JPH0637857A (ja) | シリアルデータ受信回路 |