JP7421327B2 - データ出力回路 - Google Patents
データ出力回路 Download PDFInfo
- Publication number
- JP7421327B2 JP7421327B2 JP2019232470A JP2019232470A JP7421327B2 JP 7421327 B2 JP7421327 B2 JP 7421327B2 JP 2019232470 A JP2019232470 A JP 2019232470A JP 2019232470 A JP2019232470 A JP 2019232470A JP 7421327 B2 JP7421327 B2 JP 7421327B2
- Authority
- JP
- Japan
- Prior art keywords
- setting value
- converter
- value
- past
- data output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007704 transition Effects 0.000 claims description 33
- 238000004891 communication Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
図1は、本実施形態のデータ出力回路を有する電子機器100の構成図である。電子機器100は、DAコンバータを有する任意の電子機器であってよく、例えばデジタル周波数シンセサイザが生成したデジタル信号をアナログ発振信号に変換して出力する信号発生装置である。
図3は、データ出力回路2の構成を示す図である。図4は、データ出力回路2の各部の動作タイミングを示す図である。データ出力回路2は、データバス制御部21と、過去設定値特定部22と、最新設定値特定部23と、分割数特定部24と、遷移時間特定部25と、タイミング生成部26と、中間値算出部27とを有する。
図5は、データ出力回路2における動作の流れを示すフローチャートである。過去設定値特定部22は、DAコンバータ3に出力させるアナログ信号の値としてCPU1から指示されていた値である過去設定値を特定し、最新設定値特定部23は、DAコンバータ3に出力させる新たなアナログ信号の値である最新設定値を特定する(S11)。続いて、分割数特定部24は、分割数Nを決定する(S12)。遷移時間特定部25は、過去設定値から設定値に変化させる遷移時間を特定する(S13)。
以上の説明においては、中間値算出部27が、過去設定値と最新設定値との差分を分割することにより複数の中間値を算出した。これに対して、中間値算出部27は、データ出力部28がDAコンバータ3に対して出力している値に予め定められた単位変化量Δdを加算したり、当該値から単位変化量Δdを減算したりすることにより複数の中間値を算出してもよい。このような構成は、CPU1から入力される設定値の変化量によらず単位変化量Δdが固定されている場合に好適である。
以上の説明においては、中間値算出部27が複数の中間値を算出し、データ出力部28が複数の中間値を出力するタイミングをタイミング生成部26が決定する場合を例示したが、データ出力部28が複数の中間値を出力するタイミングは、他の手段により決定されてもよい。データ出力部28は、例えばDAコンバータ3に対して複数の中間値を出力するための通信インターフェース(例えばI2Cバス)においてデータを送信可能なタイミングに基づいて決定された時間間隔で複数の中間値を出力してもよい。
以上説明したように、データ出力回路2は、CPU1から入力された複数の設定値の間の複数の中間値を生成し、複数の設定値をDAコンバータ3に対して出力する間に、複数の中間値を順次出力する。データ出力回路2がこのように動作することで、メモリに波形のデータを記憶させることなく、DAコンバータ3に、変化前の値から変化後の値まで多段階の値を出力させることができる。その結果、DAコンバータ3が出力するアナログ信号の値が急峻に変化しづらくなるので、DAコンバータ3が出力するアナログ信号に含まれる不要な高周波成分が抑制される。
2 データ出力回路
3 DAコンバータ
21 データバス制御部
22 過去設定値特定部
23 最新設定値特定部
24 分割数特定部
25 遷移時間特定部
26 タイミング生成部
27 中間値算出部
28 データ出力部
100 電子機器
Claims (3)
- DAコンバータに対してデジタルデータを出力するデータ出力回路であって、
過去の時点で前記DAコンバータに対して出力した過去設定値を特定する過去設定値特定部と、
前記過去設定値の後に前記DAコンバータに出力させる最新設定値を特定する最新設定値特定部と、
前記過去設定値と前記最新設定値との間の複数の中間値を算出する中間値算出部と、
前記複数の中間値を所定の時間間隔で前記DAコンバータに対して出力した後に、前記最新設定値を前記DAコンバータに対して出力するデータ出力部と、
を有し、
前記過去設定値特定部は、前記最新設定値特定部が特定した前記最新設定値が入力される直前に外部から入力された設定値を前記過去設定値として特定し、
前記中間値算出部は、前記過去設定値と前記最新設定値との間を、前記DAコンバータが前記過去設定値を出力している状態から前記最新設定値の出力を開始する状態までの時間である遷移時間に基づいて決定された分割数で分割することにより複数の前記中間値を算出する、
データ出力回路。 - DAコンバータに対してデジタルデータを出力するデータ出力回路であって、
過去の時点で前記DAコンバータに対して出力した過去設定値を特定する過去設定値特定部と、
前記過去設定値の後に前記DAコンバータに出力させる最新設定値を特定する最新設定値特定部と、
前記過去設定値と前記最新設定値との間の複数の中間値を算出する中間値算出部と、
前記複数の中間値を所定の時間間隔で前記DAコンバータに対して出力した後に、前記最新設定値を前記DAコンバータに対して出力するデータ出力部と、
を有し、
前記データ出力部は、前記DAコンバータが前記過去設定値を出力している状態から前記最新設定値の出力を開始する状態までの時間である遷移時間に基づいて決定された前記時間間隔で前記複数の中間値を出力する、
データ出力回路。 - 前記データ出力部は、前記DAコンバータに対して前記複数の中間値を出力するための通信インターフェースにおいてデータを送信可能なタイミングに基づいて決定された前記時間間隔で前記複数の中間値を出力する、
請求項1に記載のデータ出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019232470A JP7421327B2 (ja) | 2019-12-24 | 2019-12-24 | データ出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019232470A JP7421327B2 (ja) | 2019-12-24 | 2019-12-24 | データ出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021101499A JP2021101499A (ja) | 2021-07-08 |
JP7421327B2 true JP7421327B2 (ja) | 2024-01-24 |
Family
ID=76650894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019232470A Active JP7421327B2 (ja) | 2019-12-24 | 2019-12-24 | データ出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7421327B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050270200A1 (en) | 2004-05-18 | 2005-12-08 | Kirkland Douglas B | Digital signal control using first order holds |
JP2011082844A (ja) | 2009-10-08 | 2011-04-21 | Seiko Epson Corp | 信号波形生成方法 |
-
2019
- 2019-12-24 JP JP2019232470A patent/JP7421327B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050270200A1 (en) | 2004-05-18 | 2005-12-08 | Kirkland Douglas B | Digital signal control using first order holds |
JP2011082844A (ja) | 2009-10-08 | 2011-04-21 | Seiko Epson Corp | 信号波形生成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021101499A (ja) | 2021-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9081913B2 (en) | Integrated circuit and clock frequency control method of integrated circuit | |
CA2456220A1 (en) | Controlling processor clock rate based on thread priority | |
JPH10304652A (ja) | プログラム可能パルス幅変調回路 | |
JP6152014B2 (ja) | スペクトラム拡散クロック生成回路、クロック乗せ換え回路、集積回路及び画像読み取り装置 | |
JP7421327B2 (ja) | データ出力回路 | |
KR100343404B1 (ko) | Pwm 신호 생성용 타이머 어셈블리 | |
JPH08139575A (ja) | パルス出力回路 | |
CN107122325B (zh) | 基于通用串行总线的数据传输系统及方法 | |
JPH1079650A (ja) | クロック発生回路 | |
EP0472098A2 (en) | Time-division multiplexing apparatus | |
JP4328223B2 (ja) | データ送信装置およびデータ受信装置 | |
JP3870089B2 (ja) | A/d変換装置、及び信号処理システム | |
KR100677199B1 (ko) | 인터럽트 처리장치 | |
JP4905260B2 (ja) | A/d変換装置 | |
KR100462736B1 (ko) | 다수의 타임 인터럽트 신호를 발생시킬 수 있는 타이머 장치 | |
JP2019062300A (ja) | 信号出力装置 | |
KR200157336Y1 (ko) | 아날로그 다중입력 신호 처리장치 | |
JP4048091B2 (ja) | Lsi及び画像形成装置 | |
JPH07129503A (ja) | 調停装置 | |
KR0174707B1 (ko) | 클럭 발생기 | |
JP2019074823A (ja) | 割り込み制御装置 | |
CN112711295A (zh) | 时序产生器、时序产生方法以及控制芯片 | |
JPH0635561A (ja) | 任意波形発生器 | |
JP2011065529A (ja) | 半導体集積装置およびその制御方法 | |
JP2006174282A (ja) | 多重送信制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230822 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20231012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7421327 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |