KR200157336Y1 - 아날로그 다중입력 신호 처리장치 - Google Patents

아날로그 다중입력 신호 처리장치 Download PDF

Info

Publication number
KR200157336Y1
KR200157336Y1 KR2019940032362U KR19940032362U KR200157336Y1 KR 200157336 Y1 KR200157336 Y1 KR 200157336Y1 KR 2019940032362 U KR2019940032362 U KR 2019940032362U KR 19940032362 U KR19940032362 U KR 19940032362U KR 200157336 Y1 KR200157336 Y1 KR 200157336Y1
Authority
KR
South Korea
Prior art keywords
signal
analog
input
latch
read
Prior art date
Application number
KR2019940032362U
Other languages
English (en)
Other versions
KR960019327U (ko
Inventor
권상혁
이동수
Original Assignee
이해규
삼성중공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이해규, 삼성중공업주식회사 filed Critical 이해규
Priority to KR2019940032362U priority Critical patent/KR200157336Y1/ko
Publication of KR960019327U publication Critical patent/KR960019327U/ko
Application granted granted Critical
Publication of KR200157336Y1 publication Critical patent/KR200157336Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 고안은 아날로그신호처리시스템에 관한 것으로, 특히 한개의 아날로그/디지탈변환기 소자로 복수 입력되는 아날로그신호를 처리하는 장치에 관한 것이다, 본 고안에 의한 아날로그 다중 입력신호 처리장치는 클럭발생기, 16진카운터, 및 래치로 구성돈 제어로직회로를 이용하여 채널선택신호를 자동을 발생한다. 따라서, 본 고안은 다중 입력된 아날로그신호를 간단한 절차로 신속하게 처리할 수 있는 효과를 가져온다.

Description

아날로그 다중 입력신호 처리장치
제1도는 종래의 아날로그 다중 입력신호 처리장치를 나타낸 블럭구성도.
제2도는 본 고안의 바람직한 일 실시예에 의한 아날로그 다중 입력신호 처리장치를 나타낸 블럭구성도.
* 도면의 주요부분에 대한 부호의 설명
10 : 멀티플렉서 12 : 샘플/홀드부
22 : 아날로그/디지탈변환기 24 : 클럭발생기
26 : 변환개시로직부 28 : 16진카운터
30 : 래치
본 고안은 아날로그신호처리시스템에 관한 것으로서, 특히 한개의 아날로그/디지탈(A/D)변환기 소자로 복수 입력되는 아날로그신호를 처리하는 장치에 관한 것이다.
일반적으로 신호처리시스템의 경우, 대개 계측신호는 복수개가 되기 때문에 아날로그/디지탈변환기의 전단에는 복수입력신호들중 하나를 선택하는 멀티플렉서(Multiplexer)가 연결된다. 이때, 멀티플렉서 주변에는 다중 입력신호를 처리하기 위해 제어로직(Control Logic)회로가 부가적으로 필요하게 된다.
제1도는 종래의 아날로그 다중 입력신호 처리장치를 나타낸 블럭구성도이다.
제1도에서, 멀티플렉서(10)는 16개의 입력라인으로 아날로그신호를 입력받는다. 타이머(20)는 입터럽트신호(INT1)를 발생한다. 입터럽트신호(INT1)가 발생하면, 래치(18)는 16개의 입력라인을 모두 표현할 수 있는 4개 비트(24=16)로 구성된 채널선택신호(CCH)를 외부에서 입력받아 멀티플렉서(10)에 인가한다. 멀티플렉서(10)는 복수개의 입력신호(입력1∼입력16)중 채널선택신호(CCH)에 대응하는 입력신호를 선택하여 샘플/홀드(Sample/Hold)부(12)에 공급한다. 한편, 외부로부터 쓰기신호(WRITE)가 인가되면, 변환 개시로직부(16)는 아날로그/디지탈변환기(14)에 변환개시신호(CST)를 인가한다. 변횐개시신호(CST)가 인가되면, 아날로그/디지탈변환기(14)는 샘플/홀드부(12)에 홀딩되어 있는 아날로그 입력신호를 입력받아 디지탈형태로 변환한다. 아날로그/디지탈변환기(14)는 아날로그/디지탈변환이 종료되면, 변환종료(End Of Conversion) 인터럽트(INT0)를 발생한다. 변환종료 인터럽트(INT0)에 응답 하여 외부로부터 판독신호(READ)가 인가되면, 아날로그/디지탈변환기(14)는 디지탈로 변환된 신호를 출력한다.
상술한 바와 같이, 종래 장치는 시스템 동작초기와 변환공료시에 인터럽트신호를 발생한다. 그런데, 두번에 걸쳐 인터럽트신호를 발생하므로 신호처리절차가 복잡하고 프로그램을 작성할 때도 번거로운 문제점이 있었다.
상술한 문제점을 해결하기 위한 본 고안의 목적은 카운터를 이용하여 채널선택신호를 자동적으로 발생하고 인터럽트신호는 단일로 발생하도륵 한 아날로그 다중 입력신호 처리장치를 제공함에 있다.
상술한 본 고안의 목적은 다중 입력된 아날로그신호를 처리하는 장치에 있어서, 다수의 입력채널을 구비하며, 각 입력채널을 통해 입력되는 아날로그신호중에서 채널선택신호에 대응하는 입력채널의 아날로그신호를 선택하여 출력하는 멀티플렉서, 기준클럭의 펄스신호를 발생하는 클럭발생기, 상기 클럭발생기에서 발생되는 기준클럭의 펄스신호에 대해 일정한 주기로 변환개시신호를 발생하는 변환개시로직부, 상기 변환개시로직부에서 변환개시신호가 공급되면 상기 멀티플렉서에서 선택 출력되는 아날로그신호를 디지탈형태로 변환하고, 외부로부터 판독신호가 공급되면 디지탈형태로 변환된 신호를 출력하는 아날로그/디지탈변환기, 상기 클럭발생기에서 발생되는 기구클럭의 펄스신호를 카운트하며, 그 카운트값을 상기 채널선택신호로 발생하는 카운터 및 상기 카운터에서 발생되는 채널선택신호를 저장하고 있다가 상기 판독신호가 공급되면 출력하는 래치를 포함하는 아날로그 다중 입력신호 처리장치에 의하여 달성된다.
이하, 첨부한 제2도를 참조하여 본 고안을 상세히 설명한다.
제2도는 본 고안의 바람직한 일 실시예에 의한 아날로그 다중 입력신호 처리장치를 나타내는 블럭구성도이다. 제2도에 나타낸 장치는 제1도 종래 장치의 인터립트신호(INT1)를 발생하는 타이머(20)를 제외한 구성과 동일하게 구성된다. 제2도 장치는 또한, 기준클럭의 펄스신호를 발생하는 클럭발생기(24)와, 발생되는 기준클럭의 펄스신호를 멀티플렉서(10)의 입력수(=16)만큼 카운트하여 그 카운트값을 채널선택신호(CCH)로 출력하는 16진 카운터(28)를 더 포함한다. 한편, 제2도 장치는 발생되는 기준클럭의 펄스신호에 대해 일정한 주기로 변환개시신호(CST)를 출력하는 변환개시로직부(26)와, 16진카운터(28)에서 자동 발생되는 채널선택신호(CCH)를 래치하며 아날로그/디지탈변환기(22)로 공급되는 판독신호(READ)를 입력받아 래치하고 있는 채널선택신호(CCH)를 출력하는 래치(30)의 변형된 구성을 포함한다. 이러한 구성을 갖는 제2도의 아날로그 다중 입력신호 처리장치에 대한 동작을 구체적으로 설명한다.
제2도에서, 멀티플렉서(10)는 16개의 복수입력단자로 신호를 입력받는다. 클럭발생기(24)는 16진카운터(28)에 기준클럭 신호를 인가한다. 16진카운터(28)는 인가되는 기준클럭신호를 카운트하며, 그 카운트값을 멀티플렉서(10)의 16개 입력라인(입력1∼입력16)중 하나의 입력라인을 선택하기 위한 4비트로 표현되는 채널선택신호(CCH)로 출력한다. 멀티플렉서(10)는 16개의 입력라인(입력1∼입력16)을 통해 각 입력되는 아날로그신호중 16진카운터(28)로부터 인가되는 채널선택신호(CCH)에 대응하는 입력라인의 아날로그신호를 선택하여 출력한다. 샘플/홀드부(12)는 멀티플렉서(10)에서 선택되어 출력되는 아날로그신호를 입력받아 아날로그/디지탈변환기(22)에서 신호변환을 종료할 때까지 그 신호를 유지하고 있는다.
한편, 16진카운터(28)는 채널선택신호(CCH)를 본 고안의 출력단에 연결된 미도시된 중앙처리장치에서 참조할 수 있도록 래치(30)에 인가하고, 래치(30)는 이를 저장한다.
변환개시로직부(26)는 클럭발생기(24)로부터 인가받은 일정한 주기의 클럭펄스신호를 이용하여 아날로그/디지탈변환기(22)에 변환개시 신호(CST)를 인가한다. 아날로그/디지탈변환기(22)는 변환개시로직부(26)로부터 변환개시신호(CST)가 인가되면, 샘플/홀드부(12)에서 유지하고 있는 아날로그신호를 인가받아 디지탈형태의 신호로 변환한다. 아날로그/디지탈 신호변환이 완료되면, 아날로그/디지탈변환기(22)는 변환종료 인터럽트신호(INT0)를 발생 한다. 그러면, 미도시된 중앙처리장치는 변환종료 인터럽트신호(INT0)에 응답하여 아날로그/디지탈변환기(22) 및 래치(30)에 판독신호(READ)를 인가한다. 아날로그/디지탈변환기(22)는 판독신호(READ)가 인가되면, 디지탈형태로 변환종료된 신호를 출력한다. 래치(30)는 판독신호(READ)가 인가되면, 저장하고 있는 채널선택신호(CCH)를 출력한다.
상술한 바와 같이, 본 고안의 아날로그 다중 입력신호 처리장치는. 클럭발생기, 16진카운터 및 래치로 구성된 제어로직회로를 이용하여 다중 입력된 아날로그신호를 간단한 절차로 신속하게 처리할 수 있는 효과를 가져온다.

Claims (2)

  1. 다중 입력된 아날로그신호를 처리하는 장치에 있어서, 다수의 입력채널을 구비하며, 각 입력채널을 통해 입력되는 아날로그신호중에서 채널선택신호에 대응하는 입력채널의 아날로그신호를 선택하여 출력하는 멀티플렉서, 기준클럭의 펄스신호를 발생하는 클럭발생기, 상기 클럭발생기에서 발생되는 기준클럭의 펄스신호에 대해 일정한 주기로 변환개시신호를 발생하는 변환개시로직부, 상기 변환개시로직부에서 변환개시신호가 공급되면 상기 멀티플렉서에서 선택 출력되는 아날로그신호를 디지탈형태로 변환하고, 외부로부터 판독신호가 공급되면 디지탈형태로 변환된 신호를 출력하는 아날로그/디자탈변환기, 상기 클럭발생기에서 발생되는 기준클럭의 펄스신호를 카운트하며 그 카운트값을 상기 채널선택신호로 카운터 및 상기 카운터에서 발생되는 채널선택신호를 저장하고 있다가 상기 판독 신호가 공급되면 출력하는 래치를 포함하는 아날로그 다중 입력신호 처리장치.
  2. 제1항에 있어서, 상기 아날로그/디지탈변환기에서 신호가 판독된 후에 바로 상기 래치에서 신호가 판독되는 것을 특징으로 하는 아날로그 다중 입력신호 처리장치.
KR2019940032362U 1994-11-30 1994-11-30 아날로그 다중입력 신호 처리장치 KR200157336Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940032362U KR200157336Y1 (ko) 1994-11-30 1994-11-30 아날로그 다중입력 신호 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940032362U KR200157336Y1 (ko) 1994-11-30 1994-11-30 아날로그 다중입력 신호 처리장치

Publications (2)

Publication Number Publication Date
KR960019327U KR960019327U (ko) 1996-06-19
KR200157336Y1 true KR200157336Y1 (ko) 1999-09-15

Family

ID=19399998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940032362U KR200157336Y1 (ko) 1994-11-30 1994-11-30 아날로그 다중입력 신호 처리장치

Country Status (1)

Country Link
KR (1) KR200157336Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538226B1 (ko) * 2003-07-18 2005-12-21 삼성전자주식회사 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538226B1 (ko) * 2003-07-18 2005-12-21 삼성전자주식회사 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치
US7026969B2 (en) 2003-07-18 2006-04-11 Samsung Electronics Co., Ltd. Analog-to-digital converting apparatus for processing a plurality of analog input signals at high rate and display device using the same
US7030796B2 (en) 2003-07-18 2006-04-18 Samsung Electronics Co., Ltd. Analog-to-digital converting apparatus for processing a plurality of analog input signals at high rate and display device using the same

Also Published As

Publication number Publication date
KR960019327U (ko) 1996-06-19

Similar Documents

Publication Publication Date Title
GB1053189A (ko)
KR200157336Y1 (ko) 아날로그 다중입력 신호 처리장치
KR100299194B1 (ko) 신호전이강조장치
US4827405A (en) Data processing apparatus
US4388590A (en) Digital audio level metering
US4963885A (en) Thermal head printer
US5410312A (en) Digital/analog conversion device with two switched latches for simultaneous D/A conversion
SU1057891A2 (ru) Устройство дл измерени мощности потерь при коммутации тиристора
KR200155054Y1 (ko) 카운터 회로
KR20010041638A (ko) 프로그램 가능 디지타이저
SU1741138A1 (ru) Устройство дл определени количества единиц в двоичном числе
KR100453888B1 (ko) 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블클럭 펄스 발생기
SU1238081A1 (ru) Устройство дл контрол цифровых последовательностей
SU1363460A1 (ru) Устройство дл аналого-цифрового преобразоввани
SU843276A1 (ru) Устройство дл искажени стартстопногоТАКСТА
SU1280621A1 (ru) Генератор случайного процесса
SU1676099A1 (ru) Устройство преобразовани информации
KR930005224B1 (ko) 음원 ic의 제어데이타 처리장치
SU1160260A1 (ru) "cпocoб дeфektaции пoдшипhиkob kaчehия"
SU1014137A1 (ru) Аналого-цифровой преобразователь
SU849153A1 (ru) Многоканальное селективное изме-РиТЕльНОЕ уСТРОйСТВО
SU1270879A1 (ru) Многоканальный программируемый генератор импульсов
JPH01112823A (ja) Ａ／ｄ変換回路
SU525033A1 (ru) Цифровой периодомер
SU1184077A1 (ru) Многоканальный формирователь серий импульсов

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090622

Year of fee payment: 11

EXPY Expiration of term