KR100453888B1 - 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블클럭 펄스 발생기 - Google Patents

병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블클럭 펄스 발생기 Download PDF

Info

Publication number
KR100453888B1
KR100453888B1 KR1019970034701A KR19970034701A KR100453888B1 KR 100453888 B1 KR100453888 B1 KR 100453888B1 KR 1019970034701 A KR1019970034701 A KR 1019970034701A KR 19970034701 A KR19970034701 A KR 19970034701A KR 100453888 B1 KR100453888 B1 KR 100453888B1
Authority
KR
South Korea
Prior art keywords
serial
shift register
parallel input
serial output
input
Prior art date
Application number
KR1019970034701A
Other languages
English (en)
Other versions
KR19990011563A (ko
Inventor
장경영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970034701A priority Critical patent/KR100453888B1/ko
Publication of KR19990011563A publication Critical patent/KR19990011563A/ko
Application granted granted Critical
Publication of KR100453888B1 publication Critical patent/KR100453888B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블 클럭 펄스 발생기에 관한 것으로 비트설정부는 m개의 비트값을 임의로 설정시키고, n단의 병렬입력/직렬출력 쉬프트레지스터는 비트설정부에 설정된 비트값에 따른 클럭 펄스를 직렬로 출력시키고, 출력선택부는 상기 n단의 쉬프트레지스터로 부터의 출력을 선택하여 출력한다. 이와 같이 구성된 본 발명에 의하면, 출력시키고자 하는 클럭펄스를 임의로 설정시킬 수 있고, 설정된 클럭펄스를 주기적으로 발생시킬 수 있다. 또한, 본 발명은 비트설정부와 쉬프트레지스터를 필요한 길이만큼 다단으로 구성하고, 임의의 쉬프트레지스터로부터 필요한 클럭펄스를 출력시킬 수 있다.

Description

병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블 클럭 펄스 발생기(PROGRAMMABLE CLOCK PULSE GENERATOR USING PARALLEL-IN/SERIAL-OUT SHIFT REGISTOR)
본 발명은 클럭 펄스 발생기에 관한 것으로, 좀 더 구체적으로는 클럭 펄스를 임의로 설정시켜 발생할 수 있는 프로그래머블 클럭 발생에 관한 것이다.
원하는 클럭펄스를 발생시키기 위해서는 일반적으로 플립플롭을 사용한 카운트회로를 사용하고 있다.
그러나 이러한 종래의 클럭발생회로는 펄스의 타임, 펄스의 듀티(duty)를 임의로 변경시키기 어렵다. 따라서, 회로설계자의 경험을 많이 요구하게 된다.
따라서, 본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 발생시키고자 하는 클럭 펄스를 프로그램할 수 있고, 프로그램된 클럭 펄스를 주기적으로 발생시킬 수 있으며, 발생되는 클럭 펄스를 임의의 위치에서 선택할 수 있는 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블 클럭 펄스 발생기를 제공함에 그 목적이 있다.
도 1은 본 발명의 실시예에 따른 프로그래머블 클럭 발생기를 도시한 블럭도;
도 2는 도 1에 도시된 병렬입력/직렬출력 쉬프트레지스터를 상세히 도시한 도면;
도 3은 본 발명의 실시예에 따른 클럭의 입출력파형의 예를 도시한 타이밍챠트.
*도면의 주요 부분에 대한 부호의 설명
110 : D플립플롭 120~170 : 병렬입력/직렬출력 쉬프트 레지스터
180~230 : 비트설정부 240 : 출력선택부
250 : 앤드게이트
상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블 클럭 펄스 발생장치는 일정한 주기의 기준 클럭을 발생시키는 기준클럭발생부와; m개의 비트값을 임의로 설정시키고, 그 설정된 값을 출력시키는 비트설정부와; 상기 비트설정부로부터 m개의 비트값을 병렬로 입력받고, 상기 입력된 병렬 비트값을 상기 기준클럭발생부로 부터의 기준 클럭에 동기시켜 직렬로 출력시키는 병렬/직렬쉬프트레지스터를 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 병렬입력/직렬출력쉬프트레지스터는 직렬로 출력되는 비트값이 피드백된다.
본 발명의 다른 특징에 의하면, 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블 클럭 펄스 발생장치는 일정한 주기의 기준 클럭을 발생시키는 기준클럭발생부와; m개의 비트값을 임의로 설정시키고, 그 설정된 값을 출력시키는 n개의 비트설정부와; 싱기 n개의 비트설정부로부터 각각 m개의 비트값을 병렬데이타로 입력받는 병렬입력단과, 상기 입력된 병렬 비트값을 상기 기준클럭발생부로 부터의 기준 클럭에 동기시켜 직렬데이타로 출력시키는 직렬출력단과, 소정의 직렬데이타가 입력되는 직렬입력단을 구비하여 구성된 n개의 병렬입력/직렬출력 쉬프트레지스터와; 상기 n개의 병렬입력/직렬출력 쉬프트레지스터로부터 출력되는 직렬데이타를 선택적으로 출력시키는 출력선택부를 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 병렬입력/직렬출력 쉬프트레지스터의 n번째의 병렬입력/직렬출력 쉬프트레지스터의 직렬입력단은 n-1번째의 병렬입력/직렬출력 쉬프트레지스터의 직렬출력단과 접속되고, n번째의 병렬입력/직렬출력 쉬프트레지스터의 직렬출력단은 첫 번째의 직렬입력단과 접속된다.
본 발명은 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블 클럭 펄스 발생기에 관한 것으로 비트설정부는 m개의 비트값을 임의로 설정시키고, n단의 병렬입력/직렬출력 쉬프트레지스터는 비트설정부에 설정된 비트값에 따른 클럭 펄스를 직렬로 출력시키고, 출력선택부는 상기 n단의 쉬프트레지스터로 부터의 출력을 선택하여 출력한다. 이와 같이 구성된 본 발명에 의하면, 출력시키고자 하는 클럭펄스를 임의로 설정시킬 수 있고, 설정된 클럭펄스를 주기적으로 발생시킬 수 있다. 또한, 본 발명은 비트설정부와 쉬프트레지스터를 필요한 길이만큼 다단으로 구성하고, 임의의 쉬프트레지스터로부터 필요한 클럭펄스를 출력시킬 수 있다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1을 참조하면, 본 발명의 신규한 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블 클럭 펄스 발생기는 기준클럭발생부(100)와, n개의 비트설정부, n개의 병렬/직렬 쉬프트레지스터를 구비하여, 발생시키고자 하는 클럭 펄스를 프로그램할 수 있고, 프로그램된 클럭 펄스를 주기적으로 발생시킬 수 있으며, 발생되는 클럭 펄스를 임의의 위치에서 선택할 수 있다.
도면에 도시된 바와 같이 비트설정부(180~230)는 각각 8비트의 2진값을 출력시키도록 설정된다. 즉, 각각의 비트설정부는 8개의 스위치로 구성되어 스위치 온상태이면 하이레벨을, 스위치 오프상태이면 로우레벨의 신호를 출력시킨다. 그러므로 예를들어 0 0 1 0 0 0 1 0의 값을 출력시키기 위해서는 3번째와 7번째의 스위치를 온시키고 그외의 스위치는 오프시킨다.
그리고 기준클럭발생부(100)는 일정한 주기와 듀티를 갖는 기준클럭을 발생시킨다.
병렬입력/직렬출력 쉬프트레지스터(120~170)는 상기 비트설정부(180~230)로 부터의 8비트 데이터값을 각각 입력받는다. 또한, 병렬입력/직렬출력 쉬프트레지스터(120~170)의 클럭입력단(CLK)으로는 기준클럭발생부(100)로부터 기준클럭이 입력된다. 병렬입력/직렬출력 쉬프트레지스터는 기준클럭에 동기되어 비트설정부로부터 입력된 데이터를 직렬출력단(QH)을 통해 출력시킨다. 이와 같이 출력된 직렬데이타는 다음단의 병렬입력/직렬출력 쉬프트레지스터의 직렬입력단으로 입력됨과 더불어 출력선택부(140)의 각각의 입력단으로 입력된다. 한편, 마지막단의 병렬입력/직렬출력 쉬프트레지스터로부터 출력된 직렬데이타는 첫 번째단의 병렬입력/직렬출력 쉬프트레지스터의 직렬입력단(scr)으로 입력된다. 따라서, 각각의 병렬입력/직렬출력 쉬프트레지스터에 기억된 클럭펄스가 모두 출력되게 되면, 계속해서 처음에 발생된 펄스와 동일한 펄스가 반복하여 출력되게 된다.
출력선택부(240)는 상기 병렬입력/직렬출력 쉬프트레지스터의 각각의 직렬출력단을 선택적으로 출력시킨다. 그러므로 출력선택부(240)는 제어신호(control)에 따라 출력시키고자 하는 클럭 펄스를 임의로 선택할 수 있다.
한편, 처음에 비트설정부에 설정된 데이터를 병렬입력/직렬출력 쉬프트레지스터로 각각 로드시키기 위해서는 스위치(sw)를 온 시킨다. 상기 스위치(sw)는 예컨대 푸쉬버튼 스위치로서 동작하게 된다. 그러면, D플립플롭(110)은 하이레벨의 출력을 로우레벨로 전환시켜 출력한다. 따라서, 스위치가 눌려지면 병렬입력/직렬출력 쉬프트레지스터는 비트설정부로 부터의 8비트 데이터를 각각 입력시켜 기억시킨다. 다음순간 스위치(sw)가 오프되게 되면, D플립플롭(110)은 하이레벨을 출력시키게 되고, 병렬입력/직렬출력 쉬프트 레지스터는 쉬프트동작을 수행하게 된다.
마지막으로 출력단의 앤드게이트(250)는 기준클럭발생부(100)로부터 기준클럭이 발생될 때 상기 출력선택부(240)로 부터의 데이터를 출력시킨다.
도 2는 도 1에 도시된 병렬입력/직렬출력 쉬프트레지스터를 상세히 도시한 도면이다.
도면에 도시된 바와 같이 병렬입력/직렬출력 쉬프트레지스터는 8비트의 데이터를 저장시키고 쉬프트시킬 수 있도록 각각 8개의 RS플립플롭을 구비하여 구성된다. 상기 RS플립플롭의 프리셋입력단(preset)으로는 쉬프트/로드제어신호(shiftload)가 로우레벨일 때 비트설정부에 설정된 8비트 데이터가 낸드게이트를 통해 입력된다. 그리고 첫단의 RS플립플롭의 셋트입력단(s)으로는 직렬데이타가 입력되고, 리셋입력단(r)으로는 반전된 직렬데이타가 입력된다. 또한, 각 RS플립플롭의 출력단은 다음단의 셋트입력단(s), 반전출력단은 다음단의 리셋입력단(r)으로 각각 입력된다.
도 3은 본 발명의 실시예에 따른 클럭의 입출력파형의 예를 도시한 타이밍챠트이다. 여기서는 3단의 병렬입력/직렬출력 쉬프트레지스터로 구성하였을 경우를 나타낸다.
도면에 도시된 바와 같이 첫 번째 비트설정부는 0 1 0 1 0 1 0 1, 두 번째 비트설정부는 0 0 1 0 0 0 1 0, 세 번째 비트설정부는 1 1 1 1 0 0 0로 각각 설정되어 있다.
먼저, 쉬프트/로드신호가 로우레벨로 전환되면, 상기 비트설정부에 설정된 값이 병렬입력/직렬출력 쉬프트레지스터로 각각 로드된다. 그리고 쉬프트/로드신호가 하이레벨로 전환되고 기준클럭발생부(100)로부터 발생된 클럭의 8cycle동안은 세 번째 병렬입력/직렬출력 쉬프트레지스터의 값이, 다음의 8cycle동안은 두 번째 병렬입력/직렬출력 쉬프트레지스터의 값이, 그 다음의 8cycle동안은 첫 번째 병렬입력/직렬출력 쉬프트레지스터의 값이 각각 출력된다.
계속해서 다음의 24cycle동안은 이전에 출력된 클럭펄스와 동일한 파형이 반복해서 출력된다.
본 발명은 종래의 클럭발생기는 펄스의 타임, 펄스의 듀티를 임의로 변경시키기 어려운 문제점을 해결한 것으로, 발생시키고자 하는 클럭 펄스를 프로그램할 수 있고, 프로그램된 클럭 펄스를 주기적으로 발생시킬 수 있으며, 발생되는 클럭 펄스를 임의의 위치에서 선택할 수 있다.

Claims (4)

  1. 일정한 주기의 기준 클럭을 발생시키는 기준클럭발생부와;
    m개의 비트값을 임의로 설정시키고, 그 설정된 값을 출력시키는 비트설정부와;
    상기 비트설정부로부터 m개의 비트값을 병렬로 입력받고, 상기 입력된 병렬 비트값을 상기 기준클럭발생부로 부터의 기준 클럭에 동기시켜 직렬로 출력시키는 병렬/직렬쉬프트레지스터를 구비하여 구성된 것을 특징으로 하는 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블 클럭 펄스 발생기.
  2. 제 1 항에 있어서,
    상기 병렬입력/직렬출력쉬프트레지스터는 직렬로 출력되는 비트값이 피드백되는 것을 특징으로 하는 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블 클럭 펄스 발생기.
  3. 일정한 주기의 기준 클럭을 발생시키는 기준클럭발생부와;
    m개의 비트값을 임의로 설정시키고, 그 설정된 값을 출력시키는 n개의 비트설정부와;
    싱기 n개의 비트설정부로부터 각각 m개의 비트값을 병렬데이타로 입력받는 병렬입력단과, 상기 입력된 병렬 비트값을 상기 기준클럭발생부로 부터의 기준 클럭에 동기시켜 직렬데이타로 출력시키는 직렬출력단과, 소정의 직렬데이타가 입력되는 직렬입력단을 구비하여 구성된 n개의 병렬입력/직렬출력 쉬프트레지스터와;
    상기 n개의 병렬입력/직렬출력 쉬프트레지스터로부터 출력되는 직렬데이타를 선택적으로 출력시키는 출력선택부(240)를 구비하여 구성된 것을 특징으로 하는 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블 클럭 펄스 발생기.
  4. 제 3 항에 있어서,
    상기 병렬입력/직렬출력 쉬프트레지스터의 n번째의 병렬입력/직렬출력 쉬프트레지스터의 직렬입력단은 n-1번째의 병렬입력/직렬출력 쉬프트레지스터의 직렬출력단과 접속되고, n번째의 병렬입력/직렬출력 쉬프트레지스터의 직렬출력단은 첫 번째의 직렬입력단과 접속된 것을 특징으로 하는 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블 클럭 펄스 발생기.
KR1019970034701A 1997-07-24 1997-07-24 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블클럭 펄스 발생기 KR100453888B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970034701A KR100453888B1 (ko) 1997-07-24 1997-07-24 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블클럭 펄스 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970034701A KR100453888B1 (ko) 1997-07-24 1997-07-24 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블클럭 펄스 발생기

Publications (2)

Publication Number Publication Date
KR19990011563A KR19990011563A (ko) 1999-02-18
KR100453888B1 true KR100453888B1 (ko) 2004-12-17

Family

ID=37372258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034701A KR100453888B1 (ko) 1997-07-24 1997-07-24 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블클럭 펄스 발생기

Country Status (1)

Country Link
KR (1) KR100453888B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791626B1 (ko) 2006-05-17 2008-01-04 고려대학교 산학협력단 프로그래머블 클럭 발생기 및 프로그래머블 클럭 발생기를이용하는 파이프라인 변환기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58124325A (ja) * 1982-01-20 1983-07-23 Hitachi Ltd 可変遅延段数シフト・レジスタ
JPS61206312A (ja) * 1985-03-11 1986-09-12 Canon Inc タイミング発生回路
JPS61255120A (ja) * 1985-05-08 1986-11-12 Nec Corp 位相調整回路
KR900001788Y1 (ko) * 1987-08-12 1990-03-05 배구혜 자화 및 정수 처리장치
JPH05129906A (ja) * 1991-09-28 1993-05-25 Fujitsu Ltd 可変シフトレジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58124325A (ja) * 1982-01-20 1983-07-23 Hitachi Ltd 可変遅延段数シフト・レジスタ
JPS61206312A (ja) * 1985-03-11 1986-09-12 Canon Inc タイミング発生回路
JPS61255120A (ja) * 1985-05-08 1986-11-12 Nec Corp 位相調整回路
KR900001788Y1 (ko) * 1987-08-12 1990-03-05 배구혜 자화 및 정수 처리장치
JPH05129906A (ja) * 1991-09-28 1993-05-25 Fujitsu Ltd 可変シフトレジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791626B1 (ko) 2006-05-17 2008-01-04 고려대학교 산학협력단 프로그래머블 클럭 발생기 및 프로그래머블 클럭 발생기를이용하는 파이프라인 변환기

Also Published As

Publication number Publication date
KR19990011563A (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
US5390192A (en) High-speed pattern generator
JPH10304652A (ja) プログラム可能パルス幅変調回路
KR20020049387A (ko) 고속 동작이 가능하고 순차적으로 2진 카운터 순서를 갖는카운터 회로 및 그 카운팅 방법
JP4571122B2 (ja) 方形波出力信号を発生させる集積回路信号発生器
KR100453888B1 (ko) 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블클럭 펄스 발생기
KR100594315B1 (ko) 다중 펄스 생성 장치
KR100238208B1 (ko) 동기식 직렬 입출력 회로
KR100336756B1 (ko) 클럭 분주 회로
JPH01117411A (ja) シーケンス制御器
JPS6121879Y2 (ko)
KR950000205Y1 (ko) 디지탈신호 지연회로
JPH0535208A (ja) 発光装置
KR200157336Y1 (ko) 아날로그 다중입력 신호 처리장치
JP3567256B2 (ja) ステッピングモータ駆動回路
JP2950350B2 (ja) 信号発生回路
KR100238295B1 (ko) 디스플레이용 수평 데이터 확장회로
KR0153046B1 (ko) 위상 지연을 선택할 수 있는 위상 변환 회로
JP2004151990A (ja) プログラムカウンタ回路
JPH11261407A (ja) カウンタ
JPH0815392A (ja) テストモード設定回路
KR200194919Y1 (ko) 레지스터 테스트 회로
KR920003854B1 (ko) 고속클럭 발생기
JPH10290156A (ja) 多段カウンタの試験回路
JPH118548A (ja) カウンタ
KR19990014419U (ko) 입력신호의 지연회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee