JP2950350B2 - 信号発生回路 - Google Patents
信号発生回路Info
- Publication number
- JP2950350B2 JP2950350B2 JP4196813A JP19681392A JP2950350B2 JP 2950350 B2 JP2950350 B2 JP 2950350B2 JP 4196813 A JP4196813 A JP 4196813A JP 19681392 A JP19681392 A JP 19681392A JP 2950350 B2 JP2950350 B2 JP 2950350B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- signals
- signal generation
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路パッケージの
動作確認を行うために、集積回路パッケージに所定の信
号を与える信号発生回路に関する。
動作確認を行うために、集積回路パッケージに所定の信
号を与える信号発生回路に関する。
【０００２】
【従来の技術】従来の信号発生回路は、図２に示すよう
に、パルスジェネレータからのパルス信号を入力する入
力端子Ｇと、ＨＩ／ＬＯＷレベル信号を発生させるため
の複数のレベルスイッチＳＷ1E乃至ＳＷnEと、パルス信
号及びＨＩ／ＬＯＷレベル信号のいずれかの信号を選択
指示する選択スイッチＳＷ1F乃至ＳＷnFと、選択回路２
１とを有している。ここで、選択回路２１は、入力端子
Ｇに接続されるｎ個のパルス信号入力端子と、レベルス
イッチＳＷ1E乃至ＳＷnEに接続されるレベル信号入力端
子と、選択スイッチＳＷ1F乃至ＳＷnFに接続される選択
信号入力端子とを備え、選択スイッチからの選択信号に
従って、パルス信号及びレベル信号のうちいずれか一方
を出力端子Ｃ0 乃至Ｃn に供給する。
に、パルスジェネレータからのパルス信号を入力する入
力端子Ｇと、ＨＩ／ＬＯＷレベル信号を発生させるため
の複数のレベルスイッチＳＷ1E乃至ＳＷnEと、パルス信
号及びＨＩ／ＬＯＷレベル信号のいずれかの信号を選択
指示する選択スイッチＳＷ1F乃至ＳＷnFと、選択回路２
１とを有している。ここで、選択回路２１は、入力端子
Ｇに接続されるｎ個のパルス信号入力端子と、レベルス
イッチＳＷ1E乃至ＳＷnEに接続されるレベル信号入力端
子と、選択スイッチＳＷ1F乃至ＳＷnFに接続される選択
信号入力端子とを備え、選択スイッチからの選択信号に
従って、パルス信号及びレベル信号のうちいずれか一方
を出力端子Ｃ0 乃至Ｃn に供給する。
【０００３】この種の信号発生回路を用いて、パッケー
ジの検査を行うときは、パッケージの入力条件にしたが
って、レベルスイッチＳＷ1E乃至ＳＷnE及び選択スイッ
チＳＷ1F乃至ＳＷnFを設定し、検査を行っている。
ジの検査を行うときは、パッケージの入力条件にしたが
って、レベルスイッチＳＷ1E乃至ＳＷnE及び選択スイッ
チＳＷ1F乃至ＳＷnFを設定し、検査を行っている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
信号発生回路は、パルスジェネレータの使用及びスイッ
チを複数要することから装置が大型となるという問題点
がある。
信号発生回路は、パルスジェネレータの使用及びスイッ
チを複数要することから装置が大型となるという問題点
がある。
【０００５】本発明は、信号発生回路の小型化を目的と
する。
する。
【０００６】
【課題を解決するための手段】本発明によれば、パッケ
ージの検査を行うために複数種の信号を発生することが
でき、該複数種の信号の内のいずれかを複数の出力端子
に個別に供給する信号発生回路において、前記複数の出
力端子を所定のタイミングで順番に１個ずつ指定する出
力端子指定手段と、前記複数種の信号のうちいずれかを
選択する信号選択手段と、前記複数種の信号を記憶し、
前記出力端子指定手段によって指定された出力端子に前
記信号選択手段によって選択された種類の信号を供給す
る信号発生手段とを有することを特徴とする信号発生回
路が得られる。
ージの検査を行うために複数種の信号を発生することが
でき、該複数種の信号の内のいずれかを複数の出力端子
に個別に供給する信号発生回路において、前記複数の出
力端子を所定のタイミングで順番に１個ずつ指定する出
力端子指定手段と、前記複数種の信号のうちいずれかを
選択する信号選択手段と、前記複数種の信号を記憶し、
前記出力端子指定手段によって指定された出力端子に前
記信号選択手段によって選択された種類の信号を供給す
る信号発生手段とを有することを特徴とする信号発生回
路が得られる。
【０００７】具体的には、前記出力端子指定手段がパル
ス信号を発生する発振器と前記パルス信号を所定値まで
繰り返しカウントしカウント信号を出力するカウンタと
を有し、前記信号選択手段がＯＮ信号及びＯＦＦ信号の
うちいずれか一方を出力するスイッチを複数備え該複数
のスイッチの出力を選択信号として出力するサミールス
イッチを有し、前記信号発生手段が、前記カウンタに接
続された下位アドレス入力端子、前記サミールスイッチ
に接続された上位アドレス入力端子、及び前記複数の出
力端子を備え、前記選択信号によって指定されたアドレ
スに記憶された情報を前記カウント値によって指定され
た前記出力端子に出力するＲＯＭとを有することを特徴
とする信号発生回路が得られる。
ス信号を発生する発振器と前記パルス信号を所定値まで
繰り返しカウントしカウント信号を出力するカウンタと
を有し、前記信号選択手段がＯＮ信号及びＯＦＦ信号の
うちいずれか一方を出力するスイッチを複数備え該複数
のスイッチの出力を選択信号として出力するサミールス
イッチを有し、前記信号発生手段が、前記カウンタに接
続された下位アドレス入力端子、前記サミールスイッチ
に接続された上位アドレス入力端子、及び前記複数の出
力端子を備え、前記選択信号によって指定されたアドレ
スに記憶された情報を前記カウント値によって指定され
た前記出力端子に出力するＲＯＭとを有することを特徴
とする信号発生回路が得られる。
【０００８】
【実施例】以下、図面を参照して本願発明の実施例を説
明する。図１に本願発明の一実施例を示す。本実施例の
信号発生回路は、発振器１１、カウンタ１２、サミール
スイッチ１３、ＲＯＭ１４、Ｄフリップフロップ１５、
及びインバーター１６を有している。
明する。図１に本願発明の一実施例を示す。本実施例の
信号発生回路は、発振器１１、カウンタ１２、サミール
スイッチ１３、ＲＯＭ１４、Ｄフリップフロップ１５、
及びインバーター１６を有している。
【０００９】発振器１１は、所定周期のパルス信号をカ
ウンタ１２の入力端子へ出力する。カウンタ１２は、入
力されたパルス信号に応じて、所定値までのカウントア
ップ、あるいは所定値からのカウントダウンを行う。こ
こで、カウントアップのときは、所定値までカウントす
ると次は「０」に戻り、再びカウントアップする。カウ
ントダウンのときは、「０」までカウントダウンすると
次は所定値に戻り再びカウントダウンする。すなわち、
所定値までのカウントアップ、或いは所定値からのカウ
ントダウンを繰り返す。そして、カウンター１２はカウ
ンタ値に応じた下位アドレス信号を出力する。本実施例
では、説明の都合上、所定値をｎとし、カウントアップ
するものとする。また、その出力は、カウント値に応じ
て出力端子Ｑ0 →Ｑ1 →・・・→Ｑn →Ｑ0 ・・・、と
いった具合に順次出力信号が出力されるものとする。こ
のカウンター１２からの出力信号は、それぞれＲＯＭ１
４の下位アドレス端子Ａ0 〜Ａn へ出力される。
ウンタ１２の入力端子へ出力する。カウンタ１２は、入
力されたパルス信号に応じて、所定値までのカウントア
ップ、あるいは所定値からのカウントダウンを行う。こ
こで、カウントアップのときは、所定値までカウントす
ると次は「０」に戻り、再びカウントアップする。カウ
ントダウンのときは、「０」までカウントダウンすると
次は所定値に戻り再びカウントダウンする。すなわち、
所定値までのカウントアップ、或いは所定値からのカウ
ントダウンを繰り返す。そして、カウンター１２はカウ
ンタ値に応じた下位アドレス信号を出力する。本実施例
では、説明の都合上、所定値をｎとし、カウントアップ
するものとする。また、その出力は、カウント値に応じ
て出力端子Ｑ0 →Ｑ1 →・・・→Ｑn →Ｑ0 ・・・、と
いった具合に順次出力信号が出力されるものとする。こ
のカウンター１２からの出力信号は、それぞれＲＯＭ１
４の下位アドレス端子Ａ0 〜Ａn へ出力される。
【００１０】一方、サミールスイッチ１３は、ＯＮ信号
とＯＦＦ信号のいずれか一方を選択的に出力するスイッ
チを複数備え、これらのスイッチ設定を変更することに
より、出力端子Ｂ0 〜Ｂn からスイッチ設定に従う出力
信号を出力する。即ち、サミールスイッチ１３は、スイ
ッチ設定に従い、複数種の信号のうちの何れかを選択的
に出力する。これらの出力信号は、それぞれＲＯＭの上
位アドレス端子Ａn+1〜Ａn+n へ出力される。
とＯＦＦ信号のいずれか一方を選択的に出力するスイッ
チを複数備え、これらのスイッチ設定を変更することに
より、出力端子Ｂ0 〜Ｂn からスイッチ設定に従う出力
信号を出力する。即ち、サミールスイッチ１３は、スイ
ッチ設定に従い、複数種の信号のうちの何れかを選択的
に出力する。これらの出力信号は、それぞれＲＯＭの上
位アドレス端子Ａn+1〜Ａn+n へ出力される。
【００１１】ＲＯＭ１４には、予め必要な情報、すなわ
ち、パルス信号及びＨＩ／ＬＯＷレベル信号を表わす情
報が書き込まれている。ＲＯＭ１４に、カウンタ１２及
びサミールスイッチ１３からの出力信号が入力される
と、ＲＯＭ１４は、こららの出力信号に基づいて、情報
を読み出し、読み出したデータを出力端子Ｄ0 〜Ｄn の
いずれかから出力する。ここで、出力端子Ｄ0 〜Ｄn の
選択は、下位アドレスによって行われる。即ち、下位ア
ドレス端子Ａ0 に入力があったときは、出力端子Ｄ0 が
選択され、Ａn に入力があったときは出力端子Ｄn が選
択される。本実施例では、カウンター１２の働きによ
り、入力端子Ａ0 〜Ａn に順次信号が入力されるので、
ＲＯＭ１４の出力は、出力端子Ｄ0 →Ｄ1 →・・・→Ｄ
n →Ｄ1 →・・・、の順に行われる。
ち、パルス信号及びＨＩ／ＬＯＷレベル信号を表わす情
報が書き込まれている。ＲＯＭ１４に、カウンタ１２及
びサミールスイッチ１３からの出力信号が入力される
と、ＲＯＭ１４は、こららの出力信号に基づいて、情報
を読み出し、読み出したデータを出力端子Ｄ0 〜Ｄn の
いずれかから出力する。ここで、出力端子Ｄ0 〜Ｄn の
選択は、下位アドレスによって行われる。即ち、下位ア
ドレス端子Ａ0 に入力があったときは、出力端子Ｄ0 が
選択され、Ａn に入力があったときは出力端子Ｄn が選
択される。本実施例では、カウンター１２の働きによ
り、入力端子Ａ0 〜Ａn に順次信号が入力されるので、
ＲＯＭ１４の出力は、出力端子Ｄ0 →Ｄ1 →・・・→Ｄ
n →Ｄ1 →・・・、の順に行われる。
【００１２】ＲＯＭ１４からの出力信号は、Ｄフリップ
フロップ１５の入力端子Ｅ0 〜Ｅnに入力される。ま
た、Ｄフリップフロップ１５には、発振器１１からのパ
ルス信号がインバーター１６で反転され、クロックパル
スとしてクロック端子ＣＫに入力されている。Ｄフリッ
プフロップ１５は、クロックパルスにしたがってＲＯＭ
１４からの出力信号を、出力端子ｆ0 〜ｆn を通して被
試験パッケージの入力端子Ｃ0 〜Ｃn へ供給する。
フロップ１５の入力端子Ｅ0 〜Ｅnに入力される。ま
た、Ｄフリップフロップ１５には、発振器１１からのパ
ルス信号がインバーター１６で反転され、クロックパル
スとしてクロック端子ＣＫに入力されている。Ｄフリッ
プフロップ１５は、クロックパルスにしたがってＲＯＭ
１４からの出力信号を、出力端子ｆ0 〜ｆn を通して被
試験パッケージの入力端子Ｃ0 〜Ｃn へ供給する。
【００１３】この様にして、本実施例では、ＲＯＭ１４
に書き込まれている情報をサミールスイッチで選択し、
その情報を被試験パッケージの入力端子Ｃ0 〜Ｃn へ順
次繰り返して供給することができる。
に書き込まれている情報をサミールスイッチで選択し、
その情報を被試験パッケージの入力端子Ｃ0 〜Ｃn へ順
次繰り返して供給することができる。
【００１４】なお、上記実施例では、カウンタ１２の出
力端子数とサミールスイッチ１３の出力端子数とを、被
試験パッケージの入力端子数と同じとして説明したが、
これに限るものではなく、適宜選択されるべきものであ
る。また、ＲＯＭ１４に書き込まれた情報をパルス信号
及びＨＩ／ＬＯＷレベル信号を表わす情報としたが、検
査条件に応じて変更できることはいうまでもない。
力端子数とサミールスイッチ１３の出力端子数とを、被
試験パッケージの入力端子数と同じとして説明したが、
これに限るものではなく、適宜選択されるべきものであ
る。また、ＲＯＭ１４に書き込まれた情報をパルス信号
及びＨＩ／ＬＯＷレベル信号を表わす情報としたが、検
査条件に応じて変更できることはいうまでもない。
【００１５】
【発明の効果】本発明によれば、複数の出力端子を有す
るＲＯＭに複数種の信号を記憶させ、発振器とカウンタ
とを組み合わせて複数の出力端子を所定のタイミングで
順番に１個ずつ指定し、また、サミールスイッチを用い
て信号の種類を指定するようにしたことで、スイッチの
数を減少させることができ、また、パルス発生器を必要
としないので小型化することができる。
るＲＯＭに複数種の信号を記憶させ、発振器とカウンタ
とを組み合わせて複数の出力端子を所定のタイミングで
順番に１個ずつ指定し、また、サミールスイッチを用い
て信号の種類を指定するようにしたことで、スイッチの
数を減少させることができ、また、パルス発生器を必要
としないので小型化することができる。
【００１６】また、本発明によれば、スイッチ数の減少
により、出力条件設定が容易になる。
により、出力条件設定が容易になる。
【図１】本発明の一実施例のブロック図である。
【図２】従来の信号発生回路のブロック図である。
１１ 発振器 １２ カウンタ １３ サミールスイッチ １４ ＲＯＭ １５ Ｄフリップフロップ １６ インバーター ２１ 選択回路
Claims (2)
- 【請求項１】 パッケージの検査を行うために複数種の
信号を発生することができ、該複数種の信号の内のいず
れかの信号を複数の出力端子に個別に供給する信号発生
回路において、前記複数の出力端子を所定のタイミング
で順番に１個ずつ指定する出力端子指定手段と、前記複
数種の信号のうちいずれかを選択する信号選択手段と、
前記複数種の信号を記憶すると共に前記複数の出力端子
を有し、前記出力端子指定手段によって指定された出力
端子に前記信号選択手段によって選択された種類の信号
を供給する信号発生手段とを有することを特徴とする信
号発生回路。 - 【請求項２】 前記出力端子指定手段がパルス信号を発
生する発振器と前記パルス信号を所定値まで繰り返しカ
ウントしカウント信号を出力するカウンタとを有し、前
記信号選択手段がＯＮ信号及びＯＦＦ信号のうちいずれ
か一方を出力するスイッチを複数備え該複数のスイッチ
の出力を選択信号として出力するサミールスイッチを有
し、前記信号発生手段が、前記カウンタに接続された下
位アドレス入力端子、前記サミールスイッチに接続され
た上位アドレス入力端子、及び前記複数の出力端子を備
え、前記選択信号によって指定されたアドレスに記憶さ
れた情報を前記カウント値によって指定された前記出力
端子に出力するＲＯＭとを有することを特徴とする請求
項１の信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4196813A JP2950350B2 (ja) | 1992-07-23 | 1992-07-23 | 信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4196813A JP2950350B2 (ja) | 1992-07-23 | 1992-07-23 | 信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0643215A JPH0643215A (ja) | 1994-02-18 |
| JP2950350B2 true JP2950350B2 (ja) | 1999-09-20 |
Family
ID=16364089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4196813A Expired - Lifetime JP2950350B2 (ja) | 1992-07-23 | 1992-07-23 | 信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2950350B2 (ja) |
-
1992
- 1992-07-23 JP JP4196813A patent/JP2950350B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0643215A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5406132A (en) | Waveform shaper for semiconductor testing devices | |
| US6998893B2 (en) | Circuit and method for inducing jitter to a signal | |
| GB2341501A (en) | A high speed test waveform generator using delay elements, and a self-testing semiconductor device incorporating the generator | |
| US6885329B2 (en) | Signal generation using DAC having selectively switched registers storing output values | |
| JP2950350B2 (ja) | 信号発生回路 | |
| JPH0542031B2 (ja) | ||
| KR920010747B1 (ko) | 매트릭스 표시장치와 매트릭스 표시장치에 공급될 표시데이타를 기억하기 위한 표시데이타 공급회로 | |
| JPH07260857A (ja) | 液晶表示装置の駆動回路および液晶表示装置 | |
| US5086280A (en) | Continuously variable pulsewidth waveform formation device employing two memories | |
| TW508446B (en) | Calibration method and apparatus for correcting pulse width timing errors in integrated circuit testing | |
| JP3488315B2 (ja) | 波形発生装置 | |
| US4538923A (en) | Test circuit for watch LSI | |
| JPH073457B2 (ja) | 論理回路試験装置 | |
| JP3119388B2 (ja) | Ｉｃ試験装置 | |
| JP2824518B2 (ja) | パラレル／シリアル変換回路 | |
| JP2980782B2 (ja) | タイミングパルス発生回路及びそれを備えた電子機器 | |
| JPH0534409A (ja) | テストモード制御信号生成回路 | |
| JP2007114031A (ja) | 半導体装置及びそれを備える電子機器 | |
| JP2000305800A (ja) | ピリオド発生装置及びピリオド発生装置における制御方法 | |
| KR900009745Y1 (ko) | 오디오 음 샘플링시 메모리 타임 결정회로 | |
| JPS60194369A (ja) | 信号記憶装置 | |
| JPH01168115A (ja) | 波形発生装置 | |
| JPS6222432B2 (ja) | ||
| JPH06273489A (ja) | デジタル・パターン発生器 | |
| JPH07169299A (ja) | アドレスデータ発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990609 |