JP3488315B2 - 波形発生装置 - Google Patents
波形発生装置Info
- Publication number
- JP3488315B2 JP3488315B2 JP11918295A JP11918295A JP3488315B2 JP 3488315 B2 JP3488315 B2 JP 3488315B2 JP 11918295 A JP11918295 A JP 11918295A JP 11918295 A JP11918295 A JP 11918295A JP 3488315 B2 JP3488315 B2 JP 3488315B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- address
- data memory
- group
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は波形発生装置に関し、さ
らに詳しく言えば、電気部品、例えば部品が実装された
回路基板などの電気的特性を測定する際に、複数の異な
る波形の測定信号を所定の順序で発生させる波形発生装
置に関するものである。
らに詳しく言えば、電気部品、例えば部品が実装された
回路基板などの電気的特性を測定する際に、複数の異な
る波形の測定信号を所定の順序で発生させる波形発生装
置に関するものである。
【０００２】
【従来の技術】抵抗、コンデンサやコイル、そして半導
体などの電気部品はもとより、それらを組み合わせた回
路はそれ自体固有の特性を備えており、それらの電気的
特性を測定し、もしくはその良否を的確に判別するに
は、それに見合った測定信号を印加する必要がある。
体などの電気部品はもとより、それらを組み合わせた回
路はそれ自体固有の特性を備えており、それらの電気的
特性を測定し、もしくはその良否を的確に判別するに
は、それに見合った測定信号を印加する必要がある。
【０００３】図７にはこのような要求に応じて種々の測
定信号を発生することができるようにした波形発生装置
の従来例が示されている。すなわち、同波形発生装置
は、複数の任意波形がディジタルデータとして格納され
ている波形データメモリ１と、それらの波形の出力順序
および発生回数などの波形発生制御データが格納された
波形シーケンスデータメモリ２と、同波形シーケンスデ
ータメモリ２により指定されたアドレスを波形データメ
モリ１に与えるアドレスジェネレータ３とを備えてい
る。
定信号を発生することができるようにした波形発生装置
の従来例が示されている。すなわち、同波形発生装置
は、複数の任意波形がディジタルデータとして格納され
ている波形データメモリ１と、それらの波形の出力順序
および発生回数などの波形発生制御データが格納された
波形シーケンスデータメモリ２と、同波形シーケンスデ
ータメモリ２により指定されたアドレスを波形データメ
モリ１に与えるアドレスジェネレータ３とを備えてい
る。
【０００４】ここで、波形データメモリ１には、図８に
例示されているように、そのアドレス０〜９９には正弦
波Ａのデータが、また、アドレス１００〜１９９には矩
形波Ｂのデータが、そしてアドレス２００〜２９９まで
には三角波Ｃのデータがそれぞれ格納されているものと
して、波形Ａ、Ｂ、Ｃの順にそれぞれ２回、３回、１回
ずつ繰り返して出力させる場合、波形シーケンスデータ
メモリ２には図９に示されているような波形発生制御デ
ータが格納される。
例示されているように、そのアドレス０〜９９には正弦
波Ａのデータが、また、アドレス１００〜１９９には矩
形波Ｂのデータが、そしてアドレス２００〜２９９まで
には三角波Ｃのデータがそれぞれ格納されているものと
して、波形Ａ、Ｂ、Ｃの順にそれぞれ２回、３回、１回
ずつ繰り返して出力させる場合、波形シーケンスデータ
メモリ２には図９に示されているような波形発生制御デ
ータが格納される。
【０００５】すなわち、波形シーケンスデータメモリ２
には各波形Ａ、Ｂ、Ｃについて、それぞれ０〜２，３〜
５，６〜８までの３つのアドレスが与えられ、その内の
アドレス０，３，６には各波形の繰り返し発生回数のデ
ータが２，３，１と記憶される。そして、アドレス１，
４，７には各波形のスタートアドレスが０，１００，２
００とそれぞれ書き込まれ、また、アドレス２，５，８
には各波形のエンドアドレス９９，１９９，２９９がそ
れぞれ書き込まれる。
には各波形Ａ、Ｂ、Ｃについて、それぞれ０〜２，３〜
５，６〜８までの３つのアドレスが与えられ、その内の
アドレス０，３，６には各波形の繰り返し発生回数のデ
ータが２，３，１と記憶される。そして、アドレス１，
４，７には各波形のスタートアドレスが０，１００，２
００とそれぞれ書き込まれ、また、アドレス２，５，８
には各波形のエンドアドレス９９，１９９，２９９がそ
れぞれ書き込まれる。
【０００６】アドレスジェネレータ３は、この波形シー
ケンスデータメモリ２のデータの順序にしたがって、波
形データメモリ１に読み出しアドレスを出力し、これに
より波形データメモリ１から波形データが順次読み出さ
れ、同波形データが図示しないＤ／Ａコンバータにてア
ナログ信号に変換されて被測定部品もしくは回路に供給
される。
ケンスデータメモリ２のデータの順序にしたがって、波
形データメモリ１に読み出しアドレスを出力し、これに
より波形データメモリ１から波形データが順次読み出さ
れ、同波形データが図示しないＤ／Ａコンバータにてア
ナログ信号に変換されて被測定部品もしくは回路に供給
される。
【０００７】
【発明が解決しようとする課題】このように、波形シー
ケンスデータメモリ２に波形発生制御データを設定する
ことにより、所望とする波形を任意の順序にしたがって
発生させることができるが、例えばこれと同じパターン
の波形（波形Ａを２回、波形Ｂを３回そして波形Ｃを１
回）を繰り返し発生させるには、同波形シーケンスデー
タメモリ２のメモリ領域を拡張して、そのアドレスに繰
り返して同様なステップを書き込まなければならないた
め、その作業が煩わしいばかりでなく、波形シーケンス
データメモリ２には、より記憶容量が大きい、したがっ
てコスト高のメモリが必要となり好ましくない、という
問題があった。
ケンスデータメモリ２に波形発生制御データを設定する
ことにより、所望とする波形を任意の順序にしたがって
発生させることができるが、例えばこれと同じパターン
の波形（波形Ａを２回、波形Ｂを３回そして波形Ｃを１
回）を繰り返し発生させるには、同波形シーケンスデー
タメモリ２のメモリ領域を拡張して、そのアドレスに繰
り返して同様なステップを書き込まなければならないた
め、その作業が煩わしいばかりでなく、波形シーケンス
データメモリ２には、より記憶容量が大きい、したがっ
てコスト高のメモリが必要となり好ましくない、という
問題があった。
【０００８】本発明は、上記のような従来の問題を解決
するためになされたもので、その目的は、波形シーケン
スデータメモリの記憶容量を増やすことなく、しかも出
力波形のシーケンスの作成の自由度をより高めることが
できるようにした波形発生装置を提供することにある。
するためになされたもので、その目的は、波形シーケン
スデータメモリの記憶容量を増やすことなく、しかも出
力波形のシーケンスの作成の自由度をより高めることが
できるようにした波形発生装置を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、異なる複数の出力波形のディジタルデー
タが指定されたアドレス範囲ごとに格納されている波形
データメモリと、上記出力波形の繰り返し発生回数と同
出力波形のスタートアドレスおよびエンドアドレスとを
含む波形発生制御データが格納されている波形シーケン
スデータメモリと、同波形シーケンスデータメモリから
の上記波形発生制御データに基づいて上記波形データメ
モリにその出力波形の読み出しアドレスを与える第１ア
ドレスジェネレータとを備え、上記波形シーケンスデー
タメモリの上記波形発生制御データにより、上記波形デ
ータメモリから所定の順序にしたがって上記出力波形の
ディジタルデータを読み出して所望とする出力波形を発
生させる波形発生装置において、上記波形シーケンスデ
ータメモリ内の上記波形発生制御データを任意にグルー
プ化し、その各グループについての繰り返し発生回数と
同グループのスタートアドレスおよびエンドアドレスと
を含むグループ制御データが格納されたグループシーケ
ンスデータメモリと、そのグループ制御データに基づい
て上記波形シーケンスデータメモリにその波形発生制御
データの読み出しアドレスを出力する第２アドレスジェ
ネレータとを備えていることを特徴としている。
め、本発明は、異なる複数の出力波形のディジタルデー
タが指定されたアドレス範囲ごとに格納されている波形
データメモリと、上記出力波形の繰り返し発生回数と同
出力波形のスタートアドレスおよびエンドアドレスとを
含む波形発生制御データが格納されている波形シーケン
スデータメモリと、同波形シーケンスデータメモリから
の上記波形発生制御データに基づいて上記波形データメ
モリにその出力波形の読み出しアドレスを与える第１ア
ドレスジェネレータとを備え、上記波形シーケンスデー
タメモリの上記波形発生制御データにより、上記波形デ
ータメモリから所定の順序にしたがって上記出力波形の
ディジタルデータを読み出して所望とする出力波形を発
生させる波形発生装置において、上記波形シーケンスデ
ータメモリ内の上記波形発生制御データを任意にグルー
プ化し、その各グループについての繰り返し発生回数と
同グループのスタートアドレスおよびエンドアドレスと
を含むグループ制御データが格納されたグループシーケ
ンスデータメモリと、そのグループ制御データに基づい
て上記波形シーケンスデータメモリにその波形発生制御
データの読み出しアドレスを出力する第２アドレスジェ
ネレータとを備えていることを特徴としている。
【００１０】この場合、上記波形シーケンスデータメモ
リ内の上記波形発生制御データをグループ化するにあた
って、その連続した所定のアドレス範囲にわたってグル
ープ化することが好ましい。
リ内の上記波形発生制御データをグループ化するにあた
って、その連続した所定のアドレス範囲にわたってグル
ープ化することが好ましい。
【００１１】また、上記波形シーケンスデータメモリお
よび上記グループシーケンスデータメモリの各々は、上
記スタートアドレスおよび上記エンドアドレスをそれぞ
れ保持する第１および第２ラッチ回路と、上記繰り返し
発生回数を保持する第３ラッチ回路とを有し、上記第１
および第２アドレスジェネレータは、同アドレスジェネ
レータから発生されるアドレスと上記第２ラッチ回路に
保持されたエンドアドレスとを比較するコンパレータ
と、同コンパレータからの一致出力の回数をカウント
し、そのカウント値が上記第３ラッチ回路の繰り返し発
生回数に達した時点で上記アドレスジェネレータに停止
信号を供給するカウンタ回路とを備え、上記波形シーケ
ンスデータメモリおよび上記第１アドレスジェネレータ
と、上記グループシーケンスデータメモリおよび上記第
２アドレスジェネレータは、その回路構成が同一である
ことが好ましい。
よび上記グループシーケンスデータメモリの各々は、上
記スタートアドレスおよび上記エンドアドレスをそれぞ
れ保持する第１および第２ラッチ回路と、上記繰り返し
発生回数を保持する第３ラッチ回路とを有し、上記第１
および第２アドレスジェネレータは、同アドレスジェネ
レータから発生されるアドレスと上記第２ラッチ回路に
保持されたエンドアドレスとを比較するコンパレータ
と、同コンパレータからの一致出力の回数をカウント
し、そのカウント値が上記第３ラッチ回路の繰り返し発
生回数に達した時点で上記アドレスジェネレータに停止
信号を供給するカウンタ回路とを備え、上記波形シーケ
ンスデータメモリおよび上記第１アドレスジェネレータ
と、上記グループシーケンスデータメモリおよび上記第
２アドレスジェネレータは、その回路構成が同一である
ことが好ましい。
【００１２】
【作用】上記構成によれば、まず、グループシーケンス
データメモリから第２アドレスジェネレータを介して各
グループについての繰り返し発生回数とスタートアドレ
スおよびエンドアドレスが波形シーケンスデータメモリ
に出力される。これを受けて、波出し、第１アドレスジ
ェネレータを介して波形データメモリに読み出しアドレ
スを出力する。これにより、波形データメモリから指定
されたアドレスに格納されている波形データが読み出さ
れる。
データメモリから第２アドレスジェネレータを介して各
グループについての繰り返し発生回数とスタートアドレ
スおよびエンドアドレスが波形シーケンスデータメモリ
に出力される。これを受けて、波出し、第１アドレスジ
ェネレータを介して波形データメモリに読み出しアドレ
スを出力する。これにより、波形データメモリから指定
されたアドレスに格納されている波形データが読み出さ
れる。
【００１３】ここで、グループシーケンスデータメモリ
において、あるグループについて繰り返し発生回数が例
えば２回とされ、波形シーケンスデータメモリでそのグ
ループに属する波形の繰り返し発生回数が例えば３回に
されているとすると、波形データメモリからは、３×２
＝６回連続してその波形データが出力されることにな
る。
において、あるグループについて繰り返し発生回数が例
えば２回とされ、波形シーケンスデータメモリでそのグ
ループに属する波形の繰り返し発生回数が例えば３回に
されているとすると、波形データメモリからは、３×２
＝６回連続してその波形データが出力されることにな
る。
【００１４】
【実施例】以下、本発明の実施例を図１ないし図４を参
照しながら説明する。図１に示されているように、この
波形発生装置は図７に示されている波形データメモリ
１、波形シーケンスデータメモリ２およびアドレスジェ
ネレータ３に加えて、上記波形シーケンスデータメモリ
２内の波形発生制御データを任意にグループ化し、その
各グループについての繰り返し発生回数と同グループの
スタートアドレスおよびエンドアドレスとを含むグルー
プ制御データが格納されたグループシーケンスデータメ
モリ４と、そのグループ制御データに基づいて上記波形
シーケンスデータメモリ２にその波形発生制御データの
読み出しアドレスを出力するアドレスジェネレータ５と
を備えている。なお、アドレスジェネレータ３とアドレ
スジェネレータ５とを区別するため、前者に第１を付
し、後者に第２を付す。
照しながら説明する。図１に示されているように、この
波形発生装置は図７に示されている波形データメモリ
１、波形シーケンスデータメモリ２およびアドレスジェ
ネレータ３に加えて、上記波形シーケンスデータメモリ
２内の波形発生制御データを任意にグループ化し、その
各グループについての繰り返し発生回数と同グループの
スタートアドレスおよびエンドアドレスとを含むグルー
プ制御データが格納されたグループシーケンスデータメ
モリ４と、そのグループ制御データに基づいて上記波形
シーケンスデータメモリ２にその波形発生制御データの
読み出しアドレスを出力するアドレスジェネレータ５と
を備えている。なお、アドレスジェネレータ３とアドレ
スジェネレータ５とを区別するため、前者に第１を付
し、後者に第２を付す。
【００１５】図２にはこの波形発生装置の具体的な回路
ブロックが示されている。これによると、グループシー
ケンスデータメモリ４の出力側には、同メモリ４から出
力されるスタートアドレスおよびエンドアドレスをそれ
ぞれ一時的に保持する第１および第２ラッチ回路４ａ，
４ｂと、同メモリ４から出力される繰り返し発生回数を
一時的に保持する第３ラッチ回路４ｃとが接続されてい
る。
ブロックが示されている。これによると、グループシー
ケンスデータメモリ４の出力側には、同メモリ４から出
力されるスタートアドレスおよびエンドアドレスをそれ
ぞれ一時的に保持する第１および第２ラッチ回路４ａ，
４ｂと、同メモリ４から出力される繰り返し発生回数を
一時的に保持する第３ラッチ回路４ｃとが接続されてい
る。
【００１６】また、第２アドレスジェネレータ５に関連
して、同アドレスジェネレータ５から発生されるアドレ
スと第２ラッチ回路４ｂに保持されたエンドアドレスと
を比較するコンパレータ５ａと、同コンパレータ５ａか
らの一致出力の回数をカウントし、そのカウント値が第
３ラッチ回路４ｃの繰り返し発生回数に達した時点で第
２アドレスジェネレータ５に動作停止信号を供給するカ
ウンタ回路５ｂとが設けられている。
して、同アドレスジェネレータ５から発生されるアドレ
スと第２ラッチ回路４ｂに保持されたエンドアドレスと
を比較するコンパレータ５ａと、同コンパレータ５ａか
らの一致出力の回数をカウントし、そのカウント値が第
３ラッチ回路４ｃの繰り返し発生回数に達した時点で第
２アドレスジェネレータ５に動作停止信号を供給するカ
ウンタ回路５ｂとが設けられている。
【００１７】第２アドレスジェネレータ５は波形シーケ
ンスデータメモリ２の入力側に接続されているが、同波
形シーケンスデータメモリ２の出力側には、グループシ
ーケンスデータメモリ４と同じく、同メモリ２から出力
されるスタートアドレスおよびエンドアドレスをそれぞ
れ一時的に保持する第１および第２ラッチ回路２ａ，２
ｂと、同メモリ２から出力される繰り返し発生回数を一
時的に保持する第３ラッチ回路２ｃとが接続されてい
る。
ンスデータメモリ２の入力側に接続されているが、同波
形シーケンスデータメモリ２の出力側には、グループシ
ーケンスデータメモリ４と同じく、同メモリ２から出力
されるスタートアドレスおよびエンドアドレスをそれぞ
れ一時的に保持する第１および第２ラッチ回路２ａ，２
ｂと、同メモリ２から出力される繰り返し発生回数を一
時的に保持する第３ラッチ回路２ｃとが接続されてい
る。
【００１８】また、第１アドレスジェネレータ３に関連
して、同アドレスジェネレータ３から発生されるアドレ
スと第２ラッチ回路２ｂに保持されたエンドアドレスと
を比較するコンパレータ３ａと、同コンパレータ３ａか
らの一致出力の回数をカウントし、そのカウント値が第
３ラッチ回路２ｃの繰り返し発生回数に達した時点で第
１アドレスジェネレータ３に動作停止信号を供給するカ
ウンタ回路３ｂとが設けられている。
して、同アドレスジェネレータ３から発生されるアドレ
スと第２ラッチ回路２ｂに保持されたエンドアドレスと
を比較するコンパレータ３ａと、同コンパレータ３ａか
らの一致出力の回数をカウントし、そのカウント値が第
３ラッチ回路２ｃの繰り返し発生回数に達した時点で第
１アドレスジェネレータ３に動作停止信号を供給するカ
ウンタ回路３ｂとが設けられている。
【００１９】このように、この実施例においては、グル
ープシーケンスデータメモリ４および第２アドレスジェ
ネレータ５と、波形シーケンスデータメモリ２および第
１アドレスジェネレータ３は同一の構成とされている。
ープシーケンスデータメモリ４および第２アドレスジェ
ネレータ５と、波形シーケンスデータメモリ２および第
１アドレスジェネレータ３は同一の構成とされている。
【００２０】なお、この実施例においても、波形データ
メモリ１には先に説明したのと同じく図８に示されてい
るように各波形Ａ，Ｂ，Ｃのデータが格納されており、
また、波形シーケンスデータメモリ２にも、図９に示さ
れているように波形Ａ，Ｂ，Ｃについての波形発生制御
データが格納されているものとする。
メモリ１には先に説明したのと同じく図８に示されてい
るように各波形Ａ，Ｂ，Ｃのデータが格納されており、
また、波形シーケンスデータメモリ２にも、図９に示さ
れているように波形Ａ，Ｂ，Ｃについての波形発生制御
データが格納されているものとする。
【００２１】ところで、この実施例によると、その波形
発生制御データは図３に示されているようにグループ１
と２にグループ化されている。すなわち、同図（ａ）に
示されているように、波形Ａが単独でグループ１とさ
れ、これに対して波形ＢとＣとがまとめられてグループ
２とされている。
発生制御データは図３に示されているようにグループ１
と２にグループ化されている。すなわち、同図（ａ）に
示されているように、波形Ａが単独でグループ１とさ
れ、これに対して波形ＢとＣとがまとめられてグループ
２とされている。
【００２２】したがって、波形シーケンスデータメモリ
２のアドレス０〜８の各データが第１アドレスジェネレ
ータ３を介してシーケンシャルに波形データメモリ１に
与えられることにより、図３（ｂ）に示されているよう
に、同波形データメモリ１から波形Ａ，Ａ，Ｂ，Ｂ，
Ｂ，Ｃの順でその各波形データが出力されるのである
が、上記のようにグループ化されることにより、波形
Ａ，Ａがグループ１として、また、波形Ｂ，Ｂ，Ｂ，Ｃ
がグループ２として制御される。
２のアドレス０〜８の各データが第１アドレスジェネレ
ータ３を介してシーケンシャルに波形データメモリ１に
与えられることにより、図３（ｂ）に示されているよう
に、同波形データメモリ１から波形Ａ，Ａ，Ｂ，Ｂ，
Ｂ，Ｃの順でその各波形データが出力されるのである
が、上記のようにグループ化されることにより、波形
Ａ，Ａがグループ１として、また、波形Ｂ，Ｂ，Ｂ，Ｃ
がグループ２として制御される。
【００２３】このように、各波形をグループとして制御
するため、グループシーケンスデータメモリ４には、例
えば図４（ａ）に示されているようなグループ制御デー
タが格納されている。すなわち、各グループについてそ
れぞれ３つのアドレスが割り当てられ、繰り返し発生回
数、スタートアドレスおよびエンドアドレスが設定され
る。
するため、グループシーケンスデータメモリ４には、例
えば図４（ａ）に示されているようなグループ制御デー
タが格納されている。すなわち、各グループについてそ
れぞれ３つのアドレスが割り当てられ、繰り返し発生回
数、スタートアドレスおよびエンドアドレスが設定され
る。
【００２４】この例では、グループ１にアドレス０〜２
が割り当てられ、アドレス０に同グループ１の繰り返し
発生回数として「１」が、アドレス１に同グループ１の
スタートアドレスとして「０」が、そしてアドレス２に
同グループ１のエンドアドレスとして「２」がそれぞれ
設定されている。
が割り当てられ、アドレス０に同グループ１の繰り返し
発生回数として「１」が、アドレス１に同グループ１の
スタートアドレスとして「０」が、そしてアドレス２に
同グループ１のエンドアドレスとして「２」がそれぞれ
設定されている。
【００２５】また、グループ２にはアドレス３〜５が割
り当てられ、アドレス３に同グループ２の繰り返し発生
回数として「２」が、アドレス４に同グループ２のスタ
ートアドレスとして「３」が、そしてアドレス５に同グ
ループ２のエンドアドレスとして「８」がそれぞれ設定
されている。
り当てられ、アドレス３に同グループ２の繰り返し発生
回数として「２」が、アドレス４に同グループ２のスタ
ートアドレスとして「３」が、そしてアドレス５に同グ
ループ２のエンドアドレスとして「８」がそれぞれ設定
されている。
【００２６】なお、このグループシーケンスデータメモ
リ４により指定されるスタートアドレス、エンドアドレ
スは波形シーケンスデータメモリ２のアドレスであり、
波形シーケンスデータメモリ２により指定されるスター
トアドレス、エンドアドレスは波形データメモリ１のア
ドレスである。
リ４により指定されるスタートアドレス、エンドアドレ
スは波形シーケンスデータメモリ２のアドレスであり、
波形シーケンスデータメモリ２により指定されるスター
トアドレス、エンドアドレスは波形データメモリ１のア
ドレスである。
【００２７】動作について説明すると、カウンタ６（図
２参照）からのクロックパルスに同期して、まず、グル
ープシーケンスデータメモリ４のグループ１に関するア
ドレス０〜２の各データが読み出され、繰り返し発生回
数「１」が第３ラッチ回路４ｃに保持されるとともに、
スタートアドレス「０」とエンドアドレス「２」がそれ
ぞれ第１および第２ラッチ回路４ａ，４ｂに保持され
る。
２参照）からのクロックパルスに同期して、まず、グル
ープシーケンスデータメモリ４のグループ１に関するア
ドレス０〜２の各データが読み出され、繰り返し発生回
数「１」が第３ラッチ回路４ｃに保持されるとともに、
スタートアドレス「０」とエンドアドレス「２」がそれ
ぞれ第１および第２ラッチ回路４ａ，４ｂに保持され
る。
【００２８】そして、第２アドレスジェネレータ５から
波形シーケンスデータメモリ２に対してスタートアドレ
ス「０」、エンドアドレス「２」とする読み出しアドレ
スが供給され、これにより同波形シーケンスデータメモ
リ２のアドレス０〜２から波形Ａについての各データが
読み出され、繰り返し発生回数「２」が第３ラッチ回路
２ｃに保持されるとともに、スタートアドレス「０」と
エンドアドレス「９９」がそれぞれ第１および第２ラッ
チ回路２ａ，２ｂに保持される。
波形シーケンスデータメモリ２に対してスタートアドレ
ス「０」、エンドアドレス「２」とする読み出しアドレ
スが供給され、これにより同波形シーケンスデータメモ
リ２のアドレス０〜２から波形Ａについての各データが
読み出され、繰り返し発生回数「２」が第３ラッチ回路
２ｃに保持されるとともに、スタートアドレス「０」と
エンドアドレス「９９」がそれぞれ第１および第２ラッ
チ回路２ａ，２ｂに保持される。
【００２９】なお、第２アドレスジェネレータ５からエ
ンドアドレス「２」が出力されると、コンパレータ５ａ
からカウンタ５ｂに一致出力が出され、カウンタ５ｂの
計数値が１となる。この場合、繰り返し発生回数が
「１」であるから、カウンタ５ｂから第２アドレスジェ
ネレータ５に動作停止信号が供給される。
ンドアドレス「２」が出力されると、コンパレータ５ａ
からカウンタ５ｂに一致出力が出され、カウンタ５ｂの
計数値が１となる。この場合、繰り返し発生回数が
「１」であるから、カウンタ５ｂから第２アドレスジェ
ネレータ５に動作停止信号が供給される。
【００３０】上記のように、各ラッチ回路２ａ〜２ｃに
データが保持されると、第１アドレスジェネレータ３か
ら波形データメモリ１に対してスタートアドレス
「０」、エンドアドレス「９９」とする読み出しアドレ
スが供給され、これにより波形データメモリ１から波形
Ａのデータが読み出される。
データが保持されると、第１アドレスジェネレータ３か
ら波形データメモリ１に対してスタートアドレス
「０」、エンドアドレス「９９」とする読み出しアドレ
スが供給され、これにより波形データメモリ１から波形
Ａのデータが読み出される。
【００３１】第１アドレスジェネレータ３からエンドア
ドレス「９９」が出力されると、コンパレータ３ａから
カウンタ３ｂに一致出力が出され、カウンタ３ｂの計数
値は１となるが、この場合、繰り返し発生回数が「２」
であるから、第１アドレスジェネレータ３から波形デー
タメモリ１に対して再度スタートアドレス「０」、エン
ドアドレス「９９」とする読み出しアドレスが供給さ
れ、引き続き波形データメモリ１から波形Ａのデータが
読み出される。
ドレス「９９」が出力されると、コンパレータ３ａから
カウンタ３ｂに一致出力が出され、カウンタ３ｂの計数
値は１となるが、この場合、繰り返し発生回数が「２」
であるから、第１アドレスジェネレータ３から波形デー
タメモリ１に対して再度スタートアドレス「０」、エン
ドアドレス「９９」とする読み出しアドレスが供給さ
れ、引き続き波形データメモリ１から波形Ａのデータが
読み出される。
【００３２】このようにして、波形Ａのデータが繰り返
し２回読み出されると、次に、グループシーケンスデー
タメモリ４のグループ２に関するアドレス３〜５の各デ
ータが読み出され、繰り返し発生回数「２」が第３ラッ
チ回路４ｃに保持されるとともに、スタートアドレス
「３」とエンドアドレス「８」がそれぞれ第１および第
２ラッチ回路４ａ，４ｂに保持される。
し２回読み出されると、次に、グループシーケンスデー
タメモリ４のグループ２に関するアドレス３〜５の各デ
ータが読み出され、繰り返し発生回数「２」が第３ラッ
チ回路４ｃに保持されるとともに、スタートアドレス
「３」とエンドアドレス「８」がそれぞれ第１および第
２ラッチ回路４ａ，４ｂに保持される。
【００３３】これにより、第２アドレスジェネレータ５
から波形シーケンスデータメモリ２に対してスタートア
ドレス「３」、エンドアドレス「８」とする読み出しア
ドレスが供給される。これに伴って、まず、同波形シー
ケンスデータメモリ２のアドレス３〜５から波形Ｂにつ
いての各データ、すなわち繰り返し発生回数「３」、ス
タートアドレス「１００」とエンドアドレス「１９９」
がそれぞれ上記と同様にして各ラッチ回路２ｃ，２ａ，
２ｂに保持され、これに基づいて第１アドレスジェネレ
ータ３から出力される読み出しアドレスにしたがって、
波形データメモリ１より波形Ｂのデータが３回繰り返し
て出力される。
から波形シーケンスデータメモリ２に対してスタートア
ドレス「３」、エンドアドレス「８」とする読み出しア
ドレスが供給される。これに伴って、まず、同波形シー
ケンスデータメモリ２のアドレス３〜５から波形Ｂにつ
いての各データ、すなわち繰り返し発生回数「３」、ス
タートアドレス「１００」とエンドアドレス「１９９」
がそれぞれ上記と同様にして各ラッチ回路２ｃ，２ａ，
２ｂに保持され、これに基づいて第１アドレスジェネレ
ータ３から出力される読み出しアドレスにしたがって、
波形データメモリ１より波形Ｂのデータが３回繰り返し
て出力される。
【００３４】続いて、波形シーケンスデータメモリ２の
アドレス６〜８から波形Ｃについての各データ、すなわ
ち繰り返し発生回数「１」、スタートアドレス「２０
０」とエンドアドレス「２９９」がそれぞれ各ラッチ回
路２ｃ，２ａ，２ｂに保持され、これに基づいて第１ア
ドレスジェネレータ３から出力される読み出しアドレス
にしたがって、波形データメモリ１より波形Ｃのデータ
が１回出力される。
アドレス６〜８から波形Ｃについての各データ、すなわ
ち繰り返し発生回数「１」、スタートアドレス「２０
０」とエンドアドレス「２９９」がそれぞれ各ラッチ回
路２ｃ，２ａ，２ｂに保持され、これに基づいて第１ア
ドレスジェネレータ３から出力される読み出しアドレス
にしたがって、波形データメモリ１より波形Ｃのデータ
が１回出力される。
【００３５】この場合、グループシーケンスデータメモ
リ４のグループ２に関する繰り返し発生回数は「２」で
あるため、再度波形Ｂのデータが３回、波形Ｃのデータ
が１回読み出され、図４（ｂ）に示されているように、
グループ１，２，２順で波形データが読み出されること
になる。
リ４のグループ２に関する繰り返し発生回数は「２」で
あるため、再度波形Ｂのデータが３回、波形Ｃのデータ
が１回読み出され、図４（ｂ）に示されているように、
グループ１，２，２順で波形データが読み出されること
になる。
【００３６】上記実施例では、３つの波形Ａ，Ｂ，Ｃを
例にして、波形Ａをグループ１とし、波形Ｂ，Ｃをグル
ープ２としているが、そのグループの組み合わせは任意
であって、例えば波形Ａ，Ｃをグループ１とし、波形Ｂ
をグループ２としてもよい。
例にして、波形Ａをグループ１とし、波形Ｂ，Ｃをグル
ープ２としているが、そのグループの組み合わせは任意
であって、例えば波形Ａ，Ｃをグループ１とし、波形Ｂ
をグループ２としてもよい。
【００３７】いずれにしても、本発明によれば波形シー
ケンスデータメモリ２の容量を節約することができる。
ちなみに、波形データメモリに波形データ数１００のデ
ータが格納されており、波形シーケンスデータメモリの
容量を１００として、そのメモリ容量全部に図５に示さ
れているようにデータを書き込み、その読み出しクロッ
ク周波数を１００Ｈｚ（０．０１秒）、繰り返し回数１
として同波形シーケンスデータメモリが１周するとき
に、全波形データが出力されるまでの時間は、 ０．０１（秒）×１００×３３＝３３（秒） である。これに対して、本発明のように、グループシー
ケンスデータメモリを使用し、同メモリに図６のように
波形シーケンスデータメモリに対するデータ（繰り返し
発生回数１０、スタートアドレス０、エンドアドレス９
８）を格納して、波形出力を実行すると、それに要する
時間は、 （０．０１（秒）×１００×３３）×１０＝３３０（秒） となる。このことは、従来と同じ波形データメモリの内
容で１０倍の３３０秒間、波形を出力することができる
ことを意味する。換言すれば、従来と同じ波形を出力す
る場合、本発明によれば、波形シーケンスデータメモリ
の容量を節約することができる。
ケンスデータメモリ２の容量を節約することができる。
ちなみに、波形データメモリに波形データ数１００のデ
ータが格納されており、波形シーケンスデータメモリの
容量を１００として、そのメモリ容量全部に図５に示さ
れているようにデータを書き込み、その読み出しクロッ
ク周波数を１００Ｈｚ（０．０１秒）、繰り返し回数１
として同波形シーケンスデータメモリが１周するとき
に、全波形データが出力されるまでの時間は、 ０．０１（秒）×１００×３３＝３３（秒） である。これに対して、本発明のように、グループシー
ケンスデータメモリを使用し、同メモリに図６のように
波形シーケンスデータメモリに対するデータ（繰り返し
発生回数１０、スタートアドレス０、エンドアドレス９
８）を格納して、波形出力を実行すると、それに要する
時間は、 （０．０１（秒）×１００×３３）×１０＝３３０（秒） となる。このことは、従来と同じ波形データメモリの内
容で１０倍の３３０秒間、波形を出力することができる
ことを意味する。換言すれば、従来と同じ波形を出力す
る場合、本発明によれば、波形シーケンスデータメモリ
の容量を節約することができる。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
波形シーケンスデータメモリに、出力波形の繰り返し発
生回数と同出力波形のスタートアドレスおよびエンドア
ドレスとを含む波形発生制御データを格納し、その波形
発生制御データに基づいて波形データメモリから所定の
順序にしたがって出力波形のディジタルデータを読み出
して所望とする出力波形を発生させる波形発生装置にお
いて、上記波形シーケンスデータメモリ内の波形発生制
御データを任意にグループ化するとともに、同波形シー
ケンスデータメモリの上位にグループシーケンスデータ
メモリを設け、同グループシーケンスデータメモリに、
グループ化された波形発生制御データの各グループにつ
いての繰り返し発生回数と同グループのスタートアドレ
スおよびエンドアドレスとを含むグループ制御データを
格納し、同グループシーケンスデータメモリにて上記波
形シーケンスデータメモリを制御するようにしたことに
より、波形シーケンスデータメモリの記憶容量を増やす
ことなく、しかも出力波形のシーケンスの作成の自由度
をより高めることができる、という効果が奏される。
波形シーケンスデータメモリに、出力波形の繰り返し発
生回数と同出力波形のスタートアドレスおよびエンドア
ドレスとを含む波形発生制御データを格納し、その波形
発生制御データに基づいて波形データメモリから所定の
順序にしたがって出力波形のディジタルデータを読み出
して所望とする出力波形を発生させる波形発生装置にお
いて、上記波形シーケンスデータメモリ内の波形発生制
御データを任意にグループ化するとともに、同波形シー
ケンスデータメモリの上位にグループシーケンスデータ
メモリを設け、同グループシーケンスデータメモリに、
グループ化された波形発生制御データの各グループにつ
いての繰り返し発生回数と同グループのスタートアドレ
スおよびエンドアドレスとを含むグループ制御データを
格納し、同グループシーケンスデータメモリにて上記波
形シーケンスデータメモリを制御するようにしたことに
より、波形シーケンスデータメモリの記憶容量を増やす
ことなく、しかも出力波形のシーケンスの作成の自由度
をより高めることができる、という効果が奏される。
【図１】本発明による波形発生装置の概略的なブロック
線図。
線図。
【図２】同波形発生装置の具体的な回路構成例を示した
ブロック線図。
ブロック線図。
【図３】同波形発生装置の波形シーケンスデータメモリ
に格納されている波形発生制御データをグループ化する
状態、およびそのグループとしての出力波形を示した説
明図。
に格納されている波形発生制御データをグループ化する
状態、およびそのグループとしての出力波形を示した説
明図。
【図４】同波形発生装置のグループシーケンスデータメ
モリに格納されているグループ制御データおよびグルー
プ単位で繰り返し出力される波形の順序を模式的に示し
た説明図。
モリに格納されているグループ制御データおよびグルー
プ単位で繰り返し出力される波形の順序を模式的に示し
た説明図。
【図５】本発明と対比するうえで、従来方式にしたがっ
て波形シーケンスデータメモリに波形発生制御データを
格納した状態を示した説明図。
て波形シーケンスデータメモリに波形発生制御データを
格納した状態を示した説明図。
【図６】図５の波形シーケンスデータメモリの上位に設
けられる本発明によるグループシーケンスデータメモリ
のデータ格納例を示した説明図。
けられる本発明によるグループシーケンスデータメモリ
のデータ格納例を示した説明図。
【図７】波形発生装置の従来例を示した概略的なブロッ
ク線図。
ク線図。
【図８】同従来例の波形データメモリに格納されている
波形データを示した模式図。
波形データを示した模式図。
【図９】同従来例の波形シーケンスデータメモリに格納
されている波形発生制御データを示した模式図。
されている波形発生制御データを示した模式図。
１ 波形データメモリ
２ 波形シーケンスデータメモリ
３ 第１アドレスジェネレータ
４ グループシーケンスデータメモリ
５ 第２アドレスジェネレータ
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03B 28/00
G06F 1/02
Claims (3)
- 【請求項１】 異なる複数の出力波形のディジタルデー
タが指定されたアドレス範囲ごとに格納されている波形
データメモリと、上記出力波形の繰り返し発生回数と同
出力波形のスタートアドレスおよびエンドアドレスとを
含む波形発生制御データが格納されている波形シーケン
スデータメモリと、同波形シーケンスデータメモリから
の上記波形発生制御データに基づいて上記波形データメ
モリにその出力波形の読み出しアドレスを与える第１ア
ドレスジェネレータとを備え、上記波形シーケンスデー
タメモリの上記波形発生制御データにより、上記波形デ
ータメモリから所定の順序にしたがって上記出力波形の
ディジタルデータを読み出して所望とする出力波形を発
生させる波形発生装置において、上記波形シーケンスデ
ータメモリ内の上記波形発生制御データを任意にグルー
プ化し、その各グループについての繰り返し発生回数と
同グループのスタートアドレスおよびエンドアドレスと
を含むグループ制御データが格納されたグループシーケ
ンスデータメモリと、そのグループ制御データに基づい
て上記波形シーケンスデータメモリにその波形発生制御
データの読み出しアドレスを出力する第２アドレスジェ
ネレータとを備えていることを特徴とする波形発生装
置。 - 【請求項２】 上記波形シーケンスデータメモリ内の上
記波形発生制御データは、その連続した所定のアドレス
範囲にわたってグループ化されることを特徴とする請求
項１に記載の波形発生装置。 - 【請求項３】 上記波形シーケンスデータメモリおよび
上記グループシーケンスデータメモリの各々は、上記ス
タートアドレスおよび上記エンドアドレスをそれぞれ保
持する第１および第２ラッチ回路と、上記繰り返し発生
回数を保持する第３ラッチ回路とを有し、上記第１およ
び第２アドレスジェネレータは、同アドレスジェネレー
タから発生されるアドレスと上記第２ラッチ回路に保持
されたエンドアドレスとを比較するコンパレータと、同
コンパレータからの一致出力の回数をカウントし、その
カウント値が上記第３ラッチ回路の繰り返し発生回数に
達した時点で上記アドレスジェネレータに動作停止信号
を供給するカウンタ回路とを備えていることを特徴とす
る請求項１に記載の波形発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11918295A JP3488315B2 (ja) | 1995-04-20 | 1995-04-20 | 波形発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11918295A JP3488315B2 (ja) | 1995-04-20 | 1995-04-20 | 波形発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293734A JPH08293734A (ja) | 1996-11-05 |
| JP3488315B2 true JP3488315B2 (ja) | 2004-01-19 |
Family
ID=14754945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11918295A Expired - Fee Related JP3488315B2 (ja) | 1995-04-20 | 1995-04-20 | 波形発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3488315B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4060126B2 (ja) | 2002-05-31 | 2008-03-12 | リーダー電子株式会社 | 波形合成用データのためのデータ構造および波形合成の方法および装置 |
| US20040145507A1 (en) * | 2003-01-29 | 2004-07-29 | Geraghty Donal P. | Integrated circuit signal generator and a method for generating an analog output signal representative of a waveform |
| DE112008001574T5 (de) * | 2007-06-05 | 2010-04-29 | Advantest Corp. | Wellenform-Erzeugungsgerät, Wellenform-Erzeugungsverfahren und Programm |
| US8575983B1 (en) * | 2012-07-27 | 2013-11-05 | Tektronix, Inc. | Waveform generation circuit for a waveform generator |
| WO2017183192A1 (ja) * | 2016-04-22 | 2017-10-26 | 三菱電機株式会社 | デジタルアナログ変換装置、制御装置、及び制御システム |
-
1995
- 1995-04-20 JP JP11918295A patent/JP3488315B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08293734A (ja) | 1996-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816750A (en) | Automatic circuit tester control system | |
| EP0758771B1 (en) | An electronic circuit or board tester and a method of testing an electronic device | |
| EP0366553A3 (en) | Test device and method for testing electronic device and semiconductor device having the test device | |
| US4956798A (en) | Arbitrary waveform generator with adjustable spacing | |
| JP2823475B2 (ja) | テスト・パターン発生装置 | |
| JP3488315B2 (ja) | 波形発生装置 | |
| JPH0481675A (ja) | 半導体デバイステスト装置 | |
| JPH03261881A (ja) | 波形形成装置 | |
| JP3125806B2 (ja) | パターン発生装置 | |
| JP2558234B2 (ja) | パタ−ン発生装置 | |
| US4445414A (en) | Digital, simultaneous, discrete frequency generator | |
| JPS6348479A (ja) | Ｉｃテスト装置 | |
| JPH07104386B2 (ja) | 論理回路試験装置 | |
| JPH0599985A (ja) | 半導体試験装置のテストパターン発生装置 | |
| JPH0123070B2 (ja) | ||
| JP3119388B2 (ja) | Ｉｃ試験装置 | |
| JP2570885B2 (ja) | 半導体集積回路装置の試験装置 | |
| JPH1078476A (ja) | 半導体試験装置用パターン発生器 | |
| JPH08211126A (ja) | メモリ試験装置及びメモリ試験装置用アダプタ及びメモリ試験方法 | |
| JPH11191080A (ja) | メモリ試験装置 | |
| JPS633346A (ja) | デイジタルパタ−ン発生器 | |
| JPH01189218A (ja) | テストパターン発生装置 | |
| JPH07169299A (ja) | アドレスデータ発生装置 | |
| JPS60372A (ja) | テストパタ−ン発生器 | |
| JPS6050462A (ja) | 論理集積回路の試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030924 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |