JP4060126B2 - 波形合成用データのためのデータ構造および波形合成の方法および装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、波形合成あるいは信号発生の分野に関し、特に、波形合成に使用するデータの構造並びにこの構造を用いた波形合成の方法および装置に関するものである。
【０００２】
【従来の技術】
従来、映像等の分野においては、試験信号を発生するために種々の信号発生器が知られている。例えば、特開平6-121279号に開示された映像信号再生装置においては、発生すべき同期信号の傾斜部分（過渡域およびその近傍部分）のみのレベル・データのみを記憶するＲＯＭと、種々のタイミング信号を発生するタイミング制御回路とが設けられている。この装置では、レベル・データと１つのタイミング信号を使用して同期信号の１つの基本波形を生成し、そしてこの基本波形と他のタイミング信号とを使用して変形させることによって他のいくつかの波形の同期信号を発生するように構成されている。これにより、波形値のデータ量を少なくすることによって、小容量の記憶装置で済むようにすることができる。しかし、この構成では、レベル・データ以外のタイミング・データは、レベル・データを記憶するＲＯＭとは別個のタイミング制御回路に設けられており、したがって波形発生のためのデータとしてのレベル・データとタイミング制御データとが分離されしかも分離記憶されている。
【０００３】
また、特開平5-30377号に開示されたハイビジョン映像信号生成回路においては、５種類の水平期間の同期信号波形をＲＯＭ１〜５に格納し、そして１フレームの同期信号を生成するためのＲＯＭ１〜５の選択順序を記憶したＲＯＭ６を設けている。この回路も、上記と同様に、波形値データとタイミング制御データとが分離され、しかも分離記憶されている。
【０００４】
さらに、従来、同期信号波形データのデータ速度が高速の場合に、それより低速の読み出し速度をもつメモリを用いる場合、これらメモリを複数並列に接続することによって、そのデータ速度に対応するメモリ読み出し速度を実現するようにしている。すなわち、並列接続の複数のメモリからのデータを多重化して、同期信号波形を発生するようにしている。このため、データ速度が高い場合には、それに応じてより多くの数のメモリが要求されることになる。
【０００５】
【発明が解決しようとする課題】
したがって、本発明の目的は、一体として取り扱うことが容易である、すなわち一体性の高い波形合成用データのデータ構造を提供することである。
【０００６】
本発明の別の目的は、プログラムを修正することによって目標波形を容易に修正等することができる、プログラマブル性の高い波形合成用データのデータ構造を提供することである。
【０００７】
本発明の別の目的は、かかるデータ構造をもつ波形合成用データを使用して目標波形を形成するための波形合成の方法および装置を提供することである。
さらに、本発明の別の目的は、かかる方法を実行するためのプログラムを提供することである。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため、本発明による、目標の波形を生成するために使用する波形合成用データのデータ構造は、イ）目標波形の生成に使用するソース波形値データを含む波形値データ部と、ロ）該波形値データ部に含まれる前記ソース波形値データを使用して前記目標波形を形成するための制御データを含む制御部と、から成る。本発明によれば、前記ソース波形値データは、少なくとも１つの波形レベルを表すデータとすることができる。
【０００９】
また、本発明によれば、前記目標波形は、複数の波形ユニット部分を所定の第１の順序で含むことができ、この場合、該複数の波形ユニット部分は、互いに異なった複数のタイプの独自波形ユニット部分を含むようにできる。前記波形合成用データは、前記複数の独自波形ユニット部分に関する波形ユニット部分データブロックを所定の第２の順序で含み、該波形ユニット部分データブロックは、該独自波形部分を生成するためのデータを含む第１波形値データ部と、前記所定の第１順序における該独自波形部分の順番を、前記所定の第２順序における該独自波形部分の順番に変更するための順番データを含む第１制御部と、を含むようにできる。この場合、前記順番データは、前記所定の第２順序における当該独自波形ユニット部分の次に続く独自波形ユニット部分を指定するデータを含むようにできる。
【００１０】
また、本発明によれば、前記複数の波形ユニット部分は、少なくとも１つの前記独自波形ユニット部分を連続的に複数回繰り返すものを含み、該繰り返される前記独自波形ユニット部分に関する前記順番データは、該独自波形ユニット部分を繰り返すための繰り返しデータを含むようにできる。この場合、前記繰り返しデータは、前記繰り返される独自波形ユニット部分を繰り返す繰り返し数と、前記繰り返される独自波形ユニット部分を指定する繰り返し先データと、を含むようにできる。
【００１１】
また、本発明によれば、前記複数の波形ユニット部分は、互いに異なった複数の前記独自波形ユニット部分が連続して成る一連の独自波形ユニット部分を複数回連続して含み、該一連の独自波形ユニット部分は、先頭の独自波形ユニット部分と、末尾の独自波形ユニット部分を含む少なくとも１つの後続の独自波形ユニット部分と、を含むようにできる。この場合、ａ）前記先頭独自波形ユニット部分は、前記繰り返しデータとして、前記一連の独自波形ユニット部分の前記複数回に対応する繰り返し数を示す繰り返し数と、前記少なくとも１つの後続の独自波形ユニット部分の内の直後の独自波形ユニット部分を指定する繰り返し先データと、を含み、ｂ）前記末尾の独自波形ユニット部分は、前記繰り返しデータとして、前記先頭の独自波形ユニット部分を指定する繰り返し先データを含むようにできる。
【００１２】
また、本発明によれば、前記波形ユニット部分が、少なくとも１つの波形セグメント部分から成ることができ、そして該波形セグメント部分が、レベルが変化しない１つのレベル一定部分と、レベルが変化する１つのレベル変化部分と、から成るようにすることができる。この場合、前記波形ユニット部分データブロックの前記第１波形値データ部は、各前記波形セグメント部分に関して波形セグメント部分データブロックを含み、該波形セグメント部分データブロックは、前記波形セグメント部分の前記１つのレベル変化部分のレベルを表すデータのみを含む第２波形値データ部と、タイミング・データを含む第２制御部と、を含み、該タイミング・データは、前記第２波形値データ部に含まれる前記レベル変化部分に関連するレベル・データの使用期間を表すようにすることができる。さらに、前記タイミング・データは、前記レベル・データの使用期間までの期間においては、前記レベル一定部分であることを示すようにできる。
【００１３】
また、本発明は、上記のデータ構造を有する波形合成用データを記録したコンピュータ読み取り可能記録媒体を提供する。
また、本発明による波形合成用データから目標の波形を合成する波形合成方法は、上述のデータ構造を有する波形合成用データを受けるステップと、前記波形合成用データから前記制御部と前記波形値データ部とを得るステップと、前記制御部に含まれる前記制御データに基づき前記波形値データ部に含まれる前記データを使用して前記目標波形を表す目標波形データを形成するステップと、を含む。
【００１４】
また、本発明による、波形合成用データから目標の波形を合成する波形合成方法は、前記目標波形が、複数の波形ユニット部分を所定の第１順序で含み、該複数の波形ユニット部分が、互いに異なった複数のタイプの独自波形ユニット部分を含み、前記波形合成用データは、前記複数の独自波形ユニット部分に関する波形ユニット部分データブロックを所定の第２順序で含み、前記の波形合成方法が、イ）上述のデータ構造を有する波形合成用データを受けるステップと、ロ）前記波形合成用データ内の前記所定の第２順序の複数の前記波形ユニット部分データブロックに含まれる前記第１波形値データ部を、各前記波形ユニット部分データブロック内の前記第１制御部に含まれた前記順番データにしたがって前記所定の第１順序となるように配列することにより、前記目標波形データを形成するステップと、を含む。
【００１５】
本発明によれば、前記の配列ステップは、イ）各前記独自波形部分に関する前記波形ユニット部分データブロックから、各前記独自波形部分に関する前記第１制御部と前記第１波形値データ部とを得るステップと、ロ）各前記独自波形部分の前記第１波形値データ部を発生するステップと、ハ）各前記独自波形部分の前記波形ユニット部分データブロックの前記第１制御部に含まれる前記順番データを使用して、次の前記独自波形部分の前記波形ユニット部分データブロックを得るステップと、を含み、これによって、各前記独自波形部分の前記第１波形値データ部を前記所定の第１順序で配列するようにできる。
【００１６】
また、本発明によれば、前記所定の第１順序は、１つの前記独自波形ユニット部分の連続的な複数回の繰り返しを含み、該繰り返される独自波形ユニット部分に関する前記繰り返しデータは、該独自波形ユニット部分を繰り返すための繰り返しデータを含み、該繰り返しデータは、該独自波形ユニット部分を繰り返す繰り返し数と、該繰り返される独自波形ユニット部分を指定する繰り返し先データと、を含み、前記波形合成方法は、さらに、イ）前記波形合成用データ内の該繰り返される独自波形ユニット部分に関する前記波形ユニット部分データブロックの前記第１制御部内の前記繰り返しデータに基づき、該繰り返される独自波形ユニット部分に関する前記第１波形値データ部を、前記繰り返し数に対応する回数だけ連続して配列するステップ、を含むようにできる。この場合、前記配列ステップは、イ）該繰り返される独自波形ユニット部分の前記波形ユニット部分データブロックの前記第１制御部に含まれる前記繰り返しデータ内の前記繰り返し先データを使用することにより、前記繰り返しデータに含まれる前記繰り返し数に対応する回数だけ該繰り返される独自波形ユニット部分の前記波形ユニット部分データブロックを得て、該繰り返される独自波形ユニット部分の前記第１波形値データ部を前記繰り返し数だけ繰り返し発生するステップと、ロ）該ステップの後、該繰り返される独自波形ユニット部分の前記第１制御部に含まれる前記順番データを使用して、次の前記独自波形ユニット部分の前記波形ユニット部分データブロックを得るステップと、を含むようにできる。あるいはまた、前記所定の第１順序は、互いに異なった複数の前記独自波形ユニット部分が連続して成る一連の独自波形ユニット部分の連続的な複数回の繰り返しを含み、該一連の独自波形ユニット部分は、先頭の独自波形ユニット部分と、末尾の独自波形ユニット部分を含む少なくとも１つの後続の独自波形ユニット部分と、を含み、前記先頭独自波形ユニット部分は、前記繰り返しデータとして、前記一連の独自波形ユニット部分の前記複数回に対応する繰り返し数を示す繰り返し数と、前記少なくとも１つの後続の独自波形ユニット部分の内の直後の独自波形ユニット部分を指定する繰り返し先データと、を含み、前記末尾の独自波形ユニット部分は、前記繰り返しデータとして、前記先頭の独自波形ユニット部分を指定する繰り返し先データを含み、前記波形合成方法は、さらに、イ）前記波形合成用データ内の該一連の独自波形ユニット部分に関する前記波形ユニット部分データブロックの前記第１制御部内の前記繰り返しデータに基づき、該一連の独自波形ユニット部分に関する一連の前記第１波形値データ部を、前記繰り返し数に対応する回数だけ連続して配列するステップ、を含むようにできる。この場合、前記配列ステップは、イ）前記先頭独自波形ユニット部分に関する前記波形ユニット部分データブロックから、該先頭独自波形ユニット部分に関する前記第１制御部と前記第１波形値データ部とを得るステップと、ロ）該先頭独自波形ユニット部分の前記第１波形値データ部を発生するステップと、ハ）前記先頭独自波形ユニット部分の前記波形ユニット部分データブロックの前記第１制御部に含まれる前記繰り返しデータ内の前記繰り返し先データを使用して、前記一連の独自波形ユニット部分のうちの順次次の独自波形ユニット部分そして前記末尾独自波形ユニット部分の前記波形ユニット部分データブロックを順番に得ることによって、順次次の独自波形ユニット部分そして前記末尾独自波形ユニット部分の前記第１波形値データ部を発生するステップと、ニ）前記末尾独自波形ユニット部分の前記波形ユニット部分データブロックの前記繰り返しデータ内の前記繰り返し先データを使用して、前記一連の独自波形ユニット部分の前記波形ユニット部分データブロックを繰り返し得ることにより、前記一連の独自波形ユニット部分の前記第１波形値データ部を前記繰り返し数だけ繰り返し発生するようにするステップと、ホ）該ステップの後、前記末尾独自波形ユニット部分の前記第１制御部に含まれる前記順番データを使用して、次の前記独自波形ユニット部分の前記波形合成用データを得るステップと、を含むようにできる。
【００１７】
また、本発明による、波形合成用データから目標の波形を合成する波形合成方法であって、前記波形が、レベルが変化しない１つのレベル一定部分と、レベルが変化する１つのレベル変化部分と、から成る波形セグメント部分を少なくとも１つ含み、前記の波形合成方法が、イ）上述のデータ構造を有する波形合成用データを受けるステップと、ロ）前記波形合成用データの前記波形セグメント部分データブロック内の前記第２制御部の前記タイミング・データから、前記レベル・データの使用期間になるまで、レベルを一定に維持することによって前記レベル一定部分を表す目標波形データを形成するステップと、ハ）前記タイミング・データが表す前記使用期間になったときに、前記波形セグメント部分データブロックの前記第２波形値データ部からの前記レベル・データを使用して、前記レベル変化部分を表す目標波形データを形成するステップと、を含む。
【００１８】
また、本発明は、上述の波形合成方法をコンピュータに実行させる波形合成プログラム、並びに上述の波形合成プログラムを記録したコンピュータ読み取り可能記録媒体を提供する。
【００１９】
さらに、本発明による、波形合成用データから目標の波形を合成する波形合成装置は、イ）上述のデータ構造を有する波形合成用データを記憶する記憶手段と、ロ）該記憶手段に結合しており、該記憶手段から受ける前記波形合成用データの内の前記制御部に含まれる前記制御データに応答して、前記波形合成用データの内の前記波形値データ部に含まれる前記データを制御することによって、目標波形を表す目標波形データを形成する制御手段と、を含む。
【００２０】
また、本発明による、波形合成用データから目標の波形を合成する波形合成装置は、前記目標波形が、複数の波形ユニット部分を所定の第１順序で含み、該複数の波形ユニット部分が、互いに異なった複数のタイプの独自波形ユニット部分から成り、各前記波形ユニット部分が、少なくとも１つの波形セグメント部分から成り、 該波形セグメント部分が、レベルが変化しない１つのレベル一定部分と、レベルが変化する１つのレベル変化部分と、から成り、前記の波形合成装置が、イ）上述のデータ構造を有する波形合成用データを記憶する第１記憶手段であって、前記互いに異なった複数のタイプの独自波形ユニット部分に関連する複数の波形ユニット部分データブロックを所定の第２順序で記憶した、前記の第１記憶手段と、ロ）該第１記憶手段に結合しており、前記第１記憶手段から受ける各前記波形ユニット部分データブロックを制御する第１制御手段であって、各前記波形ユニット部分データブロック内の前記第１制御部に含まれる制御データにしたがって、前記第２順序の前記互いに異なった複数のタイプの波形ユニット部分データブロックからの各前記第１波形値データ部に含まれる前記波形セグメント部分データブロックを、前記第１順序に配列することにより、前記第１順序の複数の前記波形セグメント部分データブロックを発生する、前記の第１制御手段と、ハ）前記第１制御手段に結合しており、該第１制御手段からの前記第１順序の複数の前記波形セグメント部分データブロックを記憶する第２記憶手段と、ニ）該第２記憶手段に結合しており、前記第２記憶手段から受ける各前記波形セグメント部分データブロックを制御する第２制御手段であって、ａ）前記第２記憶手段から受ける前記波形セグメント部分データブロック内の前記第２制御部の前記タイミング・データから、前記波形セグメント部分データブロック内の前記第２波形値データ部内の前記レベル・データの使用期間になるまで、レベルを一定に維持することによって前記レベル一定部分を表す目標波形データを形成し、ｂ）前記タイミング・データが表す前記使用期間になったときに、前記波形セグメント部分データブロックの前記第２波形値データ部からの前記レベル・データを使用して、前記レベル変化部分を表す目標波形データを形成すること、を行う、前記の第２制御手段と、から成る。
【００２１】
本発明によれば、前記第１記憶手段は、フラッシュメモリであり、前記第２記憶手段は、交互に使用する２つのデュアルポート・メモリから成るようにできる。
【００２２】
【発明の実施の形態】
次に、図面を参照して本発明を詳細に説明する。
図１は、目標の波形を発生するための本発明による波形合成用データのデータ構造の１実施形態を示している。この波形合成用データは、本実施形態では、２段階の異なったレベルの“圧縮”、すなわちマクロ・レベルでの第１段階の圧縮と、ミクロ・レベルでの第２段階の圧縮とが行われたものである。但し、この圧縮は、いずれか一方のレベルの圧縮としたり、あるいは３段階以上の圧縮レベルとすることもできる。ここで、目標波形は、本実施形態では、少なくとも１つの複数の“波形ユニット部分”（以下“マクロ波形”とも呼ぶ）から構成され、そして波形ユニット部分またはマクロ波形は、少なくとも１つの複数の“波形セグメント部分”（以下“ミクロ波形”とも呼ぶ）で構成されるものとする。例えば、マクロ波形は、ビデオ信号の１水平（１Ｈ）期間の波形とし、そしてミクロ波形は、この１Ｈ期間内の波形とすることができる。また、“圧縮”とは、同じ波形値が続く波形部分に関するデータの省略、同じ波形形状を有する波形部分におけるデータの共用、その他の圧縮を含むことができる。マクロ・レベルの圧縮とは、例えばある所定の期間以上の期間における波形、すなわちマクロ波形におけるデータの圧縮を指し、そしてミクロ・レベルの圧縮とは、その所定の期間未満の波形、すなわちミクロ波形におけるデータの圧縮を指すものとすることができる。図１の波形合成装置Ａは、この圧縮された波形合成用データを、これに含まれるデータのみを使用して“伸張”または圧縮解除することによって、目標とする波形のデータを形成することである。
【００２３】
詳細には、図1を参照して、この波形合成用データのデータ構造を説明する。図示のように、波形合成用データは、マクロ構造として、複数のマクロ波形データブロックＭＡＷＢ１〜ＭＡＷＢ５…から構成されている。これらマクロ波形データブロックの各々は、目標波形中の対応する少なくとも１つのマクロ波形に関係したデータブロックである。この各マクロ波形データブロックＭＡＷＢは、第１ヘッダ（マクロ・ヘッダとも呼ぶ）と、第１波形値データフィールド（マクロ波形値データフィールドとも呼ぶ）とからなる構造を有している。このマクロ波形値データフィールドは、マクロ波形を形成するのに必要な波形値データ等のデータが含まれる。一方、マクロ・ヘッダは、マクロ波形値データフィールド内のデータを使用あるいは圧縮解除することによって、目標波形中の対応する少なくとも１つのマクロ波形を形成するための命令あるいは制御を行うデータを含む。各マクロ波形に対応するマクロ波形値データフィールドは、さらに、図示のようにミクロ構造を有していて、少なくとも１つの複数のミクロ波形にそれぞれ対応するミクロ波形データブロックＭＩＷＢ１，ＭＩＷＢ２…から構成されている。図示のように、各ミクロ波形データブロックＭＩＷＢは、第２ヘッダ（ミクロ・ヘッダとも呼ぶ）と、第２波形値データフィールド（ミクロ波形値データフィールドとも呼ぶ）とから構成されている。ミクロ波形値データフィールドは、各ミクロ波形を形成するために必要な波形値のデータを含む。この波形値データは、例えば、波形のレベル変化部分のみの波形値のデータとすることができる。ミクロ・ヘッダは、この波形値データを使用または圧縮解除することによって、このミクロ波形を形成するための命令あるいは制御を行うデータを含んでいる。尚、図1では、各データブロックあるいは各データフィールドは、均等の長さのものとして描いたが、同じ長さのものである必要はない。
【００２４】
次に、ヘッダ内の制御データの詳細について説明する。マクロ・ヘッダ内の制御データは、関係する波形値データフィールド内のデータの使用方法を規定する機能を有し、その目的は、マクロ・レベルでのデータの共用にある。共用の例としては、同じ１つのマクロ波形が連続的に繰り返される場合、あるいは、複数の一連の連続したマクロ波形が連続して繰り返される場合、あるいは互いに離れた一連のマクロ波形が連続的に繰り返される場合等である。
【００２５】
図2には、マクロ・レベルでの波形の共用の一例を示している。図示例は、目標波形が、マクロ波形ａ，ｂ，ｃ，ｄ，ｃ，ｄ，ｅ，ｅ，ｆの９つのマクロ波形から成るものを示している。この目標波形は、マクロ波形ｃおよびｄの２つから成る一連のマクロ波形が２回連続して繰り返され、そしてマクロ波形ｅが２回連続して繰り返される部分を含んでいる。したがって、この目標波形は、“独自”の波形あるいは必要最小限の波形としては、マクロ波形ａ，ｂ，ｃ，ｄ，ｅ，ｆの６つの波形のみを含んでいる。このような目標波形の場合、波形合成用データは、図示のように、マクロ波形ａ，ｂ，ｃ，ｄ，ｅ，ｆに関するデータａ’，ｂ’，ｃ’，ｄ’，ｅ’，ｆ’を図示の順序で含むもので構成することができる。この場合、マクロ波形ｃ，ｄとマクロ波形ｅの冗長部分のデータは削除する。この削除に対応して、波形合成用データは、この繰り返しを実現するための情報をマクロ・ヘッダに組み込む。一方、ミクロ・レベルでの波形の圧縮の例としては、上記のように、レベル変化部分の波形値データのみを含み、そしてレベル一定部分の波形値データを省略することができる。この省略に対応して、ミクロ・ヘッダには、レベル変化部分の当該ミクロ波形内における位置を指定するためのタイミング情報を含める必要がある。このような共用、省略等による圧縮により、メモリを節約することができる。また、波形値データフィールドとこれに関連するヘッダとを一体的に関連させることにより、波形データ全体を一体性が高まる。この一体性の向上によって、波形合成用データのプログラマブル性が高まる。
【００２６】
図3は、図示したデータ構造をもつ波形合成用データを用いて目標波形を合成する、本発明の１実施形態である波形合成装置Ａのブロック図を示している。この波形合成装置Ａは、目標波形を発生するため、図示のように、第１記憶部１と、第１のあるいはマクロの制御部３と、第２記憶部５と第２のあるいはミクロの制御部７とから構成されている。第１記憶部１には、図１のデータ構造をもつ波形合成用データが記憶される。本実施形態では、この記憶された波形合成用データは、２段階の圧縮、すなわちマクロの圧縮とミクロの圧縮が行われたものである。このような波形合成用データを受けるマクロ制御部３は、マクロ・レベルの圧縮を解除して、波形合成用中間データを生成するように機能する。すなわち、マクロ制御部３は、波形合成用データ内の各マクロ波形データブロック（例えばＭＡＷＢ１〜５等）を受け、そして各データブロック内のマクロ・ヘッダの情報を使用して対応するマクロ波形値データフィールドを制御する。これにより、マクロ構造とミクロ構造を併せ持つ波形合成用データを、ミクロ構造のみをもつすなわちミクロ圧縮のみをもつ波形合成用中間データに変換する。この変換された波形合成用中間データを受ける第２記憶部５は、そのデータを一時的に格納あるいはバッファ処理する。次に、この一時記憶された中間データを受けるミクロ制御部７は、ミクロ・レベルの圧縮を解除して、目標波形を構成する目標波形データを生成するように機能する。すなわち、ミクロ制御部７は、中間データ内の各ミクロ波形データブロック（例えばＭＩＷＢ１，２等）を受け、そして各データブロック内のミクロ・ヘッダの情報を使用して対応するミクロ波形値データフィールドを制御する。これにより、ミクロ構造を持つ波形合成用中間データを、全ての圧縮が解除された目標波形データに変換する。この図３の波形合成装置Ａによれば、図から分かるように、第１記憶部１に格納された波形合成用のデータを入れ替えることだけで、簡単に波形合成する目標波形を変更することができる。
【００２７】
次に、図４は、図１のデータ構造の１実施形態であるビデオ信号の同期信号合成用のデータのデータ構造を示す。このデータ構造は、マクロ構造として、多数の１水平期間（１Ｈ）波形データブロックから成っていて、この各々は、第１ヘッダ（または１Ｈヘッダ）と、この第１ヘッダから次の第１ヘッダの直前までの１Ｈ波形値データフィールドとから構成されている。また、ミクロ構造として、各１Ｈ波形値データフィールドは、多数のサブ１Ｈ波形データブロックを含む。各サブ１Ｈ波形データブロックは、第２ヘッダ（またはサブ１Ｈヘッダ）と、第２データあるいはサブ１Ｈ波形値データフィールドとから構成されている。
【００２８】
詳細には、１Ｈヘッダは、４つのフィールドからなっていて、これらフィールドは、次バースト・リード・アドレス（Next Burst Read Address）と、バースト・データ・ブロック長（Burst Data Block Length）と、１Ｈ繰り返し数（Repeat h number）と、繰り返しバースト・リード・アドレス（Repeat Burst Read Address）とである。各フィールドは、１６ビットの１ワードで構成される。これらフィールドの定義は以下の通りである。
【００２９】
【表１】
（１）次バースト・リード・アドレス： これは、当該１Ｈ波形データブロックの後に、このブロックの次のデータブロックが選択（“次データブロック選択”）されたときに実行するデータブロックの先頭アドレスを意味する。
【００３０】
詳細には、後述する繰り返し登録値（ reptREG ）が０のとき、この次データブロックの読み出しに進むが、繰り返し登録値が非ゼロの場合、このアドレスを無視する。
（２）繰り返しバースト・リード・アドレス： これは、“データブロック繰り返し選択”がされたときに、当該データブロックの実行の後に次に読み出すべきデータブロックの先頭アドレスを意味する。
【００３１】
このアドレスは、繰り返し登録値がゼロのとき無視され、一方、繰り返し登録値が非ゼロのときに使用される。
（３）バースト・データ・ブロック長： これは、当該１Ｈデータブロック内の１Ｈヘッダに続く１Ｈ波形値データフィールドの長さを意味する。
（４）１Ｈ繰り返し数： これは、当該１Ｈ波形データブロックまたは当該データブロックを先頭のデータブロックとする一連または１組の１Ｈ波形データブロックを繰り返す数を意味する。
【００３２】
この数が０の場合、繰り返し登録値が０のときは、“次データブロック選択”を意味して、一連または１組の１Ｈ波形データブロックの処理を１回だけ行った後次のブロックの処理に移り、この数が非ゼロのとき、“データブロック繰り返し選択”を意味する。尚、この“データブロック繰り返し選択”においては、一連のデータブロックが繰り返される場合には、その先頭のデータブロックの繰り返しアドレスは、一連のデータブロック内の直後のデータブロックのアドレスにセットされ、そして中間のデータブロックの繰り返しアドレスは、同様にそれに続く直後のデータブロックのアドレスにセットされ、そして末尾のデータブロックの繰り返しアドレスは、先頭データブロックのアドレスにセットされる。この結果、“データブロック繰り返し選択”がなされている間は、このような一連のデータブロックを繰り返し読み出すことになる。
【００３３】
ここで、図５を参照して、１Ｈヘッダで実現するマクロ波形の順番／配列パターンに関する制御または処理について説明する。尚、図中、実線または点線で描いた各ブロックは、各１Ｈ波形データブロックであり、そしてブロック内のａ’，ｂ’等の記号は、図２の波形合成用データにおける記号を例として示している。先ず、図５（ｉ）は、単にブロックａ’から次のブロックｂ’に進む処理であり、この場合、次バースト・リード・アドレスは、ブロックｂ’の先頭アドレスであり、そして１Ｈ繰り返し数＝０である。尚、繰り返しバースト・リード・アドレスは、繰り返しがないため、次バースト・リード・アドレスと同じにとする。次に、図５（ｉｉ）は、１つのブロックｅ’をｎ回繰り返してから直後のブロックｆ’に進む処理を示している。ここで、ｎ≧２である。この場合、次バースト・リード・アドレスは、ブロックｆ’の先頭アドレス、繰り返しバースト・リード・アドレスはブロックｅ’の先頭アドレス、１Ｈ繰り返し数＝ｎである。図５（ｉｉｉ）は、１つのブロックｄ’からブロックｃ’より前のブロック（不図示）にジャンプして戻る例を示している。この場合、次バースト・リード・アドレスは、その前のブロックの先頭アドレスであり、そして繰り返しバースト・リード・アドレスは、次バースト・リード・アドレスと同じである。尚、この（ｉｉｉ）の状態は、図２に示した例では存在しない。図５（ｉｖ）は、（ｉｉｉ）の状態とはブロックｄ’をｎ回繰り返す点で異なっている。この場合、１Ｈ繰り返し数＝ｎ、かつ繰り返しバースト・リード・アドレスはブロックｄ’の先頭アドレスとする。次に、図５（ｖ）の例は、（ｉｉｉ）と異なり、後のブロックにジャンプして進む場合を示しているが、この場合、単に次バースト・リード・アドレスおよび繰り返しバースト・リード・アドレスをジャンプ先の後のブロックの先頭アドレスにセットする点で異なっているだけである。図５（ｖｉ）の例も、（ｉｖ）の例とほぼ同じであるが、異なっているのは後ろのブロックにジャンプして進む点である。したがって、この場合も、次バースト・リード・アドレスをジャンプ先の後のブロックの先頭アドレスにセットする点だけが異なっている。図５（ｖｉｉ）の例は、複数の一連のブロックをｎ回繰り返してから、直後のブロックに進むか、あるいは前の方もしくは後ろの方のブロックにジャンプする場合を示している。この場合、ブロックｃ’においては、繰り返しバースト・リード・アドレスはその直後のブロック（２つのブロックしかない場合はブロックｄ’）の先頭アドレスであり、１Ｈ繰り返し数＝ｎとする。次バースト・リード・アドレスは、この場合、繰り返しバースト・リード・アドレスと同じにセットする。次に、ブロックｃ’とブロックｄ’の中間のブロック（不図示）がある場合、この中間ブロックの次バースト・リード・アドレスは、このブロックの直後のブロックの先頭アドレスとし、１Ｈ繰り返し数＝０である。このため、繰り返しバースト・リード・アドレスは、次バースト・リード・アドレスと同じとされる。次に、最後のブロックｄ’では、繰り返しバースト・リード・アドレスはブロックｃ’の先頭アドレスである。尚、このブロックｄ’では、１Ｈ繰り返し数＝０であり、また次バースト・リード・アドレスは、この一連のブロックの終了後に進むブロックの先頭アドレスとする。尚、この場合、ブロックｄ’からブロックｃ’へのループを可能にするため、図６の実施形態では、後述のように繰り返し登録値（reptREG）と呼ぶ変数を用いる。以上、マクロ波形データブロックの選択方法のいくつかの例を示したが、図示したもの以外の選択方法も当業者には可能である。
【００３４】
次に、サブ１Ｈヘッダを説明すると、このサブ１Ｈヘッダは、４つの１６ビット・ワードであるフィールドから成っていて、データ長（ハイ・バイト）（DATA LENGTH(High Byte)）と、データ長（ロー・バイト）（DATA LENGTH(Low Byte)）と、開始トリガ・ポイント（ハイ・バイト）（START TRIG POINT(High Byte)）と、開始トリガ・ポイント（ロー・バイト）（START TRIG POINT(Low Byte)）とである。これらフィールドの定義は、以下の通りである。
【００３５】
【表２】
（１）データ長（ハイ・バイト）とデータ長（ロー・バイト）： これら２つのフィールドは、合わさってこのヘッダに続くサブ１Ｈ波形値データ・フィールドの長さを表す。
（２）開始トリガ・ポイント（ハイ・バイト）と開始トリガ・ポイント（ロー・バイト）： これら２つのフィールドは、合わさってこのデータ・フィールドに含まれる波形値の使用開始をトリガする時点を指定する。
【００３６】
このサブ１Ｈヘッダの後に続くサブ１Ｈ波形値データ・フィールドは、この該当するサブ１Ｈ波形データブロックが関係するミクロの内、レベル変化部分の波形値のみを含んでいる。このミクロ波形の内のレベル一定部分のデータについては、波形値データは省略してあり、これは、隣接するレベル変化部分の終了端のレベルをそのまま利用することにより発生する。尚、図４に示したデータ構造においては、１Ｈ波形データブロックの終わり部分におけるサブ１Ｈ波形データブロックには、波形値データ・フィールドを有しないものを示しているが、これは、１Ｈ波形データブロックの長さを一定にするためのにダミーとして含めてあるに過ぎない。
【００３７】
次に、図６、図７、図８を参照して、図４に示したデータ構造を有する同期信号合成用データを用いる１実施形態の同期信号発生器Ｂについて説明する。図６は、同期信号発生器Ｂをブロック図で示しており、そして図８は、この発生器Ｂ全体におけるデータの処理を示している。詳細には、図６に示した同期信号発生器Ｂは、図示のように、図１の波形合成装置Ａの各要素１，３，５，７に対応して、低速のフラッシュメモリ１０、ヘッダ部制御命令制御部３０、フラッシュメモリ１０よりも高速の１対のデュアルポートメモリ５０および５２、ヘッダ部制御命令制御部７０、その他の要素を備えている。尚、図７に示したように、この同期信号発生器Ｂは、例えば、図６のフラッシュメモリ１０以外の要素は、フィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）で実現することができる。
【００３８】
フラッシュメモリ１０は、同期信号発生のため上記構造を有する波形合成用データを記憶している。このデータは、そのデータ構造を図８（ｉ）に再び示しており、そして図８（ｉｉ）に示したように、１Ｈ波形データブロックａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ等を含んでいる。フラッシュメモリ１０は、動作クロックとしてクロックＦＭｃｌｋを受ける。また、フラッシュメモリ１０は、ＣＰＵ（図示せず）からの制御並びにヘッダ部制御命令制御部３０からの制御を受け、そしてマルチプレクサ（ＭＵＸ）１４からアドレス信号を受けるように接続されている。ＭＵＸ１４には、アドレス入力として、バーストアドレス初期値レジスタ１２からの初期アドレスと、ヘッダ部制御命令制御部３０からの次アドレス（すなわち、次データブロックのアドレス）または繰り返しアドレスと、ＣＰＵからの読み取り／書き込みアドレスを受け、そしてＣＰＵからの制御およびヘッダ部制御命令制御部３０からの制御を受けるように接続されている。バーストアドレス初期値レジスタ１２に記憶されるＣＰＵから受ける初期アドレスは、特定のタイプの同期信号のための波形合成用データの、フラッシュメモリ１０内における初期アドレスである。ＣＰＵは、種々のタイプの同期信号の内の任意のものを、この初期アドレスによって指定することができる。
【００３９】
ここで、ＣＰＵによる制御についてまとめると、ＣＰＵは、フラッシュメモリに予め書き込んだ複数の同期信号のうちからの発生すべき同期信号のタイプの選択、並びにフラッシュメモリの書き込みおよび書き換え、の２つの動作の制御を行う。詳細には、ＣＰＵは、制御バスによって、各動作に応じて、フラッシュメモリ１０の動作モード（シンクロナス・バーストリード等のモード）の選択、バーストアドレス初期値レジスタ１２への書き込み、ＭＵＸ１４における入力の切り換え、および双方向バス・バッファの切り換えを制御する。また、ＣＰＵは、アドレス・バスにより、フラッシュメモリへの読み書きアドレスの供給を行う。また、ＣＰＵは、データ・バスにより、同期信号のタイプ選択時には、バーストアドレス初期値レジスタへ初期アドレスを与え、そしてフラッシュメモリ１０の書き換え時には、双方向バス・バッファを介してフラッシュメモリへ書き込むデータを与える。また、ＣＰＵは、後述する水平カウンタおよび垂直カウンタの制御並びにこれらへのデータ供給も行う。
【００４０】
ヘッダ部制御命令制御部３０は、マクロ・ヘッダを処理する部分であって、フラッシュメモリ１０からバーストリードされた１Ｈ波形データブロック中の第１ヘッダ（マクロ・ヘッダ）を受ける入力と、ヘッダ部制御命令制御部７０との間で信号を交換する入出力と、そして上記のようにＭＵＸ１４に次アドレスを発生する出力と、デュアルポートメモリ・ライトアドレス・カウンタ３２への出力とを有している。このデュアルポートメモリ・ライトアドレス・カウンタ３２は、高速のデュアルポートメモリ５０，５２への交互の書き込みを可能にすることによって、低速のフラッシュメモリ１０からの低速データを一時的に格納させる。１対のデュアルポートメモリ５０，５２は、さらに、ライトアドレス・カウンタ３２からのライト・アドレスを受けるアドレス入力と、フラッシュメモリ１０から読み出されたデータ（中間波形データに相当）を受けるデータ入力と、動作制御のためのクロックＦｃｌｋを受けるクロック入力と、を有している。図８（ｉｉｉ）には、２つのデュアルポートメモリであるメモリＡ，Ｂに書き込まれたデータ（writeで示す）を例示している。また、メモリ５０，５２は、これらメモリからの交互の読み出しのためのヘッダ部制御命令制御部７０からの制御入力と、デュアルポートメモリ・リードアドレス・カウンタ７２からのリード・アドレスを受けるアドレス入力と、読み出したデータを出力するデータ出力と、をそれぞれ有している。図８（ｉｉｉ）には、デュアルポートメモリＡ，Ｂから交互に読み出されるデータ（readで示す）を例示している。メモリ５０，５２からのデータ出力をそれぞれ受ける入力を有するマルチプレクサ（ＭＵＸ）５４は、メモリ５０，５２のからのデータの多重化出力（図８（ｖｉｉ）に示す）を発生する出力と、この多重化動作を制御するためのヘッダ部制御命令制御部７０からの信号を受ける制御入力とを有している。このＭＵＸ５４のデータ出力は、レジスタ７４のデータ入力に供給される。
【００４１】
ヘッダ部制御命令制御部７０は、上述のように、デュアルポートメモリの交互使用のための制御出力を有していると共に、さらに、その交互読み出しのためにデュアルポートメモリ・リードアドレス・カウンタ７２の入力に接続した出力を有している。また、ヘッダ部制御命令制御部７０は、同期動作のため、水平カウンタ７６および垂直カウンタ７８からの信号を受ける入力を有しており、そしてこれら水平カウンタ７６は、クロックＦｃｌｋを受け、垂直カウンタ７８は水平カウンタ７６からの出力を受けるように接続している。図８（ｉｖ）には、水平・垂直カウンタ(水平カウンタ出力と垂直カウンタ出力の組み合わせ)の出力を示している。さらには、ヘッダ部制御命令制御部７０は、第２ヘッダ（サブ１Ｈヘッダ）を受けてこれに基づいて処理を行うため、ＭＵＸ５４の出力に接続した入力と、当該処理に基づきホールド信号をレジスタ７４に供給する出力とを有している。ホールド信号は、図８（ｖ）にはhold dataとして示していて、サブ１Ｈ波形中におけるレベル一定部分を形成するために使用する。レジスタ７４も、動作同期のため、クロックＦｃｌｋを受ける入力を有し、そしてその出力には、最終的な目標波形である同期信号波形データを発生する。図８（ｖｉ）には、この同期信号の波形例を示している。
【００４２】
次に、図９を参照して、図６のヘッダ部制御命令制御部３０における１Ｈヘッダ（第１ヘッダ）処理フローを詳細に説明する。このフローは、波形合成用データから波形合成用中間データへとマクロ・レベル圧縮を解除するためのものである。先ずステップ３００において、繰り返し登録値（reptREG）ゼロに初期化する。次に、ステップ３０２で、バーストアドレス・ラッチ・イネーブルをＭＵＸ１４に出力することによって、初期値レジスタ１２からアドレスをフラッシュメモリ１０に供給する。これにより、ブロックａ（図８）を読み出す。次に、ステップ３０４〜３１０で、ブロックａの１Ｈヘッダ内のデータまたは命令語である、次アドレス、ブロック長、１Ｈ繰り返し数、繰り返しアドレスをフェッチする。次に、ステップ３１２で、１Ｈ繰り返し数がゼロであるか否か判定する。かかるブロックでない場合、ステップ３１４で、繰り返し登録値がゼロであるか否か、すなわち、繰り返しがないか（例：図２のブロックａ，ｂ等）あるいは繰り返しの最後であるか（例：図２の２番目のブロックｄまたは２番目のブロックｅ）否かを判定する。ＹＥＳの場合、ステップ３１６に進んで、次アドレス（Ｎｅ）が繰り返しアドレス（Ｒｅ）と等しいかどうか、すなわち、繰り返しのないブロック（例：図２のブロックａ，ｂ等）であるか、そうではなく繰り返しの最後のブロック（例：図２の２番目のブロックｄまたは２番目のブロックｅ）であるかを判定する。ＹＥＳの場合、繰り返しのないブロックであるため、ステップ３０４でフェッチした次アドレスを、次回に使用するフレーム・メモリからのバースト・リードアドレスとしてセットする。このステップの後、ステップ３２０で、当該１Ｈ波形データブロック（例：図２のブロックａ）の波形データ・フィールドを、図８（ｉｉｉ）の“Write a”で示したようにデュアルポートメモリにブロック移動させる。この後、ステップ３０２にループして戻る。
【００４３】
ステップ３１２でＮＯの場合、すなわち、繰り返しに関係するブロックである場合、ステップ３２２に進み、ここで、繰り返し登録値がゼロであるか、すなわち一連の繰り返しブロックの内の先頭ブロックであるかどうか判定する。かかる先頭ブロックである場合、ステップ３２４に進んで、繰り返し登録値を１Ｈ繰り返し数にセットし、そしてステップ３２２でＮＯの場合と同じくステップ３２６に進む。このステップ３２６では、一連の繰り返しブロックの内の最後のブロック以外のブロックであるかどうか判定する。ＹＥＳの場合、ステップ３１８、３２０に進んで上述の処理を実行する。一方、ステップ３２６でＮＯの場合、すなわち一連の繰り返しブロックの内の最後のブロックである場合、あるいは繰り返される１つのブロックである場合、ステップ３２８に進んで、繰り返し登録値から１減分する。これは、繰り返しの１回分を当該パスで終了することを意味する。次に、ステップ３３０で、繰り返し登録値がゼロであるかどうか、すなわち、繰り返しの最後のブロック（１つのブロックの連続繰り返しの最後の繰り返し、または一連の連続繰り返しブロックの内の最後の繰り返しパスにおける最後のブロック）であるかを判定する。ＹＥＳの場合、ステップ３１８，３２０に進む。一方、このステップ３３０でＮＯの場合、ステップ３３２に進み、ここで、ステップ３１０でフェッチした繰り返しアドレスを、次回に使用するフラッシュメモリのバーストリード・アドレスとしてセットする。この後、ステップ３２０に進み、ここで、当該ブロックにおける１Ｈ波形値データフィールドをデュアルポートメモリにブロック移動させる。
【００４４】
以上の動作を、図２の例でまとめて説明すると、ブロックａおよびｂでは、ステップ３１２，３１４，３１６でＹＥＳとなって生成される。最初のブロックｃは、ステップ３１２でＮＯ、ステップ３２２，３２６でＹＥＳとなった結果である。最初のブロックｄは、ステップ３１２でＹＥＳ、ステップ３１４，３２６，３３０でＮＯとなって生成される。２番目のブロックｃは、ステップ３１２，３２２でＮＯ、ステップ３２６でＹＥＳとなった結果である。２番目のブロックｄは、ステップ３１２，３１４でＹＥＳ、ステップ３１６でＮＯ，そしてステップ３３０でＹＥＳである。次に、最初のブロックｅでは、ステップ３１２でＮＯ、ステップ３２２でＹＥＳ、ステップ３２６，３３０でＮＯであり、そして２番目のブロックｅは、ステップ３１２でＮＯ、ステップ３２２でＹＥＳ、ステップ３２６でＮＯ、そしてステップ３３０でＹＥＳである。以上のようにして、ある組み合わせパターンの同期信号を発生し、そして最後の同期信号を終了すると、再び、最初の同期信号の発生に戻る。
【００４５】
ここで、図１０、図１１を参照して、本発明で発生する同期信号パターンの具体的な１例を説明する。この図示した同期信号は、“１１２５ｉ” フォーマットと呼ばれるものである。尚、他の同期信号パターンには、例えば“５２５ｉ ＳＹＮＣ”，“５２５ｐ ＳＹＮＣ”，“ＮＴＳＣ ＢＢ”があるが、本発明は、これら同期信号パターンにも同様に適用することができる。図１０に示した“１１２５ｉ”同期信号パターンは、図１１に示した５つの異なった１Ｈ同期信号波形▲１▼〜▲５▼のみから構成されており、そして１Ｈ波形▲１▼の５回の繰り返し発生、波形▲２▼の１回の発生、波形▲３▼の５５６回の繰り返し発生、波形▲４▼の１回の発生、また戻って波形▲１▼の４回の繰り返し発生、波形▲５▼の１回の発生、そして戻って波形▲３▼の５５７回の繰り返し発生から成っている。図１０には、１Ｈ期間の番号１〜１１２５と、その各１Ｈ期間における図１１に示した波形の番号▲１▼〜▲５▼を示している。本発明によれば、この同期信号パターンを発生するためには、その波形合成用データには、１Ｈ波形を▲１▼，▲２▼，▲３▼，▲４▼，▲１▼，▲５▼，▲３▼の順で含めればよい。尚、図４に示したマクロ・ヘッダ構造では、高速動作を実現するために比較的簡単な波形選択／配列順序のみを可能とする構成としているため、波形▲１▼と波形▲３▼は重複して含めている。本例の場合、５つの波形▲１▼〜▲５▼の１つずつに加え、重複した波形▲１▼と波形▲３▼の２つの波形も、繰り返し処理のベースとなる独自の波形を構成する。但し、より複雑なマクロ・ヘッダ構造を用いることによって、どの１Ｈ波形のデータも重複して設けることを不要として、５つの波形１つずつのみが独自波形となるようにすることも可能である。
【００４６】
次に、図１２のフローチャートおよび図１３のタイミング図を参照して、図６のヘッダ部制御命令制御部７０におけるサブ１Ｈヘッダ（第２ヘッダ）処理フローを詳細に説明する。尚、図１３には、図１１に示した１Ｈ波形▲１▼と、デュアルポートメモリからの読み出し波形値データと、水平カウンタ・アドレスとの関係を示している。図１３に示したように、この１Ｈ波形は、１０個の傾斜レベル部分Ｓ１〜Ｓ１０を有しているため、サブ１Ｈ波形データブロックは、それら傾斜レベル部分に対応して１０個のブロックから成っている。尚、本発明では、各サブ１Ｈ波形データブロックのサブ１Ｈ波形値データフィールドは、ミクロ・レベルの圧縮をしているため、傾斜レベル部分のみの波形値データのみを備え、それに先行するレベル一定部分のデータは含んでいない。図１３には、傾斜レベル部分の内の１つであるＳ６の波形を拡大して示している。これから分かるように、レベル変化部分のデータとして、傾斜部分とこれの前後のわずかなレベル一定部分のデータも含ませている。図１２に示した処理フローは、このミクロ・レベル圧縮を解除することによって、波形合成用中間データから目標波形へ変換する。
【００４７】
図１２を詳細に参照して、この処理フローを説明する。先ずステップ７００において、当該１Ｈ周期において、これの前の１Ｈ周期において書き込みを行ったデュアルポートメモリ側から読み出しを行う準備をする。例えば、図８（ｉｉｉ）において、前の１Ｈ周期においては波形データａをデュアルポートメモリＡ側に書き込んだとき、この同じ周期の間においてはデュアルポートメモリＢ側から読み出しを行っていたが、次の１Ｈ周期の開始時には、前の周期とは逆のメモリＡ側から読み出しを行う準備をする。デュアルポートメモリの交互書き込み、交互読み出しのためである。次に、ステップ７０２、７０４において、ヘッダ内のデータまたは命令語、すなわちレベル変化部分すなわち傾斜レベル部分のデータ長（図４参照）、並びにその読み出し開始トリガ・ポイントすなわちデュアルポートメモリから読み出しをスタートする時間を取得する。次に、ステップ７０６において、１Ｈ周期リセット信号が発生したかどうか、すなわち当該１Ｈ期間が終了したかどうか判定する。このリセット信号は、図６の水平カウンタ７６からの信号によって形成される。終了していない場合は、ステップ７０８に進み、ここで、傾斜レベル読み出し開始時点に達しているか否か判定する。例えば、図１３の例では、水平カウンタ・アドレスが“ｍ”に達したか否かである。達していない場合、ステップ７０６にループして戻り、その時点に達するのを待機する。一方、達した場合には、ステップ７１０で、レジスタ７４に対するホールド信号をノンアクティブにすることによって、出力データのホールドを解除する。次に、ステップ７１２で、デュアルポートメモリからの傾斜レベルデータの読み出しを開始する。図１３の例では、１水平カウンタ・アドレスだけ遅れて、カウンタ・アドレス“ｍ＋２”の時点から、デュアルポートメモリより１６個の波形値データＱ０〜Ｑ１５のシーケンシャルな読み出しの開始を実行して、まずデータＱ０を読み出す。次に、ステップ７１４において、傾斜レベル・データ長分の読み出しを終了したか否か判定し、終了していない場合、ステップ７１２にループしてステップ７１２，７１４を繰り返す。このループを繰り返すことによって、データＱ１５まで読み出し、そして読み出しを終了したときには、ステップ７１４からステップ７１６に進む。ステップ７１６では、レジスタ７４に対するホールド信号をアクティブにして、レジスタ出力をホールドさせることにより、レベル一定部分の波形を形成するようにする。このステップ７１６の後、ステップ７０２にループし、そして次の傾斜レベル部分の発生に進む。これによって、傾斜レベル部分Ｓ１〜Ｓ１０までおよびその間のレベル一定部分の波形を生成する。最後の傾斜レベル部分Ｓ１０の発生が終了した場合、ステップ７０６(ステップ７０２，７０４で取得する有効なデータは存在しない)において、ＹＥＳとなって開始ステップにリターンし、これによって、当該１Ｈ波形の合成を終了し、次に１Ｈ波形の合成に移行することになる。
【００４８】
図１４には、図１０および図１１に示したパターンの同期信号に対する、波形合成用データの具体例を示す。この波形合成用データは、フラッシュメモリ１０（図６）に格納されるデータである。尚、図示を簡単にするため、各１Ｈ波形データブロックは同じ長さとしている。また、１Ｈ波形値データフィールドの部分のデータは、図示を簡単にするため省略している。図中、点線は、次アドレス・フィールドおよび繰り返しアドレス・フィールドの内容が指しているアドレスを単に示すものである。
【００４９】
次に、図１５を参照して、図６および図７に示した同期信号発生器Ｂの別の実施形態を説明する。この実施形態の同期信号発生器Ｃが図６の実施形態と異なっている点は、図７に示したＦＰＧＡ２０の代わりに、ＣＰＵ２０ｃを用いた点である。ＣＰＵ２０ｃを使用することにより、ＦＰＧＡ２０と比べより複雑な処理を柔軟に実行することが可能となる。動作速度の点では、ＦＰＧＡの方が一般的にはＣＰＵよりも有利であるが、高速のＣＰＵが利用可能な環境においては、このＣＰＵを用いる構成でも、ＦＰＧＡと同様の高速動作を実現することは可能である。また、このＣＰＵベースの構成では、一般のパソコン環境下でも、波形合成用データ並びに図９および図１２に示した波形合成プログラムを用いることによって同期信号の等の信号波形を形成することができる利点がある。
【００５０】
以上に詳細に説明した本発明の実施形態においては、種々の変更が可能である。第１に、マクロ・ヘッダの構造は、図４に示した構成以外の任意の他の構成とすることもできる。マクロ・ヘッダのデータ構成は、波形合成用データで実現する圧縮、例えば特にマクロ・レベル圧縮に依存するものであるため、採用する圧縮法にしたがって圧縮解除に必要なデータが異なったものとなることがあるからである。また、上記実施形態では、マクロ・レベルとミクロ・レベルの双方の圧縮を行った例について説明したが、いずれか一方の波形圧縮を行った場合についても、本発明を適用可能であり、これによって、圧縮した波形値データと、この圧縮を解除するデータとを一体化させることができる。
【００５１】
【発明の効果】
以上に述べた本発明によれば、波形合成用データの一体性を高めることができ、これにより、データ全体を１つのメモリに記憶することが可能となる。この結果として、波形データの変更が容易となるため、波形の変更も容易に行えることとなる。また、命令語を含むヘッダをこれが関係する波形値データと組み合わせることにより、波形値データ部分との一体化を容易に実現可能である。さらに、ヘッダの使用により、波形値データのマクロ・レベルでの圧縮、ミクロ・レベルでの圧縮が可能となり、データ量の低減並びにメモリの節減が可能となる。また、ＣＰＵの使用により、専用のハードウェアを必要とせず、汎用性の高い波形合成法を提供することも可能となる。
【図面の簡単な説明】
【図１】図１は、本発明による波形合成用データのデータ構造の１実施形態を示す図。
【図２】図2には、目標波形と、この波形を合成するための波形合成用データの構成を示す図であり、マクロ・レベルでの波形の共用の一例を示す図。
【図３】図3は、本発明によるデータ構造をもつ波形合成用データを用いて目標波形を合成する、本発明の１実施形態である波形合成装置Ａのブロック図。
【図４】図４は、図１のデータ構造の１実施形態であるビデオ信号の同期信号合成用のデータのデータ構造を示す図。
【図５】図５は、１Ｈヘッダで実現可能なマクロ波形の順番／配列パターンを示す図。
【図６】図６は、図４に示したデータ構造を有する同期信号合成用データを用いる１実施形態の同期信号発生器Ｂのブロック図。
【図７】図７は、図６の同期信号発生器Ｂを実現する具体的な回路構成を示すブロック図。
【図８】図８は、図６の発生器Ｂ全体におけるデータの処理を示す図。
【図９】図９は、図６のヘッダ部制御命令制御部における１Ｈヘッダ（第１ヘッダ）処理フローを示すフローチャート。
【図１０】図１０は、図６の同期信号発生器Ｂで発生する同期信号パターンの１例を示す図。
【図１１】図１１は、図１０に示した同期信号パターンを構成する５つの異なった１Ｈ同期信号波形を示す波形図。
【図１２】図１２は、図６のヘッダ部制御命令制御部におけるサブ１Ｈヘッダ（第２ヘッダ）処理フローを示すフローチャート。
【図１３】図１３は、図１１に示した１Ｈ波形▲１▼と、デュアルポートメモリからの読み出し波形値データと、水平カウンタ・アドレスとの関係を示すタイミング図。
【図１４】図１４は、図１０および図１１に示したパターンの同期信号に対する、波形合成用データの具体例を示す図。
【図１５】図１５は、図７に示した同期信号発生器Ｂの構成の別の実施形態を示すブロック図。
【符号の説明】
１ 第１記憶部
３ マクロ制御部
５ 第２記憶部
７ ミクロ制御部
１０ フラッシュメモリ
３０ ヘッダ部制御命令制御部
５０，５２ デュアルポートメモリ
７０ ヘッダ部制御命令制御部
７４ レジスタ
Ｓ１〜Ｓ１０ 傾斜レベル部分

Claims (7)

1. 波形合成用データから目標の波形を合成する波形合成装置であって、
   イ）波形合成用データを記憶する記憶手段であって、前記波形合成用データは、複数の独自波形ユニット部分に関する波形ユニット部分データブロックを含み、前記目標波形は、少なくとも１つの前記独自波形ユニット部分の繰り返しを含む複数の波形ユニット部分を含み、各前記波形ユニット部分データブロックは、ソース波形値データを含む波形値データ部と、前記ソース波形値データの使用を制御するための制御データを含む制御部とを含み、各前記波形ユニット部分データブロックの前記制御データは、
   ａ）当該データブロックが前記繰り返しに関係しない場合、または前記繰り返しに関係する場合でかつ前記繰り返しの末尾データブロックに該当しかつ繰り返しが終了した場合、または前記繰り返しに関係する場合でかつ前記繰り返しの先頭データブロックと末尾データブロックの間の中間データブロックに該当する場合、当該データブロックの次に読み出すべきデータブロックのアドレスを表す次アドレスと、
   ｂ）当該データブロックが前記繰り返しに関係する場合に当該データブロックの次に読み出すべきデータブロックのアドレスを表す繰り返し先アドレスと、
   ｃ）当該データブロックが前記繰り返しに関係する場合でかつその繰り返しの先頭ブロックに該当する場合に、その繰り返しの数を表す繰り返し数と、
   を含む、前記の記憶手段と、
   ロ）該記憶手段に結合しており、該記憶手段から受ける前記波形合成用データのうちの前記制御部に含まれる前記制御データに応答して、前記波形合成用データのうちの前記波形値データ部に含まれる前記ソース波形値データを使用することによって、前記目標波形の前記複数の波形ユニット部分を表す出力データを発生する制御手段であって、前記制御データから生成する繰り返し変数に基づいて次に使用する波形ユニット部分データブロックを決める繰り返し制御手段を含む、前記の制御手段と、
   を備えた波形合成装置。
2. 請求項１記載の装置において、前記繰り返し制御手段は、
   前記制御データから前記繰り返し変数を生成する変数生成手段であって、前記波形ユニット部分データブロックの前記繰り返し数が設定されている場合に、前記繰り返し変数を前記繰り返し数に設定し、前記繰り返しに関係した末尾データブロックにおいて、前記繰り返し変数を減分する、前記の変数生成手段と、
   前記繰り返し変数が、残りの繰り返しがあることを示す場合、前記記憶手段からの読出しのため前記繰り返し先アドレスを選択し、そうでない場合、前記記憶手段からの読出しのため前記次アドレスを選択する選択手段と、
   を備えた、波形合成装置。
3. 請求項１または２のいずれかに記載の装置において、
   前記波形ユニット部分は、少なくとも１つの波形セグメント部分を含み、
   該波形セグメント部分は、レベルが変化しない１つのレベル一定部分と、レベルが変化する１つのレベル変化部分と、を含むこと、
   を特徴とする波形合成装置。
4. 請求項３記載の装置において、
   前記波形ユニット部分データブロックの前記波形値データ部は、各前記波形セグメント部分に関して波形セグメント部分データブロックを含み、
   該波形セグメント部分データブロックは、前記波形セグメント部分の前記１つのレベル変化部分のレベルを表すデータを含む第２波形値データ部と、タイミング・データを含む第２制御部とを含み、
   該タイミング・データは、前記第２波形値データ部に含まれる前記レベル変化部分に関連するレベル・データの使用期間を表すこと、
   を特徴とする波形合成装置。
5. 請求項４記載の装置において、前記タイミング・データは、前記レベル・データの使用期間までの期間においては、前記レベル一定部分であることを示すこと、を特徴とする波形合成装置。
6. 請求項５記載の装置であって、更に
   前記制御手段に結合しており、該制御手段からの前記目標波形の各前記波形ユニット部分に関する前記波形セグメント部分データブロックを記憶する第２記憶手段と、
   該第２記憶手段に結合しており、前記第２記憶手段から受ける各前記波形セグメント部分データブロックを制御する第２制御手段と、
   を備え、前記第２制御手段は、
   前記第２記憶手段から受ける前記波形セグメント部分データブロック内の前記第２制御部の前記タイミング・データから、前記波形セグメント部分データブロック内の前記第２波形値データ部内の前記レベル・データの使用期間になるまで、レベルを一定に維持することによって前記レベル一定部分を表す目標波形値データを形成し、
   前記タイミング・データが表す前記使用期間になったときに、前記波形セグメント部分データブロックの前記第２波形値データ部からの前記レベル・データを使用して、前記レベル変化部分を表す目標波形値データを形成すること、
   を特徴とする波形合成装置。
7. 請求項６記載の装置において、
   前記記憶手段は、フラッシュメモリであり、
   前記第２記憶手段は、交互に使用する２つのデュアルポート・メモリを含むこと、
   を特徴とする波形合成装置。

Images