JP2004171738A - 高速データの出力のためのパイプラッチ回路 - Google Patents
高速データの出力のためのパイプラッチ回路 Download PDFInfo
- Publication number
- JP2004171738A JP2004171738A JP2003366477A JP2003366477A JP2004171738A JP 2004171738 A JP2004171738 A JP 2004171738A JP 2003366477 A JP2003366477 A JP 2003366477A JP 2003366477 A JP2003366477 A JP 2003366477A JP 2004171738 A JP2004171738 A JP 2004171738A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- pipe latch
- latch circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Advance Control (AREA)
- Static Random-Access Memory (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】 第1データを入力される第1入力レジスタ70aと、それぞれ直列接続した複数のレジスタを備え第1入力レジスタの出力を選択的に格納し選択的に出力する複数の第1直列パイプラッチ70c_1〜70c_kと、複数の第1直列パイプラッチから出力されるデータを格納する第1接続レジスタ70bと、第2データを入力される第2入力レジスタ70a’と、それぞれ直列接続した複数のレジスタを備え第2入力レジスタの出力を選択的に格納し選択的に出力する複数の第2直列パイプラッチ70’c_1〜70’c_kと、複数の第2直列パイプラッチから出力されるデータを格納する第2接続レジスタ70’bと、第1及び第2の接続レジスタに格納されたデータを立ち上がりエッジ用又は立ち下がりエッジ用の出力データに選択して出力するマルチプレクサ80と、複数の第1及び第2の直列パイプラッチとマルチプレクサを制御するパイプラッチ回路制御部200cとを備える。
【選択図】 図1
Description
70´a…第2入力レジスタ、70b…第1接続レジスタ、
70´b…第2接続レジスタ、70c_1〜70c_k…第1直列パイプラッチ、
70´c_1〜70´c_k…第2直列パイプラッチ、
70c_1_1…第1パス回路、70c_1_2〜70c_1_m…第2パス回路、
70c_1_m+1…第3パス回路、70c_1_1´〜70c_1_m´…レジスタ、
80、80_1…マルチプレクサ、200c、200d…パイプラッチ回路制御部、
210、210a…制御信号発生部、
220_1〜220_k、220´_1〜220´_k…直列パイプラッチ制御部。
Claims (6)
- それぞれ順に入力される複数個の第1データと第2データを格納し、これを立ち上がりエッジ用の出力データまたは立ち下がりエッジ用の出力データに出力するためのパイプラッチ回路において、
前記第1データを入力されるための第1入力レジスタと、
それぞれ直列接続された複数のレジスタを備え、前記第1入力レジスタの出力を選択的に格納し、選択的に出力するための複数の第1直列パイプラッチと、
前記複数の第1直列パイプラッチから出力されるデータを格納するための第1接続レジスタと、
前記第2データを入力されるための第2入力レジスタと、
それぞれ直列接続された複数のレジスタを備え、前記第2入力レジスタの出力を選択的に格納し、選択的に出力するための複数の第2直列パイプラッチと、
前記複数の第2直列パイプラッチから出力されるデータを格納するための第2接続レジスタと、
前記第1接続レジスタと前記第2接続レジスタに格納されたデータを前記立ち上がりエッジ用の出力データまたは前記立ち下がりエッジ用の出力データに選択して出力するためのマルチプレクサと、
前記複数の第1及び第2の直列パイプラッチと前記マルチプレクサを制御するためのパイプラッチ回路制御部と
を備えることを特徴とするパイプラッチ回路。 - 前記第1直列パイプラッチは、
前記第1入力レジスタから出力されるデータを伝達するための第1パス回路と、
前記第1パス回路により伝達されたデータを順に伝達するために直列接続された複数のレジスタと、
前記直列接続された複数のレジスタの間にそれぞれ備えられ、前段のレジスタに格納されたデータを後段のレジスタに伝達するための複数の第2パス回路と、
前記直列接続された複数のレジスタのうち、終段に備えられたレジスタに格納されたデータを前記第1接続レジスタに伝達するための第3パス回路を備えることを特徴とする請求項1に記載のパイプラッチ回路。 - 前記パイプラッチ回路制御部は、
データ出力イネーブル信号にイネーブルされて入力されたクロック信号を伝達し、前記クロック信号の1周期ごとに順にイネーブルされる複数の初期化信号を出力する制御信号発生部と、
前記複数の初期化信号のうちの1つによってイネーブルされて前記クロック信号を入力されて前記複数の第1直列パイプラッチにそれぞれ備えられる第1ないし第3のパス回路が順にターンオンされるようにするための複数の直列パイプラッチ制御部と
を備えることを特徴とする請求項2に記載のパイプラッチ回路。 - 前記直列パイプラッチ制御部は、
選択された初期化信号にイネーブルされて前記直列パイプラッチに備えられる第1ないし第3のパス回路の数だけ前記クロック信号をカウントするためのカウント手段と、
前記カウントされたクロック信号によって前記直列パイプラッチに備えられた第1ないし第3のパス回路を順にターンオンさせる複数の入出力制御信号を出力するためのマルチプレクサと
を備えることを特徴とする請求項3に記載のパイプラッチ回路。 - 前記第1及び第2の入力レジスタは、
2つのインバータを用いた反転ラッチを備えることを特徴とする請求項4に記載のパイプラッチ回路。 - 前記第1及び第2の接続レジスタは、
2つのインバータを用いた反転ラッチを備えることを特徴とする請求項4に記載のパイプラッチ回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0072262A KR100495917B1 (ko) | 2002-11-20 | 2002-11-20 | 고속 데이터 출력을 위한 파이프래치 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004171738A true JP2004171738A (ja) | 2004-06-17 |
JP4544609B2 JP4544609B2 (ja) | 2010-09-15 |
Family
ID=32291799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003366477A Expired - Fee Related JP4544609B2 (ja) | 2002-11-20 | 2003-10-27 | 高速データの出力のためのパイプラッチ回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6813195B2 (ja) |
JP (1) | JP4544609B2 (ja) |
KR (1) | KR100495917B1 (ja) |
CN (1) | CN100428359C (ja) |
TW (1) | TWI261191B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007095287A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 半導体装置のデータ入出力マルチプレクサ |
JP2007213773A (ja) * | 2006-02-09 | 2007-08-23 | Hynix Semiconductor Inc | 半導体記憶装置のデータ出力回路及び方法 |
US7450440B2 (en) | 2005-09-29 | 2008-11-11 | Hynix Semiconductor Inc. | Circuit for initializing a pipe latch unit in a semiconductor memory device |
US7515482B2 (en) | 2005-09-29 | 2009-04-07 | Hynix Semiconductor Inc. | Pipe latch device of semiconductor memory device |
JP2010033691A (ja) * | 2008-07-28 | 2010-02-12 | Hynix Semiconductor Inc | 半導体集積回路及びそのデータ出力方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100670656B1 (ko) * | 2005-06-09 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100805007B1 (ko) | 2006-03-22 | 2008-02-20 | 주식회사 하이닉스반도체 | 데이터 출력 속도를 증가시키는 파이프 래치 회로와 이를포함하는 반도체 메모리 장치, 및 그 데이터 출력 동작방법 |
US7631211B1 (en) * | 2006-06-27 | 2009-12-08 | Altera Corporation | Sharing elements in multiple data-rate I/O |
KR102457155B1 (ko) * | 2015-11-09 | 2022-10-20 | 에스케이하이닉스 주식회사 | 래치 회로, 그 래치 기반의 이중 데이터 레이트 디코딩 장치 |
KR102526591B1 (ko) * | 2015-12-28 | 2023-05-02 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
KR20170079544A (ko) * | 2015-12-30 | 2017-07-10 | 에스케이하이닉스 주식회사 | 래치 회로 및 이를 포함하는 반도체 장치 |
KR102528971B1 (ko) * | 2016-05-09 | 2023-05-08 | 에스케이하이닉스 주식회사 | 데이터 출력 회로 및 그를 포함하는 반도체 메모리 장치 |
KR102508309B1 (ko) * | 2018-04-23 | 2023-03-10 | 에스케이하이닉스 주식회사 | 파이프 래치, 이를 이용하는 반도체 장치 및 반도체 시스템 |
KR20230072337A (ko) * | 2021-11-17 | 2023-05-24 | 에스케이하이닉스 주식회사 | 파이프회로를 이용하는 반도체장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000090696A (ja) * | 1998-07-17 | 2000-03-31 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JP2000173264A (ja) * | 1998-11-26 | 2000-06-23 | Samsung Electronics Co Ltd | ウェ―ブパイプラインスキムを備える同期型半導体メモリ装置及びそれのデ―タパス制御方法 |
JP2001189076A (ja) * | 1999-11-26 | 2001-07-10 | Hyundai Electronics Ind Co Ltd | 同期式メモリ装置のデータ出力装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5295174A (en) * | 1990-11-21 | 1994-03-15 | Nippon Steel Corporation | Shifting circuit and shift register |
JP3147432B2 (ja) * | 1991-10-09 | 2001-03-19 | 株式会社日立製作所 | パイプライン処理装置 |
JPH05324860A (ja) * | 1992-05-27 | 1993-12-10 | Nec Corp | シングルチップマイクロコンピュータ |
JP3202108B2 (ja) * | 1992-09-16 | 2001-08-27 | 富士通株式会社 | パイプライン処理を用いたプロセッサ |
JPH0963262A (ja) * | 1995-08-17 | 1997-03-07 | Fujitsu Ltd | シンクロナスdram |
JPH10334659A (ja) | 1997-05-29 | 1998-12-18 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
KR100305647B1 (ko) * | 1998-05-27 | 2002-03-08 | 박종섭 | 동기식메모리장치 |
KR100304705B1 (ko) | 1999-03-03 | 2001-10-29 | 윤종용 | 포스티드 카스 레이턴시 기능을 가지는 동기식 반도체 메모리 장치 및 카스 레이턴시 제어 방법 |
JP2000331491A (ja) * | 1999-05-21 | 2000-11-30 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
KR100318420B1 (ko) | 1999-06-28 | 2001-12-24 | 박종섭 | 동기식 반도체 메모리 소자의 파이프 레지스터 |
KR20020014563A (ko) | 2000-08-18 | 2002-02-25 | 윤종용 | 반도체 메모리 장치 |
KR100652362B1 (ko) | 2000-09-20 | 2006-11-30 | 삼성전자주식회사 | 정상동작에서는 고정된 카스 레이턴시를 갖고테스트시에는 다양한 카스 레이턴시로 테스트 가능한반도체 메모리 장치 |
KR100391147B1 (ko) * | 2000-10-24 | 2003-07-16 | 삼성전자주식회사 | 멀티 파이프라인 구조를 가지는 고속 동기 반도체 메모리및 그의 동작방법 |
KR100374637B1 (ko) | 2000-10-24 | 2003-03-04 | 삼성전자주식회사 | Jedec 규격의 포스티드 카스 기능을 가지는 동기식반도체 메모리 장치 |
US6922033B2 (en) | 2000-11-28 | 2005-07-26 | John T. Ziegenhorn | Barbeque cover support device |
CN1157668C (zh) * | 2001-02-13 | 2004-07-14 | 明基电通股份有限公司 | 万用串行总线高速传输装置及方法 |
US6832289B2 (en) * | 2001-10-11 | 2004-12-14 | International Business Machines Corporation | System and method for migrating data |
US6552955B1 (en) | 2001-10-30 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with reduced power consumption |
DE202015106658U1 (de) * | 2014-12-10 | 2016-01-18 | Inglass S.P.A. | Injektor für Vorrichtungen zum Spritzgießen von Kunststoff |
-
2002
- 2002-11-20 KR KR10-2002-0072262A patent/KR100495917B1/ko active IP Right Grant
-
2003
- 2003-07-16 TW TW092119401A patent/TWI261191B/zh not_active IP Right Cessation
- 2003-07-16 US US10/620,901 patent/US6813195B2/en not_active Expired - Lifetime
- 2003-10-27 JP JP2003366477A patent/JP4544609B2/ja not_active Expired - Fee Related
- 2003-11-17 CN CNB2003101161712A patent/CN100428359C/zh not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000090696A (ja) * | 1998-07-17 | 2000-03-31 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JP2000173264A (ja) * | 1998-11-26 | 2000-06-23 | Samsung Electronics Co Ltd | ウェ―ブパイプラインスキムを備える同期型半導体メモリ装置及びそれのデ―タパス制御方法 |
JP2001189076A (ja) * | 1999-11-26 | 2001-07-10 | Hyundai Electronics Ind Co Ltd | 同期式メモリ装置のデータ出力装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007095287A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 半導体装置のデータ入出力マルチプレクサ |
US7450440B2 (en) | 2005-09-29 | 2008-11-11 | Hynix Semiconductor Inc. | Circuit for initializing a pipe latch unit in a semiconductor memory device |
US7515482B2 (en) | 2005-09-29 | 2009-04-07 | Hynix Semiconductor Inc. | Pipe latch device of semiconductor memory device |
US7715245B2 (en) | 2005-09-29 | 2010-05-11 | Hynix Semiconductor, Inc. | Pipe latch device of semiconductor memory device |
US7830731B2 (en) | 2005-09-29 | 2010-11-09 | Hynix Semiconductor Inc. | Circuit for initializing a pipe latch unit in a semiconductor memory device |
JP2007213773A (ja) * | 2006-02-09 | 2007-08-23 | Hynix Semiconductor Inc | 半導体記憶装置のデータ出力回路及び方法 |
JP2010033691A (ja) * | 2008-07-28 | 2010-02-12 | Hynix Semiconductor Inc | 半導体集積回路及びそのデータ出力方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20040043843A (ko) | 2004-05-27 |
TWI261191B (en) | 2006-09-01 |
KR100495917B1 (ko) | 2005-06-17 |
US20040095178A1 (en) | 2004-05-20 |
JP4544609B2 (ja) | 2010-09-15 |
CN100428359C (zh) | 2008-10-22 |
CN1503267A (zh) | 2004-06-09 |
US6813195B2 (en) | 2004-11-02 |
TW200409015A (en) | 2004-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7580321B2 (en) | Synchronous semiconductor memory device | |
TWI675372B (zh) | 涉及多排組雙管道記憶體電路之系統及方法 | |
US6987704B2 (en) | Synchronous semiconductor memory device with input-data controller advantageous to low power and high frequency | |
US7710799B2 (en) | Circuit for generating data strobe in DDR memory device, and method therefor | |
JP5751909B2 (ja) | 半導体メモリ装置及びメモリシステム | |
US7522459B2 (en) | Data input circuit of semiconductor memory device | |
JP4544609B2 (ja) | 高速データの出力のためのパイプラッチ回路 | |
JP2009159602A (ja) | 半導体記憶装置のデータ出力回路 | |
US8295100B2 (en) | Pipe latch circuit and method for operating the same | |
JP2011060353A (ja) | レイテンシカウンタ及びこれを備える半導体記憶装置、並びに、データ処理システム | |
JP4919333B2 (ja) | 半導体メモリ素子のデータ入力装置 | |
JP5666077B2 (ja) | アドレスカウンタ及びこれを有する半導体記憶装置、並びに、データ処理システム | |
JP2008059735A (ja) | 半導体メモリ装置及びその駆動方法 | |
JP5677209B2 (ja) | 集積回路 | |
US6834015B2 (en) | Semiconductor memory device for reducing data accessing time | |
JP2011060355A (ja) | レイテンシカウンタ及びこれを備える半導体記憶装置、並びに、データ処理システム | |
KR100190373B1 (ko) | 리드 패스를 위한 고속 동기식 메모리 장치 | |
US7369448B2 (en) | Input circuit for memory device | |
US7376041B2 (en) | Semiconductor memory device and data read and write method of the same | |
KR20030080313A (ko) | 내부 프리페치를 사용하는 동기식 반도체 메모리 소자 | |
JP2004171743A (ja) | 半導体装置、データ検索回路、メモリセルアレイ判読方法、およびデータ検索方法 | |
JP2003007069A (ja) | 半導体記憶装置および半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100129 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100203 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100301 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4544609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |