KR102526591B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR102526591B1
KR102526591B1 KR1020150187869A KR20150187869A KR102526591B1 KR 102526591 B1 KR102526591 B1 KR 102526591B1 KR 1020150187869 A KR1020150187869 A KR 1020150187869A KR 20150187869 A KR20150187869 A KR 20150187869A KR 102526591 B1 KR102526591 B1 KR 102526591B1
Authority
KR
South Korea
Prior art keywords
pipe
signals
output
signal
response
Prior art date
Application number
KR1020150187869A
Other languages
English (en)
Other versions
KR20170077952A (ko
Inventor
홍윤기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150187869A priority Critical patent/KR102526591B1/ko
Priority to US15/166,780 priority patent/US9659612B1/en
Publication of KR20170077952A publication Critical patent/KR20170077952A/ko
Application granted granted Critical
Publication of KR102526591B1 publication Critical patent/KR102526591B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers

Landscapes

  • Dram (AREA)

Abstract

데이터를 저장하고, 저장된 데이터를 파이프 입력 데이터로서 출력하는 데이터 저장 영역; 복수개의 파이프 레지스터를 포함하며, 복수개의 연결 인에이블 신호, 복수개의 파이프 입력 신호 및 복수개의 파이프 출력 신호에 응답하여 상기 파이프 입력 데이터를 입력 받고 파이프 출력 데이터로서 출력하는 파이프 레지스터의 개수를 결정하는 파이프 레지스터 그룹; 및 상기 파이프 출력 데이터를 드라이빙하여 출력 데이터로서 출력하는 출력 드라이버를 포함한다.

Description

반도체 메모리 장치{Semiconductor Memory Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체
메모리 장치에 관한 것이다.
반도체 메모리 장치는 대용량화 및 고속화되면서, 한번의 리드 또는 라이트 명령에 더 많은 데이터를 입출력할 수 있도록 개발되고 있다.
더 많은 데이터를 입출력할 수 있도록 파이프 레지스터의 개수가 증가되고 있고, 파이프 레지스터의 개수 증가로 인해 로딩이 커지는 문제점이 있다.
본 발명의 배경이 되는 기술은 대한민국 공개특허공부 제10-2009-0023784호 (2009.03.06)에 나타나 있다.
본 발명은 데이터 라인에 연결된 파이프 레지스터의 개수를 제어할 수 있는 반도체 메모리 장치를 제공하기 위한 것이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 데이터를 저장하고, 저장된 데이터를 파이프 입력 데이터로서 출력하는 데이터 저장 영역; 복수개의 파이프 레지스터를 포함하며, 복수개의 연결 인에이블 신호, 복수개의 파이프 입력 신호 및 복수개의 파이프 출력 신호에 응답하여 상기 파이프 입력 데이터를 입력 받고 파이프 출력 데이터로서 출력하는 파이프 레지스터의 개수를 결정하는 파이프 레지스터 그룹; 및 상기 파이프 출력 데이터를 드라이빙하여 출력 데이터로서 출력하는 출력 드라이버를 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 메모리 설정 신호에 응답하여 복수개의 연결 인에이블 신호, 복수개의 파이프 입력 신호, 및 복수개의 파이프 출력 신호를 생성하는 파이프 레지스터 제어부; 및 상기 복수개의 연결 인에이블 신호, 상기 복수개의 파이프 입력 신호, 및 상기 복수개의 파이프 출력 신호에 응답하여 파이프 입력 데이터를 입력 받아 저장하고, 저장된 신호를 파이프 출력 신호로서 출력하는 복수개의 파이프 레지스터를 포함하는 파이프 레지스터 그룹을 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 메모리 설정 신호에 응답하여 복수개의 연결 인에이블 신호를 생성하는 파이프 레지스터 제어부; 및 복수개의 파이프 레지스터를 포함하며, 상기 복수개의 연결 인에이블 신호에 응답하여 파이프 입력 데이터를 입력 받아 저장하고, 저장된 신호를 파이프 출력 데이터로서 출력하는 상기 파이프 레지스터의 개수를 결정하는 파이프 레지스터 그룹을 포함한다.
본 발명에 따른 반도체 메모리 장치는 고속화 구현에 장점이 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 구성도,
도 2는 도 1의 연결 제어부의 구성도,
도 3은 도1의 파이프 입출력 제어부의 구성도,
도 4는 도 3의 파이프 제어 신호 생성부의 구성도,
도 5는 도 3의 파이프 입력 제어부의 구성도,
도 6은 본 발명의 실시예에 따른 타이밍도이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 도 1에 도시된 바와 같이, 데이터 저장 영역(100), 파이프 레지스터 그룹(200), 출력 드라이버(300), 및 파이프 레지스터 제어부(400)를 포함할 수 있다.
상기 데이터 저장 영역(100)은 반도체 메모리 장치에 데이터가 저장되는 영역으로서, 저장된 데이터를 파이프 입력 데이터(PIN_D)로서 출력하도록 구성될 수 있다.
상기 파이프 레지스터 그룹(200)은 제 1 내지 제 4 파이프 레지스터(210, 220, 230, 240)를 포함하며, 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>)에 응답하여 몇 개의 파이프 레지스터를 이용하여 상기 파이프 입력 데이터(PIN_D)를 입력하고 저장하며 출력할지를 결정하도록 구성될 수 있다.
상기 파이프 레지스터 그룹(200)은 제 1 내지 제 4 파이프 레지스터(210, 220, 230, 240), 및 제 1 내지 제 6 연결부(211, 212, 221, 222, 231, 232)를 포함할 수 있다.
상기 제 1 파이프 레지스터(210)는 제 1 파이프 입력 신호(PIN<0>)가 인에이블되면 상기 파이프 입력 데이터(PIN_D)를 입력 받아 저장하도록 구성된다. 또한 상기 제 1 파이프 레지스터(210)는 제 1 파이프 출력 신호(POUT<0>)가 인에이블되면 저장된 데이터를 파이프 출력 데이터(POUT_D)로서 출력하도록 구성된다.
상기 제 1 연결부(211)는 상기 제 1 연결 인에이블 신호(C_en<0>)가 인에이블되면 상기 파이프 입력 데이터(PIN_D)를 상기 제 2 파이프 레지스터(220)에 전달한다. 또한 상기 제 1 연결부(211)는 상기 제 1 연결 인에이블 신호(C_en<0>)가 디스에이블되면 상기 파이프 입력 데이터(PIN_D)가 상기 제 2 파이프 레지스터(220)에 전달되는 것을 차단하도록 구성된다. 이때, 상기 제 1 연결부(211)는 스위치로 구성될 수 있다.
상기 제 2 연결부(212)는 상기 제 1 연결 인에이블 신호(C_en<0>)가 인에이블되면 상기 제 2 파이프 레지스터(220)로부터 출력되는 데이터를 상기 파이프 출력 데이터(POUT_D)로서 출력되도록 상기 제 1 파이프 레지스터(210)의 출력단과 상기 제 2 파이프 레지스터(220)의 출력단을 연결시킨다. 또한 상기 제 2 연결부(212)는 상기 제 1 연결 인에이블 신호(C_en<0>)가 디스에이블되면 상기 제 1 및 제 2 파이프 레지스터(210, 220)의 각 출력단이 연결되는 것을 차단한다. 상기 제 2 연결부(212)는 스위치로 구성될 수 있다.
상기 제 2 파이프 레지스터(220)는 제 2 파이프 입력 신호(PIN<1>)가 인에이블되면 상기 제 1 연결부(211)로부터 전달되는 상기 파이프 입력 데이터(PIN_D)를 입력 받아 저장하도록 구성된다. 또한 상기 제 2 파이프 레지스터(220)는 제 2 파이프 출력 신호(POUT<1>)가 인에이블되면 저장된 데이터를 상기 제 2 연결부(212)를 통해 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
상기 제 3 연결부(221)는 상기 제 2 연결 인에이블 신호(C_en<1>)가 인에이블되면 상기 제 1 연결부(211)를 통해 전달되는 상기 파이프 입력 데이터(PIN_D)를 상기 제 3 파이프 레지스터(230)에 전달한다. 또한 상기 제 3 연결부(221)는 상기 제 2 연결 인에이블 신호(C_en<1>)가 디스에이블되면 상기 제 1 연결부(211)를 통해 전달되는 상기 파이프 입력 데이터(PIN_D)를 상기 제 3 파이프 레지스터(230)에 전달되는 것을 차단한다. 상기 제 3 연결부(221)는 스위치로 구성될 수 있다.
상기 제 4 연결부(222)는 상기 제 2 연결 인에이블 신호(C_en<1>)가 인에이블되면 상기 제 3 파이프 레지스터(230)로부터 출력되는 데이터가 상기 파이프 출력 데이터(POUT_D)로서 출력되도록 상기 제 2 파이프 레지스터(220)의 출력단과 상기 제 3 파이프 레지스터(230)의 출력단을 연결시킨다. 또한 상기 제 4 연결부(222)는 상기 제 2 연결 인에이블 신호(C_en<1>)가 디스에이블되면 상기 제2및 제 3 파이프 레지스터(220, 230)의 각 출력단이 연결되는 것을 차단한다. 상기 제 4 연결부(222)는 스위치로 구성될 수 있다.
상기 제 3 파이프 레지스터(230)는 제 3 파이프 입력 신호(PIN<2>)가 인에이블되면 상기 제 3 연결부(221)로부터 전달되는 상기 파이프 입력 데이터(PIN_D)를 입력 받아 저장하도록 구성된다. 또한 상기 제 3 파이프 레지스터(230)는 제 3 파이프 출력 신호(POUT<2>)가 인에이블되면 저장된 데이터를 상기 제 4 연결부(222)를 통해 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
상기 제 5 연결부(231)는 상기 제 3 연결 인에이블 신호(C_en<2>)가 인에이블되면 상기 제 3 연결부(221)를 통해 전달되는 상기 파이프 입력 데이터(PIN_D)를 상기 제 4 파이프 레지스터(240)에 전달한다. 또한 상기 제 5 연결부(231)는 상기 제 3 연결 인에이블 신호(C_en<2>)가 디스에이블되면 상기 제 3 연결부(221)를 통해 전달되는 상기 파이프 입력 데이터(PIN_D)를 상기 제 4 파이프 레지스터(240)에 전달되는 것을 차단한다. 상기 제 5 연결부(231)는 스위치로 구성될 수 있다.
상기 제 6 연결부(232)는 상기 제 3 연결 인에이블 신호(C_en<2>)가 인에이블되면 상기 제 4 파이프 레지스터(240)로부터 출력되는 데이터가 상기 파이프 출력 데이터(POUT_D)로서 출력되도록 상기 제 3 파이프 레지스터(230)의 출력단과 상기 제 4 파이프 레지스터(240)의 출력단을 연결시킨다. 또한 상기 제 6 연결부(232)는 상기 제 3 연결 인에이블 신호(C_en<2>)가 디스에이블되면 상기 제3및 제 4 파이프 레지스터(230, 240)의 각 출력단이 연결되는 것을 차단한다. 상기 제 6 연결부(232)는 스위치로 구성될 수 있다.
상기 제 4 파이프 레지스터(240)는 제 4 파이프 입력 신호(PIN<3>)가 인에이블되면 상기 제 5 연결부(231)로부터 전달되는 상기 파이프 입력 데이터(PIN_D)를 입력 받아 저장하도록 구성된다. 또한 상기 제 4 파이프 레지스터(240)는 제 4 파이프 출력 신호(POUT<3>)가 인에이블되면 저장된 데이터를 상기 제 6 연결부(232)를 통해 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
상기 출력 드라이버(300)는 상기 파이프 출력 데이터(POUT_D)를 드라이빙하여 출력 데이터(DQ))로서 출력하도록 구성될 수 있다.
상기 파이프 레지스터 제어부(400)는 메모리 설정 신호(MRS_s<0:1>)에 응답하여 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>), 상기 제 1 내지 제 4 파이프 입력 신호(PIN<0:3>) 및 상기 제 1 내지 제 4 파이프 출력 신호(POUT<0:3>)를 생성한다. 이때, 상기 메모리 설정 신호(MRS_s<0:1>)는 모드 레지스터 셋(Mode Register Set)의 출력 신호일 수 있으며, 반도체 메모리 장치를 기능 또는 동작을 설정할 수 있거나 테스트시 이용되는 신호일 수 있다. 예를 들어, 상기 파이프 레지스터 제어부(400)는 상기 메모리 설정 신호(MRS_s<0:1>)에 응답하여 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>) 중 몇 개를 인에이블시킬지를 결정하고, 상기 제 1 내지 제 4 파이프 입력 신호(PIN<0:3>) 중 몇 개의 파이프 입력 신호를 순차적으로 인에이블시킬지를 결졍하며, 상기 제 1 내지 제 4 파이프 출력 신호(POUT<0:3>) 중 몇 개의 파이프 출력 신호를 순차적으로 인에이블시킬지를 결정한다.
상기 파이프 레지스터 제어부(400)는 디코더(410), 연결 제어부(420), 및 파이프 입출력 제어부(430)를 포함할 수 있다.
상기 디코더(410)는 상기 메모리 설정 신호(MRS_s<0:1>)를 디코딩하여 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>)를 생성할 수 있다. 예를 들어, 상기 디코더(410)는 상기 메모리 설정 신호(MRS_s<0:1>)를 디코딩하여 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 하나를 인에이블시킨다.
상기 연결 제어부(420)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>)에 응답하여 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>)를 생성할 수 있다. 예를 들어, 상기 연결 제어부(420)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>)에 응답하여 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>) 중 몇 개의 연결 인에이블 신호를 인에이블시킬지를 결정한다. 예를 들어, 상기 연결 제어부(420)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 1 디코딩 신호(Dec_s<0>)가 인에이블되면 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>)를 모두 디스에이블시킨다. 상기 연결 제어부(420)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제2 디코딩 신호(Dec_s<1>)가 인에이블되면 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>) 중 상기 제 1 연결 인에이블 신호(C_en<0>)를 인에이블시킨다. 상기 연결 제어부(420)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 3 디코딩 신호(Dec_s<2>)가 인에이블되면 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>) 중 상기 제 1 및 제 2 연결 인에이블 신호(C_en<0>, C_en<1>)를 인에이블시킨다. 상기 연결 제어부(420)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 4 디코딩 신호(Dec_s<3>)가 인에이블되면 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0>, C_en<1>, C_en<2>)를 모두 인에이블시킨다.
상기 파이프 입출력 제어부(430)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>)에 응답하여 상기 제 1 내지 제 4 파이프 입력 신호(PIN<0:3>) 중 몇 개의 파이프 입력 신호를 순차적으로 인에이블시킬지를 결정하며, 상기 제 1 내지 제 4 파이프 출력 신호(POUT<0:3>) 중 몇 개의 파이프 출력 신호를 순차적으로 인에이블시킬지를 결정한다. 예를 들어, 상기 파이프 입출력 제어부(430)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 및 파이프 입력 클럭(PI_c k)에 응답하여 상기 제 1 내지 제 4 파이프 입력 신호(PIN<0:3>)를 순차적으로 인에이블시킨다. 상기 파이프 입출력 제어부(430)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 및 파이프 출력 클럭(PO_c K)에 응답하여 상기 제 1 내지 제 4 파이프 출력 신호(POUT<0:3>)를 순차적으로 인에이블시킨다.
상기 연결 제어부(420)는 도 2에 도시된 바와 같이, 제 1 내지 제 3 인버터(IV1, IV2, IV3), 및 오어 게이트(OR1)를 포함할 수 있다.
상기 제 1 인버터(IV1)는 상기 제 1 디코딩 신호(Dec_s<0>)를 입력 받아 상기 제 1 연결 인에이블 신호(C_en<0>)를 출력한다.
상기 오어 게이트(OR1)는 상기 제 3 및 제 4 디코딩 신호(Dec_s<2>, Dec_s<3>)를 입력 받아 상기 제 2 연결 인에이블 신호(C_en<1>)를 출력한다.
상기 제 2 인버터(IV2)는 상기 제 4 디코딩 신호(Dec_s<3>)를 입력 받는다.
상기 제 3 인버터(IV3)는 상기 제 2 인버터(IV2)의 출력 신호를 입력 받아 상기 제 3 연결 인에이블 신호(C_en<2>)를 출력한다.
이와 같이 구성된 상기 연결 제어부(420)는 다음과 같이 동작한다.
상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 1 디코딩 신호(Dec_s<0>)만 하이 레벨로 인에이블되면 상기 제 1 인버터(IV1)는 로우 레벨로 디스에이블된 상기 제 1 연결 인에이블 신호(C_en<0>)를 출력하고, 상기 오어 게이트(OR1)와 직렬로 연결된 상기 제 2 및 제 3 인버터(IV2, IV3)는 모두 디스에이블된 상기 제 3 및 제 4 디코딩 신호(Dec_s<2:3>)를 입력 받으므로, 디스에이블된 상기 제 2 및 제 3 연결 인에이블 신호(C_en<1>, C_en<2>)가 생성된다. 그러므로, 상기 연결 제어부(420)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 1 디코딩 신호(Dec_s<0>)만 인에이블되면 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>)를 모두 디스에이블시킨다.
상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 2 디코딩 신호(Dec_s<1>)만 인에이블되면, 상기 제 1 인버터(IV1)는 로우 레벨로 디스에이블된 상기 제 1 디코딩 신호(Dec_s<0>)를 입력 받아 상기 제 1 연결 인에이블 신호(C_en<0>)를 인에이블시킨다. 상기 오어 게이트(OR1)와 직렬로 연결된 상기 제 2 및 제 3 인버터(IV2, IV3)는 디스에이블된 상기 제 3 및 제 4 디코딩 신호(Dec_s<2:3>)를 입력 받으므로, 디스에이블된 상기 제 2 및 제 3 연결 인에이블 신호(C_en<1>, C_en<2)를 생성한다. 그러므로, 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 2 디코딩 신호(Dec_s<1>)만 인에이블되면 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>) 중 상기 제 1 연결 인에이블 신호(C_en<0>)만 인에이블된다.
상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 3 디코딩 신호(Dec_s<2>)만 인에이블되면, 상기 제 1 인버터(IV1)는 로우 레벨로 디스에이블된 상기 제 1 디코딩 신호(Dec_s<0>)를 입력 받아 상기 제 1 연결 인에이블 신호(C_en<0>)를 인에이블시킨다. 상기 오어 게이트(OR1)는 인에이블된 상기 제 3 디코딩 신호(Dec_s<2>)를 입력 받으므로, 상기 제 2 연결 인에이블 신호(C_en<1>)를 인에이블시킨다. 직렬로 연결된 상기 제 2 및 제 3 인버터(IV2, IV3)는 디스에이블된 상기 제 4 디코딩 신호(Dec_s<3>)를 입력 받으므로, 디스에이블된 상기 제 3 연결 인에이블 신호(C_en<2>)를 생성한다. 그러므로, 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 3 디코딩 신호(Dec_s<2>)만 인에이블되면 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>) 중 상기 제 1 및 제 2 연결 인에이블 신호(C_en<0:1>)만 인에이블된다.
상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 4 디코딩 신호(Dec_s<3>)만 인에이블되면 상기 제 1 인버터(IV1)는 로우 레벨로 디스에이블된 상기 제 1 디코딩 신호(Dec_s<0>)를 입력 받아 상기 제 1 연결 인에이블 신호(C_en<0>)를 인에이블시킨다. 상기 오어 게이트(OR1)는 인에이블된 상기 제 4 디코딩 신호(Dec_s<3>)를 입력 받으므로, 상기 제 2 연결 인에이블 신호(C_en<1>)를 인에이블시킨다. 직렬로 연결된 상기 제 2 및 제 3 인버터(IV2, IV3)는 인에이블된 상기 제 4 디코딩 신호(Dec_s<3>)를 입력 받으므로, 상기 제 3 연결 인에이블 신호(Dec_s<2>)는 인에이블된다. 그러므로, 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 4 디코딩 신호(Dec_s<3>)만 인에이블되면 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>)는 모두 인에이블된다.
상기 파이프 입출력 제어부(430)는 도 3에 도시된 바와 같이, 파이프 제어 신호 생성부(431), 파이프 입력 제어부(432), 및 파이프 출력 제어부(433)를 포함할 수 있다.
상기 파이프 제어 신호 생성부(431)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>)에 응답하여 제 1 내지 제 3 파이프 제어 신호(SP<0:2>)를 생성할 수 있다. 예를 들어, 상기 파이프 제어 신호 생성부(431)는 상기 제 1 디코딩 신호(Dec_s<0:3>)가 인에이블되면 상기 제 1 내지 제 3 파이프 제어 신호(SP<0:2>)를 모두 디스에이블시킨다. 상기 파이프 제어 신호 생성부(431)는 상기 제 2 디코딩 신호(Dec_s<1>)가 인에이블되면 상기 제 1 파이프 제어 신호(SP<0>)를 인에이블시킨다. 상기 파이프 제어 신호 생성부(431)는 상기 제 3 디코딩 신호(Dec_s<2>)가 인에이블되면 상기 제 2 파이프 제어 신호(SP<1>)를 인에이블시킨다. 상기 파이프 제어 신호 생성부(431)는 상기 제 4 디코딩 신호(Dec_s<3>)가 인에이블되면 상기 제 3 파이프 제어 신호(SP<2>)를 인에이블시킨다.
상기 파이프 입력 제어부(432)는 상기 제 1 내지 제 3 파이프 제어 신호(SP<0:2>) 및 상기 파이프 입력 클럭(PI_c k)에 응답하여 상기 제 1 내지 제 4 파이프 입력 신호(PIN<0:3>)를 순차적으로 인에이블시킬 수 있다. 예를 들어, 상기 파이프 입력 제어부(432)는 상기 제 1 내지 제 3 파이프 제어 신호(SP<0:2>)가 모두 디스에이블되면 상기 파이프 입력 클럭(PI_c k)에 응답하여 상기 제 1 파이프 입력 신호(PIN<0>)만을 주기적으로 인에이블시킨다. 이때, 상기 제 2 내지 제 4 파이프 입력 신호(PIN<1:3>)는 특정 레벨로 고정된다. 상기 파이프 입력 제어부(432)는 상기 제 1 파이프 제어 신호(SP<0>)가 인에이블되면 상기 파이프 입력 클럭(PI_c k)에 응답하여 상기 제 1 및 제 2 파이프 입력 신호(PIN<0:1>)를 순차적으로 인에이블시킨다. 이때, 상기 제 1 및 제 2 파이프 입력 신호(PIN<0:1>)는 주기적으로 인에이블되며, 상기 제 3 및 제 4 파이프 입력 신호(PIN<2:3>)는 특정 레벨로 고정된다. 상기 파이프 입력 제어부(432)는 상기 제 2 파이프 제어 신호(SP<1>)가 인에이블되면 상기 파이프 입력 클럭(PI_c k)에 응답하여 상기 제 1 내지 제 3 파이프 입력 신호(PIN<0:2>)를 순차적으로 인에이블시킨다. 이때, 상기 제 1 내지 제 3 파이프 입력 신호(PIN<0:2>)는 주기적으로 인에이블되며 상기 제 4 파이프 입력 신호(PIN<3>)는 특정 레벨로 고정된다. 상기 파이프 입력 제어부(432)는 상기 제 3 파이프 제어 신호(SP<2>)가 인에이블되면 상기 파이프 입력 클럭(PI_c k)에 응답하여 상기 제 1 내지 제 4 파이프 입력 신호(PIN<0:3>)를 순차적으로 인에이블시킨다. 이때, 상기 제 1 내지 제 4 파이프 입력 신호(PIN<0:3>)는 주기적으로 인에이블된다.
상기 파이프 출력 제어부(433)는 상기 제 1 내지 제 3 파이프 제어 신호(SP<0:2>) 및 상기 파이프 출력 클럭(PO_c k)에 응답하여 상기 제 1 내지 제 4 파이프 출력 신호(POUT<0:3>)를 순차적으로 인에이블시킬 수 있다. 예를 들어, 상기 파이프 출력 제어부(433)는 상기 제 1 내지 제 3 파이프 제어 신호(SP<0:2>)가 모두 디스에이블되면 상기 파이프 출력 클럭(PO_c k)에 응답하여 상기 제 1 파이프 출력 신호(POUT<0>)만을 주기적으로 인에이블시킨다. 이때, 상기 제 2 내지 제 4 파이프 출력 신호(POUT<1:3>)는 특정 레벨로 고정된다. 상기 파이프 출력 제어부(433)는 상기 제 1 파이프 제어 신호(SP<0>)가 인에이블되면 상기 파이프 출력 클럭(PO_c k)에 응답하여 상기 제 1 및 제 2 파이프 출력 신호(POUT<0:1>)를 순차적으로 인에이블시킨다. 이때, 상기 제 1 및 제 2 파이프 출력 신호(POUT<0:1>)는 주기적으로 인에이블되며, 상기 제 3 및 제 4 파이프 출력 신호(POUT<2:3>)는 특정 레벨로 고정된다. 상기 파이프 출력 제어부(433)는 상기 제 2 파이프 제어 신호(SP<1>)가 인에이블되면 상기 파이프 출력 클럭(PO_c k)에 응답하여 상기 제 1 내지 제 3 파이프 출력 신호(POUT<0:2>)를 순차적으로 인에이블시킨다. 이때, 상기 제 1 내지 제 3 파이프 출력 신호(POUT<0:2>)는 주기적으로 인에이블되며 상기 제 4 파이프 출력 신호(POUT<3>)는 특정 레벨로 고정된다. 상기 파이프 출력 제어부(433)는 상기 제 3 파이프 제어 신호(SP<2>)가 인에이블되면 상기 파이프 출력 클럭(PO_c k)에 응답하여 상기 제 1 내지 제 4 파이프 출력 신호(POUT<0:3>)를 순차적으로 인에이블시킨다. 이때, 상기 제 1 내지 제 4 파이프 출력 신호(POUT<0:3>)는 주기적으로 인에이블된다.
상기 파이프 제어 신호 생성부(431)는 도 4에 도시된 바와 같이, 제 4 내지 제 7 인버터(IV4, IV5, IV6, 7) 및 제 1 내지 제 3 낸드 게이트(ND, ND2, ND3)를 포함할 수 있다. 상기 제 4 인버터(IV4)는 상기 제 1 디코딩 신호(Dec_s<0>)를 입력 받는다. 상기 제 1 낸드 게이트(ND1)는 상기 제 4 인버터(IV4)의 출력 신호 및 상기 제 2 디코딩 신호(Dec_s<1>)를 입력 받는다. 상기 제 2 낸드 게이트(ND2)는 상기 제 4 인버터(IV4)의 출력 신호 및 상기 제 3 디코딩 신호(Dec_s<2>)를 입력 받는다. 상기 제 3 낸드 게이트(ND3)는 상기 제 4 인버터(IV4)의 출력 신호 및 상기 제 4 디코딩 신호(Dec_s<3>)를 입력 받는다. 상기 제 5 인버터(IV5)는 상기 제 1 낸드 게이트(ND1)의 출력 신호를 입력 받아 상기 제 1 파이프 제어 신호(SP<0>)를 출력한다. 상기 제 6 인버터(IV6)는 상기 제 2 낸드 게이트(ND2)의 출력 신호를 입력 받아 상기 제 2 파이프 제어 신호(SP<1>)를 출력한다. 상기 제 7 인버터(IV7)는 상기 제 3 낸드 게이트(ND3)의 출력 신호를 입력 받아 상기 제 3 파이프 제어 신호(SP<2>)를 출력한다.
상기 파이프 입력 제어부(432)와 상기 파이프 출력 제어부(433)는 각각이 입력 받는 상기 파이프 입력 클럭(PI_c k)와 상기 파이프 출력 클럭(PO_c k) 및 출력되는 신호의 명칭만 다를 뿐 동일하게 구성될 수 있다.
그러므로, 상기 파이프 입력 제어부(432)의 구성을 설명하는 것으로 상기 파이프 출력 제어부(433)의 구성 설명을 대신한다.
상기 파이프 입력 제어부(432)는 도 5에 도시된 바와 같이, 쉬프팅부(432-1) 및 동기화부(432-2)를 포함할 수 있다.
상기 쉬프팅부(432-1)는 상기 제 1 내지 제 3 파이프 제어 신호(SP<0:2>) 및 상기 파이프 입력 클럭(PI_c k)에 응답하여 순차적으로 인에이블되는 제 1 내지 제 4 파이프 입력 펄스(PI<0:3>)의 개수를 결정할 수 있다. 예를 들어, 상기 쉬프팅부(432-1)는 상기 제 1 내지 제 3 파이프 제어 신호(SP<0:2>)가 모두 디스에이블되면 상기 제 1 내지 제 3 파이프 입력 펄스(PI_c k)를 모드 특정 레벨로 고정시킨다. 상기 쉬프팅부(432-1)는 상기 제 1 파이프 제어 신호(SP<0>)가 인에이블되면 상기 파이프 입력 클럭(PI_c k)에 응답하여 상기 제 1 및 제 2 파이프 입력 펄스(PI<0:1>)를 순차적으로 인에이블시킨다. 상기 쉬프팅부(432-1)는 상기 제 2 파이프 제어 신호(SP<1>)가 인에이블되면 상기 파이프 입력 클럭(PI_c k)에 응답하여 상기 제 1 내지 제 3 파이프 입력 펄스(PI<0:2>)를 순차적으로 인에이블시킨다. 상기 쉬프팅부(432-1)는 상기 제 3 파이프 입력 제어 신호(SP<2>)가 인에이블되면 상기 파이프 입력 클럭(PI_c k)에 응답하여 상기 제 1 내지 제 4 파이프 입력 펄스(PI<0:3>)를 순차적으로 인에이블시킨다.
상기 쉬프팅부(432-1)는 제 1 내지 제 4 플립플롭(FF1, FF2, FF3, FF4) 및 제 1 내지 제 3 스위치(SW1, SW2, SW3)를 포함할 수 있다. 상기 제 1 플립플롭(FF1)은 입력단에 피드백 입력 신호(FB_in)를 입력받고, 클럭 입력단에 상기 파이프 입력 클럭(PI_c k)을 입력 받으며, 출력단에서 상기 제 1 파이프 입력 펄스(PI<0>)를 출력한다. 상기 제 2 플립플롭(FF2)은 입력단에 상기 제 1 파이프 입력 펄스(PI<0>)를 입력 받고, 클럭 입력단에 상기 파이프 입력 클럭(PI_c k)을 입력 받으며, 출력단에서 상기 제 2 파이프 입력 펄스(PI<1>)를 출력한다. 상기 제 3 플립플롭(FF3)은 입력단에 상기 제 2 파이프 입력 펄스(PI<2>)를 입력 받고, 클럭 입력단에 상기 파이프 입력 클럭(PI_c k)을 입력 받으며, 출력단에서 상기 제 3 파이프 입력 펄스(PI<2>)를 출력한다. 상기 제 4 플립프롭(FF4)은 입력단에 상기 제 3 파이프 입력 펄스(PI<2>)를 입력 받고, 클럭 입력단에 상기 파이프 입력 클럭(PI_c k)을 입력 받으며, 출력단에서 상기 제 4 파이프 입력 펄스(PI<3>)를 출력한다. 상기 제 1 스위치(SW1)는 상기 제 1 파이프 제어 신호(SP<0>)에 응답하여 상기 제 2 파이프 입력 펄스(PI<1>)를 상기 피드백 입력 신호(FB_in)로서 출력한다. 예를 들어, 상기 제 1 스위치(SW1)는 상기 제 1 파이프 제어 신호(SP<0>)가 인에이블되면 상기 제 2 파이프 입력 펄스(PI<1>)를 상기 피드백 입력 신호(FB_in)로서 출력한다. 상기 제 2 스위치(SW2)는 상기 제 2 파이프 제어 신호(SP<1>)에 응답하여 상기 제 3 파이프 입력 펄스(PI<2>)를 상기 피드백 입력 신호(FB_in)로서 출력한다. 예를 들어, 상기 제 2 스위치(SW2)는 상기 제 2 파이프 제어 신호(SP<1>)가 인에이블되면 상기 제 3파이프 입력 펄스(PI<2>)를 상기 피드백 입력 신호(FB_in)로서 출력한다. 상기 제 3 스위치(SW3)는 상기 제 3 파이프 제어 신호(SP<2>)에 응답하여 상기 제 4 파이프 입력 펄스(PI<3>)를 상기 피드백 입력 신호(FB_in)로서 출력한다. 예를 들어, 상기 제 3 스위치(SW3)는 상기 제 3 파이프 제어 신호(SP<2>)가 인에이블되면 상기 제 4 파이프 입력 펄스(PI<3>)를 상기 피드백 입력 신호(FB_in)로서 출력한다.
상기 동기화부(432-2)는 상기 제 1 내지 제 4 파이프 입력 펄스(PI<0:3>) 및 상기 파이프 입력 클럭(PI_c k)에 응답하여 상기 제 1 내지 제 4 파이프 입력 신호(PIN<0:3>)를 생성할 수 있다. 예를 들어, 상기 동기화부(432-2)는 상기 제 1 내지 제 4 파이프 입력 펄스(PI<0:3>)의 각 인에이블 구간동안 상기 파이프 입력 클럭(PI_c k)을 각각의 상기 제 1 내지 제 4 파이프 입력 신호(PIN<0:3>)로서 출력한다. 더욱 상세히 설명하면, 상기 동기화부(432-2)는 상기 제 1 디코딩 신호(Dec_s<0>)에 응답하여 상기 파이프 입력 클럭(PI_c k)을 상기 제 1 파이프 입력 신호(PIN<0>)로서 출력하거나 상기 제 1 파이프 입력 펄스(PI<0>)의 인에이블 구간동안 상기 파이프 입력 클럭(PI_c k)을 상기 제 1파이프 입력 신호(PIN<0>)로서 출력한다. 상기 동기화부(432-2)는 상기 제 2 파이브 입력 펄스(PI_c k)의 인에이블 구간동안 상기 파이프 입력 클럭(PI_c k)을 상기 제 2 파이프 입력 신호(PIN<1>)로서 출력한다. 상기 동기화부(432-2)는 상기 제 3 파이프 입력 펄스(PI_c k)의 인에이블 구간동안 상기 파이프 입력 클럭(PI_c k)을 상기 제 3 파이프 입력 신호(PIN<2>)로서 출력한다. 상기 동기화부(432-2)는 상기 제 4 파이프 입력 펄스(PI_c k)의 인에이블 구간동안 상기 파이프 입력 클럭(PI_c k)을 상기 제 4 파이프 입력 신호(PIN<3>)로서 출력한다.
상기 동기화부(432-2)는 제 1 내지 제 5 앤드 게이트(AND1, AND2, AND3, AND4, AND5) 및 멀티 플렉서(432-2-1)를 포함할 수 있다. 상기 제 1 앤드 게이트(AND1)는 상기 파이프 입력 클럭(PI_c k) 및 외부 전압(VDD)을 입력 받는다. 상기 제 2 앤드 게이트(AND2)는 상기 파이프 입력 클럭(PI_c k) 및 상기 제 1 파이프 입력 펄스(PI<0>)를 입력 받는다. 상기 제 3 앤드 게이트(AND3)는 상기 파이프 입력 클럭(PI_c k) 및 상기 제 2 파이프 입력 펄스(PI<1>)를 입력 받고 상기 제 2 파이프 입력 신호(PIN<1>)를 출력한다. 상기 제 4 앤드 게이트(AND4>)는 상기 파이프 입력 클럭(PI_c k) 및 상기 제 3 파이프 입력 펄스(PI<2>)를 입력 받고 상기 제 3 파이프 입력 신호(PIN<2>)를 출력한다. 상기 제 5 앤드 게이트(AND5)는 상기 파이프 입력 클럭(PI_c k) 및 상기 제 4 파이프 입력 펄스(PI<3>)를 입력 받고 상기 제 4 파이프 입력 신호(PI<3>)를 출력한다. 상기 멀티 플렉서(432-2-1)는 상기 제 1 디코딩 신호(Dec_s<0>)에 응답하여 상기 제 1 및 제 2 앤드 게이트(AND1, AND2)의 출력 신호 중 하나를 상기 제 1 파이프 입력 신호(PIN<0>)로서 출력한다. 예를 들어, 상기 멀티 플렉서(432-2-1)는 상기 제 1 디코딩 신호(Dec_s<0>)가 인에이블되면 상기 제1 앤드 게이트(AND1)의 출력 신호를 상기 제 1 파이프 입력 신호(PIN<0>)로서 출력하고, 상기 제 1 디코딩 신호(Dec_s<1>)가 디스에이블되면 상기 제 2 앤드 게이트(AND2)의 출력 신호를 상기 제 1 파이프 입력 신호(PIN<0>)로서 출력한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 메모리 장치는 다음과 같이 동작한다.
제 1 내지 제 4 파이프 레지스터(210, 220, 230, 240) 중 하나의 파이프 레지스터(210)만을 이용하여 데이터 저장 영역(100)으로부터 출력된 데이터를 출력 드라이버(300)로 전달하는 동작을 설명한다.
디코더(410)는 메모리 설정 신호(MRS_s<0:1>)에 응답하여 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 1 디코딩 신호(Dec_s<0>)를 인에이블시킨다.
연결 제어부(420)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 1 디코딩 신호(Dec_s<0>)가 인에이블되면 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>)를 모두 디스에이블시킨다.
파이프 입출력 제어부(430)는 도 6의 (A)와 같이, 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 1 디코딩 신호(Dec_s<0>)가 인에이블되면 상기 제 1 내지 제 4 파이프 입력 신호(PIN<0:3>) 중 상기 제 1 파이프 입력 신호(PIN<0>)만을 주기적으로 인에이블시킨다. 또한 상기 파이프 입출력 제어부(430)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 1 디코딩 신호(Dec_s<0>)가 인에이블되면 상기 제 1 내지 제 4 파이프 출력 신호(POUT<0:3>) 중 상기 제 1 파이프 출력 신호(POUT<0>)를 주기적으로 인에이블시킨다. 이때, 상기 제 2 내지 제 4 파이프 입력 신호(PIN<1:3>)과 상기 제 2 내지 제 4 파이프 출력 신호(POUT<1:3>)는 모두 특정 레벨로 고정된다.
제 1 내지 제 6 연결부(211, 212, 221, 222, 231, 232)는 디스에이블된 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>)에 따라 파이프 입력 데이터(PIN_D)가 상기 제 2 내지 제 4 파이프 레지스터(220, 230, 240)로 전달되는 것을 차단하고, 상기 제 2 내지 제 4 파이프 레지스터(220, 230, 240)의 출력 신호가 파이프 출력 데이터(POUT_D)로서 출력되는 것을 차단한다. 그러므로, 상기 파이프 입력 데이터(PIN_D)는 상기 제 1 파이프 레지스터(210)에만 전달되며 상기 제 1 파이프 레지스터(210)의 출력 신호만이 상기 파이프 출력 데이터(POUT_D)로서 출력된다.
상기 제 1 파이프 레지스터(210>)는 주기적으로 인에이블되는 상기 제 1 파이프 입력 신호(PIN<0>)에 응답하여 상기 파이프 입력 데이터(PIN_D)를 입력 받아 저장하고, 주기적으로 인에이블되는 상기 제 1 파이프 출력 신호(POUT<0>)에 응답하여 저장된 데이터를 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
상기 출력 드라이버(300)는 상기 파이프 출력 데이터(POUT_D)를 드라이빙하여 출력 데이터(DQ)로서 출력한다.
상기 제 1 내지 제 4 파이프 레지스터(210, 220, 230, 240) 중 두 개의 파이프 레지스터(210, 220) 즉, 상기 제 1 및 제 2 파이프 레지스터(210, 220)만을 이용하여 상기 데이터 저장 영역(100)으로부터 출력된 데이터를 상기 출력 드라이버(300)로 전달하는 동작을 설명한다.
상기 디코더(410)는 메모리 설정 신호(MRS_s<0:1>)에 응답하여 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 2 디코딩 신호(Dec_s<1>)를 인에이블시킨다.
상기 연결 제어부(420)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 2 디코딩 신호(Dec_s<1>)가 인에이블되면 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>) 중 상기 제 1 연결 인에이블 신호(C_en<0>)를 인에이블시킨다.
상기 파이프 입출력 제어부(430)는 도 6의 (B)와 같이, 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 2 디코딩 신호(Dec_s<1>)가 인에이블되면 상기 제 1 내지 제 4 파이프 입력 신호(PIN<0:3>) 중 상기 제 1 및 제 2 파이프 입력 신호(PIN<0>, PIN<1>)를 순차적 그리고 주기적으로 인에이블시킨다. 또한 상기 파이프 입출력 제어부(430)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 2 디코딩 신호(Dec_s<1>)가 인에이블되면 상기 제 1 내지 제 4 파이프 출력 신호(POUT<0:3>) 중 상기 제 1 및 제 2 파이프 출력 신호(POUT<0>, PIN<1>)를 순차적 그리고 주기적으로 인에이블시킨다. 이때, 상기 제 3 및 제 4 파이프 입력 신호(PIN<2:3>)과 상기 제 3 및 제 4 파이프 출력 신호(POUT<2:3>)는 모두 특정 레벨로 고정된다.
상기 제 1 내지 제 6 연결부(211, 212, 221, 222, 231, 232) 중 상기 제 1 및 제 2 연결부(211, 212)만이 인에이블된 상기 제 1 연결 인에이블 신호(C_en<0>)에 응답하여 상기 제 2 파이프 레지스터(220)에 상기 파이프 입력 데이터(PIN_D)를 전달하고, 상기 제 2 파이프 레지스터(220)의 출력 신호를 상기 파이프 출력 데이터(POUT_D)로서 출력한다. 상기 제 3 내지 제 6 연결부(221, 222, 231, 232)는 디스에이블된 상기 제 2 및 제 3 연결 인에이블 신호(C_en<1:2>)에 따라 상기 파이프 입력 데이터(PIN_D)가 상기 제 3 및 제 4 파이프 레지스터(230, 240)로 전달되는 것을 차단하고, 상기 제 3 및 제 4 파이프 레지스터(230, 240)의 출력 신호가 상기 파이프 출력 데이터(POUT_D)로서 출력되는 것을 차단한다. 그러므로, 상기 파이프 입력 데이터(PIN_D)는 상기 제 1 및 제 2 파이프 레지스터(210, 220)에만 전달되며 상기 제 1 및 제 2 파이프 레지스터(210, 220)의 출력 신호만이 상기 파이프 출력 데이터(POUT_D)로서 출력된다.
상기 제 1 파이프 레지스터(210)는 주기적으로 인에이블되는 상기 제 1 파이프 입력 신호(PIN<0>)에 응답하여 상기 파이프 입력 데이터(PIN_D)를 입력 받아 저장하고, 주기적으로 인에이블되는 상기 제 1 파이프 출력 신호(POUT<0>)에 응답하여 저장된 데이터를 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
상기 제 2 파이프 레지스터(220)는 주기적으로 인에이블되는 상기 제 2 파이프 입력 신호(PIN<1>)에 응답하여 상기 파이프 입력 데이터(PIN_D)를 입력 받아 저장하고, 주기적으로 인에이블되는 상기 제 2 파이프 출력 신호(POUT<1>)에 응답하여 저장된 데이터를 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
상기 출력 드라이버(300)는 상기 파이프 출력 데이터(POUT_D)를 드라이빙하여 출력 데이터(DQ)로서 출력한다.
상기 제 1 내지 제 4 파이프 레지스터(210, 220, 230, 240) 중 세 개의 파이프 레지스터(210, 220, 230) 즉, 상기 제 1 내지 제 3 파이프 레지스터(210, 220, 230)만을 이용하여 상기 데이터 저장 영역(100)으로부터 출력된 데이터를 상기 출력 드라이버(300)로 전달하는 동작을 설명한다.
상기 디코더(410)는 메모리 설정 신호(MRS_s<0:1>)에 응답하여 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 3 디코딩 신호(Dec_s<2>)를 인에이블시킨다.
상기 연결 제어부(420)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 3 디코딩 신호(Dec_s<2>)가 인에이블되면 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>) 중 상기 제 1 및 제 2 연결 인에이블 신호(C_en<0>, C_en<1>)를 인에이블시킨다.
상기 파이프 입출력 제어부(430)는 도 6의 (C)와 같이, 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 3 디코딩 신호(Dec_s<2>)가 인에이블되면 상기 제 1 내지 제 4 파이프 입력 신호(PIN<0:3>) 중 상기 제 1 내지 제 3 파이프 입력 신호(PIN<0>, PIN<1>, PIN<2>)를 순차적 그리고 주기적으로 인에이블시킨다. 또한 상기 파이프 입출력 제어부(430)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 3 디코딩 신호(Dec_s<2>)가 인에이블되면 상기 제 1 내지 제 4 파이프 출력 신호(POUT<0:3>) 중 상기 제 1 내지 제 3 파이프 출력 신호(POUT<0>, PIN<1>, PIN<2>)를 순차적 그리고 주기적으로 인에이블시킨다. 이때, 상기 제 4 파이프 입력 신호(PIN<3>)와 상기 제 4 파이프 출력 신호(POUT<3>)는 모두 특정 레벨로 고정된다.
상기 제 1 내지 제 6 연결부(211, 212, 221, 222, 231, 232) 중 상기 제 1 내지 제 4 연결부(211, 212, 221, 222)만이 인에이블된 상기 제 1 및 제 2 연결 인에이블 신호(C_en<0>, C_en<1>)에 응답하여 상기 제 2 및 제 3 파이프 레지스터(220, 220)에 상기 파이프 입력 데이터(PIN_D)를 전달하고, 상기 제 2 및 제 3 파이프 레지스터(220, 230)의 출력 신호를 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
상기 제 5 및 제 6 연결부(231, 232)는 디스에이블된 상기 제 3 연결 인에이블 신호(C_en<2>)에 따라 상기 파이프 입력 데이터(PIN_D)가 상기 제 4 파이프 레지스터(240)로 전달되는 것을 차단하고, 상기 제 4 파이프 레지스터(240)의 출력 신호가 상기 파이프 출력 데이터(POUT_D)로서 출력되는 것을 차단한다. 그러므로, 상기 파이프 입력 데이터(PIN_D)는 상기 제 1 내지 제 3 파이프 레지스터(210, 220, 230)에만 전달되며 상기 제 1 내지 제 3 파이프 레지스터(210, 220, 230)의 출력 신호만이 상기 파이프 출력 데이터(POUT_D)로서 출력된다.
상기 제 1 파이프 레지스터(210)는 주기적으로 인에이블되는 상기 제 1 파이프 입력 신호(PIN<0>)에 응답하여 상기 파이프 입력 데이터(PIN_D)를 입력 받아 저장하고, 주기적으로 인에이블되는 상기 제 1 파이프 출력 신호(POUT<0>)에 응답하여 저장된 데이터를 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
상기 제 2 파이프 레지스터(220)는 주기적으로 인에이블되는 상기 제 2 파이프 입력 신호(PIN<1>)에 응답하여 상기 파이프 입력 데이터(PIN_D)를 입력 받아 저장하고, 주기적으로 인에이블되는 상기 제 2 파이프 출력 신호(POUT<0>)에 응답하여 저장된 데이터를 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
상기 제 3 파이프 레지스터(230)는 주기적으로 인에이블되는 상기 제 3 파이프 입력 신호(PIN<2>)에 응답하여 상기 파이프 입력 데이터(PIN_D)를 입력 받아 저장하고, 주기적으로 인에이블되는 상기 제 3 파이프 출력 신호(POUT<2>)에 응답하여 저장된 데이터를 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
상기 출력 드라이버(300)는 상기 파이프 출력 데이터(POUT_D)를 드라이빙하여 출력 데이터(DQ)로서 출력한다.
상기 제 1 내지 제 4 파이프 레지스터(210, 220, 230, 240) 모두를 이용하여 상기 데이터 저장 영역(100)으로부터 출력된 데이터를 상기 출력 드라이버(300)로 전달하는 동작을 설명한다.
상기 디코더(410)는 메모리 설정 신호(MRS_s<0:1>)에 응답하여 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 4 디코딩 신호(Dec_s<3>)를 인에이블시킨다.
상기 연결 제어부(420)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 4 디코딩 신호(Dec_s<3>)가 인에이블되면 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0:2>)를 모두 인에이블시킨다.
상기 파이프 입출력 제어부(430)는 도 6의 (D)와 같이, 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 4 디코딩 신호(Dec_s<3>)가 인에이블되면 상기 제 1 내지 제 4 파이프 입력 신호(PIN<0:3>)를 순차적 그리고 주기적으로 인에이블시킨다. 또한 상기 파이프 입출력 제어부(430)는 상기 제 1 내지 제 4 디코딩 신호(Dec_s<0:3>) 중 상기 제 4 디코딩 신호(Dec_s<3>)가 인에이블되면 상기 제 1 내지 제 4 파이프 출력 신호(POUT<0:3>)를 순차적 그리고 주기적으로 인에이블시킨다.
상기 제 1 내지 제 6 연결부(211, 212, 221, 222, 231, 232) 모두가 인에이블된 상기 제 1 내지 제 3 연결 인에이블 신호(C_en<0>, C_en<1>, C_en<2>)에 응답하여 상기 제 2 내지 제 4 파이프 레지스터(220, 230, 240)에 상기 파이프 입력 데이터(PIN_D)를 전달하고, 상기 제 2 내지 제 4 파이프 레지스터(220, 230, 240)의 출력 신호를 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
그러므로, 상기 파이프 입력 데이터(PIN_D)는 상기 제 1 내지 제 4 파이프 레지스터(210, 220, 230, 240) 모두에 전달되며 상기 제 1 내지 제 4 파이프 레지스터(210, 220, 230, 240)의 출력 신호가 상기 파이프 출력 데이터(POUT_D)로서 출력된다.
상기 제 1 파이프 레지스터(210)는 주기적으로 인에이블되는 상기 제 1 파이프 입력 신호(PIN<0>)에 응답하여 상기 파이프 입력 데이터(PIN_D)를 입력 받아 저장하고, 주기적으로 인에이블되는 상기 제 1 파이프 출력 신호(POUT<0>)에 응답하여 저장된 데이터를 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
상기 제 2 파이프 레지스터(220)는 주기적으로 인에이블되는 상기 제 2 파이프 입력 신호(PIN<1>)에 응답하여 상기 파이프 입력 데이터(PIN_D)를 입력 받아 저장하고, 주기적으로 인에이블되는 상기 제 2 파이프 출력 신호(POUT<0>)에 응답하여 저장된 데이터를 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
상기 제 3 파이프 레지스터(230)는 주기적으로 인에이블되는 상기 제 3 파이프 입력 신호(PIN<2>)에 응답하여 상기 파이프 입력 데이터(PIN_D)를 입력 받아 저장하고, 주기적으로 인에이블되는 상기 제 3 파이프 출력 신호(POUT<2>)에 응답하여 저장된 데이터를 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
상기 제 4 파이프 레지스터(240)는 주기적으로 인에이블되는 상기 제 4 파이프 입력 신호(PIN<3>)에 응답하여 상기 파이프 입력 데이터(PIN_D)를 입력 받아 저장하고, 주기적으로 인에이블되는 상기 제 4 파이프 출력 신호(POUT<3>)에 응답하여 저장된 데이터를 상기 파이프 출력 데이터(POUT_D)로서 출력한다.
상기 출력 드라이버(300)는 상기 파이프 출력 데이터(POUT_D)를 드라이빙하여 출력 데이터(DQ)로서 출력한다.
상기와 같이 본 발명의 실시예에 따른 반도체 메모리 장치는 메모리 설정 신호(MRS_s<0:1>)에 응답하여 파이프 입력 데이터(PIN_D)를 입력 받아 파이프 출력 데이터(POUT_D)로서 출력하는 파이프 레지스터의 개수를 결정할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (17)

  1. 데이터를 저장하고, 저장된 데이터를 파이프 입력 데이터로서 출력하는 데이터 저장 영역;
    제 1 파이프 입력 신호에 응답하여 상기 파이프 입력 데이터를 입력 받아 저장하고, 제 1 파이프 출력 신호에 응답하여 저장된 신호를 파이프 출력 데이터로서 출력하는 제 1 파이프 레지스터;
    제 2 파이프 입력 신호에 응답하여 상기 파이프 입력 데이터를 입력 받아 저장하고, 제 2 파이프 출력 신호에 응답하여 저장된 신호를 상기 파이프 출력 데이터로서 출력하는 제 2 파이프 레지스터;
    제 1 연결 인에이블 신호에 응답하여 상기 제 1 파이프 레지스터가 상기 파이프 입력 데이터를 입력 받는 노드를 상기 제 2 파이프 레지스터가 상기 파이프 입력 데이터를 입력 받는 노드와 선택적으로 연결하는 제 1 연결부;
    상기 제 1 연결 인에이블 신호에 응답하여 상기 제 2 파이프 레지스터가 상기 파이프 출력 데이터를 출력하는 노드를 상기 제 1 파이프 레지스터가 상기 파이프 출력 데이터를 출력하는 노드와 선택적으로 연결하는 제 2 연결부; 및
    상기 파이프 출력 데이터를 드라이빙하여 출력 데이터로서 출력하는 출력 드라이버를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    제 3 파이프 입력 신호에 기초하여 상기 파이프 입력 데이터를 입력 받아 저장하고, 제 3 파이프 출력 신호에 응답하여 저장된 신호를 상기 파이프 출력 데이터로서 출력하는 제 3 파이프 레지스터;
    제 2 연결 인에이블 신호에 응답하여 상기 제 2 파이프 레지스터가 상기 파이프 입력 데이터를 입력 받는 노드를 상기 제 3 파이프 레지스터가 상기 파이프 입력 데이터를 입력 받는 노드와 선택적으로 연결하는 제 3 연결부; 및
    상기 제 2 연결 인에이블 신호에 응답하여 상기 제 3 파이프 레지스터가 상기 파이프 출력 데이터를 출력하는 노드를 상기 제 2 파이프 레지스터가 상기 파이프 출력 데이터를 출력하는 노드와 선택적으로 연결하는 제 4 연결부를 포함하는 반도체 메모리 장치.
  3. 삭제
  4. 삭제
  5. 메모리 설정 신호에 응답하여 복수개의 연결 인에이블 신호, 복수개의 파이프 입력 신호, 및 복수개의 파이프 출력 신호를 생성하는 파이프 레지스터 제어부;
    상기 복수개의 파이프 입력 신호에 응답하여 파이프 입력 데이터를 각각 입력 받아 저장하고, 상기 복수개의 파이프 출력 신호에 응답하여 각각 저장된 신호를 파이프 출력 데이터로서 출력하는 복수개의 파이프 레지스터; 및
    상기 복수개의 연결 인에이블 신호에 기초하여 상기 복수개의 파이프 레지스터 중 상기 파이프 입력 데이터가 입력되는 노드 및 상기 파이프 출력 데이터가 출력되는 노드와 연결되는 파이프 레지스터의 개수를 결정하는 복수개의 연결부를 포함하고,
    상기 복수개의 연결 인에이블 신호는 적어도 제 1 및 제 2 연결 인에이블 신호를 포함하고, 상기 제 1 및 제 2 연결 인에이블 신호는 모두 디스에이블되거나, 상기 제 1 연결 인에이블 신호만 인에이블되거나, 상기 제 1 및 제 2 연결 인에이블 신호가 모두 인에이블되는 반도체 메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서,
    상기 파이프 레지스터 제어부는
    상기 메모리 설정 신호를 디코딩하여 복수개의 디코딩 신호를 생성하는 디코더,
    상기 복수개의 디코딩 신호에 응답하여 상기 복수개의 연결 인에이블 신호를 생성하는 연결 제어부, 및
    상기 복수개의 디코딩 신호에 응답하여 상기 복수개의 파이프 입력 신호 및 상기 복수개의 파이프 출력 신호를 생성하는 파이프 입출력 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 연결 제어부는
    상기 복수개의 디코딩 신호에 응답하여 상기 복수개의 연결 인에이블 신호 중 인에이블되는 연결 인에이블 신호의 개수를 결정하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 삭제
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 파이프 입출력 제어부는
    상기 복수개의 디코딩 신호에 응답하여 상기 복수개의 파이프 입력 신호 및 상기 복수개의 파이프 출력 신호 중 순차적으로 인에이블시킬 상기 파이프 입력 신호 및 상기 파이프 출력 신호의 개수를 결정하는 것을 특징으로 하는 반도체 메모리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 파이프 입출력 제어부는
    상기 복수개의 디코딩 신호에 응답하여 복수개의 파이프 제어 신호를 선택적으로 인에이블시키는 파이프 제어 신호 생성부,
    상기 복수개의 파이프 제어 신호 및 파이프 입력 클럭에 응답하여 순차적으로 인에이블되는 상기 복수개의 파이프 입력 신호를 생성하는 파이프 입력 제어부, 및
    상기 복수개의 파이프 제어 신호 및 파이프 출력 클럭에 응답하여 순차적으로 인에이블되는 상기 복수개의 파이프 출력 신호를 생성하는 파이프 출력 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 파이프 입력 제어부는
    상기 복수개의 파이프 제어 신호 및 상기 파이프 입력 클럭에 응답하여 순차적으로 인에이블되는 상기 파이프 입력 신호의 개수를 결정하는 것을 특징으로 하는 반도체 메모리 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 파이프 출력 제어부는
    상기 복수개의 파이프 제어 신호 및 상기 파이프 입력 클럭에 응답하여 순차적으로 인에이블되는 상기 파이프 출력 신호의 개수를 결정하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서,
    상기 복수개의 파이프 레지스터는 제 1 내지 제 3 파이프 레지스터를 포함하고,
    상기 복수개의 연결부는 제 1 내지 제 4 연결부를 포함하며,
    상기 복수개의 파이프 입력 신호는 제 1 내지 제 3 파이프 입력 신호를 포함하며, 상기 복수개의 파이프 출력 신호는 제 1 내지 제 3 파이프 출력 신호를 포함하고,
    상기 제 1 파이프 레지스터는 상기 제 1 파이프 입력 신호에 응답하여 상기 파이프 입력 데이터를 입력 받아 저장하고, 상기 제 1 파이프 출력 신호에 응답하여 저장된 신호를 상기 파이프 출력 데이터로서 출력하고,
    상기 제 2 파이프 레지스터는 상기 제 2 파이프 입력 신호에 응답하여 상기 파이프 입력 데이터를 입력 받아 저장하고, 상기 제 2 파이프 출력 신호에 응답하여 저장된 신호를 상기 파이프 출력 데이터로서 출력하며,
    상기 제 3 파이프 레지스터는 상기 제 3 파이프 입력 신호에 응답하여 상기 파이프 입력 데이터를 입력 받아 저장하고, 상기 제 3 파이프 출력 신호에 응답하여 저장된 신호를 상기 파이프 출력 데이터로서 출력하고,
    상기 제 1 연결부는 상기 제 1 연결 인에이블 신호에 응답하여 상기 제 1 파이프 레지스터가 상기 파이프 입력 데이터를 입력 받는 노드를 상기 제 2 파이프 레지스터가 상기 파이프 입력 데이터를 입력 받는 노드와 연결하며,
    상기 제 2 연결부는 상기 제 1 연결 인에이블 신호에 응답하여 상기 제 2 파이프 레지스터가 상기 파이프 출력 데이터를 출력하는 노드를 상기 제 1 파이프 레지스터가 상기 파이프 출력 데이터를 출력하는 노드와 연결하고,
    상기 제 3 연결부는 상기 제 2 연결 인에이블 신호에 응답하여 상기 제 2 파이프 레지스터가 상기 파이프 입력 데이터를 입력 받는 노드를 상기 제 3 파이프 레지스터가 상기 파이프 입력 데이터를 입력 받는 노드와 연결하며,
    상기 제 4 연결부는 상기 제 2 연결 인에이블 신호에 응답하여 상기 제 3 파이프 레지스터가 상기 파이프 출력 데이터를 출력하는 노드를 상기 제 2 파이프 레지스터가 상기 파이프 출력 데이터를 출력하는 노드와 연결하는 반도체 메모리 장치.
KR1020150187869A 2015-12-28 2015-12-28 반도체 메모리 장치 KR102526591B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150187869A KR102526591B1 (ko) 2015-12-28 2015-12-28 반도체 메모리 장치
US15/166,780 US9659612B1 (en) 2015-12-28 2016-05-27 Semiconductor memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150187869A KR102526591B1 (ko) 2015-12-28 2015-12-28 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20170077952A KR20170077952A (ko) 2017-07-07
KR102526591B1 true KR102526591B1 (ko) 2023-05-02

Family

ID=58708182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150187869A KR102526591B1 (ko) 2015-12-28 2015-12-28 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US9659612B1 (ko)
KR (1) KR102526591B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040095178A1 (en) 2002-11-20 2004-05-20 Jeong-Ho Bang Pipe latch circuit for outputting data with high speed
KR101047000B1 (ko) 2009-05-28 2011-07-06 주식회사 하이닉스반도체 모드레지스터리드 제어회로 및 이를 이용한 반도체 메모리 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805007B1 (ko) * 2006-03-22 2008-02-20 주식회사 하이닉스반도체 데이터 출력 속도를 증가시키는 파이프 래치 회로와 이를포함하는 반도체 메모리 장치, 및 그 데이터 출력 동작방법
KR20090023784A (ko) 2007-09-03 2009-03-06 주식회사 하이닉스반도체 파이프 라인의 수를 조절할 수 있는 반도체 메모리 장치
KR20120004699A (ko) * 2010-07-07 2012-01-13 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
US8780645B2 (en) * 2010-09-07 2014-07-15 Hynix Semiconductor Inc. Data input circuit of nonvolatile memory device
KR101218919B1 (ko) * 2010-12-03 2013-01-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR101215953B1 (ko) * 2011-01-26 2012-12-27 에스케이하이닉스 주식회사 버스트 오더 제어회로
KR101839892B1 (ko) * 2011-11-29 2018-03-19 에스케이하이닉스 주식회사 파이프 래치 제어회로 및 이를 활용한 반도체 집적회로
KR20130119170A (ko) * 2012-04-23 2013-10-31 에스케이하이닉스 주식회사 파이프 레지스터 회로 및 이를 포함하는 반도체 메모리 장치
KR20150130065A (ko) * 2014-05-13 2015-11-23 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040095178A1 (en) 2002-11-20 2004-05-20 Jeong-Ho Bang Pipe latch circuit for outputting data with high speed
KR100495917B1 (ko) 2002-11-20 2005-06-17 주식회사 하이닉스반도체 고속 데이터 출력을 위한 파이프래치 회로
KR101047000B1 (ko) 2009-05-28 2011-07-06 주식회사 하이닉스반도체 모드레지스터리드 제어회로 및 이를 이용한 반도체 메모리 장치

Also Published As

Publication number Publication date
US9659612B1 (en) 2017-05-23
KR20170077952A (ko) 2017-07-07

Similar Documents

Publication Publication Date Title
US7609553B2 (en) NAND flash memory device with burst read latency function
CN111406284A (zh) 用于存储器装置的写入操作的决策反馈均衡器调节
US7292953B2 (en) Semiconductor memory device with ability to adjust impedance of data output driver
CN102592653B (zh) 存储器接口电路、存储器接口方法和电子设备
US10224082B2 (en) Semiconductor device and method of operation
US9244873B2 (en) Semiconductor device and method of operating the same
KR20150106524A (ko) 트레이닝 방법을 수행하는 반도체장치 및 반도체시스템
JP2009211797A (ja) 半導体素子
JP2010118137A (ja) 半導体メモリ装置及びその動作方法
US20180025757A1 (en) Method and apparatus for serial data output in memory device
KR100911185B1 (ko) 라이트 오토 프리차지 신호 발생부를 공유하는 오토프리차지 회로
KR102169615B1 (ko) 반도체 메모리 장치
US7554857B2 (en) Data output multiplexer
KR102526591B1 (ko) 반도체 메모리 장치
KR100757932B1 (ko) 반도체 집적 회로의 테스트 신호 생성 장치 및 방법
US20110119563A1 (en) Semiconductor memory
US20150287447A1 (en) Semiconductor devices and semiconductor systems including the same
KR20190103697A (ko) 반도체 장치
KR20190118020A (ko) 반도체 장치
KR100831677B1 (ko) 카운터 제어신호 생성회로
KR100743634B1 (ko) 반도체 메모리 장치의 명령어 디코딩 회로
US8953391B1 (en) Semiconductor apparatus
US9336903B2 (en) Semiconductor apparatus
KR100856059B1 (ko) 반도체메모리소자
KR100892342B1 (ko) 안정적 데이터 액세스를 위한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant