KR102169615B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR102169615B1
KR102169615B1 KR1020140040107A KR20140040107A KR102169615B1 KR 102169615 B1 KR102169615 B1 KR 102169615B1 KR 1020140040107 A KR1020140040107 A KR 1020140040107A KR 20140040107 A KR20140040107 A KR 20140040107A KR 102169615 B1 KR102169615 B1 KR 102169615B1
Authority
KR
South Korea
Prior art keywords
data
signal
command
dbi
selection
Prior art date
Application number
KR1020140040107A
Other languages
English (en)
Other versions
KR20150116031A (ko
Inventor
홍윤기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140040107A priority Critical patent/KR102169615B1/ko
Priority to US14/329,622 priority patent/US9659609B2/en
Publication of KR20150116031A publication Critical patent/KR20150116031A/ko
Application granted granted Critical
Publication of KR102169615B1 publication Critical patent/KR102169615B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

특정 명령에 응답하여 선택 신호를 제 1 내부 회로 및 제 2 내부 회로 중 하나에 전달하는 선택 입력부; 및 외부 명령에 응답하여 상기 특정 명령을 생성하는 명령 입력부를 포함한다.

Description

반도체 메모리 장치{Semiconductor Memory Apparatus}
본 발명은 반도체집적 회로에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 컨트롤러로부터 데이터, 및 제어 신호(명령, 어드레스등)를 입력 받아 데이터를 저장하고, 저장된 데이터를 출력하도록 구성된다.
일반적인 반도체 메모리 장치는 제어 신호에 응답하여 입력되는 데이터 중 일부를 저장하지 않도록 구성될 수도 있으며, 일부 데이터를 반전시켜 저장하도록 구성될 수도 있다.
입력되는 데이터 중 일부를 저장하지 않도록 하거나 반전시켜 저장하는 동작을 수행하도록 구성된 반도체 메모리 장치는 컨트롤러로부터 특정 신호를 더 입력 받아야 하므로, 반도체 메모리 장치와 컨트롤러 사이에 신호 라인이 더 필요하다.
본 발명은 신호 라인의 개수를 증가시키지 않고, 다양한 동작을 수행할 수 있는 반도체 메모리 장치 및 이를 이용한 시스템을 제공한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 특정 명령에 응답하여 선택 신호를 제 1 내부 회로 및 제 2 내부 회로 중 하나에 전달하는 선택 입력부; 및 외부 명령에 응답하여 상기 특정 명령을 생성하는 명령 입력부를 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 어드레스 중 일부는 선택 어드레스로서 입력 받고, 나머지는 컨트롤러로부터 직접 입력 받는 어드레스 입력부; 데이터 및 DM/DBI 정보 신호를 입력 받는 데이터 처리부; 및 특정 명령에 응답하여 외부로부터 입력되는 선택 신호를 상기 선택 어드레스로서 상기 어드레스 입력부에 전달하거나 상기 선택 신호를 상기 DM/DBI 정보 신호로서 상기 데이터 처리부에 전달하는 선택 입력부를 포함한다.
본 발명의 실시예에 따른 시스템은 어드레스, 선택 신호, 데이터, 및 명령을 출력하는 컨트롤러; 및 상기 어드레스, 상기 선택 신호, 상기 데이터, 및 상기 명령을 입력 받고, 상기 명령에 응답하여 상기 선택 신호를 상기 어드레스의 일부로 이용하거나 상기 선택 신호를 DM/DBI 정보 신호로 이용하는 반도체 메모리 장치를 포함한다.
본 발명에 따른 반도체 메모리 장치 및 이를 이용한 시스템은 다양한 동작을 수행할 수 있으면서도, 신호 라인의 개수를 증가시키지 않을 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치 및 이를 이용한 시스템의 구성도,
도 2는 도 1의 선택 출력부의 구성도,
도 3은 도 1의 선택 입력부의 구성도
도 4는 도 1의 DM/DBI 제어부의 구성도,
도 5는 도 1의 데이터 입력부의 구성도이다.
본 발명의 실시예에 따른 반도체 메모리 장치 및 이를 이용하는 시스템은 도 1에 도시된 바와 같이, 컨트롤러(100), 및 반도체 메모리 장치(200)를 포함한다.
상기 컨트롤러(100)는 어드레스(ADD<0:15>), DM/DBI(데이터 마스킹(Data Masking), 데이터 버스 인버전(Data Bus Inversion)) 정보 신호(DM/DBI_ext<0:7>), 데이터(DATA_ext<0:7>), 및 명령(COM_ext)을 상기 반도체 메모리 장치(200)에 제공한다. 이때, 상기 컨트롤러(100)는 상기 명령(COM_ext)에 응답하여 상기 어드레스(ADD<0:15>) 중 일부(ADD<8:15>)를 선택 신호(SEL<0:7>)로서 상기 반도체 메모리 장치(200)에 제공하기도 하고, 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>)를 상기 선택 신호(SEL<0:7>)로서 상기 반도체 메모리 장치(200)에 제공하기도 한다. 예를 들어, 상기 컨트롤러(100)는 상기 명령(COM_ext) 중 특정 명령(리드 명령 또는 라이트 명령)일 경우 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>)를 상기 선택 신호(SEL<0:7>)로서 출력하고, 상기 특정 명령(리드 명령 또는 라이트 명령)이 아닐 경우 상기 어드레스(ADD<0:15>) 중 일부(ADD<8:15>)를 상기 선택 신호(SEL<0:7>)로서 출력한다.
상기 컨트롤러(100)는 어드레스 제어부(110), DM/DBI 제어부(120), 선택 출력부(130), 데이터 출력부(140), 및 명령 제어부(150)를 포함한다.
상기 어드레스 제어부(110)는 어드레스(ADD<0:15>)를 출력한다. 이때, 상기 어드레스 제어부(110)는 상기 어드레스(ADD<0:15>) 중 일부(ADD<8:15>)를 상기 선택 출력부(130)로 출력하고, 상기 어드레스(ADD<0:15>) 중 나머지(ADD<0:7>)를 상기 반도체 메모리 장치(200)로 출력한다.
상기 DM/DBI 제어부(120)는 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>)를 출력한다.
상기 선택 출력부(130)는 상기 어드레스(ADD<0:15>) 중 일부(ADD<8:15>)와 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>)를 입력 받아 상기 특정 명령에 응답하여 상기 어드레스(ADD<0:15>) 중 일부(ADD<8:15>) 및 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>) 중 하나를 상기 선택 신호(SEL<0:7>)로서 출력한다. 예를 들어, 상기 선택 출력부(130)는 상기 명령(COM_ext)이 상기 특정 명령(리드 명령 또는 라이트 명령)일 경우 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>)를 상기 선택 신호(SEL<0:7>)로서 출력하고, 상기 명령(COM_ext)이 상기 특정 명령이 아닐 경우 상기 어드레스(ADD<0:15>) 중 일부(ADD<8:15>)를 상기 선택 신호(SEL<0:7>)로서 출력한다.
상기 데이터 출력부(140)는 상기 데이터(DATA_ext<0:7>)를 출력한다.
상기 명령 제어부(150)는 상기 반도체 메모리 장치(200)을 동작시키기 위한 모든 명령(COM_ext)을 출력한다.
상기 반도체 메모리 장치(200)는 상기 어드레스(ADD<0:15>), 데이터(DATA_ext), 및 상기 명령(COM_ext)을 입력 받아 동작한다. 이때, 상기 반도체 메모리 장치(200)는 상기 명령(COM_ext)에 응답하여 상기 어드레스(ADD<0:15>) 중 일부(ADD<8:15>)를 상기 선택 신호(SEL<0:7>)로서 입력받고, 상기 명령(COM_ext)에 응답하여 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>)를 상기 선택 신호(SEL<0:7>)로서 입력 받는다. 예를 들어, 상기 반도체 메모리 장치(200)는 상기 명령(COM_ext)이 상기 특정 명령이면 상기 DM/DB정보 신호(DM/DBI_ext<0:7>)를 상기 선택 신호(SEL<0:7>)로서 입력 받고, 상기 명령(COM_ext)이 상기 특정 명령이 아니면 상기 어드레스(ADD<0:15>) 중 일부(ADD<8:15>)를 상기 선택 신호(SEL<0:7>)로서 입력 받는다.
상기 반도체 메모리 장치(200)는 선택 입력부(210), 어드레스 입력부(220), 데이터 처리부(230), 및 명령 입력부(240)를 포함한다.
상기 선택 입력부(210)는 상기 컨트롤러(100)의 명령 제어부(150)에서 출력된 상기 명령(COM_ext) 중 특정 명령에 응답하여 상기 선택 신호(SEL<0:7>)를 선택 어드레스(ADD_sel<0:7>) 및 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 하나로 출력한다. 예를 들어, 상기 선택 입력부(210)는 상기 특정 명령(리드 명령 또는 라이트 명령)일 경우 상기 선택 신호(SEL<0:7>)를 상기 DM/DBI 정보 신호(DM_int<0:7>)로서 출력하고, 상기 특정 명령(리드 명령 또는 라이트 명령)이 아닐 경우 상기 선택 신호(SEL<0:7>)를 상기 선택 어드레스(ADD_sel<0:7>)로서 출력한다.
상기 어드레스 입력부(220)는 상기 컨트롤러(100)의 어드레스 제어부(110)에서 출력된 상기 어드레스(ADD<0:15>) 중 나머지(ADD<0:7>)와 상기 선택 어드레스(ADD_sel<0:7>)를 입려 받아 동작한다. 예를 들어, 상기 어드레스 입력부(220)는 상기 특정 명령일 경우 상기 어드레스(ADD<0:15>) 중 나머지(ADD<0:7>)를 입력 받아 동작하고, 상기 특정 명령이 아닐 경우 상기 어드레스(ADD<0:15>) 중 나머지(ADD<0:7>)와 상기 선택 어드레스(ADD_sel<0:7>)를 입력 받아 동작한다. 즉, 상기 어드레스 입력부(220)는 상기 특정 명령이 아닐 경우 상기 어드레스(ADD<0:15>) 전체를 입력 받아 동작한다.
상기 데이터 처리부(230)는 상기 컨트롤러(100)의 데이터 출력부(140)에서 출력된 상기 데이터(DATA_ext<0:7>) 및 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>)에 응답하여 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>)에 해당하는 데이터를 반전시켜 내부 데이터(DATA_int<0:7>)로서 출력하거나, 상기 해당하는 데이터의 입력을 방지하여 상기 내부 데이터(DATA_int<0:7>)로서 출력한다. 이때, 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>)에 해당하는 데이터의 입력이 중지되면 상기 반도체 메모리 장치(200)는 입력이 방지된 데이터의 저장이 방지된다.
상기 데이터 처리부(230)는 DM/DBI 입력 제어부(231), 및 데이터 입력부(232)를 포함한다.
상기 DM/DBI 입력 제어부(231)는 DM 인에이블 신호(DM_en), DBI 인에이블 신호(DBI_en), 및 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>)에 응답하여 제 1 및 제 2 데이터 제어 신호(CTRLA<0:7>, CTRLB<0:7>)를 생성한다. 예를 들어, 상기 DM/DBI 입력 제어부(231)는 상기 DM 인에이블 신호(DM_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>)를 상기 제 1 데이터 제어 신호(CTRLA<0:7>)로서 출력하고, 상기 DBI 인에이블 신호(DBI_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>)를 상기 제 2 데이터 제어 신호(CTRLB<0:7>)로서 출력한다. 이때, 상기 DM 인에이블 신호(DM_en) 및 상기 DBI 인에이블 신호(DBI_en)는 반도체 메모리 장치의 동작 모드 및 세부 구성들의 설정을 제어하는 모드 레지스터 셋(mode register set)으로부터 출력된 신호일 수 있다.
상기 데이터 입력부(232)는 상기 제 1 및 제 2데이터 제어 신호(CTRLA<0:7>, CTRLB<0:7>)에 응답하여 상기 제1 및 제 2 데이터 제어 신호(CTRLA<0:7>, CTRLB<0:7>)에 해당하는 데이터를 반전시켜 출력하거나 해당하는 데이터의 입력을 방지한다.
상기 명령 입력부(240)는 상기 컨트롤러(100)의 명령 제어부(150)에서 출력된 상기 명령(COM_ext)에 응답하여 반도체 메모리 장치의 동작을 제어하는 내부 명령(COM_int)을 생성한다. 이때, 상기 명령 입력부(240)는 상기 명령 제어부(150)에서 출력된 상기 명령(COM_ext)에 응답하여 상기 반도체 메모리 장치(200)를 제어할 수 있도록 상기 내부 명령(COM_int)을 생성한다. 이때, 상기 선택 입력부(210)는 상기 내부 명령(COM_int)을 입력 받아 동작하도록 구성될 수 있다.
상기 선택 출력부(130)는 도 2에 도시된 바와 같이, 제 1 내지 제 8 선택 신호 출력부(131~138)를 포함한다.
상기 제 1 선택 신호 출력부(131)는 상기 명령(COM_ext)에 응답하여 상기 어드레스(ADD<0:15>) 중 나머지(ADD<8:15>)의 첫번째 어드레스(ADD<8>) 및 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>) 중 첫번째 DM/DBI 정보 신호(DM/DBI_ext<0>) 중 하나를 상기 선택 신호(SEL<0:7>) 중 첫번째 선택 신호(SEL<0>)로서 출력한다. 예를 들어, 상기 제 1 선택 신호 출력부(131)는 상기 명령(COM_ext)이 상기 특정 명령이면 상기 첫번째 DM/DBI 정보 신호(DM/DBI_ext<0>)를 상기 첫번째 선택 신호(SEL<0>)로서 출력하고, 상기 명령(COM_ext)이 상기 특정 명령이 아니면 상기 첫번째 어드레스(ADD<8>)를 상기 첫번째 선택 신호(SEL<0>)로서 출력한다.
상기 제 2 선택 신호 출력부(132)는 상기 명령(COM_ext)에 응답하여 상기 어드레스(ADD<0:15>) 중 나머지(ADD<8:15>)의 두번째 어드레스(ADD<9>) 및 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>) 중 두번째 DM/DBI 정보 신호(DM/DBI_ext<1>) 중 하나를 상기 선택 신호(SEL<0:7>) 중 두번째 선택 신호(SEL<1>)로서 출력한다. 예를 들어, 상기 제 2 선택 신호 출력부(132)는 상기 명령(COM_ext)이 상기 특정 명령이면 상기 두번째 DM/DBI 정보 신호(DM/DBI_ext<1>)를 상기 두번째 선택 신호(SEL<1>)로서 출력하고, 상기 명령(COM_ext)이 상기 특정 명령이 아니면 상기 두번째 어드레스(ADD<9>)를 상기 두번째 선택 신호(SEL<1>)로서 출력한다.
상기 제 3 선택 신호 출력부(133)는 상기 명령(COM_ext)에 응답하여 상기 어드레스(ADD<0:15>) 중 나머지(ADD<8:15>)의 세번째 어드레스(ADD<10>) 및 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>) 중 세번째 DM/DBI 정보 신호(DM/DBI_ext<2>) 중 하나를 상기 선택 신호(SEL<0:7>) 중 세번째 선택 신호(SEL<2>)로서 출력한다. 예를 들어, 상기 제 3 선택 신호 출력부(133)는 상기 명령(COM_ext)이 상기 특정 명령이면 상기 세번째 DM/DBI 정보 신호(DM/DBI_ext<2>)를 상기 세번째 선택 신호(SEL<2>)로서 출력하고, 상기 명령(COM_ext)이 상기 특정 명령이 아니면 상기 세번째 어드레스(ADD<10>)를 상기 세번째 선택 신호(SEL<2>)로서 출력한다.
상기 제 4 선택 신호 출력부(134)는 상기 명령(COM_ext)에 응답하여 상기 어드레스(ADD<0:15>) 중 나머지(ADD<8:15>)의 네번째 어드레스(ADD<11>) 및 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>) 중 네번째 DM/DBI 정보 신호(DM/DBI_ext<3>) 중 하나를 상기 선택 신호(SEL<0:7>) 중 네번째 선택 신호(SEL<3>)로서 출력한다. 예를 들어, 상기 제 4 선택 신호 출력부(134)는 상기 명령(COM_ext)이 상기 특정 명령이면 상기 네번째 DM/DBI 정보 신호(DM/DBI_ext<3>)를 상기 네번째 선택 신호(SEL<3>)로서 출력하고, 상기 명령(COM_ext)이 상기 특정 명령이 아니면 상기 네번째 어드레스(ADD<11>)를 상기 네번째 선택 신호(SEL<3>)로서 출력한다.
상기 제 5 선택 신호 출력부(135)는 상기 명령(COM_ext)에 응답하여 상기 어드레스(ADD<0:15>) 중 나머지(ADD<8:15>)의 다섯번째 어드레스(ADD<12>) 및 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>) 중 다섯번째 DM/DBI 정보 신호(DM/DBI_ext<4>) 중 하나를 상기 선택 신호(SEL<0:7>) 중 다섯번째 선택 신호(SEL<4>)로서 출력한다. 예를 들어, 상기 제 5 선택 신호 출력부(135)는 상기 명령(COM_ext)이 상기 특정 명령이면 상기 다섯번째 DM/DBI 정보 신호(DM/DBI_ext<4>)를 상기 다섯번째 선택 신호(SEL<4>)로서 출력하고, 상기 명령(COM_ext)이 상기 특정 명령이 아니면 상기 다섯번째 어드레스(ADD<12>)를 상기 다섯번째 선택 신호(SEL<4>)로서 출력한다.
상기 제 6 선택 신호 출력부(136)는 상기 명령(COM_ext)에 응답하여 상기 어드레스(ADD<0:15>) 중 나머지(ADD<8:15>)의 여섯번째 어드레스(ADD<13>) 및 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>) 중 여섯번째 DM/DBI 정보 신호(DM/DBI_ext<5>) 중 하나를 상기 선택 신호(SEL<0:7>) 중 여섯번째 선택 신호(SEL<5>)로서 출력한다. 예를 들어, 상기 제 6 선택 신호 출력부(136)는 상기 명령(COM_ext)이 상기 특정 명령이면 상기 여섯번째 DM/DBI 정보 신호(DM/DBI_ext<5>)를 상기 여섯번째 선택 신호(SEL<5>)로서 출력하고, 상기 명령(COM_ext)이 상기 특정 명령이 아니면 상기 여섯번째 어드레스(ADD<13>)를 상기 여섯번째 선택 신호(SEL<5>)로서 출력한다.
상기 제 7 선택 신호 출력부(137)는 상기 명령(COM_ext)에 응답하여 상기 어드레스(ADD<0:15>) 중 나머지(ADD<8:15>)의 일곱번째 어드레스(ADD<14>) 및 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>) 중 일곱번째 DM/DBI 정보 신호(DM/DBI_ext<6>) 중 하나를 상기 선택 신호(SEL<0:7>) 중 일곱번째 선택 신호(SEL<6>)로서 출력한다. 예를 들어, 상기 제 7 선택 신호 출력부(137)는 상기 명령(COM_ext)이 상기 특정 명령이면 상기 일곱번째 DM/DBI 정보 신호(DM/DBI_ext<6>)를 상기 일곱번째 선택 신호(SEL<6>)로서 출력하고, 상기 명령(COM_ext)이 상기 특정 명령이 아니면 상기 일곱번째 어드레스(ADD<14>)를 상기 일곱번째 선택 신호(SEL<6>)로서 출력한다.
상기 제 8 선택 신호 출력부(138)는 상기 명령(COM_ext)에 응답하여 상기 어드레스(ADD<0:15>) 중 나머지(ADD<8:15>)의 여덟번째 어드레스(ADD<15>) 및 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>) 중 여덟번째 DM/DBI 정보 신호(DM/DBI_ext<7>) 중 하나를 상기 선택 신호(SEL<0:7>) 중 여덟번째 선택 신호(SEL<7>)로서 출력한다. 예를 들어, 상기 제 8 선택 신호 출력부(138)는 상기 명령(COM_ext)이 상기 특정 명령이면 상기 여덟번째 DM/DBI 정보 신호(DM/DBI_ext<7>)를 상기 여덟번째 선택 신호(SEL<7>)로서 출력하고, 상기 명령(COM_ext)이 상기 특정 명령이 아니면 상기 여덟번째 어드레스(ADD<15>)를 상기 여덟번째 선택 신호(SEL<7>)로서 출력한다. 이때, 상기 제 1 내지 제 8 선택 출력부(131~138) 각각은 멀티 플렉서 또는 스위치로 구성될 수 있다.
상기 선택 입력부(210)는 도 3에 도시된 바와 같이, 제 1 내지 제 8 선택 신호 입력부(211~218)를 포함한다.
상기 제 1 선택 신호 입력부(211)는 상기 명령(COM_int)에 응답하여 상기 선택 신호(SEL<0:7>) 중 첫번째 선택 신호(SEL<0>)를 상기 선택 어드레스(ADD_sel<0:7>) 중 첫번째 선택 어드레스(ADD_sel<0>) 또는 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 첫번째 DM/DBI 정보 신호(DM/DBI_int<0>)로서 출력한다. 예를 들어, 상기 제 1 선택 신호 입력부(211)는 상기 명령(COM_int)이 특정 명령이면 상기 첫번째 선택 신호(SEL<0>)를 상기 첫번째 DM/DBI 정보 신호(DM/DBI_int<0>)로서 출력하고, 상기 명령(COM_int)이 상기 특정 명령이 아니면 상기 첫번째 선택 신호(SEL<0>)를 상기 첫번째 선택 어드레스(ADD_sel<0>)로서 출력한다.
상기 제 2 선택 신호 입력부(212)는 상기 명령(COM_int)에 응답하여 상기 선택 신호(SEL<0:7>) 중 두번째 선택 신호(SEL<1>)를 상기 선택 어드레스(ADD_sel<0:7>) 중 두번째 선택 어드레스(ADD_sel<1>) 또는 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 두번째 DM/DBI 정보 신호(DM/DBI_int<1>)로서 출력한다. 예를 들어, 상기 제 2 선택 신호 입력부(212)는 상기 명령(COM_int)이 특정 명령이면 상기 두번째 선택 신호(SEL<1>)를 상기 두번째 DM/DBI 정보 신호(DM/DBI_int<1>)로서 출력하고, 상기 명령(COM_int)이 상기 특정 명령이 아니면 상기 두번째 선택 신호(SEL<1>)를 상기 두번째 선택 어드레스(ADD_sel<1>)로서 출력한다.
상기 제 3 선택 신호 입력부(213)는 상기 명령(COM_int)에 응답하여 상기 선택 신호(SEL<0:7>) 중 세번째 선택 신호(SEL<2>)를 상기 선택 어드레스(ADD_sel<0:7>) 중 세번째 선택 어드레스(ADD_sel<2>) 또는 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 세번째 DM/DBI 정보 신호(DM/DBI_int<2>)로서 출력한다. 예를 들어, 상기 제 3 선택 신호 입력부(213)는 상기 명령(COM_int)이 특정 명령이면 상기 세번째 선택 신호(SEL<2>)를 상기 세번째 DM/DBI 정보 신호(DM/DBI_int<2>)로서 출력하고, 상기 명령(COM_int)이 상기 특정 명령이 아니면 상기 세번째 선택 신호(SEL<2>)를 상기 세번째 선택 어드레스(ADD_sel<2>)로서 출력한다.
상기 제 4 선택 신호 입력부(214)는 상기 명령(COM_int)에 응답하여 상기 선택 신호(SEL<0:7>) 중 네번째 선택 신호(SEL<3>)를 상기 선택 어드레스(ADD_sel<0:7>) 중 네번째 선택 어드레스(ADD_sel<3>) 또는 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 네번째 DM/DBI 정보 신호(DM/DBI_int<3>)로서 출력한다. 예를 들어, 상기 제 4 선택 신호 입력부(214)는 상기 명령(COM_int)이 특정 명령이면 상기 네번째 선택 신호(SEL<3>)를 상기 네번째 DM/DBI 정보 신호(DM/DBI_int<3>)로서 출력하고, 상기 명령(COM_int)이 상기 특정 명령이 아니면 상기 네번째 선택 신호(SEL<3>)를 상기 네번째 선택 어드레스(ADD_sel<3>)로서 출력한다.
상기 제 5 선택 신호 입력부(215)는 상기 명령(COM_int)에 응답하여 상기 선택 신호(SEL<0:7>) 중 다섯번째 선택 신호(SEL<4>)를 상기 선택 어드레스(ADD_sel<0:7>) 중 다섯번째 선택 어드레스(ADD_sel<4>) 또는 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 다섯번째 DM/DBI 정보 신호(DM/DBI_int<4>)로서 출력한다. 예를 들어, 상기 제 5 선택 신호 입력부(215)는 상기 명령(COM_int)이 특정 명령이면 상기 다섯번째 선택 신호(SEL<4>)를 상기 다섯번째 DM/DBI 정보 신호(DM/DBI_int<4>)로서 출력하고, 상기 명령(COM_int)이 상기 특정 명령이 아니면 상기 다섯번째 선택 신호(SEL<4>)를 상기 다섯번째 선택 어드레스(ADD_sel<4>)로서 출력한다.
상기 제 6 선택 신호 입력부(216)는 상기 명령(COM_int)에 응답하여 상기 선택 신호(SEL<0:7>) 중 여섯번째 선택 신호(SEL<5>)를 상기 선택 어드레스(ADD_sel<0:7>) 중 여섯번째 선택 어드레스(ADD_sel<5>) 또는 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 여섯번째 DM/DBI 정보 신호(DM/DBI_int<5>)로서 출력한다. 예를 들어, 상기 제 6 선택 신호 입력부(216)는 상기 명령(COM_int)이 특정 명령이면 상기 여섯번째 선택 신호(SEL<5>)를 상기 여섯번째 DM/DBI 정보 신호(DM/DBI_int<5>)로서 출력하고, 상기 명령(COM_int)이 상기 특정 명령이 아니면 상기 여섯번째 선택 신호(SEL<5>)를 상기 여섯번째 선택 어드레스(ADD_sel<5>)로서 출력한다.
상기 제 7 선택 신호 입력부(217)는 상기 명령(COM_int)에 응답하여 상기 선택 신호(SEL<0:7>) 중 일곱번째 선택 신호(SEL<6>)를 상기 선택 어드레스(ADD_sel<0:7>) 중 일곱번째 선택 어드레스(ADD_sel<6>) 또는 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 일곱번째 DM/DBI 정보 신호(DM/DBI_int<6>)로서 출력한다. 예를 들어, 상기 제 7 선택 신호 입력부(217)는 상기 명령(COM_int)이 특정 명령이면 상기 일곱번째 선택 신호(SEL<6>)를 상기 일곱번째 DM/DBI 정보 신호(DM/DBI_int<6>)로서 출력하고, 상기 명령(COM_int)이 상기 특정 명령이 아니면 상기 일곱번째 선택 신호(SEL<6>)를 상기 일곱번째 선택 어드레스(ADD_sel<6>)로서 출력한다.
상기 제 8 선택 신호 입력부(218)는 상기 명령(COM_int)에 응답하여 상기 선택 신호(SEL<0:7>) 중 여덟번째 선택 신호(SEL<7>)를 상기 선택 어드레스(ADD_sel<0:7>) 중 여덟번째 선택 어드레스(ADD_sel<7>) 또는 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 여덟번째 DM/DBI 정보 신호(DM/DBI_int<7>)로서 출력한다. 예를 들어, 상기 제 8 선택 신호 입력부(218)는 상기 명령(COM_int)이 특정 명령이면 상기 여덟번째 선택 신호(SEL<7>)를 상기 여덟번째 DM/DBI 정보 신호(DM/DBI_int<7>)로서 출력하고, 상기 명령(COM_int)이 상기 특정 명령이 아니면 상기 여덟번째 선택 신호(SEL<7>)를 상기 여덟번째 선택 어드레스(ADD_sel<7>)로서 출력한다. 이때, 상기 제 1 내지 제 8 선택 신호 입력부(211~218)는 디멀티 플렉서 또는 스위치로 구성될 수 있다.
상기 DM/DBI 입력 제어부(231)는 도 4에 도시된 바와 같이, 제 1 내지 제 8 입력 제어부(231-1 ~ 231-8)를 포함한다. 이때, 상기 제 1 내지 제 8 입력 제어부(231-1 ~231-8)의 각 구성은 입력되고 출력되는 신호만 다를 뿐 동일한 구성일 수 있다. 그러므로 상기 제 1 내지 제 8 입력 제어부(231-1 ~ 231-8) 중 상기 제 1 입력 제어부(231-1)의 구성만을 설명하여 나머지 입력 제어부(231-2 ~ 231-8)의 구성 설명을 대신한다.
상기 제 1 입력 제어부(231-1)는 상기 DM 인에이블 신호(DM_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 첫번째 DM/DBI 정보 신호(DM/DBI_int<0>)를 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 첫번째 제 1 데이터 제어 신호(CTRLA<0>)로서 출력하고, 상기 DBI 인에이블 신호(DBI_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 첫번째 DM/DBI 정보 신호(DM/DBI_int<0>)를 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 첫번째 제 2 데이터 제어 신호(CTRLB<0>)로서 출력한다.
상기 제 1 입력 제어부(231-1)는 제 1 및 제 2 낸드 게이트(ND11, ND12) 및 제 1 및 제 2 인버터(IV11, IV12)를 포함한다. 상기 제 1 낸드 게이트(ND11)는 상기 DM 인에이블 신호(DM_en) 및 상기 첫번째 DM/DBI 정보 신호(DM/DBI_int<0>)를 입력 받는다. 상기 제 2 낸드 게이트(ND12)는 상기 DBI 인에이블 신호(DBI_en) 및 상기 첫번째 DM/DBI_int<0>)를 입력 받는다. 상기 제 1 인버터(IV11)는 상기 제 1 낸드 게이트(ND11)의 출력 신호를 입력 받아 상기 첫번째 제 1 데이터 제어 신호(CTRLA<0>)로서 출력한다. 상기 제 2 인버터(IV12)는 상기 제 2 낸드 게이트(ND12)의 출력 신호를 입력 받아 상기 두번째 제 2 데이터 제어 신호(CTRLB<0>)로서 출력한다.
상기 제 2 입력 제어부(231-2)는 상기 DM 인에이블 신호(DM_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 두번째 DM/DBI 정보 신호(DM/DBI_int<1>)를 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 두번째 제 1 데이터 제어 신호(CTRLA<1>)로서 출력하고, 상기 DBI 인에이블 신호(DBI_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 두번째 DM/DBI 정보 신호(DM/DBI_int<1>)를 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 두번째 제 2 데이터 제어 신호(CTRLB<1>)로서 출력한다.
상기 제 3 입력 제어부(231-3)는 상기 DM 인에이블 신호(DM_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 세번째 DM/DBI 정보 신호(DM/DBI_int<2>)를 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 세번째 제 1 데이터 제어 신호(CTRLA<2>)로서 출력하고, 상기 DBI 인에이블 신호(DBI_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 세번째 DM/DBI 정보 신호(DM/DBI_int<2>)를 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 세번째 제 2 데이터 제어 신호(CTRLB<2>)로서 출력한다.
상기 제 4 입력 제어부(231-4)는 상기 DM 인에이블 신호(DM_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 네번째 DM/DBI 정보 신호(DM/DBI_int<3>)를 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 네번째 제 1 데이터 제어 신호(CTRLA<3>)로서 출력하고, 상기 DBI 인에이블 신호(DBI_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 네번째 DM/DBI 정보 신호(DM/DBI_int<3>)를 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 네번째 제 2 데이터 제어 신호(CTRLB<3>)로서 출력한다.
상기 제 5 입력 제어부(231-5)는 상기 DM 인에이블 신호(DM_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 다섯번째 DM/DBI 정보 신호(DM/DBI_int<4>)를 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 다섯번째 제 1 데이터 제어 신호(CTRLA<4>)로서 출력하고, 상기 DBI 인에이블 신호(DBI_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 다섯번째 DM/DBI 정보 신호(DM/DBI_int<4>)를 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 다섯번째 제 2 데이터 제어 신호(CTRLB<4>)로서 출력한다.
상기 제 6 입력 제어부(231-6)는 상기 DM 인에이블 신호(DM_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 여섯번째 DM/DBI 정보 신호(DM/DBI_int<5>)를 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 여섯번째 제 1 데이터 제어 신호(CTRLA<5>)로서 출력하고, 상기 DBI 인에이블 신호(DBI_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 여섯번째 DM/DBI 정보 신호(DM/DBI_int<5>)를 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 여섯번째 제 2 데이터 제어 신호(CTRLB<5>)로서 출력한다.
상기 제 7 입력 제어부(231-7)는 상기 DM 인에이블 신호(DM_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 일곱번째 DM/DBI 정보 신호(DM/DBI_int<6>)를 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 일곱번째 제 1 데이터 제어 신호(CTRLA<6>)로서 출력하고, 상기 DBI 인에이블 신호(DBI_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 일곱번째 DM/DBI 정보 신호(DM/DBI_int<6>)를 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 일곱번째 제 2 데이터 제어 신호(CTRLB<6>)로서 출력한다.
상기 제 8 입력 제어부(231-8)는 상기 DM 인에이블 신호(DM_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 여덟번째 DM/DBI 정보 신호(DM/DBI_int<7>)를 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 여덟번째 제 1 데이터 제어 신호(CTRLA<7>)로서 출력하고, 상기 DBI 인에이블 신호(DBI_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>) 중 여덟번째 DM/DBI 정보 신호(DM/DBI_int<7>)를 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 여덟번째 제 2 데이터 제어 신호(CTRLB<7>)로서 출력한다.
상기 데이터 입력부(232)는 도 5에 도시된 바와 같이, 제 1 내지 제 8 입력부(232-1 ~ 232-8)를 포함한다. 이때, 상기 제 1 내지 제 8 입력부(232-1 ~ 232-8)의 각 구성은 입력되고 출력되는 신호만 다를 뿐 동일한 구성일 수 있다. 그러므로 상기 제 1 내지 제 8 입력부(232-1 ~ 232-8) 중 상기 제 1 입력부(232-1)의 구성만을 설명하여 나머지 입력부(232-2 ~ 232-8)의 구성 설명을 대신한다.
상기 제 1 입력부(232-1)는 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 첫번째 제 1 데이터 제어 신호(CTRLA<0>)에 응답하여 상기 데이터(DATA_ext<0:7>) 중 첫번째 데이터(DATA_ext<0>)를 내부 데이터(DATA_int<0:7>) 중 첫번째 내부 데이터(DATA_int<0>)로서 출력하거나 상기 첫번째 데이터(DATA_ext<0>)가 상기 첫번째 내부 데이터(DATA_int<0>)로서 출력되는 것을 방지한다. 또한 상기 제 1 입력부(232-1)는 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 첫번째 제 2 데이터 제어 신호(CTRLB<0>)에 응답하여 상기 첫번째 데이터(DATA_ext<0>)를 상기 첫번째 내부 데이터(DATA_int<0>)로서 출력하거나, 상기 첫번째 데이터(DATA_ext<0>)를 반전시켜 상기 첫번째 내부 데이터(DATA_int<0>)로서 출력한다.
상기 제 1 입력부(232-1)는 제 3 인버터(IV13), 멀티 플렉서(232-1-1), 및 드라이버(232-1-2)를 포함한다. 상기 제 3 인버터(IV13)는 상기 첫번째 데이터(DATA_ext<0>)를 입력 받는다. 상기 멀티 플렉서(232-1-1)는 상기 첫번째 제 2 데이터 제어 신호(CTRLB<0>)에 응답하여 상기 첫번째 데이터(DATA_ext<0>)를 출력하거나, 상기 제 3 인버터(IV13)의 출력 신호를 출력한다. 상기 드라이버(232-1-2)는 상기 첫번째 제 1 데이터 제어 신호(CTRLA<0>)에 응답하여 활성화 여부가 결정된다. 즉, 상기 드라이버(232-1-2)는 상기 첫번째 제 1 데이터 제어 신호(CTRLA<0>)에 응답하여 활성화되면 상기 멀티 플렉서(232-1-1)의 출력을 상기 첫번째 내부 데이터(DATA_int<0>)로서 출력하고, 비활성화되면 상기 멀티 플렉서(232-1-1)의 출력이 상기 첫번째 내부 데이터(DATA_int<0>)으로 출력되는 것을 방지한다.
상기 제 2 입력부(232-2)는 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 두번째 제 1 데이터 제어 신호(CTRLA<1>)에 응답하여 상기 데이터(DATA_ext<0:7>) 중 두번째 데이터(DATA_ext<1>)를 상기 내부 데이터(DATA_int<0:7>) 중 두번째 내부 데이터(DATA_int<1>)로서 출력하거나 상기 두번째 데이터(DATA_ext<1>)가 상기 두번째 내부 데이터(DATA_int<1>)로서 출력되는 것을 방지한다. 또한 상기 제 2 입력부(232-2)는 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 두번째 제 2 데이터 제어 신호(CTRLB<1>)에 응답하여 상기 두번째 데이터(DATA_ext<1>)를 상기 두번째 내부 데이터(DATA_int<1>)로서 출력하거나, 상기 두번째 데이터(DATA_ext<1>)를 반전시켜 상기 두번째 내부 데이터(DATA_int<1>)로서 출력한다.
상기 제 3 입력부(232-3)는 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 세번째 제 1 데이터 제어 신호(CTRLA<2>)에 응답하여 상기 데이터(DATA_ext<0:7>) 중 세번째 데이터(DATA_ext<2>)를 상기 내부 데이터(DATA_int<0:7>) 중 세번째 내부 데이터(DATA_int<2>)로서 출력하거나 상기 세번째 데이터(DATA_ext<2>)가 상기 세번째 내부 데이터(DATA_int<2>)로서 출력되는 것을 방지한다. 또한 상기 제 3 입력부(232-3)는 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 세번째 제 2 데이터 제어 신호(CTRLB<2>)에 응답하여 상기 세번째 데이터(DATA_ext<2>)를 상기 세번째 내부 데이터(DATA_int<2>)로서 출력하거나, 상기 세번째 데이터(DATA_ext<2>)를 반전시켜 상기 세번째 내부 데이터(DATA_int<2>)로서 출력한다.
상기 제 4 입력부(232-4)는 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 네번째 제 1 데이터 제어 신호(CTRLA<3>)에 응답하여 상기 데이터(DATA_ext<0:7>) 중 네번째 데이터(DATA_ext<3>)를 상기 내부 데이터(DATA_int<0:7>) 중 네번째 내부 데이터(DATA_int<3>)로서 출력하거나 상기 네번째 데이터(DATA_ext<3>)가 상기 네번째 내부 데이터(DATA_int<3>)로서 출력되는 것을 방지한다. 또한 상기 제 4입력부(232-4)는 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 네번째 제 2 데이터 제어 신호(CTRLB<3>)에 응답하여 상기 네번째 데이터(DATA_ext<3>)를 상기 네번째 내부 데이터(DATA_int<3>)로서 출력하거나, 상기 네번째 데이터(DATA_ext<3>)를 반전시켜 상기 네번째 내부 데이터(DATA_int<3>)로서 출력한다.
상기 제 5 입력부(232-5)는 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 다섯번째 제 1 데이터 제어 신호(CTRLA<4>)에 응답하여 상기 데이터(DATA_ext<0:7>) 중 다섯번째 데이터(DATA_ext<4>)를 상기 내부 데이터(DATA_int<0:7>) 중 다섯번째 내부 데이터(DATA_int<4>)로서 출력하거나 상기 다섯번째 데이터(DATA_ext<4>)가 상기 다섯번째 내부 데이터(DATA_int<4>)로서 출력되는 것을 방지한다. 또한 상기 제 5입력부(232-5)는 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 다섯번째 제 2 데이터 제어 신호(CTRLB<4>)에 응답하여 상기 다섯번째 데이터(DATA_ext<4>)를 상기 다섯번째 내부 데이터(DATA_int<4>)로서 출력하거나, 상기 다섯번째 데이터(DATA_ext<4>)를 반전시켜 상기 다섯번째 내부 데이터(DATA_int<4>)로서 출력한다.
상기 제 6 입력부(232-6)는 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 여섯번째 제 1 데이터 제어 신호(CTRLA<5>)에 응답하여 상기 데이터(DATA_ext<0:7>) 중 여섯번째 데이터(DATA_ext<5>)를 상기 내부 데이터(DATA_int<0:7>) 중 여섯번째 내부 데이터(DATA_int<5>)로서 출력하거나 상기 여섯번째 데이터(DATA_ext<5>)가 상기 여섯번째 내부 데이터(DATA_int<5>)로서 출력되는 것을 방지한다. 또한 상기 제 6입력부(232-6)는 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 여섯번째 제 2 데이터 제어 신호(CTRLB<5>)에 응답하여 상기 여섯번째 데이터(DATA_ext<5>)를 상기 여섯번째 내부 데이터(DATA_int<5>)로서 출력하거나, 상기 여섯번째 데이터(DATA_ext<5>)를 반전시켜 상기 여섯번째 내부 데이터(DATA_int<5>)로서 출력한다.
상기 제 7 입력부(232-7)는 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 일곱번째 제 1 데이터 제어 신호(CTRLA<6>)에 응답하여 상기 데이터(DATA_ext<0:7>) 중 일곱번째 데이터(DATA_ext<6>)를 상기 내부 데이터(DATA_int<0:7>) 중 일곱번째 내부 데이터(DATA_int<6>)로서 출력하거나 상기 일곱번째 데이터(DATA_ext<6>)가 상기 일곱번째 내부 데이터(DATA_int<6>)로서 출력되는 것을 방지한다. 또한 상기 제 7입력부(232-7)는 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 일곱번째 제 2 데이터 제어 신호(CTRLB<6>)에 응답하여 상기 일곱번째 데이터(DATA_ext<6>)를 상기 일곱번째 내부 데이터(DATA_int<6>)로서 출력하거나, 상기 일곱번째 데이터(DATA_ext<6>)를 반전시켜 상기 일곱번째 내부 데이터(DATA_int<6>)로서 출력한다.
상기 제 8 입력부(232-8)는 상기 제 1 데이터 제어 신호(CTRLA<0:7>) 중 여덟번째 제 1 데이터 제어 신호(CTRLA<7>)에 응답하여 상기 데이터(DATA_ext<0:7>) 중 여덟번째 데이터(DATA_ext<7>)를 상기 내부 데이터(DATA_int<0:7>) 중 여덟번째 내부 데이터(DATA_int<7>)로서 출력하거나 상기 여덟번째 데이터(DATA_ext<7>)가 상기 여덟번째 내부 데이터(DATA_int<7>)로서 출력되는 것을 방지한다. 또한 상기 제 8입력부(232-8)는 상기 제 2 데이터 제어 신호(CTRLB<0:7>) 중 여덟번째 제 2 데이터 제어 신호(CTRLB<7>)에 응답하여 상기 여덟번째 데이터(DATA_ext<7>)를 상기 여덟번째 내부 데이터(DATA_int<7>)로서 출력하거나, 상기 여덟번째 데이터(DATA_ext<7>)를 반전시켜 상기 여덟번째 내부 데이터(DATA_int<7>)로서 출력한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 메모리 장치 및 이를 이용한 시스템의 동작을 설명하면 다음과 같다.
도 1을 참조하면, 어드레스 제어부(110)는 어드레스(ADD<0:15>)를 출력한다.
DM/DBI 제어부(120)는 DM/DBI 정보 신호(DM/DBI_ext<0:7>)를 출력한다.
선택 출력부(130)는 명령(COM_ext)이 리드 명령 또는 라이트 명령이 아닐 경우 상기 어드레스(ADD<0:15>) 중 일부(ADD<8:15>)를 선택 신호(SEL<0:7>)로서 출력하고, 상기 명령(COM_ext)이 리드 명령 또는 라이트 명령일 경우 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>)를 상기 선택 신호(SEL<0:7>)로서 출력한다.
데이터 출력부(140)는 데이터(DATA_ext<0:7>)를 출력한다.
상기 명령 제어부(150)는 반도체 메모리 장치(200)를 제어하기 위한 상기 명령(COM_ext)을 출력한다.
상기 어드레스 제어부(110), 상기 DM/DBI 제어부(120), 상기 선택 출력부(130), 상기 데이터 출력부(140), 및 상기 명령 제어부(150)를 포함하는 컨트롤러(100)는 상기 어드레스(ADD<0:15>) 중 일부(ADD<8:15>)와 상기 DM/DBI 정보 신호(DM/DBI_ext<0:7>)를 서로 다른 타이밍(리드 명령 또는 라이트 명령일 경우와 리드 명령 또는 라이트 명령이 모두 아닐 경우)에 동일한 신호 라인을 이용하여 상기 선택 신호(SEL<0:7>)로서 상기 반도체 메모리 장치(200)에 제공한다.
선택 입력부(210)는 내부 명령(COM_int)이 리드 명령 또는 라이트 명령일 경우 상기 선택 신호(SEL<0:7>)를 DM/DBI 정보 신호(DM/DBI_int<0:7>)로서 출력하고, 상기 내부 명령(COM_int)이 리드 명령 또는 라이트 명령이 아닐 경우 상기 선택 신호(SEL<0:7>)를 선택 어드레스(ADD_sel<0:7>)로서 출력한다.
상기 어드레스 입력부(220)는 상기 컨트롤러(110)의 어드레스 제어부(110)에서 출력된 상기 어드레스(ADD<0:15>) 중 나머지(ADD<0:7>)와 상기 선택 어드레스(ADD_sel<0:7>)를 입력 받아 동작한다.
상기 DM/DBI 입력 제어부(231)는 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>), DM 인에이블 신호(DM_en), 및 DBI 인에이블 신호(DBI_en)에 응답하여 제 1 데이터 제어 신호(CTRLA<0:7>) 및 제 2 데이터 제어 신호(CTRLB<0:7>)를 생성한다. 더욱 상세히 설명하면, 상기 DM/DBI 입력 제어부(231)는 상기 DM 인에이블 신호(DM_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>)를 상기 제 1 데이터 제어 신호(CTRLA<0:7>)로서 출력하고, 상기 DBI 인에이블 신호(DBI_en)가 인에이블되면 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>)를 상기 제 2 데이터 제어 신호(CTRLB<0:7>)로서 출력한다.
데이터 입력부(232)는 상기 제 1 및 제 2 데이터 제어 신호(CTRLA<0:7>, CTRLB<0:7>)에 응답하여 상기 데이터(DATA_ext<0:7>) 중 상기 제 1 및 제 2 데이터 제어 신호(CTRLA<0:7>, CTRLB<0:7>)에 해당하는 데이터를 반전시켜 출력하거나 출력이 되는 것을 방지한다. 예를 들어, 상기 제 1 및 제 2 데이터 제어 신호(CTRLA<0:7>, CTRLB<0:7>) 중 첫번째 제 1 및 제 2 데이터 제어 신호(CTRLA<0>, CTRLB<0>)에 응답하여 상기 데이터(DATA_ext<0:7>) 중 첫번째 데이터(DATA_ext<0>)를 첫번째 내부 데이터(DATA_int<0>)로서 출력할지, 반전시켜 첫번째 내부 데이터(DATA_int<0>)로서 출력할지, 첫번째 내부 데이터(DATA_int<0>)로서 출력되는 것을 방지할지를 결정한다.
명령 입력부(240)는 상기 컨트롤러(100)의 명령 출력부(150)에서 출력된 상기 명령(COM_ext)을 내부 명령(COM_int)으로서 출력한다.
상기 선택 입력부(210), 상기 어드레스 입력부(220), 데이터 처리부(230, DM/DBI 입력 제어부(231)과 데이터 입력부(232)를 포함하는 구성), 및 상기 명령 입력부(240)를 포함하는 상기 반도체 메모리 장치(200)는 리드 명령 또는 라이트 명령일 경우 상기 선택 신호(SEL<0:7>)를 상기 DM/DBI 정보 신호(DM/DBI_int<0:7>)로서 이용하고, 상기 리드 명령 또는 라이트 명령이 아닐 경우 상기 선택 신호(SEL<0:7>)를 선택 어드레스(ADD_sel<0:7>)로서 이용한다.
본 발명의 실시예에 따른 반도체 메모리 장치 및 이를 이용한 시스템은 서로 다른 타이밍에 선택 신호를 어드레스 또는 DM/DBI 정보 신호로서 이용하여 송수신함으로써, 두 개의 다른 목적을 위한 신호들을 하나의 신호 라인으로 이용할 수 있다. 따라서 상기 반도체 메모리 장치와 컨트롤러 사이에 배치되는 신호 라인의 개수를 줄일 수도 있고, 신호 라인의 개수를 증가시키지 않고 반도체 메모리 장치 더 많은 동작을 수행하게 할 수 있다.
반도체 메모리 장치는 데이터를 저장하는 위치를 설정하기 위하여 어드레스를 입력 받는다. 예를 들어, 반도체 메모리 장치는 컨트롤러로부터 액티브 명령이 입력될 경우 로우계의 어드레스를 입력 받고, 리드 명령 또는 라이트 명령이 입력될 경우 컬럼계의 어드레스를 입력 받는다. 이때, 로우계의 어드레스는 컬럼계의 어드레스보다 더 많은 정보를 필요하므로 더 많은 신호 라인으로 전달된다. 따라서 어드레스가 전달되는 신호 라인은 로우계의 어드레스를 기준으로 그 개수가 결정된다.
본 발명은 이와 같은 반도체 메모리 장치의 특성을 이용하여 리드 명령 또는 라이트 명령이 아닐 경우를 액티브 명령일 경우로 가정하여 로우계의 어드레스를 전달하고, 리드 명령 또는 라이트 명령일 경우 컬럼계의 어드레스를 전달하며, 이때 로우계의 어드레스를 전달할때는 사용하였지만 컬럼계의 어드레스를 전달할 때 사용하지 않는 신호 라인을 이용하여 DM/DBI 정보 신호를 전달하는 회로를 개시한다. 하지만 본 발명은 반도체 메모리 장치의 사용되는 타이밍이 다른 신호들을 공통의 신호 라인으로 전달하는 발명이며, 어드레스와 DM/DBI 정보 신호만으로 한정하지 않음을 밝혀둔다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 외부 명령에 응답하여 내부 명령을 생성하는 명령 입력부; 및
    상기 내부 명령에 응답하여 선택 신호를 선택 어드레스로서 제1 내부 회로에 전달하거나 상기 선택 신호를 DM/DBI 정보 신호로서 제2 내부 회로에 전달하는 선택 입력부를 포함하는
    반도체 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 외부 명령은 리드 명령 및 라이트 명령 중 하나인 것을 특징으로 하는 반도체 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 선택 입력부는
    상기 외부 명령이 상기 리드 명령 및 상기 라이트 명령 중 하나이면 상기 선택 신호를 상기 제 2 내부 회로에 전달하고,
    상기 외부 명령이 액티브 명령이면 상기 선택 신호를 상기 제 1 내부 회로에 전달하는 것을 특징으로 하는 반도체 메모리 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서,
    상기 제 1 내부 회로는 상기 선택 신호를 어드레스 신호로서 입력 받는 어드레스 입력부이고,
    상기 제 2 내부 회로는 상기 선택 신호를 DM/DBI 정보 신호로서 입력 받는 데이터 처리부인 것을 특징으로 하는 반도체 메모리 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 데이터 처리부는
    DM 인에이블 신호 및 DBI 인에이블 신호, 및 상기 DM/DBI 정보 신호에 응답하여 제 1 데이터 제어 신호 및 제 2 데이터 제어 신호를 생성하는 DM/DBI 입력 제어부, 및
    상기 데이터, 상기 제 1 데이터 제어 신호 및 상기 제 2 데이터 제어 신호에 응답하여 상기 제 1 데이터 제어 신호 및 상기 제 2 데이터 제어 신호에 해당하는 데이터를 반전시켜 출력하거나 해당하는 데이터의 입력을 방지하는 데이터 입력부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서,
    상기 DM/DBI 입력 제어부는
    상기 DM 인에이블 신호가 인에이블되면 상기 DM/DBI 정보 신호를 상기 제 1 데이터 제어 신호로서 출력하고, 상기 DBI 인에이블 신호가 인에이블되면 상기 DM/DBI 정보 신호를 상기 제 2 데이터 제어 신호로서 출력하고,
    상기 데이터 입력부는
    상기 제 1 데이터 제어 신호가 입력되면 상기 제 1데이터 제어 신호에 해당하는 데이터의 입력을 방지하고, 상기 제 2 데이터 제어 신호가 입력되면 상기 제 2 데이터 제어 신호에 해당하는 데이터를 반전시켜 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 어드레스 중 일부는 선택 어드레스로서 입력 받고, 나머지는 컨트롤러로부터 직접 입력 받는 어드레스 입력부;
    데이터 및 DM/DBI 정보 신호를 입력 받는 데이터 처리부; 및
    특정 명령에 응답하여 외부로부터 입력되는 선택 신호를 상기 선택 어드레스로서 상기 어드레스 입력부에 전달하거나 상기 선택 신호를 상기 DM/DBI 정보 신호로서 상기 데이터 처리부에 전달하는 선택 입력부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 어드레스 입력부는
    반도체 메모리 장치에 액티브 명령이 입력되면 상기 어드레스 전체를 입력 받고,
    상기 반도체 메모리 장치에 리드 명령 및 라이트 명령 중 하나의 명령이 입력되면 상기 컨트롤러로부터 상기 어드레스 중 나머지만을 입력 받아 동작하는 것을 특징으로 하는 반도체 메모리 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 데이터 처리부는
    반도체 메모리 장치에 리드 명령 또는 라이트 명령이 입력되면 입력되는 상기 DM/DBI 정보 신호에 응답하여 DM/DBI 정보 신호에 해당하는 데이터를 반전시키거나, 해당하는 데이터가 저장되는 것을 방지하는 것을 특징으로 하는 반도체 메모리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 선택 입력부는
    반도체 메모리 장치에 리드 명령 또는 라이트 명령이 입력되면 상기 선택 신호를 상기 DM/DBI 정보 신호로서 출력하고,
    입력된 명령이 상기 리드 또는 라이트 명령이 아니면 상기 선택 신호를 상기 선택 어드레스로서 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 어드레스, 선택 신호, 데이터, 및 명령을 출력하는 컨트롤러; 및
    상기 어드레스, 상기 선택 신호, 상기 데이터, 및 상기 명령을 입력 받고, 상기 명령에 응답하여 상기 선택 신호를 상기 어드레스의 일부로 이용하거나 상기 선택 신호를 DM/DBI 정보 신호로 이용하는 반도체 메모리 장치를 포함하는 것을 특징으로 하는 시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 컨트롤러는
    상기 어드레스 중 일부를 상기 명령에 따라 상기 선택 신호로서 출력하거나 상기 명령에 따라 상기 DM/DBI 정보 신호를 상기 선택 신호로서 출력하는 것을 특징으로 하는 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 컨트롤러는
    특정 명령일 경우 상기 DM/DBI 정보 신호를 상기 선택 신호로서 출력하고, 상기 특정 명령이 아닐 경우 상기 어드레스 중 일부를 상기 선택 신호로서 출력하는 것을 특징으로 하는 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 컨트롤러는
    상기 어드레스를 출력하는 어드레스 제어부,
    상기 DM/DBI 정보 신호를 출력하는 DM/DBI 제어부,
    상기 어드레스 중 일부를 입력 받고, 상기 DM/DBI 정보 신호를 입력 받아 상기 특정 명령에 응답하여 상기 어드레스 중 일부 및 상기 DM/DBI 정보 신호 중 하나를 상기 선택 신호로서 출력하는 선택 출력부,
    상기 데이터를 출력하는 데이터 출력부, 및
    상기 반도체 메모리 장치를 동작시키기 위한 모든 명령을 출력하는 명령 제어부를 포함하는 것을 특징으로 하는 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 선택 출력부는
    상기 명령 제어부의 명령이 리드 명령 또는 라이트 명령일 경우 상기 DM/DBI 정보 신호를 상기 선택 신호로서 출력하고, 상기 명령 제어부의 명령이 상기 리드 명령 또는 라이트 명령이 아닐 경우 상기 어드레스 중 일부를 상기 선택 신호로서 출력하는 것을 특징으로 하는 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 반도체 메모리 장치는
    상기 컨트롤러의 어드레스 제어부에서 출력된 상기 어드레스 중 나머지와 선택 어드레스를 입력 받아 동작하는 어드레스 입력부,
    상기 컨트롤러의 명령 제어부에서 출력된 특정 명령에 응답하여 상기 선택 신호를 상기 선택 어드레스 및 상기 DM/DBI 정보 신호 중 하나로 출력하는 선택 입력부,
    상기 컨트롤러의 데이터 출력부에서 출력된 상기 데이터 및 상기 DM/DBI 정보 신호에 응답하여 상기 DM/DBI 정보 신호에 해당하는 데이터를 반전시키거나 상기 DM/DBI 정보 신호에 해당하는 데이터의 입력을 중지하는 데이터 처리부, 및
    상기 컨트롤러의 명령 제어부에서 출력된 상기 명령에 응답하여 상기 반도체 메모리 장치의 동작을 제어하는 내부 명령을 생성하는 명령 입력부를 포함하는 것을 특징으로 하는 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 선택 입력부는
    리드 명령 또는 라이트 명령일 경우 상기 선택 신호를 상기 DM/DBI 정보 신호로서 상기 데이터 처리부에 전달하고, 상기 리드 명령 또는 상기 라이트 명령이 아닐 경우 상기 선택 신호를 상기 선택 어드레스로서 상기 어드레스 입력부에 전달하는 것을 특징으로 하는 시스템.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 데이터 처리부는
    DM 인에이블 신호 및 DBI 인에이블 신호, 및 상기 DM/DBI 정보 신호에 응답하여 제 1 데이터 제어 신호 및 제 2 데이터 제어 신호를 생성하는 DM/DBI 입력 제어부, 및
    상기 데이터, 상기 제 1 데이터 제어 신호 및 상기 제 2 데이터 제어 신호에 응답하여 상기 제 1 데이터 제어 신호 및 상기 제 2 데이터 제어 신호에 해당하는 데이터를 반전시켜 출력하거나 해당하는 데이터의 입력을 방지하는 데이터 입력부를 포함하는 것을 특징으로 하는 시스템.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18 항에 있어서,
    상기 DM/DBI 입력 제어부는
    상기 DM 인에이블 신호가 인에이블되면 상기 DM/DBI 정보 신호를 상기 제 1 데이터 제어 신호로서 출력하고, 상기 DBI 인에이블 신호가 인에이블되면 상기 DM/DBI 정보 신호를 상기 제 2 데이터 제어 신호로서 출력하는 것을 특징으로 하는 시스템.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18 항에 있어서,
    상기 데이터 입력부는
    상기 제 1 데이터 제어 신호가 입력되면 상기 제 1데이터 제어 신호에 해당하는 데이터의 입력을 방지하고,
    상기 제 2 데이터 제어 신호가 입력되면 상기 제 2 데이터 제어 신호에 해당하는 데이터를 반전시켜 출력하는 것을 특징으로 하는 시스템.
KR1020140040107A 2014-04-03 2014-04-03 반도체 메모리 장치 KR102169615B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140040107A KR102169615B1 (ko) 2014-04-03 2014-04-03 반도체 메모리 장치
US14/329,622 US9659609B2 (en) 2014-04-03 2014-07-11 Semiconductor memory apparatus and system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140040107A KR102169615B1 (ko) 2014-04-03 2014-04-03 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20150116031A KR20150116031A (ko) 2015-10-15
KR102169615B1 true KR102169615B1 (ko) 2020-10-26

Family

ID=54210318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140040107A KR102169615B1 (ko) 2014-04-03 2014-04-03 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US9659609B2 (ko)
KR (1) KR102169615B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922686B2 (en) 2016-05-19 2018-03-20 Micron Technology, Inc. Apparatuses and methods for performing intra-module databus inversion operations
US10146719B2 (en) * 2017-03-24 2018-12-04 Micron Technology, Inc. Semiconductor layered device with data bus
US10664432B2 (en) 2018-05-23 2020-05-26 Micron Technology, Inc. Semiconductor layered device with data bus inversion
US10964702B2 (en) 2018-10-17 2021-03-30 Micron Technology, Inc. Semiconductor device with first-in-first-out circuit
US11294838B2 (en) * 2020-07-29 2022-04-05 Micron Technology, Inc. Signaling mechanism for bus inversion
US11756592B2 (en) 2020-09-29 2023-09-12 Samsung Electronics Co., Ltd. Memory device supporting DBI interface and operating method of memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130227210A1 (en) * 2012-02-28 2013-08-29 Micron Technology, Inc. Memory, memory controllers, and methods for dynamically switching a data masking/data bus inversion input

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110101012A (ko) 2010-03-05 2011-09-15 삼성전자주식회사 컴바인드 코딩을 이용한 병렬데이터 인터페이스 방법, 기록매체 및 그 장치
KR20130048394A (ko) * 2011-11-02 2013-05-10 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR20130098681A (ko) * 2012-02-28 2013-09-05 삼성전자주식회사 반도체 메모리 장치
KR101964261B1 (ko) * 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
KR20130139633A (ko) * 2012-06-13 2013-12-23 에스케이하이닉스 주식회사 집적회로 칩 및 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130227210A1 (en) * 2012-02-28 2013-08-29 Micron Technology, Inc. Memory, memory controllers, and methods for dynamically switching a data masking/data bus inversion input

Also Published As

Publication number Publication date
US20150287446A1 (en) 2015-10-08
US9659609B2 (en) 2017-05-23
KR20150116031A (ko) 2015-10-15

Similar Documents

Publication Publication Date Title
KR102169615B1 (ko) 반도체 메모리 장치
US20200089630A1 (en) Nonvolatile memory and memory system
US9336838B1 (en) Semiconductor memory apparatus and system including the same
US20130176799A1 (en) Semiconductor device, semiconductor system having the same, and command address setup/hold time control method therefor
US20180293190A1 (en) Data storage device
KR20130097576A (ko) 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템
US9275700B2 (en) Semiconductor device
CN111312308B (zh) 半导体器件和包括其的半导体系统
US20150143155A1 (en) Data storage apparatus
US10108504B2 (en) Semiconductor data multiplexer circuit
KR20170005328A (ko) 반도체 장치 및 반도체 시스템
US9472250B1 (en) Semiconductor device and operating method thereof
US8923079B1 (en) Semiconductor apparatus having a data bit inversion function
US20130111101A1 (en) Semiconductor memory device and operating method thereof
US8766668B2 (en) Integrated circuit chip
US20150012674A1 (en) Semiconductor memory devices and semiconductor systems including the same
US9564185B1 (en) Semiconductor memory device
JP2021043909A (ja) メモリシステム、コントローラおよびデータ転送方法
US9311974B1 (en) Input/output strobe pulse control circuit and semiconductor memory device including the same
US9190140B2 (en) Semiconductor devices
US8699276B2 (en) Data transmission circuits and semiconductor memory devices including the same
US7450466B2 (en) Data input device of semiconductor memory device
US10157651B2 (en) Semiconductor device for driving data line by using different voltages
US10147476B2 (en) Semiconductor device, semiconductor system with the semiconductor device and method of driving the semiconductor system capable of performing refresh operations in units of groups of semiconductor devices
KR100780622B1 (ko) 반도체메모리소자의 데이터 입력장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant