KR20190118020A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20190118020A
KR20190118020A KR1020180041112A KR20180041112A KR20190118020A KR 20190118020 A KR20190118020 A KR 20190118020A KR 1020180041112 A KR1020180041112 A KR 1020180041112A KR 20180041112 A KR20180041112 A KR 20180041112A KR 20190118020 A KR20190118020 A KR 20190118020A
Authority
KR
South Korea
Prior art keywords
data
output
input
register
line sets
Prior art date
Application number
KR1020180041112A
Other languages
English (en)
Inventor
한민식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180041112A priority Critical patent/KR20190118020A/ko
Priority to US16/201,533 priority patent/US20190311750A1/en
Priority to CN201811473027.7A priority patent/CN110364194A/zh
Publication of KR20190118020A publication Critical patent/KR20190118020A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization

Landscapes

  • Dram (AREA)

Abstract

본 기술은 복수의 데이터 라인 세트; 적어도 하나의 데이터 세트를 저장하고, 상기 저장된 적어도 하나의 데이터 세트를 상기 복수의 데이터 라인 세트 중에서 일부를 통해 레지스터 리드 데이터로서 출력하도록 구성된 다목적 레지스터; 및 상기 레지스터 리드 데이터를 드라이버 어레이로 구동하여 상기 복수의 데이터 라인 세트 중에서 나머지로 복사하도록 구성되는 데이터 입출력 회로를 포함하며, 상기 드라이버 어레이는 라이트 동작 시 상기 복수의 데이터 라인 세트를 구동하도록 구성될 수 있다.

Description

반도체 장치{SEMICONDUCTOR APPARATUS}
본 발명은 반도체 회로에 관한 것으로서, 특히 다목적 레지스터 리드/라이트가 가능한 반도체 장치에 관한 것이다.
반도체 장치는 이를 포함하는 반도체 시스템의 동작속도가 빨라지고, 반도체 집적회로에 관한 기술이 발달하면서, 보다 빠른 속도의 데이터 입출력 동작이 요구되어 왔다.
반도체 장치는 고속의 데이터 입출력 동작을 수행할 때 성능 향상을 위한 부가적인 회로들이 점차적으로 추가되고 있다.
부가적인 회로로서, 다목적 레지스터(Multi-PurposeRegister: MPR)가 사용될 수 있다.
다목적 레지스터는 예를 들어, 읽기 레벨링 동작(Read Leveling operation)을 지원하기 위해 사용될 수 있다.
읽기 레벨링 동작이란 메모리 칩 내의 레지스터에 미리 정의되어 있는 데이터 패턴을 핀셋(Pin Set)으로 전송하며, 메모리 칩을 제어하는 컨트롤러와 메모리 칩 간의 데이터 스트로브 신호(DQS)의 스큐(skew)를 조절하기 위한 동작이다.
따라서 읽기 레벨링 동작을 지원하기 위해, 다목적 레지스터에 데이터 예를 들어, 패턴 데이터 세트의 값을 써 넣는 다목적 레지스터 라이트 동작 및 다목적 레지스터에 저장된 패턴 데이터를 읽어내는 다목적 레지스터 리드 동작이 필요하다.
본 발명의 실시예는 다목적 레지스터 리드 동작을 위한 회로 면적을 감소시킬 수 있는 반도체 장치를 제공한다.
본 발명의 실시예는 복수의 데이터 라인 세트; 적어도 하나의 데이터 세트를 저장하고, 상기 저장된 적어도 하나의 데이터 세트를 상기 복수의 데이터 라인 세트 중에서 일부를 통해 레지스터 리드 데이터로서 출력하도록 구성된 다목적 레지스터; 및 상기 레지스터 리드 데이터를 드라이버 어레이로 구동하여 상기 복수의 데이터 라인 세트 중에서 나머지로 복사하도록 구성되는 데이터 입출력 회로를 포함하며, 상기 드라이버 어레이는 라이트 동작 시 상기 복수의 데이터 라인 세트를 구동하도록 구성될 수 있다.
본 발명의 실시예는 복수의 데이터 라인 세트; 적어도 하나의 데이터 세트를 저장하고, 상기 저장된 적어도 하나의 데이터 세트를 상기 복수의 데이터 라인 세트 중에서 일부를 통해 레지스터 리드 데이터로서 출력하도록 구성된 다목적 레지스터; 노멀 동작 시, 기 설정된 데이터 폭 옵션의 절반에 해당하는 데이터의 입력 및 출력을 수행하며, 상기 레지스터 리드 데이터를 드라이버 어레이로 구동하여 상기 복수의 데이터 라인 세트 중에서 나머지로 복사하도록 구성되는 제 1 데이터 입출력 회로; 및 상기 노멀 동작 시 상기 데이터 폭 옵션의 나머지 절반에 해당하는 데이터의 입력 및 출력을 수행하도록 구성된 제 2 데이터 입출력 회로를 포함하며, 상기 제 1 데이터 입출력 회로의 드라이버 어레이는 라이트 동작 시 상기 복수의 데이터 라인 세트를 구동하도록 구성될 수 있다.
본 발명의 실시예는 메모리 영역에 배치되는 복수의 메모리 뱅크 그룹; 상기 복수의 메모리 뱅크 그룹과 연결된 복수의 데이터 라인 세트; 제 1 주변회로 영역에 배치되며, 상기 복수의 데이터 라인 세트 중에서 일부와 연결되는 다목적 레지스터; 및 제 2 주변회로 영역에 배치되며, 상기 복수의 데이터 라인 세트와 연결되는 제 1 데이터 입출력 회로를 포함하며, 상기 제 1 데이터 입출력 회로는 상기 다목적 레지스터에서 출력되는 레지스터 리드 데이터를, 라이트 동작 시 상기 복수의 데이터 라인 세트를 구동하도록 구성된 드라이버 어레이로, 구동하여 상기 복수의 데이터 라인 세트 중에서 나머지로 복사하도록 구성될 수 있다.
본 기술은 반도체 장치에서 다목적 레지스터 리드 동작을 위한 회로 면적을 감소시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성을 나타낸 도면,
도 2는 도 1의 제 1 데이터 입출력 회로의 구성을 나타낸 도면,
도 3은 도 2의 제 1 드라이버의 구성을 나타낸 도면이고,
도 4는 도 1의 제 2 데이터 입출력 회로의 구성을 나타낸 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성을 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 장치(100)는 복수의 메모리 뱅크 그룹(BG0 ~ BG3), 제 1 주변회로 영역(PA0) 및 제 2 주변회로 영역(PA1)을 포함할 수 있다.
복수의 메모리 뱅크 그룹(BG0 ~ BG3)이 배치된 영역을 메모리 영역으로 정의할 수 있다.
복수의 메모리 뱅크 그룹(BG0 ~ BG3) 각각은 복수의 메모리 뱅크(BK)를 포함할 수 있다.
복수의 메모리 뱅크 그룹(BG0 ~ BG3) 중에서 제 1 메모리 뱅크 그룹(BG0)은 제 1 데이터 라인 세트(GIO_BG0)를 통해 제 2 주변회로 영역(PA1)과 연결될 수 있다.
복수의 메모리 뱅크 그룹(BG0 ~ BG3) 중에서 제 2 메모리 뱅크 그룹(BG1)은 제 2 데이터 라인 세트(GIO_BG1)를 통해 제 2 주변회로 영역(PA1)과 연결될 수 있다.
복수의 메모리 뱅크 그룹(BG0 ~ BG3) 중에서 제 3 메모리 뱅크 그룹(BG2)은 제 3 데이터 라인 세트(GIO_BG2)를 통해 제 1 주변회로 영역(PA0) 및 제 2 주변회로 영역(PA1)과 연결될 수 있다.
복수의 메모리 뱅크 그룹(BG0 ~ BG3) 중에서 제 4 메모리 뱅크 그룹(BG3)은 제 4 데이터 라인 세트(GIO_BG3)를 통해 제 1 주변회로 영역(PA0) 및 제 2 주변회로 영역(PA1)과 연결될 수 있다.
제 1 내지 제 4 데이터 라인 세트(GIO_BG0 ~ GIO_BG3)는 글로벌 데이터 라인(GIO)일 수 있다.
제 1 주변회로 영역(PA0)은 다목적 레지스터(MPR)(101), 어드레스 버퍼(102), 커맨드 버퍼(103), 커맨드 디코더(104) 및 모드 레지스터(MRS)(105)를 포함할 수 있다.
다목적 레지스터(101)는 어드레스 및 외부 명령 예를 들어, 다목적 레지스터 라이트 명령(이하, 레지스터 라이트 명령)에 따라 데이터(예를 들어, 적어도 하나의 패턴 데이터 세트)를 기록하는 레지스터 라이트 동작을 수행할 수 있다.
다목적 레지스터(101)는 기 저장된 데이터 세트들을 어드레스 및 다목적 레지스터 리드 명령(이하, 레지스터 리드 명령)에 따라 레지스터 리드 데이터로서 출력하는 레지스터 리드 동작을 수행할 수 있다.
레지스터 리드 명령은 예를 들어, 트래이닝 동작을 위해 클럭 신호를 기준으로 정해진 타이밍 차이를 두고 복수 회 입력될 수 있다.
다목적 레지스터(101)는 기 저장된 데이터 세트들 중에서 하나씩의 세트를 복수 회의 레지스터 리드 명령들에 따라 제 3 및 제 4 데이터 라인 세트(GIO_BG2, GIO_BG3)를 교번 선택하여 출력할 수 있다.
즉, 다목적 레지스터(101)는 기 저장된 데이터 세트들 중에서 어느 하나의 세트를 최초의 레지스터 리드 명령에 따라 제 3 데이터 라인 세트(GIO_BG2)를 통해 출력하고, 기 저장된 데이터 세트들 중에서 다른 하나의 세트를 다음 순번의 레지스터 리드 명령에 따라 제 4 데이터 라인 세트(GIO_BG3)를 통해 출력하며, 기 저장된 데이터 세트들 중에서 또 다른 하나의 세트를 그 다음 순번의 레지스터 리드 명령에 따라 제 3 데이터 라인 세트(GIO_BG2)를 통해 출력하는 방식을 레지스터 리드 명령의 입력 횟수만큼 반복함으로써 레지스터 리드 동작을 수행할 수 있다.
어드레스 버퍼(102)는 외부 어드레스를 수신하여 다목적 레지스터(101)에 제공할 수 있다.
커맨드 버퍼(103)는 외부 명령을 수신할 수 있다.
커맨드 디코더(104)는 커맨드 버퍼(103)의 출력을 디코딩하여 레지스터 라이트 명령 또는 레지스터 리드 명령을 생성할 수 있다.
모드 레지스터(105)는 반도체 장치(100)의 동작에 관련된 각종 설정 정보를 저장할 수 있다.
제 2 주변회로 영역(PA1)은 제 1 데이터 입출력 회로(LDQ)(201) 및 제 2 데이터 입출력 회로(UDQ)(301)를 포함할 수 있다.
제 1 데이터 입출력 회로(201)는 제 1 내지 제 4 데이터 라인 세트(GIO_BG0 ~ GIO_BG3)와 연결될 수 있다.
제 2 데이터 입출력 회로(301)는 제 1 및 제 2 데이터 라인 세트(GIO_BG0, GIO_BG1)와 연결될 수 있다.
제 1 데이터 입출력 회로(201)는 노멀 리드 및 라이트 동작 시 기 설정된 데이터 폭 옵션(예를 들어, X16)의 절반(8 비트)에 해당하는 데이터의 입력 및 출력을 수행할 수 있다.
제 1 데이터 입출력 회로(201)는 레지스터 리드 명령에 따라 제 3 및 제 4 데이터 라인 세트(GIO_BG2, GIO_BG3)를 통해 전송되는 레지스터 리드 데이터를 라이트 데이터(추후 설명할 패드부를 통해 입력되는 데이터)를 구동하기 위한 드라이버로 구동하여 제 1 및 제 2 데이터 라인 세트(GIO_BG0, GIO_BG1)로 복사할 수 있다.
제 2 데이터 입출력 회로(301)는 노멀 리드 및 라이트 동작 시 기 설정된 데이터 폭 옵션(예들 들어, X16)의 나머지 절반(8 비트)에 해당하는 데이터의 입력 및 출력을 수행할 수 있다.
도 2는 도 1의 제 1 데이터 입출력 회로(LDQ)(201)의 구성을 나타낸 도면이다.
도 2에 도시된 바와 같이, 제 1 데이터 입출력 회로(201)는 패드부(LDQ PAD<0:7>)(210), 라이트 경로 회로(220), 제 1 데이터 선택부(230), 드라이버 어레이(240), 제 2 데이터 선택부(250)(MUX) 및 리드 경로 회로(260)를 포함할 수 있다.
패드부(210)는 복수의 입출력 패드<0:7>를 포함할 수 있다.
라이트 경로 회로(220)는 패드부(210)를 통해 정해진 버스트 랭스(Burst Length: BL)(예를 들어, BL = 8)로 입력되는 직렬 형태의 데이터를 병렬화하여 래치할 수 있다.
라이트 경로 회로(220)는 리시버(RX)(221), 병렬화기(DESER)(222) 및 라이트 파이프 래치(WT PIPE)(223)를 포함할 수 있다.
리시버(221)는 라이트 동작을 위해 패드부(210)를 통해 입력되는 데이터를 수신할 수 있다.
병렬화기(222)는 리시버(221)를 통해 수신되는 데이터를 병렬 형태로 변환할 수 있다.
라이트 파이프 래치(223)는 병렬화기(222)의 출력을 래치할 수 있다.
제 1 데이터 선택부(230)는 라이트 경로 회로(220)의 출력 신호 또는 레지스터 리드 데이터를 레지스터 데이터 옵션 신호(MPR_X16)에 따라 선택하여 출력할 수 있다.
레지스터 데이터 옵션 신호(MPR_X16)는 현재 동작 모드가 레지스터 리드 동작 모드로 설정되고(레지스터 리드 명령에 따라 설정) 데이터 폭 옵션이 X16인 경우 정해진 레벨(예를 들어, 하이 레벨)로 활성화될 수 있다.
제 1 데이터 선택부(230)는 제 1 다중화기(231) 및 제 2 다중화기(232)를 포함할 수 있다.
제 1 다중화기(231)는 라이트 경로 회로(220)를 통해 전송되는 라이트 데이터 또는 제 3 데이터 라인 세트(GIO_BG2)를 통해 전송되는 레지스터 리드 데이터를 레지스터 데이터 옵션 신호(MPR_X16)에 따라 선택하여 출력할 수 있다.
제 1 다중화기(231)는 레지스터 데이터 옵션 신호(MPR_X16)가 활성화되면 제 3 데이터 라인 세트(GIO_BG2)를 통해 전송되는 레지스터 리드 데이터를 선택하여 출력할 수 있다.
제 1 다중화기(231)는 레지스터 데이터 옵션 신호(MPR_X16)가 비 활성화 상태이면 즉, 로우 레벨이면 라이트 경로 회로(220)를 통해 전송되는 데이터를 선택하여 출력할 수 있다.
제 2 다중화기(232)는 라이트 경로 회로(220)를 통해 전송되는 데이터 또는 제 4 데이터 라인 세트(GIO_BG3)를 통해 전송되는 레지스터 리드 데이터를 레지스터 데이터 옵션 신호(MPR_X16)에 따라 선택하여 출력할 수 있다.
제 2 다중화기(232)는 레지스터 데이터 옵션 신호(MPR_X16)가 레지스터 리드 동작 및 데이터 폭 옵션이 X16임을 정의하는 레벨(예를 들어, 하이 레벨)이면 제 4 데이터 라인 세트(GIO_BG3)를 통해 전송되는 레지스터 리드 데이터를 선택하여 출력할 수 있다.
제 2 다중화기(232)는 레지스터 데이터 옵션 신호(MPR_X16)가 로우 레벨이면 라이트 경로 회로(220)를 통해 전송되는 데이터를 선택하여 출력할 수 있다.
드라이버 어레이(240)는 노멀 라이트 동작, 레지스터 라이트 동작 및 레지스터 리드 동작 겸용으로 사용될 수 있다.
드라이버 어레이(240)는 기본적으로 라이트 동작을 위한 구성으로서, 본 발명의 실시예에서는 노멀 라이트 동작, 레지스터 라이트 동작 및 레지스터 리드 동작 겸용으로 사용될 수 있다.
드라이버 어레이(240)는 복수의 인에이블 신호(EN_D0 ~ EN_D3) 및 제 1 데이터 선택부(230)의 출력 신호에 따라 제 1 내지 제 4 데이터 라인 세트(GIO_BG0 ~ GIO_BG3)를 구동할 수 있다.
복수의 인에이블 신호(EN_D0 ~ EN_D3)는 노멀 라이트 동작 시에는 외부 어드레스에 따라 선택적으로 활성화되고, 레지스터 라이트 및 레지스터 리드 동작 시에는 설정정보 또는/및 해당 명령(레지스터 라이트 명령 또는 레지스터 리드 명령)에 따라 선택적으로 활성화될 수 있다.
설정정보는 모드 레지스터(105)에 저장된 정보일 수 있다.
드라이버 어레이(240)는 복수의 드라이버 즉, 제 1 내지 제 4 드라이버(241 ~ 244)를 포함할 수 있다.
제 1 내지 제 4 드라이버(241 ~ 244)는 서로 동일하게 구성될 수 있다.
제 1 다중화기(231)의 출력 신호가 제 1 드라이버(241) 및 제 3 드라이버(243)에 공통 입력될 수 있다.
제 2 다중화기(232)의 출력 신호가 제 2 드라이버(242) 및 제 4 드라이버(244)에 공통 입력될 수 있다.
제 1 드라이버(241)는 제 1 인에이블 신호(EN_D0)가 활성화되면 제 1 다중화기(231)의 출력 신호에 따라 제 1 데이터 라인 세트(GIO_BG0)를 구동할 수 있다.
제 2 드라이버(242)는 제 2 인에이블 신호(EN_D1)가 활성화되면 제 2 다중화기(231)의 출력 신호에 따라 제 2 데이터 라인 세트(GIO_BG1)를 구동할 수 있다.
제 3 드라이버(243)는 제 3 인에이블 신호(EN_D2)가 활성화되면 제 1 다중화기(231)의 출력 신호에 따라 제 3 데이터 라인 세트(GIO_BG2)를 구동할 수 있다.
제 4 드라이버(244)는 제 4 인에이블 신호(EN_D3)가 활성화되면 제 2 다중화기(231)의 출력 신호에 따라 제 4 데이터 라인 세트(GIO_BG3)를 구동할 수 있다.
제 2 데이터 선택부(250)는 제어신호(MXCTRL1)에 따라 제 1 내지 제 4 데이터 라인 세트(GIO_BG0 ~ GIO_BG3) 중에서 어느 하나의 세트를 통해 전송되는 데이터를 선택하여 출력할 수 있다.
제어신호(MXCTRL1)는 반도체 장치의 노멀 리드 동작 시 입력되는 외부 어드레스에 따라(예를 들어, 뱅크 어드레스에 따라) 제 1 내지 제 4 데이터 라인 세트(GIO_BG0 ~ GIO_BG3) 중에서 하나를 선택하는 값을 가질 수 있다.
제어신호(MXCTRL1)는 반도체 장치의 레지스터 리드 동작 시 레지스터 리드 명령에 따라 제 3 및 제 4 데이터 라인 세트(GIO_BG2, GIO_BG3)를 교번 선택할 수 있도록 그 값이 가변될 수 있다.
리드 경로 회로(260)는 제 2 데이터 선택부(250)에서 출력되는 데이터를 직렬화하여 패드부(210)로 출력할 수 있다.
리드 경로 회로(260)는 리드 파이프 래치(RD PIPE)(261), 직렬화기(SER)(262) 및 송신기(TX)(263)를 포함할 수 있다.
리드 파이프 래치(261)는 제 2 데이터 선택부(250)에서 출력되는 데이터를 래치할 수 있다.
직렬화기(262)는 리드 파이프 래치(261)에 래치된 데이터를 직렬 형태로 변환할 수 있다.
송신기(263)는 직렬화기(262)에서 출력되는 데이터를 패드부(210)로 출력할 수 있다.
도 3은 도 2의 제 1 드라이버(241)의 구성을 나타낸 도면이다.
도 3에 도시된 바와 같이, 제 1 드라이버(241)는 인버터(IV1), 노어 게이트(NR1), 낸드 게이트(ND1), 제 1 트랜지스터(P1) 및 제 2 트랜지스터(N1)를 포함할 수 있다.
인버터(IV1)는 제 1 인에이블 신호(EN_D0)를 반전시켜 출력할 수 있다.
노어 게이트(NR1)는 인버터(IV1)의 출력 신호와 입력 신호(IN) 즉, 제 1 다중화기(231)의 출력 신호를 부정 논리합하여 출력할 수 있다.
낸드 게이트(ND1)는 입력 신호(IN) 즉, 제 1 다중화기(231)의 출력 신호와 제 1 인에이블 신호(EN_D0)를 부정 논리곱하여 출력할 수 있다.
제 1 트랜지스터(P1)는 낸드 게이트(ND1)의 출력에 따라 제 1 데이터 라인 세트(GIO_BG0)를 고전압(VH)(예를 들어, VDD)으로 풀업(pull up)시킬 수 있다.
제 2 트랜지스터(N1)는 노어 게이트(NR1)의 출력에 따라 제 1 데이터 라인 세트(GIO_BG0)를 저전압(VH)(예를 들어, VSS 또는 VDD에 비해 낮은 레벨)으로 풀다운(pulldown)시킬 수 있다.
도 4는 도 1의 제 2 데이터 입출력 회로(UDQ)(301)의 구성을 나타낸 도면이다.
도 4에 도시된 바와 같이, 제 2 데이터 입출력 회로(301)는 패드부(UDQ PAD<0:7>)(310), 라이트 경로 회로(320), 드라이버 어레이(340), 데이터 선택부(350)(MUX) 및 리드 경로 회로(360)를 포함할 수 있다.
패드부(310)는 복수의 입출력 패드<8:15>를 포함할 수 있다.
라이트 경로 회로(320)는 패드부(310)를 통해 정해진 버스트 랭스(Burst Length: BL)(예를 들어, BL = 8)로 입력되는 직렬 형태의 데이터를 병렬화하여 래치할 수 있다.
라이트 경로 회로(320)는 리시버(RX)(321), 병렬화기(DESER)(322) 및 라이트 파이프 래치(WT PIPE)(323)를 포함할 수 있다.
리시버(321)는 패드부(310)를 통해 입력되는 데이터를 수신할 수 있다.
병렬화기(322)는 리시버(321)를 통해 수신되는 데이터를 병렬 형태로 변환할 수 있다.
라이트 파이프 래치(323)는 병렬화기(322)의 출력을 래치할 수 있다.
드라이버 어레이(340)는 복수의 인에이블 신호(EN_U0, EN_U1) 및 라이트 경로 회로(320)의 출력 신호에 따라 제 1 및 제 2 데이터 라인 세트(GIO_BG0, GIO_BG1)를 구동할 수 있다.
복수의 인에이블 신호(EN_U0, EN_U1)는 노멀 라이트 동작과 노멀 리드 동작 시에는 외부 어드레스에 따라 선택적으로 활성화될 수 있다.
드라이버 어레이(340)는 복수의 드라이버 즉, 제 1 및 제 2 드라이버(341, 342)를 포함할 수 있다.
제 1 및 제 2 드라이버(341, 342)는 서로 동일하게 구성될 수 있으며, 기 설명한 도 3과 같은 형태로 구성될 수 있다.
라이트 파이프 래치(323)의 출력 신호가 제 1 드라이버(341) 및 제 2 드라이버(342)에 공통 입력될 수 있다.
제 1 드라이버(341)는 제 1 인에이블 신호(EN_U0)가 활성화되면 라이트 파이프 래치(323)의 출력 신호에 따라 제 1 데이터 라인 세트(GIO_BG0)를 구동할 수 있다.
제 2 드라이버(342)는 제 2 인에이블 신호(EN_U1)가 활성화되면 라이트 파이프 래치(323)의 출력 신호에 따라 제 2 데이터 라인 세트(GIO_BG1)를 구동할 수 있다.
데이터 선택부(350)는 제어신호(MXCTRL2)에 따라 제 1 및 제 2 데이터 라인 세트(GIO_BG0, GIO_BG1) 중에서 어느 하나의 세트를 통해 전송되는 데이터를 선택하여 출력할 수 있다.
제어신호(MXCTRL2)는 반도체 장치의 노멀 리드 동작 시 입력되는 외부 어드레스에 따라(예를 들어, 뱅크 어드레스에 따라) 제 1 및 제 2 데이터 라인 세트(GIO_BG0, GIO_BG1) 중에서 하나를 선택하는 값을 가질 수 있다.
리드 경로 회로(360)는 데이터 선택부(350)에서 출력되는 데이터를 직렬화하여 패드부(310)로 출력할 수 있다.
리드 경로 회로(360)는 리드 파이프 래치(RD PIPE)(361), 직렬화기(SER)(362) 및 송신기(TX)(363)를 포함할 수 있다.
리드 파이프 래치(361)는 데이터 선택부(350)에서 출력되는 데이터를 래치할 수 있다.
직렬화기(362)는 리드 파이프 래치(361)에 래치된 데이터를 직렬 형태로 변환할 수 있다.
송신기(363)는 직렬화기(362)에서 출력되는 데이터를 패드부(310)로 출력할 수 있다.
상술한 바와 같이 구성된 반도체 장치의 레지스터 라이트 및 리드 동작을 설명하기로 한다.
먼저, 반도체 장치(100)의 레지스터 라이트 동작을 설명하기로 한다.
레지스터 라이트 명령이 입력되면, 외부에서 제공된 데이터 세트들이 제 1 데이터 입출력 회로(201)의 패드부(210) 및 라이트 경로 회로(220)를 경유하여 출력된다.
레지스터 라이트 명령이 입력되었으므로, 레지스터 데이터 옵션 신호(MPR_X16)는 로우 레벨로 비 활성화된다.
레지스터 데이터 옵션 신호(MPR_X16)가 비 활성화되었으므로 라이트 경로 회로(220)의 출력 신호는 제 1 다중화기(231) 또는 제 2 다중화기(232)를 통해 선택되고 제 3 드라이버(243) 또는 제 4 드라이버(244)로 입력된다.
라이트 경로 회로(220)의 출력 신호가 제 1 다중화기(231)를 통해 선택된 것으로 가정하면, 제 3 드라이버(243)는 제 1 다중화기(231)의 출력 신호에 따라 제 3 데이터 라인 세트(GIO_BG2)를 구동할 수 있다.
다목적 레지스터(101)는 제 3 데이터 라인 세트(GIO_BG2)를 통해 전송되는 데이터 세트들을 기록할 수 있다.
다음으로, 반도체 장치(100)의 레지스터 리드 동작을 설명하기로 한다.
레지스터 리드 동작은 데이터 폭 옵션이 X8인 경우와, X16인 경우로 구분될 수 있다.
이하, 데이터 폭 옵션이 X8인 경우의 레지스터 리드 동작을 설명하기로 한다.
레지스터 리드 명령이 복수 회 입력되면, 다목적 레지스터(101)는 기 저장된 데이터 세트들 중에서 하나씩의 세트를 제 3 및 제 4 데이터 라인 세트(GIO_BG2, GIO_BG3)를 교번 선택하여 출력한다.
데이터 폭 옵션이 X8이므로 레지스터 데이터 옵션 신호(MPR_X16)는 로우 레벨로 비 활성화된다.
제 3 및 제 4 데이터 라인 세트(GIO_BG2, GIO_BG3)를 번갈아가며 출력되는 데이터 세트들은 제 1 데이터 입출력 회로(201)의 제 2 데이터 선택부(250)에 의해 순차적으로 선택되고, 리드 경로 회로(260)를 경유하여 패드부(210)를 통해 레지스터 리드 데이터로서 출력될 수 있다.
한편, 데이터 폭 옵션이 X8이므로 도 4의 패드부(310)를 통한 레지스터 리드 데이터 출력이 필요 없으며, 그에 따라 제 2 데이터 입출력 회로(301)는 동작하지 않는다.
이하, 데이터 폭 옵션이 X16인 경우의 레지스터 리드 동작을 설명하기로 한다.
레지스터 리드 명령이 복수 회 입력되면, 다목적 레지스터(101)는 기 저장된 데이터 세트들 중에서 하나씩의 세트를 제 3 및 제 4 데이터 라인 세트(GIO_BG2, GIO_BG3)를 교번 선택하여 출력한다.
데이터 폭 옵션이 X16이므로 레지스터 데이터 옵션 신호(MPR_X16)는 하이 레벨로 활성화된다.
제 3 데이터 라인 세트(GIO_BG2)를 통해 출력되는 데이터 세트는 제 2 데이터 선택부(250)에 입력됨과 동시에 제 1 다중화기(231)에 의해 선택되어 제 1 드라이버(241)로 입력된다.
제 1 드라이버(241)는 제 1 인에이블 신호(EN_D0)가 활성화되면 제 1 다중화기(231)의 출력 즉, 제 3 데이터 라인 세트(GIO_BG2)를 통해 출력되는 데이터 세트에 따라 제 1 데이터 라인 세트(GIO_BG0)를 구동한다.
즉, 제 3 데이터 라인 세트(GIO_BG2)를 통해 출력되는 데이터 세트가 노멀 리드 동작을 위해 구성된 제 1 드라이버(241)를 통해 제 1 데이터 라인 세트(GIO_BG0)를 통해 전송 가능한 레벨로 구동하여 제 1 데이터 라인 세트(GIO_BG0)에 복사될 수 있다.
제 4 데이터 라인 세트(GIO_BG3)를 통해 출력되는 데이터 세트는 제 2 데이터 선택부(250)에 입력됨과 동시에 제 2 다중화기(232)에 의해 선택되어 제 2 드라이버(242)로 입력된다.
제 2 드라이버(242)는 제 2 인에이블 신호(EN_D1)가 활성화되면 제 2 다중화기(232)의 출력 즉, 제 4 데이터 라인 세트(GIO_BG3)를 통해 출력되는 데이터 세트에 따라 제 2 데이터 라인 세트(GIO_BG1)를 구동한다.
즉, 제 4 데이터 라인 세트(GIO_BG3)를 통해 출력되는 데이터 세트가 노멀 리드 동작을 위해 구성된 제 2 드라이버(242)를 통해 제 2 데이터 라인 세트(GIO_BG1)를 통해 전송 가능한 레벨로 구동하여 제 2 데이터 라인 세트(GIO_BG1)에 복사될 수 있다.
제 3 및 제 4 데이터 라인 세트(GIO_BG2, GIO_BG3)를 번갈아가며 출력되는 데이터 세트들은 제 1 데이터 입출력 회로(201)의 제 2 데이터 선택부(250)에 의해 순차적으로 선택되고, 리드 경로 회로(260)를 경유하여 패드부(210)를 통해 8 비트의 레지스터 리드 데이터로서 출력될 수 있다.
제 1 및 제 2 데이터 라인 세트(GIO_BG0, GIO_BG1)로 복사된 데이터 세트들은 제 2 데이터 입출력 회로(301)의 데이터 선택부(350)에 의해 순차적으로 선택되고, 리드 경로 회로(360)를 경유하여 패드부(310)를 통해 나머지 8비트의 레지스터 리드 데이터로서 출력될 수 있다.
이때 다목적 레지스터(101)에서 출력되는 데이터 세트는 제 3 및 제 4 데이터 라인 세트(GIO_BG2, GIO_BG3)를 경유하여 제 1 데이터 입출력 회로(201)의 패드부(210)를 통해 안정적으로 출력될 수 있다.
그러나, 다목적 레지스터(101)에서 출력되는 데이터 세트가 제 2 주변회로 영역(PA1)의 제 1 및 제 2 데이터 라인 세트(GIO_BG0, GIO_BG1)를 경유하여 제 2 데이터 입출력 회로(301)의 패드부(310)를 통해 출력되기에는 구동력이 부족할 수 있다.
본 발명의 실시예는 데이터 폭 옵션이 X16인 경우 다목적 레지스터(101)에서 제 3 및 제 4 데이터 라인 세트(GIO_BG2, GIO_BG3)로 출력되는 데이터 세트들을 다목적 레지스터(101)를 위해 추가된 드라이버 없이 라이트 동작을 위해 구성된 드라이버를 이용하여 제 1 및 제 2 데이터 라인 세트(GIO_BG0, GIO_BG1)를 통해 전송 가능하도록 구동하여 제 1 및 제 2 데이터 라인 세트(GIO_BG0, GIO_BG1)로 복사할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (19)

  1. 복수의 데이터 라인 세트;
    적어도 하나의 데이터 세트를 저장하고, 상기 저장된 적어도 하나의 데이터 세트를 상기 복수의 데이터 라인 세트 중에서 일부를 통해 레지스터 리드 데이터로서 출력하도록 구성된 다목적 레지스터; 및
    상기 레지스터 리드 데이터를 드라이버 어레이로 구동하여 상기 복수의 데이터 라인 세트 중에서 나머지로 복사하도록 구성되는 데이터 입출력 회로를 포함하며,
    상기 드라이버 어레이는 라이트 동작 시 상기 복수의 데이터 라인 세트를 구동하도록 구성되는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 반도체 장치는
    각각 복수의 메모리 뱅크를 포함하는 복수의 메모리 뱅크 그룹을 포함하고,
    상기 복수의 데이터 라인 세트는
    상기 복수의 메모리 뱅크 그룹 각각과 연결되는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 반도체 장치는
    제 1 주변회로 영역 및 제 2 주변회로 영역을 포함하고,
    상기 다목적 레지스터는 상기 제 1 주변회로 영역에 배치되고,
    상기 데이터 입출력 회로는 상기 제 2 주변회로 영역에 배치되는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 반도체 장치는
    상기 반도체 장치의 동작에 관련된 설정정보를 저장하도록 구성된 모드 레지스터를 더 포함하며,
    상기 데이터 입출력 회로는
    상기 설정정보에 따라 상기 레지스터 리드 데이터를 구동하도록 구성되는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 데이터 입출력 회로는
    복수의 입출력 패드를 포함하는 패드부,
    상기 패드부를 통해 입력된 데이터 또는 상기 레지스터 리드 데이터를 레지스터 데이터 옵션 신호에 따라 선택하여 출력하도록 구성된 제 1 데이터 선택부,
    상기 제 1 데이터 선택부의 출력 신호에 따라 상기 복수의 데이터 라인 세트를 구동하도록 구성된 상기 드라이버 어레이,
    상기 복수의 데이터 라인 세트 중에서 어느 하나의 세트를 통해 전송되는 데이터를 선택하여 출력하도록 구성된 제 2 데이터 선택부, 및
    상기 제 2 데이터 선택부에서 출력되는 데이터를 직렬화하여 상기 패드부로 출력하도록 구성된 리드 경로 회로를 포함하는 반도체 장치.
  6. 복수의 데이터 라인 세트;
    적어도 하나의 데이터 세트를 저장하고, 상기 저장된 적어도 하나의 데이터 세트를 상기 복수의 데이터 라인 세트 중에서 일부를 통해 레지스터 리드 데이터로서 출력하도록 구성된 다목적 레지스터;
    노멀 동작 시, 기 설정된 데이터 폭 옵션의 절반에 해당하는 데이터의 입력 및 출력을 수행하며, 상기 레지스터 리드 데이터를 드라이버 어레이로 구동하여 상기 복수의 데이터 라인 세트 중에서 나머지로 복사하도록 구성되는 제 1 데이터 입출력 회로; 및
    상기 노멀 동작 시 상기 데이터 폭 옵션의 나머지 절반에 해당하는 데이터의 입력 및 출력을 수행하도록 구성된 제 2 데이터 입출력 회로를 포함하며,
    상기 제 1 데이터 입출력 회로의 드라이버 어레이는 라이트 동작 시 상기 복수의 데이터 라인 세트를 구동하도록 구성되는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 제 1 데이터 입출력 회로는 상기 복수의 데이터 라인 세트와 연결되고, 상기 제 2 데이터 입출력 회로는 상기 복수의 데이터 라인 세트 중에서 일부와 연결되는 반도체 장치.
  8. 제 6 항에 있어서,
    상기 반도체 장치는
    각각 복수의 메모리 뱅크를 포함하는 복수의 메모리 뱅크 그룹을 포함하고,
    상기 복수의 데이터 라인 세트는
    상기 복수의 메모리 뱅크 그룹 각각과 연결되는 반도체 장치.
  9. 제 6 항에 있어서,
    상기 반도체 장치는
    제 1 주변회로 영역 및 제 2 주변회로 영역을 포함하고,
    상기 다목적 레지스터는 상기 제 1 주변회로 영역에 배치되고,
    상기 데이터 입출력 회로는 상기 제 2 주변회로 영역에 배치되는 반도체 장치.
  10. 제 6 항에 있어서,
    상기 반도체 장치는
    상기 반도체 장치의 동작에 관련된 설정정보를 저장하도록 구성된 모드 레지스터를 더 포함하며,
    상기 데이터 입출력 회로는
    상기 설정정보에 따라 상기 레지스터 리드 데이터를 구동하도록 구성되는 반도체 장치.
  11. 제 6 항에 있어서,
    상기 제 1 데이터 입출력 회로는
    복수의 입출력 패드를 포함하는 패드부,
    상기 패드부를 통해 입력된 데이터 또는 상기 레지스터 리드 데이터를 레지스터 데이터 옵션 신호에 따라 선택하여 출력하도록 구성된 제 1 데이터 선택부,
    상기 제 1 데이터 선택부의 출력 신호에 따라 상기 복수의 데이터 라인 세트를 구동하도록 구성된 상기 드라이버 어레이,
    상기 복수의 데이터 라인 세트 중에서 어느 하나의 세트를 통해 전송되는 데이터를 선택하여 출력하도록 구성된 제 2 데이터 선택부, 및
    상기 제 2 데이터 선택부에서 출력되는 데이터를 직렬화하여 상기 패드부로 출력하도록 구성된 리드 경로 회로를 포함하는 반도체 장치.
  12. 제 6 항에 있어서,
    상기 제 2 데이터 입출력 회로는
    복수의 입출력 패드를 포함하는 패드부,
    상기 패드부를 통해 입력된 데이터에 따라 상기 복수의 데이터 라인 세트 중에서 나머지를 구동하도록 구성된 드라이버 어레이,
    상기 복수의 데이터 라인 세트 중에서 나머지를 통해 전송되는 데이터 세트 중에서 하나를 선택하여 출력하도록 구성된 데이터 선택부, 및
    상기 데이터 선택부에서 출력되는 데이터를 직렬화하여 상기 패드부로 출력하도록 구성된 리드 경로 회로를 포함하는 반도체 장치.
  13. 메모리 영역에 배치되는 복수의 메모리 뱅크 그룹;
    상기 복수의 메모리 뱅크 그룹과 연결된 복수의 데이터 라인 세트;
    제 1 주변회로 영역에 배치되며, 상기 복수의 데이터 라인 세트 중에서 일부와 연결되는 다목적 레지스터; 및
    제 2 주변회로 영역에 배치되며, 상기 복수의 데이터 라인 세트와 연결되는 제 1 데이터 입출력 회로를 포함하며,
    상기 제 1 데이터 입출력 회로는
    상기 다목적 레지스터에서 출력되는 레지스터 리드 데이터를, 라이트 동작 시 상기 복수의 데이터 라인 세트를 구동하도록 구성된 드라이버 어레이로, 구동하여 상기 복수의 데이터 라인 세트 중에서 나머지로 복사하도록 구성되는 반도체 장치.
  14. 제 13 항에 있어서,
    상기 반도체 장치는
    상기 반도체 장치의 동작에 관련된 설정정보를 저장하도록 구성된 모드 레지스터를 더 포함하며,
    상기 제 1 데이터 입출력 회로는
    상기 설정정보에 따라 상기 레지스터 리드 데이터를 구동하도록 구성되는 반도체 장치.
  15. 제 13 항에 있어서,
    상기 제 1 데이터 입출력 회로는
    복수의 입출력 패드를 포함하는 패드부,
    상기 패드부를 통해 입력된 데이터 또는 상기 레지스터 리드 데이터를 레지스터 데이터 옵션 신호에 따라 선택하여 출력하도록 구성된 제 1 데이터 선택부,
    상기 제 1 데이터 선택부의 출력 신호에 따라 상기 복수의 데이터 라인 세트를 구동하도록 구성된 상기 드라이버 어레이,
    상기 복수의 데이터 라인 세트 중에서 어느 하나의 세트를 통해 전송되는 데이터를 선택하여 출력하도록 구성된 제 2 데이터 선택부, 및
    상기 제 2 데이터 선택부에서 출력되는 데이터를 직렬화하여 상기 패드부로 출력하도록 구성된 리드 경로 회로를 포함하는 반도체 장치.
  16. 제 13 항에 있어서,
    상기 제 1 데이터 입출력 회로는
    노멀 동작 시, 기 설정된 데이터 폭 옵션의 절반에 해당하는 데이터의 입력 및 출력을 수행하도록 구성되는 반도체 장치.
  17. 제 16 항에 있어서,
    상기 노멀 동작 시, 상기 데이터 폭 옵션의 나머지 절반에 해당하는 데이터의 입력 및 출력을 수행하도록 구성되는 제 2 데이터 입출력 회로를 더 포함하는 반도체 장치.
  18. 제 17 항에 있어서,
    상기 제 2 데이터 입출력 회로는 상기 복수의 데이터 라인 세트 중에서 나머지와 연결되는 반도체 장치.
  19. 제 17 항에 있어서,
    상기 제 2 데이터 입출력 회로는
    복수의 입출력 패드를 포함하는 패드부,
    상기 패드부를 통해 입력된 데이터에 따라 상기 복수의 데이터 라인 세트 중에서 나머지를 구동하도록 구성된 드라이버 어레이,
    상기 복수의 데이터 라인 세트 중에서 나머지를 통해 전송되는 데이터 세트 중에서 하나를 선택하여 출력하도록 구성된 데이터 선택부, 및
    상기 데이터 선택부에서 출력되는 데이터를 직렬화하여 상기 패드부로 출력하도록 구성된 리드 경로 회로를 포함하는 반도체 장치.
KR1020180041112A 2018-04-09 2018-04-09 반도체 장치 KR20190118020A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180041112A KR20190118020A (ko) 2018-04-09 2018-04-09 반도체 장치
US16/201,533 US20190311750A1 (en) 2018-04-09 2018-11-27 Semiconductor apparatus
CN201811473027.7A CN110364194A (zh) 2018-04-09 2018-12-04 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180041112A KR20190118020A (ko) 2018-04-09 2018-04-09 반도체 장치

Publications (1)

Publication Number Publication Date
KR20190118020A true KR20190118020A (ko) 2019-10-17

Family

ID=68097353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180041112A KR20190118020A (ko) 2018-04-09 2018-04-09 반도체 장치

Country Status (3)

Country Link
US (1) US20190311750A1 (ko)
KR (1) KR20190118020A (ko)
CN (1) CN110364194A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102517462B1 (ko) * 2018-04-23 2023-04-05 에스케이하이닉스 주식회사 반도체장치
US11899936B2 (en) * 2021-03-29 2024-02-13 Changxin Memory Technologies, Inc. Data transmission circuit, method and storage device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2326253A (en) * 1997-06-10 1998-12-16 Advanced Risc Mach Ltd Coprocessor data access control
KR100719377B1 (ko) * 2006-01-19 2007-05-17 삼성전자주식회사 데이터 패턴을 읽는 반도체 메모리 장치
WO2013109284A1 (en) * 2012-01-20 2013-07-25 Intel Corporation Multi-purpose register programming via per dram addressability mode
KR102120825B1 (ko) * 2013-01-03 2020-06-09 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102086465B1 (ko) * 2013-07-11 2020-03-09 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR102029148B1 (ko) * 2013-09-02 2019-10-07 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작 방법
KR102169347B1 (ko) * 2013-11-04 2020-10-23 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102086629B1 (ko) * 2013-11-29 2020-03-10 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2015207333A (ja) * 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置及びこれを備える情報処理システム
KR20160107685A (ko) * 2015-03-05 2016-09-19 에스케이하이닉스 주식회사 반도체 시스템 및 반도체 장치의 테스트 방법
US9928895B2 (en) * 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof

Also Published As

Publication number Publication date
US20190311750A1 (en) 2019-10-10
CN110364194A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
KR100543915B1 (ko) 메모리소자의 데이터 입력장치
US7369445B2 (en) Methods of operating memory systems including memory devices set to different operating modes and related systems
KR101047000B1 (ko) 모드레지스터리드 제어회로 및 이를 이용한 반도체 메모리 장치
US20050243608A1 (en) Input circuit for a memory device
JP2005065249A (ja) 半導体集積回路装置及び半導体メモリ装置
KR20150007507A (ko) 반도체 장치 및 그의 구동방법
US9136016B2 (en) Semiconductor memory apparatus
TWI475566B (zh) 具有減少為測試操作頻道之數量的半導體記憶裝置
US7619433B2 (en) Test circuit for a semiconductor integrated circuit
KR20190118020A (ko) 반도체 장치
US8031554B2 (en) Circuit and method for controlling loading of write data in semiconductor memory device
US9478262B2 (en) Semiconductor device including input/output circuit
US7835218B2 (en) Semiconductor integrated circuit including bank selection control block
US8867285B2 (en) Semiconductor apparatus and data write circuit of semiconductor apparatus for preventing transmission error
US8289794B2 (en) Integrated circuit
KR20120098013A (ko) 터미네이션 제어회로 및 이를 포함하는 반도체 장치
KR100961200B1 (ko) 데이터출력제어회로
KR100862314B1 (ko) 반도체 메모리 소자
US20100118614A1 (en) Semiconductor apparatus, data write circuit of semiconductor apparatus, and method of controlling data write circuit
JP2015207333A (ja) 半導体装置及びこれを備える情報処理システム
KR100856059B1 (ko) 반도체메모리소자
KR0172427B1 (ko) 반도체 메모리 장치의 확장된 데이타 출력을 갖는 쿼드 카스 모드 제어회로
KR100780622B1 (ko) 반도체메모리소자의 데이터 입력장치
US7450466B2 (en) Data input device of semiconductor memory device
US20120081982A1 (en) Verifying a data path in a semiconductor apparatus