KR20120098013A - 터미네이션 제어회로 및 이를 포함하는 반도체 장치 - Google Patents

터미네이션 제어회로 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR20120098013A
KR20120098013A KR1020110017659A KR20110017659A KR20120098013A KR 20120098013 A KR20120098013 A KR 20120098013A KR 1020110017659 A KR1020110017659 A KR 1020110017659A KR 20110017659 A KR20110017659 A KR 20110017659A KR 20120098013 A KR20120098013 A KR 20120098013A
Authority
KR
South Korea
Prior art keywords
termination
signal
dynamic
resistance information
activated
Prior art date
Application number
KR1020110017659A
Other languages
English (en)
Inventor
정종호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110017659A priority Critical patent/KR20120098013A/ko
Priority to US13/332,656 priority patent/US8610457B2/en
Publication of KR20120098013A publication Critical patent/KR20120098013A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명에 따른 반도체 장치는, 터미네이션 활성화 정보, 다이나믹 활성화 정보, 노멀 저항정보 및 다이나믹 저항정보에 응답하여 터미네이션 인에이블 신호 및 터미네이션 저항정보를 생성하되, 지연고정루프가 비활성화되면 상기 터미네이션 인에이블 신호를 활성화하는 터미네이션 제어부; 및 상기 터미네이션 인에이블 신호에 의해 온/오프되고, 상기 터미네이션 저항정보에 의해 결정되는 저항값으로 인터페이스 패드를 터미네이션하는 터미네이션부를 포함한다.

Description

터미네이션 제어회로 및 이를 포함하는 반도체 장치{TERMINATION CONTROL CIRCUIT AND SEMICONDUCTOR DEVICE INCLUDING THE SAME}
본 발명은 반도체 장치에 관한 것이다.
반도체 메모리장치(DRAM)의 용량/속도가 점점 증가하고 DDR SDRAM의 등장과 함께 메모리장치의 전송속도를 더욱 빠르게 하기 위한 여러 가지 새로운 개념이 추가되었다. 이 중에서 터미네이션(termonation) 단의 저항은 소자간의 신호전송을 원활히 하기 위해 필요하다.
여기서 저항이 적절히 매칭(impedance matching)되지 않을 경우 전송되는 신호가 반사되어 신호전송의 에러가 발생할 가능성이 크다. 그러나 외부에 고정 저항을 인가하는 경우에는 직접회로의 노화나 온도변화 혹은 제조공정상의 차이로 인하여 적절히 매칭될 수 없다. 이에 따라, 최근에는 외부 기준저항과 비교하여 저항값이 같아지도록 하기 위해 병렬 접속된 복수의 트랜지스터 중 턴온되는 트랜지스터의 갯수를 조절함으로써 터미네이션단의 저항을 조정하는 기술이 제시되어 사용되고 있다.
터미네이션 제어회로란, 이러한 온 다이 터미네이션(이하 터미네이션) 동작동작의 활성화/비활성화 타이밍을 제어(즉, 터미네이션 회로의 활성화/비활성화타이밍을 제어)하기 위한 회로를 말한다.
JEDEC에서 정해진 스펙(spec)에 따라 DDR3 SDRAM부터는 온 다이 다이나믹 터미네이션(dynamic ODT, 이하 다이나믹 터미네이션) 동작이 지원되어야 한다. 다이나믹 터미네이션 동작이란 모드 레지스터셋 등을 다시 설정하지 않더라도, 라이트 명령이 입력되면 칩 내부의 터미네이션 저항의 저항값이 데이터 입력시 필요한 터미네이션 저항값을 갖도록 설정해주는 동작을 말한다.
반도체 메모리장치의 인터페이스는 데이터 입력시와 출력시의 터미네이션 방식 및 저항값이 다르다. 데이터 출력시에는 입/출력 패드(DQ패드)를 풀업으로 또는 풀다운으로 터미네이션해 '하이' 또는 '로우'의 데이터를 출력하고, 데이터 입력시는 일정 저항값(데이터 출력시의 저항값과는 다름)으로 입/출력 패드를 풀업 및 풀다운으로 터미네이션한 상태에서 데이터를 입력받게 된다(이러한 입/출력시의 터미네이션 규정은 메모리장치의 종류에 따라 조금씩 다름). 다이나믹 터미네이션(dynamic ODT) 동작을 지원하는 DDR3 메모리장치부터는 라이트 명령의 입력만으로 칩 내부의 터미네이션 회로가 데이터 입력에 알맞은 동작을 하게 한다.
즉, DDR3 이전의 터미네이션 제어회로는 단순히 터미네이션 회로의 활성화/비활성화를 제어하는 역할을 했지만, DDR3 메모리장치부터는 다이나믹 터미네이션 동작을 추가로 지원해야 한다.
따라서 DDR3 메모리장치부터 사용되는 터미네이션 제어회로는 일반적인 터미네이션 동작의 활성화/비활성화와 다이나믹 터미네이션 동작의 활성화/비활성화이다.
터미네이션 동작과 다이나믹 터미네이션 동작의 차이점을 살펴보면 다음과 같다. 터미네이션 동작은 데이터의 입력과 출력시에 모두 제어되고, 동일한 입출력 패드를 공유하는 다수의 칩(chip)들 중 데이터가 입/출력되는 칩을 제외한 나머지 칩들에서 수행된다. 다이나믹 터미네이션 동작은 데이터의 입력시에 제어되며, 동일한 입출력 패드를 공유하는 다수의 칩들 중 데이터가 출력되는 칩들에서 수행된다.
그런데 DRAM에서는 DRAM에 포함된 지연고정루프(DLL; Delay Lock Loop)가 비활성화된 경우 터미네이션 동작의 제어에 대해 어떠한 보장도 하지 않는다. 따라서 지연고정루프가 비활성화된 상태에서 라이트 동작을 수행하는 경우 터미네이션이단의 저항이 적절히 매칭되지 않아 데이터를 쓰는데 문제가 있었다.
본 발명은 반도체 장치가 지연고정루프가 비활성화된 경우에도 다이나믹 터미네이션 동작을 제어할 수 있는 반도체 장치를 제공한다.
본 발명에 따른 반도체 장치는, 터미네이션 활성화 정보, 다이나믹 활성화 정보, 노멀 저항정보 및 다이나믹 저항정보에 응답하여 터미네이션 인에이블 신호 및 터미네이션 저항정보를 생성하되, 지연고정루프가 비활성화되면 상기 터미네이션 인에이블 신호를 활성화하는 터미네이션 제어부; 및 상기 터미네이션 인에이블 신호에 의해 온/오프되고, 상기 터미네이션 저항정보에 의해 결정되는 저항값으로 인터페이스 패드를 터미네이션하는 터미네이션부를 포함할 수 있다.
상기 터미네이션 제어부는, 상기 터미네이션 활성화 정보, 상기 다이나믹 활성화 정보 및 상기 지연고정루프가 비활성화되었는지 여부를 나타내는 지연고정 디스에이블 신호에 응답하여 상기 터미네이션 인에이블 신호를 생성하는 인에이블 신호 생성부; 및 상기 터미네이션 신호, 상기 다이나믹 신호 및 상기 지연고정 디스에이블 신호에 응답하여 상기 노멀 저항정보 또는 상기 다이나믹 저항정보를 상기 터미네이션 저항정보로 전달하는 저항정보 생성부를 포함할 수 있다.
또한 본 발명에 따른 터미네이션 제어회로는, 터미네이션 신호, 터미네이션 디스에이블 신호, 다이나믹 신호, 다이나믹 디스에이블 신호 및 지연고정루프가 비활성화되었는지 여부를 나타내는 지연고정 디스에이블 신호에 응답하여 상기 터미네이션 인에이블 신호를 생성하는 인에이블 신호 생성부; 및 상기 터미네이션 신호, 상기 다이나믹 신호 및 상기 지연고정 디스에이블 신호에 응답하여 상기 노멀 저항정보 또는 상기 다이나믹 저항정보를 상기 터미네이션 저항정보로 전달하는 저항정보 생성부를 포함할 수 있다.
본 발명은 지연고정루프가 비활성화되면 반도체 장치가 다이나믹 터미네이션 동작을 수행하도록 하되 리드 구간에서는 다이나믹 터미네이션 동작을 수행하지 않도록 함으로써 지연고정루프가 비활성화된 경우에도 다이나믹 터미네이션 동작을 제어할 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 반도체 장치의 구성도,
도 2는 도 1의 터미네이션 제어부(110)의 구성도,
도 3은 본 발명에 따른 반도체 장치의 다이나믹 터미네이션 동작을 설명하기 위한 파형도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 반도체 장치의 구성도이다.
도 1에 도시된 바와 같이 반도체 장치는, 터미네이션 활성화 정보(ODT, RTTN_DIS), 다이나믹 활성화 정보(DODT, RTTW_DIS), 노멀 저항정보(RTTN<0:2>) 및 다이나믹 저항정보(RTTW<0:2>)에 응답하여 터미네이션 인에이블 신호(ODTEN) 및 터미네이션 저항정보(RTT<0:2>)를 생성하되, 지연고정루프(도 1에 미도시)가 비활성화되면 터미네이션 인에이블 신호(ODTEN)를 활성화하는 터미네이션 제어부(110) 및터미네이션 인에이블 신호(ODTEN)에 의해 온/오프되고, 터미네이션 저항정보(RTT<0:2>)에 의해 결정되는 저항값으로 인터페이스 패드(도 1에 미도시)를 터미네이션하는 터미네이션부(120)를 포함한다.
이하 도 1을 참조하여 본 발명에 따른 반도체 장치의 동작에 대해 설명한다.
터미네이션 동작은 일반적인 반도체 장치에서 신호가 입출력되는 인터페이스 패드를 터미네이션하기 위해서 수행될 수 있다. 다만 반도체 장치가 메모리 장치인 경우 인터페이스 패드는 데이터의 입출력 패드이며 인터페이스 패드를 통해 입출력되는 신호는 데이터가 된다. 이하에서는 반도체 장치가 메모리 장치인 경우에 대해 설명한다.
반도체 장치는 데이터를 입출력할 때 터미네이션 동작과 다이나믹 터미네이션 동작을 수행한다. 이하에서는 반도체 장치가 터미네이션 동작을 수행하는 경우와 다이나믹 터미네이션 동작을 수행하는 경우를 나누어 설명한다.
(1) 반도체 장치가 터미네이션 동작을 수행하는 경우
종래기술의 설명에서 상술한 바와 같이 데이터 입출력시 데이터가 입출력되는 인터페이스 패드를 공유하는 다수의 반도체 장치 중 데이터가 입출력되는 반도체 장치 외의 반도체 장치들은 터미네이션 동작을 수행한다.
터미네이션 제어부(110)는 터미네이션 활성화 정보(ODT, RTTN_DIS)에 응답하여 터미네이션 인에이블 신호(ODTEN)를 활성화한다. 터미네이션 활성화 정보(ODT, RTTN_DIS)에는 터미네이션 신호(ODT) 및 터미네이션 디스에이블 신호(RTTN_DIS)를 포함한다. 터미네이션 신호(ODT)는 외부에서 터미네이션 동작 수행시 핀(pin)을 통해 외부로부터 입력되는 신호로 터미네이션 동작시 활성화된다. 터미네이션 디스에이블 신호(RTTN_DIS)는 모드 레지스터 셋(MRS; Mode Resister Set)에 저장된 MRS 셋팅에 의해 결정되는 신호로 터미네이션 동작을 비활성화하는 경우 활성화된다.
터미네이션 제어부(110)는 노멀 저항정보(RTTN<0:2>)를 터미네이션 저항정보(RTT<0:2>)로 전달한다. 노멀 저항정보(RTTN<0:2>)는 MRS 셋팅에 의해 결정되는 신호로 인터페이스 패드를 터미네이션하기 위한 목표 저항값에 관한 정보이다.
터미네이션 동작시 터미네이션부(120)는 활성화된 터미네이션 인에이블 신호(ODTEN)에 응답하여 터미네이션 저항정보(RTT<0:2>)에 의해 결정되는 저항값으로 인터페이스 패드를 터미네이션한다. 터미네이션부(120)는 보통 풀업 터미네이션부와 풀다운 터미네이션부를 포함한다. 풀업 터미네이션부는 인터페이스 패드를 풀업 구동하고, 풀다운 터미네이션부는 인터페이스 패드를 풀다운 구동한다. 터미네이션 인에이블 신호(ODTEN)가 활성화되면 터미네이션부(120)는 풀업 터미네이션부 및 풀다운 터미네이션부를 모두 활성화하여 인터페이스 패드를 일정한 저항값으로 터미네이션한다.
한편 터미네이션 동작을 수행하지 않는 반도체 장치에서 출력 인에이블 신호(OUTEN)는 비활성화 상태에 있다. 출력 인에이블 신호(OUTEN)는 리드 명령(read command)이 인가되면 데이터를 출력하는 반도체 장치에서 활성화되는 신호이다.
참고로 동일한 인터페이스 패드를 공유하는 다수의 반도체 장치 중 데이터가 출력되는 반도체 장치의 동작은 다음과 같다. DRAM은 스펙(spec)에서 출력 인에이블 신호(OUTEN)가 활성화되는 반도체 장치의 터미네이션 인에이블 신호(ODTEN)를 비활성화하도록 되어 있다. 이때 터미네이션부(120)에서 '하이' 데이터를 출력하는 경우 풀업 터미네이션부만 턴온되고, '로우' 데이터를 출력하는 경우 풀다운 터미네이션부만 턴온된다. 이때 풀업 터미네이션부와 풀다운 터미네이션부는 데이터를 출력하기 위한 출력 드라이버(driver)에 해당한다. 본 발명은 터미네이션 동작에 관한 사항이므로 데이터에 출력에 관한 더 자세한 설명은 생략하기로 한다.
(2) 반도체 장치가 다이나믹 터미네이션 동작을 수행하는 경우
종래기술의 설명에서 상술한 바와 같이 데이터 입출력시 데이터가 입출력되는 인터페이스 패드를 공유하는 다수의 반도체 장치 중 데이터가 입력되는 반도체 장치는 다이나믹 터미네이션 동작을 수행한다.
지연고정루프가 활성화된 상태에서의 다이나믹 터미네이션 동작은 종래와 동일하다. 터미네이션 동작시 라이트 명령(write command)이 인가되고 라이트 구간에서 터미네이션부(120)는 터미네이션 활성화 정보(ODT, RTTN_DIS) 및 다이나믹 활성화 정보(DODT, RTTW_DIS)에 응답하여 터미네이션 인에이블 신호(ODTEN)를 활성화한다. 다이나믹 활성화 정보(DODT, RTTW_DIS)에는 다이나믹 신호(DODT) 및 다이나믹 디스에이블 신호(RTTW_DIS)를 포함한다. 다이니막 신호(DODT)는 터미네이션 동작 중 라이트 구간에 들어서면 활성화되는 신호이다. 다이나믹 디스에이블 신호(RTTW_DIS)는 모드 레지스터 셋(MRS; Mode Resister Set)에 저장된 MRS 셋팅에 의해 결정되는 신호로 다이나믹 터미네이션 동작을 비활성화하는 경우 활성화된다.
터미네이션 제어부(110)는 다이나믹 저항정보(RTTW<0:2>)를 터미네이션 저항정보(RTT<0:2>)로 전달한다. 다이나믹 저항정보(RTTW<0:2>)는 MRS 셋팅에 의해 결정되는 신호로 인터페이스 패드를 다이나믹 터미네이션하기 위한 목표 저항값에 관한 정보이다.
다이나믹 터미네이션 동작이 완료되면 인터페이스 패드를 통해 반도체 장치에 씌여질 데이터가 입력된다.
참고로 다이나믹 터미네이션 동작은 터미네이션 동작 중 라이트 명령이 인가된 경우 수행되는 동작이므로 다이나믹 터미네이션 동작이 수행되는 경우 터미네이션 신호(ODT) 및 다이나믹 터미네이션 신호(DODT)가 활성화되고, 터미네이션 디스에이블 신호(RTTN_DIS) 및 다이나믹 디스에이블 신호(RTTW_DIS)는 비활성화된다.
상술한 동작들은 지연고정루프가 활성화된 상태에서의 터미네이션 동작 및 다이나믹 터미네이션 동작이다. 지연고정루프가 활성화된 상태에서 지연고정루프가 비활성화되었음을 나타내는 지연고정 디스에이블 신호(DLL_DIS)는 비활성화 상태에 있어 터미네이션 동작에 영향을 미치지 않는다. 참고로 지연고정루프의 활성화 여부는 MRS 셋팅에 의해 정해질 수 있다.
지연고정루프가 비활성화된 상태에서 다이나믹 터미네이션 동작은 다음과 같다.
먼저 지연고정루프가 비활성화되면 지연고정 디스에이블 신호(DLL_DIS)가 활성화된다. 터미네이션 제어부(110)는 지연고정 디스에이블 신호(DLL_DIS)가 활성화되면 터미네이션 인에이블 신호(ODTEN)을 활성화한다. 또한 터미네이션 제어부(110)는 지연고정 디스에이블 신호(DLL_DIS)가 활성화되면 다이나믹 저항정보(RTTW<0:2>)를 터미네이션 저항정보(RTT<0:2>)로 전달한다. 즉 지연고정 디스에이블 신호(DLL_DIS)가 활성화되면 터미네이션 제어부(110)는 터미네이션 활성화 정보(ODT, RTTN_DIS), 다이나믹 활성화 정보(DODT, RTTW_DIS)에 관계없이 터미네이션부(120)가 다이나믹 터미네이션 동작을 수행하도록 제어한다.
이때 반도체 장치가 데이터를 출력해야 하는 경우 다이다믹 터미네이션 동작을 위해 터미네이션 제어부(110)는 다이나믹 터미네이션 동작 중 출력 인에이블 신호(OUTEN)가 활성화되면 터미네이션 인에이블 신호(ODTEN)를 비활성화한다.
본 발명에 따른 반도체 장치는 종래와 달리 지연고정루프가 비활성화된 경우에도 다이나믹 터미네이션 동작에 관한 제어를 보장한다. 따라서 지연고정루프가 비활성화된 경우에도 인터페이스 패드에서 데이터를 출력하는 경우 반사가 적으므로 효율적이고 정확하게 데이터를 출력할 수 있다. 또한 데이터를 출력하는 구간 동안에는 다이나믹 터미네이션을 비활성화하여 데이터가 정상적으로 출력될 수 있다. 보통 고속 동작시 지연고정루프가 비활성화된 상태에서 데이터를 출력하게 되면 문제가 될 수 있다. 그러나 저주파 동작이나 저주파 환경에서 반도체 장치를 테스트하는 경우에는 지연고정루프가 비활성화된 상태에서 데이터를 출력하여도 큰 문제가 발생하지 않으므로 이런 경우에 특히 효과적이다.
도 2는 도 1의 터미네이션 제어부(110)의 일실시예의 구성도이다.
도 2에 도시된 바와 같이, 터미네이션 제어부(110)는 터미네이션 활성화 정보(ODT, RTTN_DIS), 다이나믹 활성화 정보(DODT, RTTW_DIS) 및 지연고정루프가 비활성화되었는지 여부를 나타내는 지연고정 디스에이블 신호(DLL_DIS)에 응답하여기 터미네이션 인에이블 신호(ODTEN)를 생성하는 인에이블 신호 생성부(210) 및 터미네이션 신호(ODT), 다이나믹 신호(DODT) 및 지연고정 디스에이블 신호(DLL_DIS)에 응답하여 노멀 저항정보(RTTN<0:2>) 또는 다이나믹 저항정보(RTTW<0:2>)를 터미네이션 저항정보(RTT<0:2>)로 전달하는 저항정보 생성부(220)를 포함한다.
이하 도 2를 참조하여 본 발명에 따른 터미네이션 제어부(110)의 동작에 대해 설명한다.
인에이블 신호 생성부(210)는 다수의 논리 게이트(211 내지 218)을 포함한다. 인에이블 신호 생성부(210)는 지연고정 디스에이블 신호(DLL_DIS)가 활성화되고 터미네이션 디스에이블 신호(RTTN_DIS) 또는 다이나믹 디스에이블 신호(RTTW_DIS)가 비활성화된 경우, 터미네이션 신호(ODT)가 활성화되고 터미네이션 디스에이블 신호(RTTN_DIS)가 비활성화된 경우 또는 다이나믹 신호(DODT)가 활성화되고 다이나믹 디스에이블 신호(DODT)가 비활성화된 경우에 터미네이션 인에이블 신호(ODTEN)를 활성화한다. 다만 출력 인에이블 신호(OUTEN)가 활성화된 경우 터미네이션 인에이블 신호(ODTEN)를 비활성화한다.
지연고정 디스에이블 신호(DLL_DIS)가 비활성화된 경우 터미네이션 신호(ODT)가 활성화되면 '211'을 통해 제1신호(A)가, 다이나믹 신호(DODT)가 활성화되면 '212'를 통해 제2신호(B)가 활성화된다. 제1신호(A)가 활성화되었을 때 터미네이션 디스에이블 신호(RTTN_DIS)가 비활성화되었다면 '213'의 출력이 활성화되고 이를 통해 '215'를 거쳐 예비신호(PRE)가 활성화된다. 또한 제2신호(B)가 활성화되었을 때 다이나믹 디스에이블 신호(RTTW_DIS)가 비활성화되었다면 '214'의 출력이 활성화되고 이를 통해 '215'를 거쳐 예비신호(PRE)가 활성화된다.
지연고정 디스에이블 신호(DLL_DIS)가 활성화되었을 때 터미네이션 디스에이블 신호(RTTN_DIS) 또는 다이나믹 디스에이블 신호(RTTW_DIS)가 비활성화되었다면 위와 비슷한 과정을 거쳐 예비신호(PRE)가 활성화된다.
활성화된 예비신호(PRE)는 출력 인에이블 신호(OUTEN)가 비활성화된 경우 터미네이션 인에이블 신호(ODTEN)로 전달되고, 출력 인에이블 신호(OUTEN)가 활성화된 경우에는 터미네이션 인에이블 신호(ODTEN)로 전달되지 않는다. 즉 인에이블 신호 생성부(210)는 지연고정 디스에이블 신호(DLL_DIS)가 비활성화된 경우 터미네이션 인에이블 신호(ODTEN)를 활성화하되, 출력 인에이블 신호(OUTEN)가 활성화되었을 때는 터미네이션 인에이블 신호(ODTEN)를 비활성화한다.
저항정보 생성부(220)는 터미네이션 신호(ODT)가 활성화되고, 다이나믹 신호(DODT)가 비활성화된 경우 노멀 저항정보(RTTN<0:2>)를 터미네이션 저항정보(RTT<0:2>)로 전달하고, 터미네이션 신호(ODT) 및 다이나믹 신호(DODT)가 활성화된 경우 다이나믹 저항정보(RTTW<0:2>)를 터미네이션 저항정보(RTT<0:2>)로 전달하고, 지연고정 디스에이블 신호(DLL_DIS)가 활성화된 경우 다이나믹 저항정보(RTTW<0:2>)를 터미네이션 저항정보(RTT<0:2>)로 전달한다.
전달부(223)는 'SEL'입력이 활성화되면 '1'입력을 터미네이션 저항정보(RTT<0:2>)로 전달하고, 'SEL'입력이 비활성화되면 '0'입력을 터미네이션 저항정보(RTT<0:2>)로 전달한다.
터미네이션 동작을 수행하는 경우 제1신호(A)가 활성화되어 앤드회로(221)는 노멀 저항정보(RTTN<0:2>)를 출력한다. 이때 제2신호(B)는 비활성화된 상태이므로 'SEL'입력도 비활성화되오 전달부(223)는 노멀 저항정보(RTTN<0:2>)를 터미네이션 저항정보(RTT<0:2>)로 전달한다.
다이나믹 터미네이션 동작을 수행하는 경우 제1, 2신호(A, B)가 모두 활성화되어 전달부(223)는 다이나믹 저항정보(RTTW<0:2>)를 터미네이션 저항정보(RTT<0:2>)로 전달한다. 한편 지연고정 디스에이블 신호(DLL_DIS)가 활성화되면 제1, 2신호(A, B)가 모두 활성화되므로 전달부(223)는 다이나믹 저항정보(RTTW<0:2>)를 터미네이션 저항정보(RTT<0:2>)로 전달한다.
참고로 제1, 2신호(A, B)는 터미네이션 제어부(210)에서 생성된 신호로서 제1신호(A)는 터미네이션 신호(ODT)와 지연고정 디스에이블 신호(DLL_DIS)를 오어 게이트(211)로 조합한 신호이고, 제2신호(2)는 다이나믹 신호(DODT)와 지연고정 디스에이블 신호(DLL_DIS)를 오어 게이트(212)로 조합한 신호이다. 터미네이션 동작을 수행하지 않는 경우에는 제1, 2신호(A, B)가 모두 비활성화되어 터미네이션 저항정보(RTT<0:2>)는 비활성화된다.
본 발명에 따른 터미네이션 제어회로는 도 2의 설명에서 상술한 터미네이션 제어부(110)와 구성 및 동작이 동일하므로 이에 대한 설명은 생략한다.
도 3은 본 발명에 따른 반도체 장치의 다이나믹 터미네이션 동작을 설명하기 위한 파형도이다.
본 발명은 지연고정루프가 비활성화된 경우 다이나믹 터미네이션을 제어하는 반도체 장치 및 터미네이션 제어회로에 관한 설명이므로 지연고정루프가 비활성화된 경우를 중심으로 설명한다.
지연고정루프가 비활성화되어 지연고정 디스에이블 신호(DLL_DIS)가 활성화(301)되면 터미네이션 인에이블 신호(ODTEN)가 활성화되고, 다이나믹 터미네이션 동작이 수행된다. 이때 리드 명령이 인가되고 이에 응답하여 데이터를 출력하기 위해 출력 인에이블 신호(OUTEN)가 활성화된 구간에서 터미네이션 인에이블 신호(ODTEN)는 비활성화된다(302에서 303사이의 구간). 데이터의 출력이 완료되고 출력 인에이블 신호(OUTEN)가 비활성화되면 터미네이션 인에이블 신호(ODTEN)가 활성화되며 다이나믹 터미네이션 동작이 수행된다.
즉 본 발명은 지연고정 디스에이블 신호(DLL_DIS)가 활성화되면 다이나믹 터미네이션 동작을 수행하도록 반도체 장치를 제어하되, 출력 인에이블 신호(OUTEN)가 활성화된 구간에서 터미네이션 인에이블 신호(ODTEN)을 비활성화함으로써 데이터의 출력 동작도 정상적으로 될 수 있도록 반도체 장치를 제어한다. 이러한 과정을 통해 지연고정루프가 비활성화된 경우에도 다이나믹 터미네이션 동작을 수행함으로써 반도체 장치에 데이터가 입력될 때 반사되는 현상을 최소화할 수 있다. 이러한 동작은 저주파 동작 혹은 반도체 장치의 테스트에서 특히 효과적이다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (16)

  1. 터미네이션 활성화 정보, 다이나믹 활성화 정보, 노멀 저항정보 및 다이나믹 저항정보에 응답하여 터미네이션 인에이블 신호 및 터미네이션 저항정보를 생성하되, 지연고정루프가 비활성화되면 상기 터미네이션 인에이블 신호를 활성화하는 터미네이션 제어부; 및
    상기 터미네이션 인에이블 신호에 의해 온/오프되고, 상기 터미네이션 저항정보에 의해 결정되는 저항값으로 인터페이스 패드를 터미네이션하는 터미네이션부
    를 포함하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 터미네이션 제어부는,
    터미네이션 동작 또는 다이나믹 터미네이션 동작을 수행하는 경우 상기 터미네이션 인에이블 신호를 활성화하는 반도체 장치.
  3. 제 2항에 있어서,
    상기 터미네이션 제어부는,
    상기 터미네이션 동작을 수행하는 경우 상기 노멀 저항정보를 상기 터미네이션 저항정보로 전달하고, 상기 다이나믹 터미네이션 동작을 수행하는 경우 상기 다이나믹 저항정보를 상기 터미네이션 저항정보로 전달하는 반도체 장치.
  4. 제 1항에 있어서,
    상기 터미네이션 제어부는,
    리드 명령이 인가되면 활성화되는 출력 인에이블 신호에 응답하여 상기 터미네이션 인에이블 신호를 비활성화하는 반도체 장치.
  5. 제 4항에 있어서,
    상기 터미네이션 활성화 정보는 터미네이션 신호 및 터미네이션 디스에이블 신호를 포함하고, 상기 다이나믹 활성화 정보는, 다이나믹 신호 및 다이나믹 디스에이블 신호를 포함하는 반도체 장치.
  6. 제 5항에 있어서,
    상기 터미네이션 제어부는,
    상기 터미네이션 활성화 정보, 상기 다이나믹 활성화 정보 및 상기 지연고정루프가 비활성화되었는지 여부를 나타내는 지연고정 디스에이블 신호에 응답하여 상기 터미네이션 인에이블 신호를 생성하는 인에이블 신호 생성부; 및
    상기 터미네이션 신호, 상기 다이나믹 신호 및 상기 지연고정 디스에이블 신호에 응답하여 상기 노멀 저항정보 또는 상기 다이나믹 저항정보를 상기 터미네이션 저항정보로 전달하는 저항정보 생성부
    를 포함하는 반도체 장치.
  7. 제 6항에 있어서,
    상기 인에이블 신호 생성부는,
    상기 지연고정 디스에이블 신호가 활성화되고 상기 터미네이션 디스에이블 신호 또는 상기 다이나믹 디스에이블 신호가 비활성화된 경우, 상기 터미네이션 신호가 활성화되고 상기 터미네이션 디스에이블 신호가 비활성화된 경우 또는 상기 다이나믹 신호가 활성화되고 상기 다이나믹 디스에이블 신호가 비활성화된 경우 상기 터미네이션 인에이블 신호를 활성화하되, 상기 출력 인에이블 신호가 활성화된 경우 상기 터미네이션 인에이블 신호를 비활성화하는 반도체 장치.
  8. 제 6항에 있어서,
    상기 저항정보 생성부는,
    상기 터미네이션 신호가 활성화되고, 상기 다이나믹 신호가 비활성화된 경우 상기 노멀 저항정보를 상기 터미네이션 저항정보로 전달하고, 상기 터미네이션 신호 및 상기 다이나믹 신호가 활성화된 경우 상기 다이나믹 저항정보를 상기 터미네이션 저항정보로 전달하고, 상기 지연고정 디스에이블 신호가 활성화된 경우 상기 다이나믹 저항정보를 상기 터미네이션 저항정보로 전달하는 반도체 장치.
  9. 제 1항에 있어서,
    상기 반도체 장치는 메모리 장치이고, 상기 인터페이스 패드는 데이터 입출력 패드인 반도체 장치.
  10. 제 9항에 있어서,
    상기 터미네이션 디스에이블 신호, 상기 다이나믹 디스에이블 신호, 상기 노멀 저항정보 및 상기 다이나믹 저항정보는 모드 레지스터 셋팅에 의해 결정되는 반도체 장치.
  11. 제 1항에 있어서,
    상기 터미네이션 신호는 반도체 장치의 외부로부터 인가되는 신호이고, 상기 다이나믹 신호는 상기 터미네이션 신호가 활성화되었을 때 반도체 장치의 라이트 동작 구간에서 활성화되는 신호인 반도체 장치.
  12. 터미네이션 신호, 터미네이션 디스에이블 신호, 다이나믹 신호, 다이나믹 디스에이블 신호 및 지연고정루프가 비활성화되었는지 여부를 나타내는 지연고정 디스에이블 신호에 응답하여 상기 터미네이션 인에이블 신호를 생성하는 인에이블 신호 생성부; 및
    상기 터미네이션 신호, 상기 다이나믹 신호 및 상기 지연고정 디스에이블 신호에 응답하여 상기 노멀 저항정보 또는 상기 다이나믹 저항정보를 상기 터미네이션 저항정보로 전달하는 저항정보 생성부
    를 포함하는 터미네이션 제어회로.
  13. 제 12항에 있어서,
    상기 인에이블 신호 생성부는,
    상기 지연고정 디스에이블 신호가 활성화되고 상기 터미네이션 디스에이블 신호 또는 상기 다이나믹 디스에이블 신호가 비활성화된 경우, 상기 터미네이션 신호가 활성화되고 상기 터미네이션 디스에이블 신호가 비활성화된 경우 또는 상기 다이나믹 신호가 활성화되고 상기 다이나믹 디스에이블 신호가 비활성화된 경우 상기 터미네이션 인에이블 신호를 활성화하되, 상기 출력 인에이블 신호가 활성화된 경우 상기 터미네이션 인에이블 신호를 비활성화하는 터미네이션 제어회로.
  14. 제 12항에 있어서,
    상기 저항정보 생성부는,
    상기 터미네이션 신호가 활성화되고, 상기 다이나믹 신호가 비활성화된 경우 상기 노멀 저항정보를 상기 터미네이션 저항정보로 전달하고, 상기 터미네이션 신호 및 상기 다이나믹 신호가 활성화된 경우 상기 다이나믹 저항정보를 상기 터미네이션 저항정보로 전달하고, 상기 지연고정 디스에이블 신호가 활성화된 경우 상기 다이나믹 저항정보를 상기 터미네이션 저항정보로 전달하는 터미네이션 제어회로.
  15. 제 12항에 있어서,
    상기 터미네이션 디스에이블 신호, 상기 다이나믹 디스에이블 신호, 상기 노멀 저항정보 및 상기 다이나믹 저항정보는 모드 레지스터 셋팅에 의해 결정되는 터미네이션 제어회로.
  16. 제 12항에 있어서,
    상기 터미네이션 신호는 터미네이션 동작시 활성화되는 신호이고, 상기 다이나믹 신호는 상기 터미네이션 신호가 활성화되었을 때 반도체 장치의 라이트 동작 구간에서 활성화되는 신호인 터미네이션 제어회로.
KR1020110017659A 2011-02-28 2011-02-28 터미네이션 제어회로 및 이를 포함하는 반도체 장치 KR20120098013A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110017659A KR20120098013A (ko) 2011-02-28 2011-02-28 터미네이션 제어회로 및 이를 포함하는 반도체 장치
US13/332,656 US8610457B2 (en) 2011-02-28 2011-12-21 Termination control circuit and semiconductor device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110017659A KR20120098013A (ko) 2011-02-28 2011-02-28 터미네이션 제어회로 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20120098013A true KR20120098013A (ko) 2012-09-05

Family

ID=46718552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110017659A KR20120098013A (ko) 2011-02-28 2011-02-28 터미네이션 제어회로 및 이를 포함하는 반도체 장치

Country Status (2)

Country Link
US (1) US8610457B2 (ko)
KR (1) KR20120098013A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443565B2 (en) 2013-03-29 2016-09-13 Samsung Electronics Co., Ltd. Semiconductor memory device with a delay locked loop circuit and a method for controlling an operation thereof
DE102014206506A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Elektrische Spuleneinrichtung mit wenigstens zwei Teilspulen und Verfahren zur Herstellung
KR102536657B1 (ko) 2016-07-12 2023-05-30 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506976B1 (ko) * 2003-01-03 2005-08-09 삼성전자주식회사 온다이 터미네이션 회로를 가지는 동기 반도체 메모리 장치
JP5528724B2 (ja) * 2009-05-29 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを制御するメモリコントローラ、並びに、情報処理システム
JP5578820B2 (ja) * 2009-09-11 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置

Also Published As

Publication number Publication date
US20120217990A1 (en) 2012-08-30
US8610457B2 (en) 2013-12-17

Similar Documents

Publication Publication Date Title
US10360959B2 (en) Adjusting instruction delays to the latch path in DDR5 DRAM
US7773440B2 (en) ZQ calibration controller and method for ZQ calibration
US7064989B2 (en) On-die termination control circuit and method of generating on-die termination control signal
KR101894469B1 (ko) 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템
KR100780949B1 (ko) 데이터 독출 모드에서 ｏｄｔ 회로의 온/오프 상태를테스트할 수 있는 반도체 메모리 장치 및 ｏｄｔ 회로의상태 테스트 방법
JP5499808B2 (ja) 受信回路、受信回路の制御方法及び受信回路の試験方法
KR101679036B1 (ko) Ｏｄｔ 레이턴시 클럭 제어회로 및 제어방법
JP2009252322A (ja) 半導体メモリ装置
US10403364B2 (en) Distributed mode registers in memory devices
US11217298B2 (en) Delay-locked loop clock sharing
TW201633170A (zh) 選通訊號間隔檢測電路及包括其的記憶體系統
KR20110035743A (ko) 데이터 전송회로 및 이를 포함하는 반도체 장치
CN111418019A (zh) 用于改进存储器装置中的输入信号质量的系统和方法
CN113223575B (zh) 高速电平移位器
KR20120098013A (ko) 터미네이션 제어회로 및 이를 포함하는 반도체 장치
US8896340B2 (en) Semiconductor modules
KR20220023614A (ko) 타이밍 지연 조절회로 및 이를 포함하는 전자장치
US9478262B2 (en) Semiconductor device including input/output circuit
KR100733461B1 (ko) 반도체메모리소자
KR20120044668A (ko) 반도체 메모리 장치 및 그를 포함하는 반도체 시스템
US10884961B2 (en) Dynamic termination circuit, semiconductor apparatus and system including the same
US20190287586A1 (en) Word line cache mode
US9311974B1 (en) Input/output strobe pulse control circuit and semiconductor memory device including the same
US8896342B2 (en) Integrated circuit and operation method thereof
US20240212741A1 (en) Main Wordline Decoding Circuitry

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid