CN115328421A - 一种多子图分屏显示方法、系统、硬件电路及存储介质 - Google Patents

一种多子图分屏显示方法、系统、硬件电路及存储介质 Download PDF

Info

Publication number
CN115328421A
CN115328421A CN202210957329.1A CN202210957329A CN115328421A CN 115328421 A CN115328421 A CN 115328421A CN 202210957329 A CN202210957329 A CN 202210957329A CN 115328421 A CN115328421 A CN 115328421A
Authority
CN
China
Prior art keywords
sub
frame
screen display
image
split
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210957329.1A
Other languages
English (en)
Other versions
CN115328421B (zh
Inventor
曾纪瑞
谭锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Weijing Technology Co ltd
Original Assignee
Shanghai Weijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Weijing Technology Co ltd filed Critical Shanghai Weijing Technology Co ltd
Priority to CN202210957329.1A priority Critical patent/CN115328421B/zh
Publication of CN115328421A publication Critical patent/CN115328421A/zh
Application granted granted Critical
Publication of CN115328421B publication Critical patent/CN115328421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)

Abstract

本发明公开了一种多子图分屏显示方法、系统、硬件电路及存储介质，其方法应用于配置有第一RAM的硬件电路，包括步骤：通过第一RAM接收当前帧多子图分屏显示画面的边框配置指令，边框配置指令中包括多子图分屏显示画面中背景边框的位置信息、尺寸信息和颜色信息；发起读取DDR的突发指令，DDR中存储多子图分屏显示画面中各个子图的像素数据；获取DDR返回的各个子图对应的像素数据；读取第一RAM中的边框配置指令，并根据边框配置指令生成背景边框；同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面。本发明无需对CPU资源进行过度占用，也无需要求过大的寄存器资源面积，实现在同一显示硬件中进行多子图分屏显示的技术效果。

Description

一种多子图分屏显示方法、系统、硬件电路及存储介质
技术领域
本发明涉及图像处理技术领域，特别涉及一种多子图分屏显示方法、系统、硬件电路及存储介质。
背景技术
在同一屏幕幅面上显示多幅不同子图时，需要显示硬件同时支持多个子图像素信息的存储、读取和显示，同时为了在数据处理过程中实现更好的显示效果，需要在显示画面中将不同子图通过间隙间隔开显示。由于目前的显示硬件通常只能处理一幅画面，因此需要额外设计分屏显示的控制方案使同一显示硬件上可以同时显示多幅子图。
目前有两种方案可以实现上述分屏显示的效果，第一种方案是从存储有图像数据的双倍数据率同步动态随机存取存储器中(Double Data Rate Synchronous DynamicRandom Access Memory，DDR SDRAM，后文简称DDR)，将图像数据提取出来后，通过额外软件实现图像数据与间隙边框的合成，再将合成后的数据重新写入DDR中，在需要将图像数据输出给显示单元时，再从DDR中将图像数据读取出来。使用第一种方案会明显降低了DDR使用效率，且需要占用CPU的处理资源，降低了CPU对实时数据处理能力。
第二种方案是在通过配置寄存器实现间隙边框及颜色生成，用硬件来实现边框与图像数据的拼接。但是使用第二种方案时每个子图均需要一套寄存器记录图像数据，消耗大量寄存器，同时既要满足各个子图之间按需求进行划分，也要支持每个子图大小都是可独立配置，这导致屏幕每行的拼接组合、拼接控制复杂性增加。
因此目前需要一种多子图分屏显示方法，可以避免对CPU资源的过度占用，降低对寄存器资源面积的需求，实现在同一显示硬件中进行多子图分屏显示的技术效果。
发明内容
为解决现有技术中实现在同一显示硬件中进行多子图分屏显示时，存在对CPU资源的过度占用或者对寄存器资源面积要求高的技术问题，本发明提供一种多子图分屏显示方法、系统、硬件电路及存储介质，具体的技术方案如下：
本发明提供一种多子图分屏显示方法，应用于配置有第一RAM的硬件电路，包括步骤：
通过所述第一RAM接收当前帧多子图分屏显示画面的边框配置指令，所述边框配置指令中包括所述多子图分屏显示画面中背景边框的位置信息、尺寸信息和颜色信息；
发起读取DDR的突发指令，所述DDR中存储所述多子图分屏显示画面中各个子图的像素数据；
获取所述DDR返回的各个所述子图对应的像素数据；
读取所述第一RAM中的所述边框配置指令，并根据所述边框配置指令生成所述背景边框；
同步将各个所述子图对应的像素数据和所述背景边框合成为所述多子图分屏显示画面。
本发明提供的多子图分屏显示方法通过在硬件电路中配置第一RAM，由第一RAM接收边框配置指令，再从DDR接收各个子图对应的像素数据，最后同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面，无需采用软件方式执行拼接操作，降低了DDR的带宽需求，同时通过逻辑运算的方式代替图像数据拼接，避免图像数据与间隙数据的复杂拼接组合，降低代码实现难度，无需CPU执行拼接处理，减少对CPU处理能力的占用，提高多子图分屏显示操作执行过程的灵活性和简便性。
在一些实施方式中，应用于配置有第二RAM的硬件电路，所述的发起读取所述DDR的突发指令之后，所述的获取所述DDR返回的各个所述子图对应的像素数据之前，还包括：
将所述突发指令对应的同步信息写入所述第二RAM；
所述的获取所述DDR返回的各个所述子图对应的像素数据之后，所述的同步将各个所述子图对应的像素数据和所述背景边框合成为所述多子图分屏显示画面之前，还包括：
从所述第二RAM中读取所述同步信息；
根据所述同步信息和所述像素数据生成同步标签；
根据所述同步标签判断所述像素数据对应的所述边框配置指令是否已正常从所述第一RAM中读取；
在判断结果为是时，根据所述边框配置指令生成所述背景边框；
在所述判断结果为否时，从所述第一RAM中读取所述像素数据对应的所述边框配置指令，并根据读取到的所述边框配置指令生成所述背景边框。
本发明提供的多子图分屏显示方法通过设置第二RAM，并根据第二RAM存储同步信息，并根据同步信息确定多子图分屏显示过程中，当前读取的像素数据对应的边框配置指令是否正常从第一RAM中读取，避免由于读取失败导致无法生成完整边框，影响后续多子图分屏显示画面的合成过程。
在一些实施方式中，所述边框配置指令包括若干边框配置从指令，每条所述边框配置从指令均包括所述多子图分屏显示画面中若干行数内所述背景边框的所述位置信息、所述尺寸信息和所述颜色信息；
所述的根据所述同步信息和所述像素数据生成同步标签之后，还包括：
根据所述同步标签判断所述像素数据对应的所述边框配置从指令是否已正常从所述第一RAM中读取；
在判断结果为是时，根据所述边框配置从指令生成所述背景边框；
在所述判断结果为否时，从所述第一RAM中读取所述像素数据对应的所述边框配置从指令，并根据读取到的所述边框配置从指令生成所述背景边框。
在一些实施方式中，所述边框配置从指令包括起始行号信息、重复行数信息、子图数量信息、子图标号信息、子图是否显示信息、边框颜色信息、左边框列数信息、图像列数信息和右边框列数信息。
本发明提供的多子图分屏显示方法公开了一种边框配置从指令的格式示例，通过上述边框配置从指令的格式实现在预设数量的行数内背景边框的生成，便于后续根据生成的背景边框实现多子图分屏显示画面的合成。
在一些实施方式中，所述的根据所述边框配置指令生成所述背景边框之后，还包括：
判断所述边框配置指令对应的所述背景边框是否已经完全生成；
若已完全生成，同步将各个所述子图对应的像素数据和所述背景边框合成为所述多子图分屏显示画面；
若未完全生成，重新发起读取所述DDR的所述突发指令，获取各个所述子图对应的像素数据，根据所述边框配置指令生成所述背景边框，再次判断当前帧所述多子图分屏显示画面中所述背景边框是否已经完全生成，直至所述背景边框完全生成，同步将各个所述子图对应的像素数据和所述背景边框合成为所述多子图分屏显示画面。
本发明提供的多子图分屏显示方法通过在每次生成背景边框后，均判断当前帧多子图分屏显示画面中背景边框是否已经完全生成，并在未生成时重复执行背景边框生成以及像素数据获取操作，避免出现一帧画面中存在数据丢失的情况，提高多子图分屏显示效果。
在一些实施方式中，所述的通过所述第一RAM接收当前帧多子图分屏显示画面的边框配置指令之后，所述的读取所述第一RAM中的所述边框配置指令之前，还包括：
通过地址通路发起读取所述DDR的所述突发指令；
通过数据通路接收所述DDR返回的各个所述子图对应的所述像素数据，所述像素数据中包括所述子图的图像ID；
根据所述图像ID对各个所述像素数据进行分组排序处理。
本发明提供的多子图分屏显示方法通过地址通路和数据通路实现突发指令与像素数据的信息交互过程，并且根据像素数据中返回的图像ID对像素数据进行分组排序，避免多子图分屏显示过程中由于像素数据乱序返回导致图像显示顺序和背景边框的显示出现误差，影响多子图分屏显示效果。
在一些实施方式中，所述的同步将各个所述子图对应的像素数据和所述背景边框合成为所述多子图分屏显示画面之后，还包括：
切换所述第一RAM，通过切换后所述第一RAM接收下一帧所述多子图分屏显示画面的所述边框配置指令，根据下一帧所述多子图分屏显示画面的所述边框配置指令生成所述背景边框，发起读取所述DDR的所述突发指令，获取各个所述子图对应的像素数据，并同步将各个所述子图对应的像素数据和所述背景边框合成为所述多子图分屏显示画面。
本发明提供的多子图分屏显示方法通过切换第一RAM的方式实现多帧多子图分屏显示画面的生成，降低对第一RAM数据容量的要求。
在一些实施方式中，根据本发明的另一方面，本发明还提供一种多子图分屏显示系统，应用于配置有第一RAM的硬件电路，包括：
接收模块，用于通过所述第一RAM接收当前帧多子图分屏显示画面的边框配置指令，所述边框配置指令中包括所述多子图分屏显示画面中背景边框的位置信息、尺寸信息和颜色信息；
发起模块，用于发起读取DDR的突发指令，所述DDR中存储所述多子图分屏显示画面中各个子图的像素数据；
获取模块，用于获取所述DDR返回的各个所述子图对应的像素数据；
读取模块，用于读取所述第一RAM中的所述边框配置指令，并根据所述边框配置指令生成所述背景边框；
合成模块，用于同步将各个所述子图对应的像素数据和所述背景边框合成为所述多子图分屏显示画面。
在一些实施方式中，根据本发明的另一方面，本发明还提供一种硬件电路，包括上述多子图分屏显示系统。
在一些实施方式中，根据本发明的另一方面，本发明还提供一种存储介质，所述存储介质中存储有至少一条指令，所述指令由处理器加载并执行以实现上述多子图分屏显示方法所执行的操作。
本发明提供的多子图分屏显示方法、系统、硬件电路及存储介质，至少包括以下一项技术效果：
(1)通过在硬件电路中配置第一RAM，由第一RAM接收边框配置指令，再从DDR接收各个子图对应的像素数据，最后同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面，无需采用软件方式执行拼接操作，降低了DDR的带宽需求，同时通过逻辑运算的方式代替图像数据拼接，避免图像数据与间隙数据的复杂拼接组合，降低代码实现难度，无需CPU执行拼接处理，减少对CPU处理能力的占用，提高多子图分屏显示操作执行过程的灵活性和简便性；
(2)通过设置第二RAM，并根据第二RAM存储同步信息，并根据同步信息确定多子图分屏显示过程中，当前读取的像素数据对应的边框配置指令是否正常从第一RAM中读取，避免由于读取失败导致无法生成完整边框，影响后续多子图分屏显示画面的合成过程；
(3)公开了一种边框配置从指令的格式示例，通过上述边框配置从指令的格式实现在预设数量的行数内背景边框的生成，便于后续根据生成的背景边框实现多子图分屏显示画面的合成；
(4)通过在每次生成背景边框后，均判断当前帧多子图分屏显示画面中背景边框是否已经完全生成，并在未生成时重复执行背景边框生成以及像素数据获取操作，避免出现一帧画面中存在数据丢失的情况，提高多子图分屏显示效果；
(5)通过地址通路和数据通路实现突发指令与像素数据的信息交互过程，并且根据像素数据中返回的图像ID对像素数据进行分组排序，避免多子图分屏显示过程中由于像素数据乱序返回导致图像显示顺序和背景边框的显示出现误差，影响多子图分屏显示效果；
(6)通过切换第一RAM的方式实现多帧多子图分屏显示画面的生成，降低对第一RAM数据容量的要求。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种多子图分屏显示方法的流程图；
图2为本发明一种多子图分屏显示方法中根据同步标签判断边框配置指令是否正常读取的流程图；
图3为本发明一种多子图分屏显示方法中根据同步标签判断边框配置指令是否正常读取的另一个流程图；
图4为本发明一种多子图分屏显示方法中边框配置从指令的示例图；
图5为本发明一种多子图分屏显示方法中判断当前帧多子图分屏显示画面中背景边框是否已经完全生成的流程图；
图6为本发明一种多子图分屏显示方法的另一个流程图；
图7为本发明一种多子图分屏显示方法中进行下一帧多子图分屏显示画面生成的流程图；
图8为本发明一种多子图分屏显示系统的示例图。
图中标号：接收模块-10、发起模块-20、获取模块-30、读取模块-40和合成模块-50。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其他实施例中也可以实现本申请。在其他情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”指示所述描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或集合的存在或添加。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘出了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
另外，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
目前为实现多子图分屏显示的效果，通常采用两种技术方案，第一种方案是通过软件实现图像数据与间隙边框合成后再将合成后数据写入DDR，具体步骤如下：
第一步，读取存储在DDR中的图像数据。
第二步，在软件控制下，在原图像数据的基础上叠加背景边框后。
第三步，将叠加背景边框后的合成图再次写入DDR中。
第四步，在需要输出给显示单元时再从DDR读取出来。
在第一种方案中，图像数据在DDR中完成了“读—写—读”的3个过程，消耗了3倍显示数据所需要的读写带宽，且每次读写都存在突发拆分因素，导致每次实际读写占用DDR带宽大于显示所需数据带宽，大幅降低了DDR的使用效率，同时需要在CPU中执行软件控制，进行图像数据和背景边框的叠加，占用CPU的处理能力。
第二种方案是通过配置寄存器实现背景边框的生成，用硬件来实现背景边框与图像数据的拼接，但是第二种方案实施过程中每个子图需要配置4条边框的大小和颜色等信息，每个子图均需要一套寄存器记录子图宽、高、拼接位置计数等，需要消耗大量寄存器，同时子图既要支持均匀划分的情况，也要支持实际应用每个子图大小都是可独立配置的情况，因此屏幕每行的拼接组合、拼接控制复杂繁琐。
因此为避免上述两种方案的技术缺陷，本发明提供了一种实现多子图分屏显示的技术方案，具体实施如下：
本发明的一个实施例，如图1所示，本发明提供一种多子图分屏显示方法，应用于配置有第一RAM的硬件电路，包括步骤：
S100通过第一RAM接收当前帧多子图分屏显示画面的边框配置指令。
具体地，预先根据多种背景边框生成格式设置对应的边框配置指令，边框配置指令中包括多子图分屏显示画面中背景边框的位置信息、尺寸信息和颜色信息，各条边框配置指令对应背景边框的位置信息、尺寸信息和颜色信息中任意一项与其它背景边框不同，在执行多子图分屏显示的过程中，根据背景边框生成格式的需求，用户选择对应的边框配置指令，并将该边框配置指令输入硬件电路中的第一RAM中。
S210发起读取DDR的突发(burst)指令。
具体地，DDR中存储多子图分屏显示画面中各个子图的像素数据，通过向DDR发起包括起始地址和突发长度的突发指令，根据突发指令中的起始地址和突发长度依次读取DDR中存储的像素数据。
S300获取DDR返回的各个子图对应的像素数据。
S400读取第一RAM中的边框配置指令，并根据边框配置指令生成背景边框。
具体地，步骤S200～S300与步骤S400之间不存在执行顺序的限定，可以先执行步骤S200～S300实现像素数据的读取，再执行步骤S400实现背景边框的生成，也可以先执行步骤S400再执行步骤S200～S300，也可以步骤S200～S300和步骤S400同时执行。
S500同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面。
具体地，硬件电路采用逻辑合成的方式，通过将各个子图对应的像素数据和背景边框的数据信息叠加，实现将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面的操作，合成后将多子图分屏显示画面通过AXI总线输出给显示处理单元显示。
本实施例提供的多子图分屏显示方法通过在硬件电路中配置第一RAM，由第一RAM接收边框配置指令，再从DDR接收各个子图对应的像素数据，最后同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面，无需采用软件方式执行拼接操作，降低了DDR的带宽需求，同时通过逻辑运算的方式代替图像数据拼接，避免图像数据与间隙数据的复杂拼接组合，降低代码实现难度，无需CPU执行拼接处理，减少对CPU处理能力的占用，提高多子图分屏显示操作执行过程的灵活性和简便性。
在一个实施例中，如图2所示，本发明还提供一种多子图分屏显示方法，应用于配置有第一RAM和第二RAM的硬件电路，包括步骤：
S100通过第一RAM接收当前帧多子图分屏显示画面的边框配置指令。
具体地，预先根据多种背景边框生成格式设置对应的边框配置指令，边框配置指令中包括多子图分屏显示画面中背景边框的位置信息、尺寸信息和颜色信息，各条边框配置指令对应背景边框的位置信息、尺寸信息和颜色信息中任意一项与其它背景边框不同，在执行多子图分屏显示的过程中，根据背景边框生成格式的需求，用户选择对应的边框配置指令，并将该边框配置指令输入硬件电路中的第一RAM中。
S210发起读取DDR的突发(burst)指令。
具体地，DDR中存储多子图分屏显示画面中各个子图的像素数据，通过向DDR发起包括起始地址和突发长度的突发指令，根据突发指令中的起始地址和突发长度依次读取DDR中存储的像素数据。
S220将突发指令对应的同步信息写入第二RAM。
具体地，硬件电路中配置有专门用于存储同步信息的第二RAM，同步信息包括帧起始标识、行头标识、行尾标识和行内坐标值。
S300获取DDR返回的各个子图对应的像素数据。
S410从第二RAM中读取同步信息。
S420根据同步信息和像素数据生成同步标签。
具体地，根据帧起始标识确定配置RAM起始位置、根据行头标识或行尾标识查找对应配置，根据行内坐标值查找对应子图配置，同步标签中包括帧同步信息、行同步信息和子图定位同步信息。
S430根据同步标签判断像素数据对应的边框配置指令是否已正常从第一RAM中读取。
具体地，在读取像素数据的过程中，根据行头标识或行尾标识计算行号，根据行号与配置命令累积的行号进行比较，判断当前数据对应的命令信息是否已经读取，预先设置当前帧结束标签，例如设置全1为当前帧结束标签，读取到全1时，表明不再继续累加RAM地址。
S440在判断结果为是时，根据边框配置指令生成背景边框。
S450在判断结果为否时，从第一RAM中读取像素数据对应的边框配置指令，并根据读取到的边框配置指令生成背景边框。
示例性地，在判断结果为否时，可能是从第一RAM中读取边框配置指令出现错误，导致读取失败。
也可能是在根据边框配置指令生成第1行～第17行的背景边框过程中，从第一RAM中读取的边框配置指令已经执行完成，第1行～第17行内背景边框已经完成生成，执行步骤S220～S420，根据S420生成的同步标签判断第18行像素数据对应的边框配置指令是否正常从第一RAM中读取。由于之前从第一RAM中读取的生成第1行～第17行的背景边框的边框配置指令已经执行完成，因此此时判断结果为否，从第一RAM中读取第18行像素数据对应的边框配置指令，新读取到的边框配置指令用于生成第18行～第34行，并根据读取到的边框配置指令生成背景边框。
S500同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面。
具体地，硬件电路采用逻辑合成的方式，通过将各个子图对应的像素数据和背景边框的数据信息叠加，实现将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面的操作。
本实施例提供的多子图分屏显示方法通过设置第二RAM，并根据第二RAM存储同步信息，并根据同步信息确定多子图分屏显示过程中，当前读取的像素数据对应的边框配置指令是否正常从第一RAM中读取，避免由于读取失败导致无法生成完整边框，影响后续多子图分屏显示画面的合成过程。
在一个实施例中，如图3所示，步骤S420根据同步信息和像素数据生成同步标签之后，还包括步骤：
S431根据同步标签判断像素数据对应的边框配置从指令是否已正常从第一RAM中读取。
具体地，边框配置指令包括若干边框配置从指令，每条边框配置从指令均包括多子图分屏显示画面中若干行数内背景边框的位置信息、尺寸信息和颜色信息。
S441在判断结果为是时，根据边框配置从指令生成背景边框。
S451在判断结果为否时，从第一RAM中读取像素数据对应的边框配置从指令，并根据读取到的边框配置从指令生成背景边框。
示例性地，在多子图分屏显示画面共51行图像数据，纵向同时显示三幅子图，横向共显示16幅子图，每幅子图纵向均包含17行图像数据，第一RAM中存储的边框配置指令包括三条边框配置从指令，每条边框配置从指令对应17行背景边框的位置信息、尺寸信息和颜色信息。
在根据第1～17行边框配置从指令对应的17行背景边框全部生成完成后，再向DDR发送起始行数为第18行的突发指令时，根据S421生成的同步标签判断第18行像素数据对应的边框配置从指令是否正常从第一RAM中读取。由于之前从第一RAM中读取的生成第1行～第17行的背景边框的边框配置从指令已经执行完成，因此此时判断结果为否，从第一RAM中读取第18行像素数据对应的边框配置从指令，新读取到的边框配置指令用于生成第18行～第34行的背景边框。
示例性地，如图4所示，如图为边框配置从指令的示例图，边框配置从指令包括起始行号信息、重复行数信息、子图数量信息、子图标号信息、子图是否显示信息、边框颜色信息、左边框列数信息、图像列数信息和右边框列数信息等等，其中图像上边框列数信息和下边框列数信息通过图像列数信息表示，例如通过预设格式的图像列数信息表示为上边框列数信息和下边框列数信息。
本实施例提供的多子图分屏显示方法公开了一种边框配置从指令的格式示例，通过上述边框配置从指令的格式实现在预设数量的行数内背景边框的生成，便于后续根据生成的背景边框实现多子图分屏显示画面的合成。
在一个实施例中，如图5所示，步骤S400读取第一RAM中的边框配置指令，并根据边框配置指令生成背景边框之后，还包括步骤：
S510判断边框配置指令对应的背景边框是否已经完全生成。
示例性地，每条边框配置指令对应17行图像数据，在根据边框配置指令生成17行图像数据背景边框之后，判断该条边框配置指令对应的17行图像数据中背景边框是否已经完全生成。例如，在该条边框配置指令对应的17行图像数据中背景边框已经完全生成后，将第一RAM中最后1个地址配置为全1指令，则在第一RAM中最后1个地址中读到全1指令，表示该条边框配置指令对应的17行图像数据中背景边框是否已经完全生成。
S521若已完全生成，同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面。
S522若未完全生成，重新发起读取DDR的突发指令，获取各个子图对应的像素数据，根据边框配置指令生成背景边框，再次判断当前帧多子图分屏显示画面中背景边框是否已经完全生成，直至背景边框完全生成，同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面。
示例性地，在多子图分屏显示画面共51行图像数据，纵向同时显示三幅子图，横向共显示16幅子图，每幅子图纵向均包含17行图像数据，且第1～17行、第18～34行和第35～51行的背景边框均相同的场景下，为减低第一RAM的数据容量需求，可以在第一RAM中存储第1～17行背景边框对应的边框配置指令。
在根据第一RAM中存储的第1～17行背景边框对应的边框配置指令生成背景边框结束后，由于当前帧多子图分屏显示画面中背景边框未完全生成，因此重新执行步骤S100～S522，生成第18～34行的背景边框，直至背景边框完全生成，再同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面。
本实施例提供的多子图分屏显示方法通过在每次生成背景边框后，均判断当前帧多子图分屏显示画面中背景边框是否已经完全生成，并在未生成时重复执行背景边框生成以及像素数据获取操作，避免出现一帧画面中存在数据丢失的情况，提高多子图分屏显示效果。
在一个实施例中，如图6所示，步骤S100通过第一RAM接收当前帧多子图分屏显示画面的边框配置指令之后，步骤S400读取第一RAM中的边框配置指令，并根据边框配置指令生成背景边框之前，还包括步骤：
S211通过地址通路发起读取DDR的突发指令。
S310通过数据通路接收DDR返回的各个子图对应的像素数据。
具体地，像素数据中包括子图的图像ID。
S320根据图像ID对各个像素数据进行分组排序处理。
本实施例提供的多子图分屏显示方法通过地址通路和数据通路实现突发指令与像素数据的信息交互过程，并且根据像素数据中返回的图像ID对像素数据进行分组排序，避免多子图分屏显示过程中由于像素数据乱序返回导致图像显示顺序和背景边框的显示出现误差，影响多子图分屏显示效果。
在一个实施例中，如图7所示，步骤S500同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面之后，还包括步骤：
S600切换第一RAM，通过切换后第一RAM接收下一帧多子图分屏显示画面的边框配置指令，根据下一帧多子图分屏显示画面的边框配置指令生成背景边框，发起读取DDR的突发指令，获取各个子图对应的像素数据，并同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面。
本实施例提供的多子图分屏显示方法通过切换第一RAM的方式实现多帧多子图分屏显示画面的生成，降低对第一RAM数据容量的要求。
在一个实施例中，步骤S500同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面之后，可以继续采用原第一RAM接收下一帧多子图分屏显示画面的边框配置指令，根据下一帧多子图分屏显示画面的边框配置指令生成背景边框，发起读取DDR的突发指令，获取各个子图对应的像素数据，并同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面。
步骤S500同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面执行结束并接收到切换指令后，才会切换第一RAM，通过切换后第一RAM执行上述操作。
上述列举出的多子图分屏显示方法实施例与通过软件实现图像数据与间隙边框合成后再将合成后数据写入DDR的方案相比，具有以下优势：
1、软件不参与拼接过程处理，在多子图分屏显示过程中减少DDR读取频率，例如burst长度为256Byte，子图一行宽度为426Byte字节时，上述列举出的多子图分屏显示方法实施例在读写过程各减少了约480Mbps的带宽需求，如果考虑到传统方案中DDR读取时在每行尾部会有无效填充数据，还会使读写过程的带宽需求进一步减少，读写过程各减少约960Mbps的带宽需求，如果考虑到burst突发拆分的影响，则实际对带宽使用率提升更大。
2、上述列举出的多子图分屏显示方法实施例无需执行拼接操作，软件仅在硬件电路初始化后下发边框配置指令，通过逻辑合成方式实现背景边框与像素数据的合成较拼接方式实现背景边框与像素数据的合成的复杂度低。
3、在原图像基础上增加边框的操作不经过DDR，处理过程也不需要将数据再存入DDR中，不影响DDR带宽使用效率。
上述列举出的多子图分屏显示方法实施例与通过配置寄存器实现背景边框的生成，用硬件来实现背景边框与图像数据的拼接的方案相比，具有以下优势：
1、将数据拼接转换为像素数据和背景边框简单叠加的逻辑运算，既具有灵活性又避免图像数据与背景边框数据的复杂拼接组合，降低指令代码实现难度。
2、指令代码复杂度降低，避免复杂拼接的边界条件，导致测试验证难度降低，避免边界条件多在测试过程中难以测试全面，影响良品率。
3、同等规格下该方案配置RAM需要的资源面积和实际功耗都低于配置寄存器所需的资源面积和实际功耗。
在一个实施例中，如图8所示，根据本发明的另一方面，本发明还提供一种多子图分屏显示系统，应用于配置有第一RAM的硬件电路，包括接收模块10、发起模块20、获取模块30、读取模块40和合成模块50。
其中，接收模块10用于通过所述第一RAM接收当前帧多子图分屏显示画面的边框配置指令。
具体地，预先根据多种背景边框生成格式设置对应的边框配置指令，边框配置指令中包括多子图分屏显示画面中背景边框的位置信息、尺寸信息和颜色信息，各条边框配置指令对应背景边框的位置信息、尺寸信息和颜色信息中任意一项与其它背景边框不同，在执行多子图分屏显示的过程中，根据背景边框生成格式的需求，用户选择对应的边框配置指令，并将该边框配置指令输入硬件电路中的第一RAM中。
发起模块20用于发起读取DDR的突发指令。
具体地，DDR中存储多子图分屏显示画面中各个子图的像素数据，通过向DDR发起包括起始地址和突发长度的突发指令，根据突发指令中的起始地址和突发长度依次读取DDR中存储的像素数据。
获取模块30用于获取DDR返回的各个子图对应的像素数据。
读取模块40用于读取第一RAM中的边框配置指令，并根据边框配置指令生成背景边框。
合成模块50用于同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面。
具体地，硬件电路采用逻辑合成的方式，通过将各个子图对应的像素数据和背景边框的数据信息叠加，实现将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面的操作。
本实施例提供的多子图分屏显示系统通过在硬件电路中配置第一RAM，由第一RAM接收边框配置指令，再从DDR接收各个子图对应的像素数据，最后同步将各个子图对应的像素数据和背景边框合成为多子图分屏显示画面，无需采用软件方式执行拼接操作，降低了DDR的带宽需求，同时通过逻辑运算的方式代替图像数据拼接，避免图像数据与间隙数据的复杂拼接组合，降低代码实现难度，无需CPU执行拼接处理，减少对CPU处理能力的占用，提高多子图分屏显示操作执行过程的灵活性和简便性。
在一个实施例中，根据本发明的另一方面，本发明还提供一种硬件电路，包括系统实施例中提供的多子图分屏显示系统，该硬件电路可以单独集成于功能独立的芯片之内，也可以作为功能芯片中硬件电路的一部分，与该功能芯片中其余硬件电路一同工作，根据功能芯片CPU的控制执行上述方法实施例中提供的多子图分屏显示方法。
在一个实施例中，本发明还提供一种存储介质，存储介质中存储有至少一条指令，指令由处理器加载并执行以实现上述的多子图分屏显示方法实施例中所执行的操作。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述或记载的部分，可以参见其他实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中，应该理解到，所揭露的一种多子图分屏显示方法、系统、硬件电路及存储介质，可以通过其他的方式实现。例如，以上所描述的一种多子图分屏显示方法、系统、硬件电路及存储介质实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如，多个单元或模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的通讯连接可以是通过一些接口，装置或单元的通讯连接或集成电路，可以是电性、机械或其他的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可能集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
应当说明的是，以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种多子图分屏显示方法，其特征在于，应用于配置有第一RAM的硬件电路，包括步骤：
通过所述第一RAM接收当前帧多子图分屏显示画面的边框配置指令，所述边框配置指令中包括所述多子图分屏显示画面中背景边框的位置信息、尺寸信息和颜色信息；
发起读取DDR的突发指令，所述DDR中存储所述多子图分屏显示画面中各个子图的像素数据；
获取所述DDR返回的各个所述子图对应的像素数据；
读取所述第一RAM中的所述边框配置指令，并根据所述边框配置指令生成所述背景边框；
同步将各个所述子图对应的像素数据和所述背景边框合成为所述多子图分屏显示画面。
2.根据权利要求1所述的一种多子图分屏显示方法，其特征在于，应用于配置有第二RAM的硬件电路，所述的发起读取所述DDR的突发指令之后，所述的获取所述DDR返回的各个所述子图对应的像素数据之前，还包括：
将所述突发指令对应的同步信息写入所述第二RAM；
所述的获取所述DDR返回的各个所述子图对应的像素数据之后，所述的同步将各个所述子图对应的像素数据和所述背景边框合成为所述多子图分屏显示画面之前，还包括：
从所述第二RAM中读取所述同步信息；
根据所述同步信息和所述像素数据生成同步标签；
根据所述同步标签判断所述像素数据对应的所述边框配置指令是否已正常从所述第一RAM中读取；
在判断结果为是时，根据所述边框配置指令生成所述背景边框；
在所述判断结果为否时，从所述第一RAM中读取所述像素数据对应的所述边框配置指令，并根据读取到的所述边框配置指令生成所述背景边框。
3.根据权利要求2所述的多子图分屏显示方法，其特征在于，
所述边框配置指令包括若干边框配置从指令，每条所述边框配置从指令均包括所述多子图分屏显示画面中若干行数内所述背景边框的所述位置信息、所述尺寸信息和所述颜色信息；
所述的根据所述同步信息和所述像素数据生成同步标签之后，还包括：
根据所述同步标签判断所述像素数据对应的所述边框配置从指令是否已正常从所述第一RAM中读取；
在判断结果为是时，根据所述边框配置从指令生成所述背景边框；
在所述判断结果为否时，从所述第一RAM中读取所述像素数据对应的所述边框配置从指令，并根据读取到的所述边框配置从指令生成所述背景边框。
4.根据权利要求3所述的多子图分屏显示方法，其特征在于，
所述边框配置从指令包括起始行号信息、重复行数信息、子图数量信息、子图标号信息、子图是否显示信息、边框颜色信息、左边框列数信息、图像列数信息和右边框列数信息。
5.根据权利要求1所述的多子图分屏显示方法，其特征在于，所述的根据所述边框配置指令生成所述背景边框之后，还包括：
判断所述边框配置指令对应的所述背景边框是否已经完全生成；
若已完全生成，同步将各个所述子图对应的像素数据和所述背景边框合成为所述多子图分屏显示画面；
若未完全生成，重新发起读取所述DDR的所述突发指令，获取各个所述子图对应的像素数据，根据所述边框配置指令生成所述背景边框，再次判断当前帧所述多子图分屏显示画面中所述背景边框是否已经完全生成，直至所述背景边框完全生成，同步将各个所述子图对应的像素数据和所述背景边框合成为所述多子图分屏显示画面。
6.根据权利要求1～5中任意一项所述的一种多子图分屏显示方法，其特征在于，所述的通过所述第一RAM接收当前帧多子图分屏显示画面的边框配置指令之后，所述的读取所述第一RAM中的所述边框配置指令之前，还包括：
通过地址通路发起读取所述DDR的所述突发指令；
通过数据通路接收所述DDR返回的各个所述子图对应的所述像素数据，所述像素数据中包括所述子图的图像ID；
根据所述图像ID对各个所述像素数据进行分组排序处理。
7.根据权利要求1所述的一种多子图分屏显示方法，其特征在于，所述的同步将各个所述子图对应的像素数据和所述背景边框合成为所述多子图分屏显示画面之后，还包括：
切换所述第一RAM，通过切换后所述第一RAM接收下一帧所述多子图分屏显示画面的所述边框配置指令，根据下一帧所述多子图分屏显示画面的所述边框配置指令生成所述背景边框，发起读取所述DDR的所述突发指令，获取各个所述子图对应的像素数据，并同步将各个所述子图对应的像素数据和所述背景边框合成为所述多子图分屏显示画面。
8.一种多子图分屏显示系统，其特征在于，应用于配置有第一RAM的硬件电路，包括：
接收模块，用于通过所述第一RAM接收当前帧多子图分屏显示画面的边框配置指令，所述边框配置指令中包括所述多子图分屏显示画面中背景边框的位置信息、尺寸信息和颜色信息；
发起模块，用于发起读取DDR的突发指令，所述DDR中存储所述多子图分屏显示画面中各个子图的像素数据；
获取模块，用于获取所述DDR返回的各个所述子图对应的像素数据；
读取模块，用于读取所述第一RAM中的所述边框配置指令，并根据所述边框配置指令生成所述背景边框；
合成模块，用于同步将各个所述子图对应的像素数据和所述背景边框合成为所述多子图分屏显示画面。
9.一种硬件电路，其特征在于，包括上述权利要求8所述的多子图分屏显示系统。
10.一种存储介质，其特征在于，所述存储介质中存储有至少一条指令，所述指令由处理器加载并执行以实现如权利要求1～7中任意一项所述的多子图分屏显示方法所执行的操作。
CN202210957329.1A 2022-08-10 2022-08-10 一种多子图分屏显示方法、系统、硬件电路及存储介质 Active CN115328421B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210957329.1A CN115328421B (zh) 2022-08-10 2022-08-10 一种多子图分屏显示方法、系统、硬件电路及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210957329.1A CN115328421B (zh) 2022-08-10 2022-08-10 一种多子图分屏显示方法、系统、硬件电路及存储介质

Publications (2)

Publication Number Publication Date
CN115328421A true CN115328421A (zh) 2022-11-11
CN115328421B CN115328421B (zh) 2023-12-22

Family

ID=83921976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210957329.1A Active CN115328421B (zh) 2022-08-10 2022-08-10 一种多子图分屏显示方法、系统、硬件电路及存储介质

Country Status (1)

Country Link
CN (1) CN115328421B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120019560A1 (en) * 2007-08-07 2012-01-26 Seiko Epson Corporation Conferencing system, server, image display method, and computer program product
CN104143304A (zh) * 2014-07-17 2014-11-12 武汉精测电子技术股份有限公司 基于fpga的任意三角形填充画面组件生成方法
CN104903830A (zh) * 2012-12-06 2015-09-09 三星电子株式会社 显示设备及其控制方法
CN105453159A (zh) * 2013-07-16 2016-03-30 谷歌公司 多面板显示器中的边框像素层
CN105867867A (zh) * 2016-04-19 2016-08-17 京东方科技集团股份有限公司 显示控制方法、装置及系统
CN106371790A (zh) * 2016-10-12 2017-02-01 深圳市捷视飞通科技股份有限公司 基于fpga的双通道视频多画面分割显示方法及装置
CN106603823A (zh) * 2016-11-28 2017-04-26 努比亚技术有限公司 一种内容分享方法、装置及终端
CN110519530A (zh) * 2019-06-13 2019-11-29 眸芯科技（上海）有限公司 基于硬件的画中画显示方法及装置
CN112099741A (zh) * 2020-07-30 2020-12-18 华为技术有限公司 显示屏位置识别方法、电子设备及计算机可读存储介质
CN114020226A (zh) * 2021-10-26 2022-02-08 统信软件技术有限公司 一种分屏处理方法、计算设备及可读存储介质

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120019560A1 (en) * 2007-08-07 2012-01-26 Seiko Epson Corporation Conferencing system, server, image display method, and computer program product
CN104903830A (zh) * 2012-12-06 2015-09-09 三星电子株式会社 显示设备及其控制方法
CN105453159A (zh) * 2013-07-16 2016-03-30 谷歌公司 多面板显示器中的边框像素层
CN104143304A (zh) * 2014-07-17 2014-11-12 武汉精测电子技术股份有限公司 基于fpga的任意三角形填充画面组件生成方法
CN105867867A (zh) * 2016-04-19 2016-08-17 京东方科技集团股份有限公司 显示控制方法、装置及系统
CN106371790A (zh) * 2016-10-12 2017-02-01 深圳市捷视飞通科技股份有限公司 基于fpga的双通道视频多画面分割显示方法及装置
CN106603823A (zh) * 2016-11-28 2017-04-26 努比亚技术有限公司 一种内容分享方法、装置及终端
CN110519530A (zh) * 2019-06-13 2019-11-29 眸芯科技（上海）有限公司 基于硬件的画中画显示方法及装置
CN112099741A (zh) * 2020-07-30 2020-12-18 华为技术有限公司 显示屏位置识别方法、电子设备及计算机可读存储介质
CN114020226A (zh) * 2021-10-26 2022-02-08 统信软件技术有限公司 一种分屏处理方法、计算设备及可读存储介质

Also Published As

Publication number Publication date
CN115328421B (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
JP4249397B2 (ja) グラフィックス・パイプラインを同期化する方法および装置
NL8900797A (nl) Grafisch weergeefstelsel.
US8941669B1 (en) Split push buffer rendering for scalability
CN104090753A (zh) 一种移动终端的视频渲染系统
CN107682730B (zh) 图层叠加处理方法、图层叠加处理装置和视频处理器
CN115328421B (zh) 一种多子图分屏显示方法、系统、硬件电路及存储介质
JP2015096920A (ja) 画像処理装置および画像処理システムの制御方法
US20030201998A1 (en) Image composing system and a method thereof
CN111080508B (zh) 一种基于dma的gpu子图像处理方法
JP2820048B2 (ja) 画像処理システムとその記憶装置およびそのアクセス方法
CN114495855B (zh) 视频数据转换电路、方法及显示设备
JP2001010124A (ja) 描画装置及び描画方法、記憶媒体
US8599425B2 (en) Image processing apparatus
JP2009017060A (ja) 画像処理装置
JP2002182639A (ja) 画像処理装置
CN116129778A (zh) 测试电路及其方法
JP2746129B2 (ja) 描画装置
JPH1093813A (ja) 記録装置
JPH11353470A (ja) 画像描画並列化装置及び並列化画像描画システム
JP2002101376A (ja) ラインメモリ
JPH07225573A (ja) リフレッシュメモリのアクセス方法、ディスプレイコントローラ、及び図形処理装置
CN100362389C (zh) 多光束图像输出装置及方法
JP2820068B2 (ja) 画像データ合成表示装置
JP2806629B2 (ja) 画像処理方式および装置
CN112616030A (zh) 图像帧数据处理方法、装置及系统和显示控制系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant