JP4249397B2 - グラフィックス・パイプラインを同期化する方法および装置 - Google Patents

グラフィックス・パイプラインを同期化する方法および装置 Download PDF

Info

Publication number
JP4249397B2
JP4249397B2 JP2000592791A JP2000592791A JP4249397B2 JP 4249397 B2 JP4249397 B2 JP 4249397B2 JP 2000592791 A JP2000592791 A JP 2000592791A JP 2000592791 A JP2000592791 A JP 2000592791A JP 4249397 B2 JP4249397 B2 JP 4249397B2
Authority
JP
Japan
Prior art keywords
graphics pipeline
video data
ready signal
pipeline
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000592791A
Other languages
English (en)
Other versions
JP2002534750A (ja
JP2002534750A5 (ja
Inventor
ボウエン,アンドリュー・ディ
ブシュナー,グレゴリー・シイ
アーノウド,レミ・サイモン・ビンセント
チャン,ダニエル・ティ
ボウマン,ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Corp
Original Assignee
Microsoft Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Corp filed Critical Microsoft Corp
Publication of JP2002534750A publication Critical patent/JP2002534750A/ja
Publication of JP2002534750A5 publication Critical patent/JP2002534750A5/ja
Application granted granted Critical
Publication of JP4249397B2 publication Critical patent/JP4249397B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/005General purpose rendering architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Processing Or Creating Images (AREA)
  • Multi Processors (AREA)

Description

【0001】
(発明の分野)
本発明は、一般的に、コンピュータ・グラフィックスのシステムに関する。より詳細には、本発明は、グラフィックス・パイプラインのグループのシーケンシャル・オペレーションを同期化する方法および装置を含む。
【0002】
(発明の背景)
コンピュータ・システム(および関連デバイス)は、通常、グラフィックス・パイプラインとして知られる一連のステージを使用して、3次元イメージを生成する。初期のステージ中、イメージは、各イメージが、そこで、個別の点、線、および多角形の集合で構成されるモザイク様の手法を使用して、モデリングされる。これらの点、線、および多角形は、プリミティブとして知られ、単一のイメージは、数千、さらには数百万のプリミティブを必要とする。各プリミティブは、その形状と位置、ならびにカラーやテクスチャなどの他の属性で定義される。
【0003】
グラフィックス・パイプラインは、各プリミティブをフレーム・バッファとして知られるメモリ記憶デバイス内にマップする。フレーム・バッファ内での各記憶場所は、生成されているイメージ内の1ピクセルを定義する。グラフィックス・パイプラインは、どのピクセル(すなわち、どのフレーム・バッファ記憶場所)がそれぞれのプリミティブ内に含まれるかを決定することによって、マッピング処理を実行する。各ピクセルは、次に、ピクセルが含まれる1つまたは複数のプリミティブの属性を反映するように初期設定される。多くの場合、グラフィックス・パイプラインは、フレーム・バッファ内のピクセル値をさらに変更して、テクスチャ、ライティング、および他の効果をグラフィックス・プリミティブに適用する。
【0004】
プリミティブをピクセルにレンダリングするタスクは非常に時間がかかる。これは、多くのプリミティブを含む、または複雑なライティング、シェーディング、または他の効果を必要とする複雑なイメージの場合、特にそうである。プリミティブを変換するのにかかる時間は、迅速なイメージ生成が必要とされるフライトシミュレーションやバーチャル・リアリティ環境などの適用形態の場合に問題となる。
【0005】
レンダリング処理の速度を向上させるための一方法は、複数のグラフィックス・パイプラインを使用することである。この方法のため、プリミティブをレンダリングするタスクは、各パイプラインが全体のタスクのなんらかの部分を実行するように細分される。レンダリング・タスクを細分する一方式は、各イメージの固定部分を異なるパイプラインに割り当てることである。パイプラインは、並列に動作し、各パイプランが、そのイメージ部分に含まれるプリミティブを処理する。
【0006】
様々なパイプラインの並列出力が表示のために組み合わされる。効果的であるためには、この組合せは、シームレス方式で、そのイメージが、あたかも単一のグラフィックス・パイプラインによって作成されているかのように、達せられなければならない。一般的に、このシームレス統合は、各パイプラインの出力が同期化されることを必要とする。そうでなければ、パイプラインは、幾分、ランダムな間隔で出力を生成する。これは、得られるイメージを不正確に、さらには、一貫性なく見えるようにする。
【0007】
いくつかのシステムの場合、同期化問題は、グローバル・レディ信号の使用を介して克服することができる。SILICON GRAPHICS INC.が、あるタイプのSGIコンピュータでの使用のために、SWAP_READYとして知られる、このタイプの信号を提供する。SWAP_READY信号は、同期化されるべき各グラフィックス・パイプラインに物理的に接続される。そのイメージ部分を出力する準備のできたシステムが、ローカル・レディ信号をアサートする。SWAP_READYは、これらのローカル・レディ信号の論理ANDとして機能する。この結果、SWAP_READYは、すべてのシステムが、イメージ部分を出力する準備のできたときに、アサートされる。グラフィックス・パイプラインは、定期的に、同期ベースで、SWAP_READY信号の状態をサンプリングする。パイプラインは、SWAP_READYが高いことが分かったとき、そのイメージ部分を出力する。
【0008】
複数のグラフィックス・パイプラインを組み合わせるための第2方式は、パイプラインが、ラウンドロビン方式またはシーケンシャル方式で動作するように、レンダリングタスクを細分することである。この方法のため、各パイプラインは、連続するイメージをイメージのシーケンスにする。このシーケンシャル方法は、各イメージが、パイプライン間で区分される方法と比較したとき、ある利点を有する。これらの利点のうちの1つは、それほどパワフルではないグラフィックス・パイプラインを使用して、より速い速度でイメージのシーケンスを生成できることである。これは、フライトシミュレータおよび他のリアルタイム環境の場合、特に有益である。
【0009】
イメージの品質を確実にするためには、シーケンシャル・パイプライン・オペレーションは、イメージを生成するのに使用するパイプラインの同期化を必要とする。そうでなければ、パイプラインが、イメージの順序を狂ったまま出力することになる可能性があるためである。アニメーション環境およびシミュレーション環境の場合、これは、表示が、予測不可能なかたちで時間的に前後に移動することになるであろう。残念ながら、グローバル・レディ信号などの同期化方法は、シーケンシャル・パイプライン・オペレーションを使用するシステムには利用できない。この結果、複雑なソフトウェア同期化が必要とされ、このタイプのシステムを実施することをより困難にする。
【0010】
いくつかの適用形態の場合、複数のグラフィックス・パイプラインの組み合わに、前述した双方の技法を組み合わて使用することが望ましい。これは、それぞれが順番に接続された1つまたは複数のパイプラインを使用する領域にイメージを区分する。1つまたは複数のパイプラインの各グループのシーケンシャル・オペレーションは、残りのパイプライン・グループでのオペレーションと並列に進行する。これは、グラフィックス・パイプラインを特定の適用形態のイメージ生成要件にマッチするように配置するための柔軟な方法を提供する。残念ながら、シーケンシャル・パイプライン・オペレーションのための同期化方法の欠如が、これらのシステムを他のグラフィックス・パイプラインと組み合わせることを困難にしている。
【0011】
以上のことに基づき、シーケンシャル方式で動作するように構成された複数のグラフィックス・パイプラインを同期化するための有効な方法の必要性が存在することが理解されよう。この問題に対する好ましい解決法は、シーケンシャル・グラフィックス・パイプライン・グループが、他のパイプライン・グループと並列に動作できるようにすることになる。
【0012】
(発明の概要)
本発明の実施態様は、グラフィックス・パイプラインの動作を同期化する方法および装置を含む。この方法および装置は、グラフィックス・パイプラインをシーケンシャル・オペレーションのためにグループ化させ、また、それらのパイプライン・グループの間で並列実行を可能にする。本発明の代表的な実施態様では、1つまたは複数のグラフィックス・パイプラインがデイジー・チェーン・シーケンスとして接続される。すなわち、各パイプラインの出力部(最後の出力部を除く)は、後続パイプラインへの入力部として接続されている。最後のパイプラインの出力部は表示装置に接続されている。
【0013】
各パイプラインは、ローカル・モードとパススルー・モードの2つの異なるモードで動作するように構成することができる。ローカル・モードで動作するパイプラインは、固有のデジタル・ビデオ・データ(すなわち、グラフィックス・パイプラインによって生成されたピクセル値)を出力する。パススルー・モードで動作するパイプラインは、先行パイプラインから受信したビデオ・データを出力する。
【0014】
動作中、アプリケーション・プログラムは、1つのパイプラインがローカル・モードで動作するようにパイプラインのシーケンスを構成する。残りのパイプラインはパススルー・モードで動作する。これは、1つのパイプラインによって生成されたデジタル・ビデオ出力を出力デバイスにパススルーさせる。定期的な間隔で、アプリケーション・プログラムがローカル・モードでの動作用に次のパイプラインを選択する。選択された次のパイプラインの準備が完了すると間もなく、スワップ・イベントが発生する。スワップ・イベント中、選択された次のパイプラインはローカル・モードに切り替わり、残りのパイプラインはパススルー・モードに入るか、またはパススルー・モードに留まる。この方法で、パイプラインはシーケンシャルな方法で協同して、イメージのシーケンスを生成する。
【0015】
スワップ・イベントのタイミングは、グローバル・レディ信号に基づく。グローバル・レディ信号は、一組のローカル・レディ信号の論理ANDを意味している。それらのローカル・レディ信号の1つは、選択された次のパイプラインによって生成される。このローカル・レディ信号は、グラフィックス・パイプラインのシーケンス全体に対するローカル・レディ信号として機能する。残りのローカル・レディ信号は、グラフィックス・パイプラインと並列で作動するように構成されたあらゆるグラフィックス・パイプラインによって提供される。それらのローカル・レディ信号のそれぞれがアサートされると、グローバル・レディ信号はアサートされたことになる。すなわち、選択された次のパイプラインと、選択された次のパイプラインと並列に作動するように構成されたすべてのパイプラインは、ビデオ・データの出力を開始する準備ができているということである。パイプラインのシーケンス内のすべてのパイプラインは、グローバル・レディ信号の状態を監視する。グローバル・レディ信号がアサートされた時、スワップ・イベントが開始される。
【0016】
この方法でローカル・レディ信号を生成することによって、また、この方法でグローバル・レディ信号を使用することによって、パイプラインのシーケンスは、その固有の内部オペレーションを同期化する。パイプラインのシーケンスは、他のグラフィックス・パイプラインおよびグラフィックス・パイプラインのグループの並列動作と互換性のあるモードでも動作する。
【0017】
本発明の利点は、一部は後述するが、一部は当業者なら本明細書の説明から理解するだろう。本発明の利点は、特に頭書の特許請求の範囲およびその相当個所で指摘するエレメントおよび組合わせによって実現され、達成される。
【0018】
本明細書に組み込まれ、その一部を構成する添付の図面は、本発明のいくつかの実施態様を示すものであり、説明と共に、本発明の原理を説明する一助となるものである。
【0019】
(好ましい実施形態の詳細な説明)
次に、本発明の好ましい実施形態を具体的に参照し、その例を添付の図面に示す。都合に合わせ、図面では、同一または同様の部分には同一の参照番号を使用する。
【0020】
本発明の実施形態は、グラフィックス・パイプラインの動作を同期化する方法および装置を含む。この方法および装置は、グラフィックス・パイプラインをシーケンシャル・オペレーションのためにグループ化し、また、それらのパイプライン・グループ間における並列実行を可能にする。図1に、並列レンダリング100システムを、本発明の代表的実施形態として示す。並列レンダリングシステム100は、同様の一連のグラフィックス・パイプラインまたは異なる一連のグラフィックス・パイプラインをシーケンシャルにグループ化することを意図している。図1の特定の例示では、3つのグラフィックス・パイプライン102aから102cを示す。それらのグラフィックス・パイプライン102のそれぞれは、広範にわたる様々なグラフィックス・パイプラインを表わすことを意図している。グラフィックス・パイプライン102は、デイジー・チェーン・シーケンスとして接続される。すなわち、各パイプライン102(最後のパイプライン102cを除く)の出力部は、後続パイプライン102への入力部として接続される。最後のパイプライン102cの出力部は表示装置104に接続される。
【0021】
各パイプライン102は、ホスト・プロセッサ106に接続される。ホスト・プロセッサ106は、広範にわたる様々なプロセッサのタイプを代表しているにすぎない。ホスト・プロセッサ106とグラフィックス・パイプライン102との間の接続は、バス相互接続や共用メモリなどの広範にわたる様々な技術を表している。ホスト・プロセッサ106はパイプライン102の実行を制御する。
【0022】
ホスト・プロセッサ106の制御下で、グラフィックス・パイプライン102は、ディスプレイ104上に表示するためのイメージのシーケンスを生成する。パイプライン102内におけるイメージの生成は同期化される。すなわち、グラフィックス・パイプライン102は、正確な順序でイメージを生成する(すなわち、先のイメージが後続のイメージに続くことはない)
【0023】
同期化されて動作する内部の詳細は、図2を参照することによってよりよく理解されよう。図2では、各グラフィックス・パイプライン102がマルチプレクサ200を含むように示されている。マルチプレクサ200には2つの入力部がある。第1の入力部は、マルチプレクサ200を含むパイプライン102のデジタル・ビデオの出力部である。各マルチプレクサ(第1のマルチプレクサを除く)の第2の入力部は、先行パイプライン102のマルチプレクサ200の出力部に接続される。第1のマルチプレクサ200の第2の入力部は、ヌル・デバイスに接続される。
【0024】
各パイプライン102は、現行ビット202、次のビット204およびレディ・ディセーブル・ビット206の3つの状態ビットを含む。現行ビット202はマルチプレクサ200の状態を直接に制御する。現行ビット202がセットされている時、マルチプレクサ200はその第1の入力を選択する。この構成では、マルチプレクサ200は、それが含まれるパイプライン102のデジタル・ビデオ出力を出力する。このため、この構成はローカル・モードとして知られる。現行ビット202がセットされていない時、マルチプレクサ200はその第2の入力を選択する。この構成において、マルチプレクサ200は、先行パイプライン102から受信したデジタル・ビデオ・データを出力する。このため、この構成はパススルー・モードとして知られる。
【0025】
次のビット204は、現行ビット202の次の値を含む。以下で詳述するように、パイプライン102は、次のビット204に含まれる値を各スワップ・イベントの一部として現行ビット202に転送する。この方法で、それぞれの次のビット204は、それが含まれるパイプライン102の次の状態(ローカルまたはパススルー)を制御する。説明中の特定の実施形態では、次のビット204は、ホスト・プロセッサ106によって送信されたコマンドを使用してセット、またはクリアされる。これにより、ホスト・アプリケーションは、ビデオ・データを出力するために、次のパイプライン102を動的に選択することが可能になる。
【0026】
図2に示すように、パイプライン102は、共通のローカル・レディ信号508を生成するためにそれぞれ接続されている。次のパイプライン102として選択されたパイプライン102(すなわち、セットされた次のビット204を有するパイプライン102)は、そのビデオ・データを出力する準備ができた時、ローカル・レディ信号208をアサートする。ホスト・プロセッサ106は、他のすべてのパイプライン102がローカル・レディ信号208をアサートすることを防止するためにレディ・ディセーブル・ビット206を使用する。説明中の特定の実施形態では、レディ・ディセーブル・ビット206は、ホスト・プロセッサ106によって送信されたコマンドを使用してセット、またはクリアされる。
【0027】
グラフィックス・パイプライン102は、グローバル・レディ信号210の状態を監視するように接続される。グローバル・レディ信号210は、それを入力とする論理ANDとして動作するように構成される。図2の例の中で、グローバル・レディ信号210に対する入力は、グラフィックス・パイプライン102によって生成された共通のローカル・レディ信号208である。したがって、この例の中で、グラフィックス・パイプライン102の1つがローカル・レディ信号208をアサートすると、グローバル・レディ信号210はアサート状態になる。すなわち、グローバル・レディ信号210は、セットされた次のビット204を有するパイプライン102がそのビデオ・データを出力する準備が完了した時はいつでもアサートされたことになる。グラフィックス・パイプライン102は、定期的に同期化されることを基本にして、グローバル・レディ信号210の状態をサンプリングする。典型的には、これは、各グラフィックス・パイプライン102を、定期的に反復する垂直同期信号に接続することによって達成される。このシステムを使用して、同期化サブシステムは、垂直同期信号の各パルスの開始時にグローバル・レディ信号210をサンプリングする。
【0028】
グラフィックス・パイプライン102は、グローバル・レディ信号210がアサート状態にあることを発見すると、スワップ・イベントを開始する。スワップ・イベント中、各グラフィックス・パイプライン102は、次のビット204に記憶された値を現行ビット202に移動する。各グラフィックス・パイプライン102は、次のビット204をクリアする。次のビット204の移動で現行ビット202をセットすると、マルチプレクサ200は、ローカル・モード動作に入る。他のすべての場合には、マルチプレクサ200は、パススルー・モードに入るか、またはパススルー・モードに留まる。
【0029】
動作中、ホスト・プロセッサ106上で実行中のアプリケーション・プロセスは、少なくともいくつかのパイプライン102にグラフィックス・プリミティブを割り当てる。プリミティブは、パイプライン102によって生成される一連のイメージに対応する。ホスト・アプリケーションは、次いで、第1のイメージ部分202をレンダリングするパイプライン102を選択する。ホスト・アプリケーションは、次いで、選択されたパイプライン102に次のビットをセットするために、グラフィックス・パイプライン102にコマンドを送信する。そのコマンドは、残りのパイプラインにディセーブル・レディ・ビットもセットする。
【0030】
選択されたグラフィックス・パイプライン102がグラフィックス・プリミティブのレンダリングを終了すると、ローカル・スワップ・レディ208をアサートする。これは、グローバル・スワップ・レディ210をアサートさせる。次の垂直同期パルスの開始時には、選択されたグラフィックス・パイプライン102と他のすべてのグラフィックス・パイプライン102は、グローバル・レディ信号210をサンプリングする。グローバル・レディ信号がアサートされると、スワップ・イベントが開始する。
【0031】
スワップ・イベント中、各グラフィックス・パイプラインは、次のビット204を現行ビット202に移動する。選択されたグラフィックス・パイプラインの場合、次のビット204がセットされる。これは、選択されたグラフィックス・パイプライン102をローカル・モード動作に入れる。残りのグラフィックス・パイプライン102は、次のビット204のクリアを完了する。これは、これらのパイプライン102を、パススルー・モードに入れるか、またはパススルー・モードに留まらせる。
【0032】
ホスト・プロセッサ106は、適切な次のビット204および適切なレディ・ディセーブル・ビット206を反復的にセットすることによって、レンダリング・プロセスを続行する。レンダリングを完了し、そのビデオ・データを出力しているパイプライン102に、ホスト・プロセッサが新しいプリミティブを割り当てることができる。この方法で、本発明は、ソフトウェア・アプリケーションが、パイプライン102の順序または実行を選択的に制御できる柔軟な同期化機構を実現する。
【0033】
本発明は、グラフィックス・パイプライン(図2に示すグラフィックス・パイプライン102のシーケンスなど)およびこのタイプのシーケンスと並列に作動するように構成されたグラフィックス・パイプラインの間の同期化された実行も実現する。図3に、このタイプの構成の一例を示す。図3は、図2の3つのシーケンシャルなパイプライン102a〜102cを含む。しかしながらここでは、2つの追加グラフィックス・パイプライン102dと102eが、パイプライン102a〜102cのシーケンスと並列に動作するように構成されている。
【0034】
この例示において、3つのシーケンシャルなパイプライン102a〜102cは、ディスプレイ104の部分に対する一連のイメージを生成すると想定する。残りのパイプライン102dと102eは、それぞれディスプレイ104の追加の部分に対するイメージを提供する。これは、サンプル・イメージ400が示されている図4を参照することによって理解されよう。サンプル・イメージ400は、3つの部分402aから402cに細分化される。図3の例示のために、それらの部分402は、3つのシーケンシャルなパイプライン102a〜102cおよびパイプライン102d、102eによってそれぞれ寄与されると想定する。
【0035】
3つのシーケンシャルなパイプライン102a〜102cと、パイプライン102dと102eの間の同期化は、それらがビデオ・データを出力する準備ができた時にローカル・スワップ・レディ信号を提供するようにパイプライン102dと102dを構成することによって達成される。これは、パイプライン102dと102eが準備完了するまでは3つのシーケンシャルなパイプライン102a〜102cがスワップ・イベント処理を開始しないようにさせる。パイプライン102dと102eは、グローバル・レディ信号210がアサートされるまでスワップ・イベント処理を遅らせることも要求される。これは、パイプライン102dと102eが、3つのシーケンシャルなパイプライン102a〜102cが準備完了するまでは、スワップ・イベント処理を絶対に開始しないようにさせる。この方法で、本発明は、シーケンスにグループ化されたパイプラインが他のパイプラインやパイプラインのグループと並列に動作することを可能にする。
【0036】
本発明で開示した仕様および実施形態を考慮することにより、当業者には、他の実施形態が明らかになろう。仕様および例は、頭書の特許請求の範囲および相当する個所によって示された本発明の真の範囲を逸脱せず、例示としてのみ考慮されるように意図される。
【図面の簡単な説明】
【図1】順次動作するように構成された3つのグラフィックス・パイプラインを示すブロック図である。
【図2】図1のパイプライン・シーケンスの内部の詳細を示すブロック図である。
【図3】グラフィックス・パイプラインと並列で動作する図1のパイプライン・シーケンスを示すブロック図である。
【図4】3つのイメージ部分に分割される1つのイメージを示すブロック図である。

Claims (26)

  1. グローバル・レディ信号を使用してグラフィックス・パイプラインのシーケンスの動作を同期する方法であって、
    ホスト・プロセッサによって前記グラフィックス・パイプラインのシーケンス内の次のグラフィックス・パイプラインを指定
    記次のグラフィックス・パイプラインによって生成されるべきビデオ・データ出力を当該次のグラフィックス・パイプラインが備できるまで、当該次のグラフィックス・パイプラインが待
    記次のグラフィックス・パイプラインがビデオ・データを出力する準備ができたことを示すローカル・レディ信号を、当該次のグラフィックス・パイプラインがアサート
    記グローバル・レディ信号がアサート状態に入るまで、当該次のグラフィックス・パイプラインが待
    前記次のグラフィックス・パイプラインによって生成されたビデオ・データを当該次のグラフィックス・パイプラインによって出力し、
    前記グラフィックス・パイプラインのシーケンス内の前記次のグラフィックス・パイプラインでない他のグラフィックス・パイプラインをして、前記次のグラフィックス・パイプラインによって生成されたビデオ・データを通過させる、
    方法。
  2. 請求項1に記載の方法において更に、ホスト・プロセッサによって、グラフィックス・パイプライン前記シーケンス内の前記次のグラフィックス・パイプラインでないグラフィックス・パイプラインによるローカル・レディ信号のアサートを禁止することを特徴とする方法。
  3. 請求項1に記載の方法において、前記グローバル・レディ信号が、前記ローカル・レディ信号と、他のグラフィックス・パイプラインによって生成された他のローカル・レディ信号との論理ANDとして形成されることを特徴とする方法。
  4. 請求項1に記載の方法において、前記グローバル・レディ信号が、前記ローカル・レディ信号と、他のグラフィックス・パイプラインのシーケンスによって生成された他のローカル・レディ信号との論理ANDとして形成されることを特徴とする方法。
  5. 請求項1に記載の方法において、前記グラフィックス・パイプラインが、周期的に繰り返す垂直同期信号の状態を監視するように接続され、かつ前記次のグラフィックス・パイプラインによる前記グローバル・レディ信号がアサート状態に入るまで待つステップが更に、前記垂直同期信号の各パルスの開始で前記グローバル同期化をサンプリングすることを特徴とする方法。
  6. 請求項1に記載の方法において、前記グラフィックス・パイプラインのシーケンス内の各グラフィックス・パイプラインが、関連する次のビットを有し、かつホスト・プロセッサによる、次のグラフィックス・パイプラインを指定するステップが更に、前記ホスト・プロセッサによって、前記次のグラフィックス・パイプラインに対する前記次のビットを設定し、前記次のビットが前記次のグラフィックス・パイプラインのビデオ・データの次の状態を制御するか、又は以前のグラフィックス・パイプラインによって生成されたビデオ・データを通過させることを特徴とする方法。
  7. グローバル・レディ信号を使用してグラフィックス・パイプラインのシーケンスの動作を同期する方法であって、
    ホスト・プロセッサによって前記グラフィックス・パイプラインのシーケンス内の次のグラフィックス・パイプラインを指定し、
    ビデオ・データの出力を前記次のグラフィックス・パイプラインが準備できるまで、当該次のグラフィックス・パイプラインが待ち、
    前記次のグラフィックス・パイプラインがビデオ・データを出力する準備ができたことを示すローカル・レディ信号を、当該次のグラフィックス・パイプラインがアサートし、
    前記グローバル・レディ信号がアサート状態に入るまで、当該次のグラフィックス・パイプラインが待ち、前記グローバル・レディ信号は、前記ローカル・レディ信号と、他のグラフィックス・パイプラインによって生成された他のローカル・レディ信号との論理ANDとして形成され、
    ビデオ・データを前記次のグラフィックス・パイプラインによって出力する、
    方法。
  8. 請求項7に記載の方法において更に、ホスト・プロセッサによって、グラフィックス・パイプラインの前記シーケンス内の前記次のグラフィックス・パイプラインでないグラフィックス・パイプラインによるローカル・レディ信号のアサートを禁止することを特徴とする方法。
  9. 請求項7に記載の方法において、前記グラフィックス・パイプラインが、周期的に繰り返す垂直同期信号の状態を監視するように接続され、かつ前記次のグラフィックス・パイプラインによる前記グローバル・レディ信号がアサート状態に入るまで待つステップが更に、前記垂直同期信号の各パルスの開始で前記グローバル同期化をサンプリングすることを特徴とする方法。
  10. 請求項7に記載の方法において、前記グラフィックス・パイプラインのシーケンス内の各グラフィックス・パイプラインが、関連する次のビットを有し、かつホスト・プロセッサによる、次のグラフィックス・パイプラインを指定するステップが更に、前記ホスト・プロセッサによって、前記次のグラフィックス・パイプラインに対する前記次のビットを設定することを特徴とする方法。
  11. グローバル・レディ信号を使用してグラフィックス・パイプラインのシーケンスの動作を同期する方法であって、
    ホスト・プロセッサによって前記グラフィックス・パイプラインのシーケンス内の次のグラフィックス・パイプラインを指定するステップと、
    前記次のグラフィックス・パイプラインによって生成されるべきビデオ・データの出力を当該次のグラフィックス・パイプラインが準備できるまで、当該次のグラフィックス・パイプラインが待つステップと、
    前記次のグラフィックス・パイプラインがビデオ・データを出力する準備ができたことを示すローカル・レディ信号を、当該次のグラフィックス・パイプラインがアサートするステップと、
    ホスト・プロセッサによって、グラフィックス・パイプラインの前記シーケンス内の前記次のグラフィックス・パイプラインでないグラフィックス・パイプラインによるローカル・レディ信号のアサートを禁止するステップと、
    前記グローバル・レディ信号がアサート状態に入るまで、当該次のグラフィックス・パイプラインが待つステップと、
    前記次のグラフィックス・パイプラインによって生成されたビデオ・データを当該次のグラフィックス・パイプラインによって出力するステップと、
    前記グラフィックス・パイプラインのシーケンス内の前記次のグラフィックス・パイプラインでない他のグラフィックス・パイプラインをして、前記次のグラフィックス・パイプラインによって生成されたビデオ・データを通過させるステップと、
    から成る方法。
  12. 請求項11に記載の方法において、前記グローバル・レディ信号が、前記ローカル・レディ信号と、他のグラフィックス・パイプラインによって生成された他のローカル・レディ信号との論理ANDとして形成されることを特徴とする方法。
  13. 請求項11に記載の方法において、前記グラフィックス・パイプラインが、周期的に繰り返す垂直同期信号の状態を監視するように接続され、かつ前記次のグラフィックス・パイプラインによる前記グローバル・レディ信号がアサート状態に入るまで待つステップが更に、前記垂直同期信号の各パルスの開始で前記グローバル同期化をサンプリングすることを特徴とする方法。
  14. 請求項11に記載の方法において、前記グラフィックス・パイプラインのシーケンス内の各グラフィックス・パイプラインが、関連する次のビットを有し、かつホスト・プロセッサによる、次のグラフィックス・パイプラインを指定するステップが更に、前記ホスト・プロセッサによって、前記次のグラフィックス・パイプラインに対する前記次のビットを設定し、前記次のビットが前記次のグラフィックス・パイプラインのビデオ・データの次の状態を制御するか、又は前のグラフィックス・パイプラインによって生成されたビデオ・データを通過させることを特徴とする方法。
  15. グローバル・レディ信号を使用してグラフィックス・パイプラインのシーケンスの動作を同期する方法であって、
    ホスト・プロセッサによって前記グラフィックス・パイプラインのシーケンス内の次のグラフィックス・パイプラインを指定するステップと、
    前記次のグラフィックス・パイプラインによって生成されるべきビデオ・データの出力を当該次のグラフィックス・パイプラインが準備できるまで、当該次のグラフィックス・パイプラインが待つステップと、
    前記次のグラフィックス・パイプラインがビデオ・データを出力する準備ができたことを示すローカル・レディ信号を、当該次のグラフィックス・パイプラインがアサートするステップと、
    前記グローバル・レディ信号がアサート状態に入るまで、当該次のグラフィックス・パイプラインが待つステップと、
    前記次のグラフィックス・パイプラインによって生成されたビデオ・データを当該次のグラフィックス・パイプラインによって出力するステップと、
    前記グラフィックス・パイプラインのシーケンス内の前記次のグラフィックス・パイプラインでない他のグラフィックス・パイプラインをして、前記次のグラフィックス・パイプラインによって生成されたビデオ・データを通過させるステップと、
    から成り、前記グローバル・レディ信号が、前記ローカル・レディ信号と、他のグラフィックス・パイプラインのシーケンスによって生成された他のローカル・レディ信号との論理ANDとして形成されることを特徴とする方法。
  16. 請求項15に記載の方法において更に、ホスト・プロセッサによって、グラフィックス・パイプラインの前記シーケンス内の前記次のグラフィックス・パイプラインでないグラフィックス・パイプラインによるローカル・レディ信号のアサートを禁止することを特徴とする方法。
  17. 請求項15に記載の方法において、前記グローバル・レディ信号が、前記ローカル・レディ信号と、他のグラフィックス・パイプラインによって生成された他のローカル・レディ信号との論理ANDとして形成されることを特徴とする方法。
  18. 請求項15に記載の方法において、前記グラフィックス・パイプラインが、周期的に繰り返す垂直同期信号の状態を監視するように接続され、かつ前記次のグラフィックス・パイプラインによる前記グローバル・レディ信号がアサート状態に入るまで待つステップが更に、前記垂直同期信号の各パルスの開始で前記グローバル同期化をサンプリングするステップから成ることを特徴とする方法。
  19. 請求項15に記載の方法において、前記グラフィックス・パイプラインのシーケンス内の各グラフィックス・パイプラインが、関連する次のビットを有し、かつホスト・プロセッサによる、次のグラフィックス・パイプラインを指定するステップが更に、前記ホスト・プロセッサによって、前記次のグラフィックス・パイプラインに対する前記次のビットを設定するステップから成ることを特徴とする方法。
  20. 動作を同期する方法をコンピュータに実行させるコンピュータ可読コードを記録した、電子的に可読な媒体であって、前記方法が、
    ホスト・プロセッサによって前記グラフィックス・パイプラインのシーケンス内の次のグラフィックス・パイプラインを指定し、
    前記次のグラフィックス・パイプラインによって生成されるべきビデオ・データの出力を当該次のグラフィックス・パイプラインが準備できるまで、当該次のグラフィックス・パイプラインが待ち、
    前記次のグラフィックス・パイプラインがビデオ・データを出力する準備ができたことを示すローカル・レディ信号を、当該次のグラフィックス・パイプラインがアサートし、
    前記グローバル・レディ信号がアサート状態に入るまで、当該次のグラフィックス・パイプラインが待ち、
    前記次のグラフィックス・パイプラインによって生成されたビデオ・データを当該次のグラフィックス・パイプラインによって出力し、
    前記グラフィックス・パイプラインのシーケンス内の前記次のグラフィックス・パイプラインでない他のグラフィックス・パイプラインをして、前記次のグラフィックス・パイプラインによって生成されたビデオ・データを通過させる、
    方法である、媒体。
  21. 動作を同期する方法をコンピュータに実行させるコンピュータ可読コードを記録した、電子的に可読な媒体であって、前記方法が、
    ホスト・プロセッサによって前記グラフィックス・パイプラインのシーケンス内の次のグラフィックス・パイプラインを指定し、
    前記次のグラフィックス・パイプラインによって生成されるべきビデオ・データの出力を当該次のグラフィックス・パイプラインが準備できるまで、当該次のグラフィックス・パイプラインが待ち、
    前記次のグラフィックス・パイプラインがビデオ・データを出力する準備ができたことを示すローカル・レディ信号を、当該次のグラフィックス・パイプラインがアサートし、
    ホスト・プロセッサによって、グラフィックス・パイプラインの前記シーケンス内の前記次のグラフィックス・パイプラインでないグラフィックス・パイプラインによるローカル・レディ信号のアサートを禁止し、
    前記グローバル・レディ信号がアサート状態に入るまで、当該次のグラフィックス・パイプラインが待ち、
    前記次のグラフィックス・パイプラインによって生成されたビデオ・データを当該次のグラフィックス・パイプラインによって出力し、
    前記グラフィックス・パイプラインのシーケンス内の前記次のグラフィックス・パイプラインでない他のグラフィックス・パイプラインをして、前記次のグラフィックス・パイプラインによって生成されたビデオ・データを通過させる、
    方法である、媒体。
  22. 動作を同期する方法をコンピュータに実行させるコンピュータ可読コードを記録した、電子的に可読な媒体であって、前記方法が、
    ホスト・プロセッサによって前記グラフィックス・パイプラインのシーケンス内の次のグラフィックス・パイプラインを指定し、
    前記次のグラフィックス・パイプラインによって生成されるべきビデオ・データの出力を当該次のグラフィックス・パイプラインが準備できるまで、当該次のグラフィックス・パイプラインが待ち、
    前記次のグラフィックス・パイプラインがビデオ・データを出力する準備ができたことを示すローカル・レディ信号を、当該次のグラフィックス・パイプラインがアサートし、
    前記グローバル・レディ信号がアサート状態に入るまで、当該次のグラフィックス・パイプラインが待ち、
    前記次のグラフィックス・パイプラインによって生成されたビデオ・データを当該次のグラフィックス・パイプラインによって出力し、
    前記グラフィックス・パイプラインのシーケンス内の前記次のグラフィックス・パイプラインでない他のグラフィックス・パイプラインをして、前記次のグラフィックス・パイプラインによって生成されたビデオ・データを通過させ、
    前記グローバル・レディ信号が、前記ローカル・レディ信号と、他のグラフィックス・パイプラインのシーケンスによって生成された他のローカル・レディ信号との論理ANDとして形成されることを特徴とする、
    方法である、媒体。
  23. 並列レンダリング・システムであって、
    ホスト・プロセッサと、
    前記ホスト・プロセッサに接続され、ビデオ・データを生成するように構成された第1のグラフィックス・パイプラインと、
    前記ホスト・プロセッサ及び前記第1のグラフィックス・パイプラインに接続され、以前のグラフィックス・パイプラインによって生成されたビデオ・データを受け取り、ビデオ・データを生成するように構成された第2のグラフィックス・パイプラインと、
    から成り、
    前記ホスト・プロセッサは、前記第1のグラフィックス・パイプラインを当該第1のグラフィックス・パイプラインによって生成されたビデオ・データを出力するようにセットするか、或いは前記第2のグラフィックス・パイプラインによって生成されたビデオ・データを通過させるようにセットするように構成され、
    前記ホスト・プロセッサは、前記第2のグラフィックス・パイプラインを当該第2のグラフィックス・パイプラインによって生成されたビデオ・データを出力するようにセットするか、或いは前記以前のグラフィックス・パイプラインによって生成されたビデオ・データを通過させるようにセットするように構成され、
    ていることを特徴とするシステム。
  24. グローバル・レディ信号を使用してグラフィックス・パイプラインのシーケンスの動作を同期するシステムであって、
    前記グラフィックス・パイプラインのシーケンス内の次のグラフィックス・パイプラインを指定する手段と、
    前記次のグラフィックス・パイプラインによって生成されるべきビデオ・データの出力を当該次のグラフィックス・パイプラインが準備できるまで待つ手段と、
    前記次のグラフィックス・パイプラインがビデオ・データを出力する準備ができたことを示すローカル・レディ信号をアサートする手段と、
    グラフィックス・パイプラインの前記シーケンス内の前記次のグラフィックス・パイプラインでないグラフィックス・パイプラインによるローカル・レディ信号のアサートを禁止する手段と、
    前記グローバル・レディ信号がアサート状態に入るまで待つ手段と、
    前記次のグラフィックス・パイプラインによって生成されたビデオ・データを出力する手段と、
    前記グラフィックス・パイプラインのシーケンス内の前記次のグラフィックス・パイプラインでない他のグラフィックス・パイプラインをして、前記次のグラフィックス・パイプラインによって生成されたビデオ・データを通過させる手段と、
    から成るシステム。
  25. グローバル・レディ信号を使用してグラフィックス・パイプラインのシーケンスの動作を同期するシステムであって、
    前記グラフィックス・パイプラインのシーケンス内の次のグラフィックス・パイプラインを指定する手段と、
    ビデオ・データの出力を前記次のグラフィックス・パイプラインが準備できるまで待つ手段と、
    前記次のグラフィックス・パイプラインがビデオ・データを出力する準備ができたことを示すローカル・レディ信号をアサートする手段と、
    前記グローバル・レディ信号がアサート状態に入るまで待つ手段であって、前記グローバル・レディ信号が、前記ローカル・レディ信号と、他のグラフィックス・パイプラインによって生成された他のローカル・レディ信号との論理ANDとして形成されることを特徴とする手段と、
    ビデオ・データを出力する手段と、
    から成るシステム。
  26. グローバル・レディ信号を使用してグラフィックス・パイプラインのシーケンスの動作を同期するシステムであって、
    前記グラフィックス・パイプラインのシーケンス内の次のグラフィックス・パイプラインを指定する手段と、
    前記次のグラフィックス・パイプラインによって生成されるべきビデオ・データの出力を当該次のグラフィックス・パイプラインが準備できるまで待つ手段と、
    前記次のグラフィックス・パイプラインがビデオ・データを出力する準備ができたことを示すローカル・レディ信号をアサートする手段と、
    前記グローバル・レディ信号がアサート状態に入るまで待つ手段と、
    前記次のグラフィックス・パイプラインによって生成されたビデオ・データを、前記次のグラフィックス・パイプラインによって出力する手段と、
    前記グラフィックス・パイプラインのシーケンス内の前記次のグラフィックス・パイプラインでない他のグラフィックス・パイプラインをして、前記次のグラフィックス・パイプラインによって生成されたビデオ・データを通過させる手段と、
    から成るシステム。
JP2000592791A 1999-01-08 2000-01-07 グラフィックス・パイプラインを同期化する方法および装置 Expired - Lifetime JP4249397B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/227,227 1999-01-08
US09/227,227 US6329996B1 (en) 1999-01-08 1999-01-08 Method and apparatus for synchronizing graphics pipelines
PCT/US2000/000549 WO2000041136A1 (en) 1999-01-08 2000-01-07 Method and apparatus for synchronizing graphics pipelines

Publications (3)

Publication Number Publication Date
JP2002534750A JP2002534750A (ja) 2002-10-15
JP2002534750A5 JP2002534750A5 (ja) 2007-03-01
JP4249397B2 true JP4249397B2 (ja) 2009-04-02

Family

ID=22852280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000592791A Expired - Lifetime JP4249397B2 (ja) 1999-01-08 2000-01-07 グラフィックス・パイプラインを同期化する方法および装置

Country Status (5)

Country Link
US (1) US6329996B1 (ja)
EP (1) EP1147489B1 (ja)
JP (1) JP4249397B2 (ja)
AU (1) AU2498700A (ja)
WO (1) WO2000041136A1 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3169933B2 (ja) * 1999-03-16 2001-05-28 四国日本電気ソフトウェア株式会社 並列描画装置
US6446155B1 (en) * 1999-06-30 2002-09-03 Logitech Europe S. A. Resource bus interface
US6847358B1 (en) * 1999-08-06 2005-01-25 Microsoft Corporation Workstation for processing and producing a video signal
US6919897B1 (en) 1999-08-06 2005-07-19 Microsoft Corporation System and method for pre-processing a video signal
US6885381B1 (en) * 2000-08-04 2005-04-26 Microsoft Corporation System and method for producing a video signal
US6924806B1 (en) * 1999-08-06 2005-08-02 Microsoft Corporation Video card with interchangeable connector module
US6924807B2 (en) * 2000-03-23 2005-08-02 Sony Computer Entertainment Inc. Image processing apparatus and method
US8095508B2 (en) 2000-04-07 2012-01-10 Washington University Intelligent data storage and processing using FPGA devices
US7139743B2 (en) 2000-04-07 2006-11-21 Washington University Associative database scanning and information retrieval using FPGA devices
US6711558B1 (en) 2000-04-07 2004-03-23 Washington University Associative database scanning and information retrieval
US7119809B1 (en) * 2000-05-15 2006-10-10 S3 Graphics Co., Ltd. Parallel architecture for graphics primitive decomposition
US6867781B1 (en) * 2000-08-23 2005-03-15 Nintendo Co., Ltd. Graphics pipeline token synchronization
JP3688618B2 (ja) * 2000-10-10 2005-08-31 株式会社ソニー・コンピュータエンタテインメント データ処理システム及びデータ処理方法、コンピュータプログラム、記録媒体
JP3580789B2 (ja) * 2000-10-10 2004-10-27 株式会社ソニー・コンピュータエンタテインメント データ通信システム及び方法、コンピュータプログラム、記録媒体
US6947053B2 (en) * 2001-09-27 2005-09-20 Intel Corporation Texture engine state variable synchronizer
US6920618B2 (en) * 2001-12-21 2005-07-19 Hewlett-Packard Development Company, L.P. System and method for configuring graphics pipelines in a computer graphical display system
US6833831B2 (en) * 2002-02-26 2004-12-21 Sun Microsystems, Inc. Synchronizing data streams in a graphics processor
CA2836758C (en) 2003-05-23 2017-06-27 Roger D. Chamberlain Intelligent data processing system and method using fpga devices
US10572824B2 (en) 2003-05-23 2020-02-25 Ip Reservoir, Llc System and method for low latency multi-functional pipeline with correlation logic and selectively activated/deactivated pipelined data processing engines
US20080211816A1 (en) * 2003-07-15 2008-09-04 Alienware Labs. Corp. Multiple parallel processor computer graphics system
US7119808B2 (en) * 2003-07-15 2006-10-10 Alienware Labs Corp. Multiple parallel processor computer graphics system
US7782325B2 (en) * 2003-10-22 2010-08-24 Alienware Labs Corporation Motherboard for supporting multiple graphics cards
US7721118B1 (en) 2004-09-27 2010-05-18 Nvidia Corporation Optimizing power and performance for multi-processor graphics processing
US7477256B1 (en) * 2004-11-17 2009-01-13 Nvidia Corporation Connecting graphics adapters for scalable performance
US7576745B1 (en) 2004-11-17 2009-08-18 Nvidia Corporation Connecting graphics adapters
US8066515B2 (en) * 2004-11-17 2011-11-29 Nvidia Corporation Multiple graphics adapter connection systems
US8134568B1 (en) 2004-12-15 2012-03-13 Nvidia Corporation Frame buffer region redirection for multiple graphics adapters
US8212831B1 (en) 2004-12-15 2012-07-03 Nvidia Corporation Broadcast aperture remapping for multiple graphics adapters
US7525549B1 (en) * 2004-12-16 2009-04-28 Nvidia Corporation Display balance/metering
US7372465B1 (en) 2004-12-17 2008-05-13 Nvidia Corporation Scalable graphics processing for remote display
JP2008532177A (ja) 2005-03-03 2008-08-14 ワシントン ユニヴァーシティー 生物学的配列類似検索を実行するための方法および装置
US10026140B2 (en) 2005-06-10 2018-07-17 Nvidia Corporation Using a scalable graphics system to enable a general-purpose multi-user computer system
US8817029B2 (en) * 2005-10-26 2014-08-26 Via Technologies, Inc. GPU pipeline synchronization and control system and method
US7702629B2 (en) 2005-12-02 2010-04-20 Exegy Incorporated Method and device for high performance regular expression pattern matching
US8379841B2 (en) 2006-03-23 2013-02-19 Exegy Incorporated Method and system for high throughput blockwise independent encryption/decryption
US7921046B2 (en) 2006-06-19 2011-04-05 Exegy Incorporated High speed processing of financial information using FPGA devices
US8326819B2 (en) 2006-11-13 2012-12-04 Exegy Incorporated Method and system for high performance data metatagging and data indexing using coprocessors
US20080276067A1 (en) * 2007-05-01 2008-11-06 Via Technologies, Inc. Method and Apparatus for Page Table Pre-Fetching in Zero Frame Display Channel
WO2009029842A1 (en) 2007-08-31 2009-03-05 Exegy Incorporated Method and apparatus for hardware-accelerated encryption/decryption
US10229453B2 (en) 2008-01-11 2019-03-12 Ip Reservoir, Llc Method and system for low latency basket calculation
US8374986B2 (en) 2008-05-15 2013-02-12 Exegy Incorporated Method and system for accelerated stream processing
EP2370946A4 (en) 2008-12-15 2012-05-30 Exegy Inc METHOD AND DEVICE FOR HIGH-SPEED PROCESSING OF FINANCIAL MARKET DEFINITIONS
US9190012B2 (en) * 2009-12-23 2015-11-17 Ati Technologies Ulc Method and system for improving display underflow using variable HBLANK
US10037568B2 (en) 2010-12-09 2018-07-31 Ip Reservoir, Llc Method and apparatus for managing orders in financial markets
US9047243B2 (en) 2011-12-14 2015-06-02 Ip Reservoir, Llc Method and apparatus for low latency data distribution
US10650452B2 (en) 2012-03-27 2020-05-12 Ip Reservoir, Llc Offload processing of data packets
US9990393B2 (en) 2012-03-27 2018-06-05 Ip Reservoir, Llc Intelligent feed switch
US10121196B2 (en) 2012-03-27 2018-11-06 Ip Reservoir, Llc Offload processing of data packets containing financial market data
US11436672B2 (en) 2012-03-27 2022-09-06 Exegy Incorporated Intelligent switch for processing financial market data
WO2014066416A2 (en) 2012-10-23 2014-05-01 Ip Reservoir, Llc Method and apparatus for accelerated format translation of data in a delimited data format
US9633093B2 (en) 2012-10-23 2017-04-25 Ip Reservoir, Llc Method and apparatus for accelerated format translation of data in a delimited data format
US9633097B2 (en) 2012-10-23 2017-04-25 Ip Reservoir, Llc Method and apparatus for record pivoting to accelerate processing of data fields
US8941676B2 (en) * 2012-10-26 2015-01-27 Nvidia Corporation On-chip anti-alias resolve in a cache tiling architecture
GB2541577A (en) 2014-04-23 2017-02-22 Ip Reservoir Llc Method and apparatus for accelerated data translation
US10942943B2 (en) 2015-10-29 2021-03-09 Ip Reservoir, Llc Dynamic field data translation to support high performance stream data processing
EP3560135A4 (en) 2016-12-22 2020-08-05 IP Reservoir, LLC PIPELINES INTENDED FOR AUTOMATIC ACCELERATED LEARNING BY EQUIPMENT

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2911278B2 (ja) * 1990-11-30 1999-06-23 松下電器産業株式会社 プロセッサ
US5706415A (en) * 1991-12-20 1998-01-06 Apple Computer, Inc. Method and apparatus for distributed interpolation of pixel shading parameter values
US5598525A (en) * 1995-01-23 1997-01-28 Cirrus Logic, Inc. Apparatus, systems and methods for controlling graphics and video data in multimedia data processing and display systems
EP0867016A1 (en) * 1995-12-06 1998-09-30 Intergraph Corporation Peer-to-peer parallel processing graphics accelerator
US5861893A (en) * 1997-05-27 1999-01-19 Intel Corporation System and method for graphics data concurrency and coherency
US6122000A (en) * 1997-06-03 2000-09-19 Hewlett Packard Company Synchronization of left/right channel display and vertical refresh in multi-display stereoscopic computer graphics systems
US5999183A (en) * 1997-07-10 1999-12-07 Silicon Engineering, Inc. Apparatus for creating a scalable graphics system with efficient memory and bandwidth usage
US5995121A (en) * 1997-10-16 1999-11-30 Hewlett-Packard Company Multiple graphics pipeline integration with a windowing system through the use of a high speed interconnect to the frame buffer
EP1145218B1 (en) * 1998-11-09 2004-05-19 Broadcom Corporation Display system for blending graphics and video data

Also Published As

Publication number Publication date
JP2002534750A (ja) 2002-10-15
EP1147489B1 (en) 2015-12-02
WO2000041136A1 (en) 2000-07-13
US6329996B1 (en) 2001-12-11
AU2498700A (en) 2000-07-24
EP1147489A1 (en) 2001-10-24

Similar Documents

Publication Publication Date Title
JP4249397B2 (ja) グラフィックス・パイプラインを同期化する方法および装置
US7365753B2 (en) Texture engine state variable synchronizer
JP2705003B2 (ja) 2つのグラフィック・データ・ストリームを同時に処理する装置および方法
US6252610B1 (en) Method and apparatus for efficiently switching state in a graphics pipeline
US6476816B1 (en) Multi-processor graphics accelerator
US7522171B1 (en) On-the-fly reordering of 32-bit per component texture images in a multi-cycle data transfer
US5185599A (en) Local display bus architecture and communications method for Raster display
US5337410A (en) Data stream concentrator providing attribute data storage and graphics pipeline access
JPH05282458A (ja) グラフィックス・システムにおける拡張可能な複数のイメージ・バッファ
JP3466173B2 (ja) 画像処理システム、デバイス、方法及びコンピュータプログラム
JPH04219859A (ja) 並列プロセッサに直列命令ストリームデータを分散するハードウェアディストリビュータ
AU609342B2 (en) Acoustic display generator
JPH0727571B2 (ja) ラスタ走査表示装置及び図形データ転送方法
US20170148203A1 (en) Multi-pass rendering in a screen space pipeline
JP2007512613A (ja) Pcバス上の多重3−dグラフィックパイプラインのための方法およびシステム
JP2004280125A (ja) ビデオ/グラフィックメモリシステム
JP3098342B2 (ja) 並列処理装置における処理順序指定方式
JP3504240B2 (ja) 画像処理システム、デバイス、方法及びコンピュータプログラム
US6795075B1 (en) Graphic processor having multiple geometric operation units and method of processing data thereby
US6950106B2 (en) 3-dimensional graphic plotting apparatus
US20050004912A1 (en) Method and system for providing a hardware sort for a large number of items
JP2000149054A (ja) ボリュ―ムデ―タ集合の処理方法及びボリュ―ムレンダリングプロセッサ
JPH1124652A (ja) 図形処理システムにおける描画同期方式
JPH0916807A (ja) マルチスクリーン表示回路
Holten-Lund FPGA-based 3D graphics processor with PCI-bus interface, an implementation case study

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081219

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4249397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term