CN116129778A - 测试电路及其方法 - Google Patents

Abstract

本公开提供了一种测试电路及其方法，该测试电路包括数据获取子电路，包括通信接口，通信接口配置为接收寄存器配置指令；其中，寄存器配置指令包括多个内存地址和寄存器状态控制指令；状态机子电路，与数据获取子电路电连接，配置为根据寄存器状态控制指令，配置状态机子电路的状态；总线管理子电路，与状态机子电路电连接，配置为根据状态机子电路的状态，将多个内存地址的当前内存地址发送至与测试电路电连接的被测电路，以使被测电路读取与当前内存地址相对应的帧图像。

Description

测试电路及其方法

技术领域

本公开涉及显示装置技术领域，更具体地，涉及一种测试电路及其方法。

背景技术

显示系统(Display System)是一种提供视觉信息的电子系统，包括视频解码器(Video Decoder)、存储单元(RAM)和显示装置(Display)。视频解码器用于对接收的压缩数据进行解码后存储至存储单元，显示装置从存储单元读取解码后的图像数据并进行显示。

相关技术中，在视频解码器与显示装置通信的过程中，通常需要软件(Firmware)将每一帧图像数据配置对应的内存地址(ddr地址)，以便于显示装置依次读取与ddr地址相对应的图像数据。这种验证显示装置功能的方式，不利于早期发现电路设计过程中的问题，导致电路验证周期较长。

发明内容

本公开提出了一种测试电路及其方法。

根据本公开的第一方面，提出了一种用于显示装置的测试电路，包括数据获取子电路，包括通信接口，通信接口配置为接收寄存器配置指令；其中，寄存器配置指令包括多个内存地址和寄存器状态控制指令；状态机子电路，与数据获取子电路电连接，配置为根据寄存器状态控制指令，配置状态机子电路的状态；总线管理子电路，与状态机子电路电连接，配置为根据状态机子电路的状态，将多个内存地址的当前内存地址发送至与测试电路电连接的被测电路，以使被测电路读取与当前内存地址相对应的帧图像。

例如，寄存器状态控制指令包括开始指令、清除指令和触发指令中的一种。

例如，状态机子电路配置为，在寄存器配置指令包括开始指令的情况下，根据开始指令，将状态机子电路的状态切换为配置状态，以使状态机子电路进入工作状态。

例如，状态机子电路配置为，在寄存器配置指令包括清除指令的情况下，根据清除指令，将状态机子电路的状态切换为空闲状态。

例如，寄存器配置指令包括触发指令，触发指令指示在当前处理周期的下一处理周期，将当前内存地址的下一内存地址发送至与测试电路电连接的被测电路。

例如，状态机子电路还配置为响应于状态机子电路的状态切换为配置状态，状态机子电路控制总线管理子电路，将多个内存地址的当前内存地址发送至与测试电路电连接的被测电路，以及配置被测电路的使能状态，以使被测电路读取与当前内存地址相对应的帧图像。

例如，数据获取子电路还配置为通过通信接口接收来自被测电路的标志信号；其中标志信号用于更改状态机子电路的状态，以使测试电路周期性地控制被测电路。

例如，标志信号包括图像完成信号和图像准备信号；其中，状态机子电路配置为根据图像完成信号和图像准备信号，将状态机子电路的状态设置为配置状态或等待状态。

例如，图像完成信号和图像准备信号指示在当前处理周期，被测电路是否完成读取帧图像。

根据本公开实施例的第二方面，提供了一种用于显示装置的测试方法，包括：接收寄存器配置指令；其中，寄存器配置指令包括多个内存地址和寄存器状态控制指令；根据寄存器状态控制指令，配置状态机子电路的状态；根据状态机子电路的状态，将多个内存地址的当前内存地址发送至与测试电路电连接的被测电路，以使被测电路读取与当前内存地址相对应的帧图像。

根据本公开实施例的第三方面，提供了一种测试装置，包括至少一个被测电路；至少一个本公开第一个方面提供的测试电路，与至少一个被测电路电连接，配置为对至少一个被测电路进行功能测试。

根据公开实施例的技术方案，提供了一种用于显示装置的测试电路。该测试电路用于代替传统的软件来验证被测电路的功能，以使在硬件设计早期就可以完成对被测电路的功能验证，减小验证周期，降低验证成本。

附图说明

通过下面结合附图说明本公开实施例，将使本公开实施例的上述及其它目的、特征和优点更加清楚。应注意，贯穿附图，相同的元素由相同或相近的附图标记来表示。图中：

图1示出了根据本公开一实施例的用于显示装置的测试电路的结构示意图；

图2示出了根据本公开一实施例的状态机子电路的状态切换的流程图；

图3示出了根据本公开一实施例的测试电路的工作过程的时序图；

图4示出了根据本公开一实施例的用于显示装置的测试方法的流程图；

图5示出了根据本公开一实施例的测试装置的结构示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部。基于所描述的本公开实施例，本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本公开保护的范围。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本公开有任何限制，而只是本公开实施例的示例。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。应注意，图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。

除非另外定义，本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。

图中示出了一些方框图和/或流程图。应理解，方框图和/或流程图中的一些方框或其组合可以由计算机程序指令来实现。这些计算机程序指令可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，从而这些指令在由该处理器执行时可以创建用于实现这些方框图和/或流程图中所说明的功能/操作的装置。本公开的技术可以硬件和/或软件(包括固件、微代码等)的形式来实现。另外，本公开的技术可以采取存储有指令的计算机可读存储介质上的计算机程序产品的形式，该计算机程序产品可供指令执行系统使用或者结合指令执行系统使用。

本公开实施例提供了一种测试电路，包括数据获取子电路，包括通信接口，通信接口配置为接收寄存器配置指令；其中，寄存器配置指令包括多个内存地址和寄存器状态控制指令；状态机子电路，与数据获取子电路电连接，配置为根据寄存器状态控制指令，配置状态机子电路的状态；总线管理子电路，与状态机子电路电连接，配置为根据状态机子电路的状态，将多个内存地址的当前内存地址发送至与测试电路电连接的被测电路，以使被测电路读取与当前内存地址相对应的帧图像。

本公开实施例提供的一种测试电路。该测试电路用于代替传统的软件来验证被测电路的功能，以使在硬件设计早期就可以完成对被测电路的功能验证，减小被测电路的验证周期，降低验证成本。

图1示出了根据本公开一实施例的测试电路的结构示意图。

如图1所示，该测试电路100可以包括数据获取子电路110、状态机子电路120及总线管理子电路130。

数据获取子电路110，包括通信接口。该通信接口配置为接收寄存器配置指令。寄存器配置指令包括多个内存地址(double data rate，ddr)和寄存器状态控制指令。

状态机子电路120，与数据获取子电路110电连接。状态机子电路120配置为根据寄存器状态控制指令，配置状态机子电路120的状态。

总线管理子电路130，与状态机子电路120电连接。总线管理子电路130配置为根据状态机子电路120的状态，将多个ddr地址的当前内存地址发送至与测试电路电连接的被测电路，以使被测电路读取与当前内存地址相对应的帧图像。

根据本公开的实施例，数据获取子电路110可以为总线数据分配器(AdvancedPeripheral Bus dmux，APB dmux)。APB dmux可以包括一个输入接口和多个输出接口。

例如，APB dmux的输入端口为通信接口，用于接收来自用户输出的至少一个ddr地址和寄存器状态控制指令，以及接收来自被测电路输出的标志信号(Flag信号)。输入接口还用于将接收的输入数据输出至多个输出接口的一个或多个输出接口。

例如，至少一个ddr地址可以为一个或多个。每个ddr地址指示被测电路进行读取帧图像的内存地址。

例如，每个ddr地址彼此不同，具有唯一性。

可以理解，ddr地址可以为0x 80000000等形式表示。ddr地址的表示形式与电路通信协议相关，本公开实施例对此不作限定。

根据本公开的实施例，寄存器状态控制指令可以包括开始指令(Start)、清除指令(Clear)和触发指令(Trig)中的一种。寄存器状态控制指令用于配置状态机子电路120的工作状态。

例如，状态机子电路120配置为，在寄存器配置指令包括开始指令的情况下，根据开始指令Start，将状态机子电路120的状态切换为配置状态(Config)，以使状态机子电路120进入工作状态。此时，状态机子电路120通过总线管理子电路130对被测电路进行配置。

例如，状态机子电路120配置为，在寄存器配置指令包括清除指令的情况下，根据清除指令Clear，将状态机子电路120的状态切换为空闲状态(IDLE)。此时，状态机子电路120处于等待进入Config状态。

例如，寄存器配置指令包括触发指令Trig。触发指令Trig指示在当前处理周期的下一处理周期，将当前内存地址的下一内存地址发送至与测试电路电连接的被测电路，以使被测电路读取与下一内存地址相对应的帧图像。

可以理解，本公开实施例的当前内存地址表示在当前处理周期，多个内存地址中与当前处理周期相对应的内存地址。

例如，各内存地址可以为数据存储地址。

例如，多个内存地址可以分别为数据存储地址1、数据存储地址2、数据存储地址3、...、数据存储地址N。N为大于等于2的整数。

例如，数据存储地址2为数据存储地址1的下一内存地址。数据存储地址3为数据存储地址2的下一内存地址。以此类推，数据存储地址N为数据存储地址N-1的下一内存地址。数据存储地址1为数据存储地址N的下一内存地址。

可以理解，总线管理子电路130可以按照数据存储地址1、数据存储地址2、数据存储地址3、…、数据存储地址N、数据存储地址1、数据存储地址2、...的顺序，根据寄存器配置指令将各数据存储地址发送至与测试电路电连接的被测电路。

例如，当前处理周期可以为电路复位后的第一个处理周期、电路复位后的第二个处理周期、电路复位后的第三个处理周期、...。

例如，在当前处理周期为电路复位后的第一个处理周期的情况下，总线管理子电路130可以将数据存储地址1发送至与测试电路电连接的被测电路。

例如，在当前处理周期为电路复位后的第二个处理周期的情况下，总线管理子电路130可以将数据存储地址1或数据存储地址2发送至与测试电路电连接的被测电路。

例如，总线管理子电路130可以根据在当前处理周期，触发指令Trig是否存在高电平来判断在下一处理周期是否将与当前内存地址对应的下一内存地址发送至与测试电路电连接的被测电路。

例如，在当前处理周期中触发指令Trig存在高电平“1”的情况下，在下一处理周期，总线管理子电路130将当前内存地址的下一内存地址发送至与测试电路电连接的被测电路，以使被测电路读取与下一内存地址相对应的帧图像。

例如，在当前处理周期中触发指令Trig不存在高电平“1”的情况下，在下一处理周期，总线管理子电路130继续将当前内存地址发送至与测试电路电连接的被测电路，以使被测电路继续读取与当前内存地址相对应的帧图像。

例如，在当前处理周期，总线管理子电路130将数据存储地址2发送至与测试电路电连接的被测电路。在当前处理周期中触发指令Trig存在高电平“1”的情况下，在下一处理周期，总线管理子电路130将数据存储地址3发送至与测试电路电连接的被测电路。

例如，在当前处理周期，总线管理子电路130将数据存储地址N发送至与测试电路电连接的被测电路。在当前处理周期中触发指令Trig存在高电平“1”的情况下，在下一处理周期，总线管理子电路130将数据存储地址1发送至与测试电路电连接的被测电路。

例如，在当前处理周期，总线管理子电路130将数据存储地址2发送至与测试电路电连接的被测电路。在当前处理周期中触发指令Trig不存在高电平“1”的情况下，在下一处理周期，总线管理子电路130继续将数据存储地址2发送至与测试电路电连接的被测电路。

根据本公开的实施例，状态机子电路120可以包括状态寄存器和组合逻辑电路，配置为根据控制信号按照预先设定的状态进行状态转移。

例如，状态机子电路120的状态包括但不仅限于IDLE状态、Config状态、配置中(Config Doing)和等待状态(Waiting)。

例如，在状态机子电路120接收来自用户的清除指令Clear，上电指令或复位指令后，状态机子电路120的状态切换至IDLE状态。

例如，在状态机子电路120接收来自用户的开始指令Start，或来自被测电路的Flag信号，状态机子电路120的状态切换至Config状态。

例如，在状态机子电路120的状态切换至Config状态之后，状态机子电路120通过总线管理子电路130对被测电路进行配置，此时状态机子电路120的状态切换至ConfigDoing。

例如，在状态机子电路120的状态切换至Config Doing之后，状态机子电路120对被测电路完成配置，此时状态机子电路120的状态切换至Waiting状态，以使被测电路根据配置的ddr地址读取相应的帧图像。

根据本公开的实施例，总线管理子电路130可以为总线写管理子电路(APBWrite)。总线管理子电路130配置为根据APB协议实现测试电路100与被测电路的通信。

例如，多个ddr地址可以为用户根据APB协议设定，以便于测试电路100对被测电路进行寄存器地址配置，实现被测电路对每一帧图像的读取。

根据本公开的实施例，在电路设计早期，将被测电路电连接一个测试电路，通过对测试电路的状态机子电路的状态进行设定，可以实现测试电路对被测电路的周期性配置，以使被测电路读取与各ddr地址相对应的帧图像。该测试电路代替传统的软件来验证被测电路的功能，以使在硬件设计早期就可以完成对被测电路的功能验证，避免了现有技术中只有等待软件完成后才能开始对被测电路进行验证的问题，该测试电路有利于减小验证周期，降低验证成本，以及缩短了设备的迭代周期。

图2示出了根据本公开一实施例的状态机子电路的状态切换的流程图。

如图2所示，状态机子电路的状态切换过程包括步骤S210～步骤S270。

在步骤S210，在状态机子电路接收来自数据获取子电路获取的开始指令Start、上电指令或复位指令后，状态机子电路的状态切换至IDLE状态。此时，状态机子电路进入等待工作状态。

在步骤S220，状态机子电路确定被测电路是否被开启(上电)。

在步骤S230，在被测电路被开启之后，此时状态机子电路的状态从IDLE状态切换至Config状态。

在步骤S240，在Config状态中，状态机子电路通过总线管理子电路对被测电路下发配置指令。

例如，状态机子电路通过总线管理子电路将多个ddr地址中的最前ddr地址发送至被测电路，以配置被测电路的寄存器地址。该寄存器地址与最前ddr地址对应，以使被测电路读取与最前ddr地址相对应的帧图像。

在本公开实施例中，在状态机子电路未完成对被测电路配置的情况下，此时返回步骤S230，状态机子电路的状态切换为Config状态，以使状态机子电路完成对被测电路的配置。

在步骤S250，在状态机子电路下完配置信号后，状态机子电路的状态切换至ConfiDoing。此时状态机子电路通过总线管理子电路对被测电路的寄存器进行使能状态(Enable)控制，以使被测电路进入工作状态。

在步骤S260，在被测电路进入工作状态之后，被测电路根据配置的寄存器地址读取相应的帧图像。此时状态机子电路的状态切换至Waiting状态，以使被测电路完成读取帧图像。

在步骤S270，在被测电路完成读取帧图像之后，被测电路通过总线管理子电路将Flag信号发送至状态机子电路，使得状态机子电路的状态切换至Config状态。此时状态机子电路开始下一处理周期的被测电路的配置过程。

在本公开实施例中，在被测电路未完成读取帧图像的情况下，返回步骤S260，状态机子电路的状态切换至Waiting状态，以使被测电路完成读取当前帧图像。

例如，状态机子电路的状态切换过程可以通过时钟信号(Clock)进行控制，每个状态切换时间为毫秒级。

在本公开实施例中，Flag信号包括图像完成信号(Frame Done)和图像准备信号(Frame vs)。

例如，状态机子电路配置为根据Frame Done和Frame vs，将状态机子电路的状态设置为Config状态或Waiting状态。

根据本公开实施例，通过测试电路的状态机子电路的多个状态切换，实现状态机子电路对被测电路的地址配置和使能配置，以使被测电路完成对帧图像的读取。该测试电路代替了相关技术中以软件介入的方式来实现对被测电路的功能验证，缩短了被测电路功能的验证周期，降低了验证成本。

图3示出了根据本公开一实施例的测试电路的工作过程的时序图。如图3所示，状态机子电路的工作过程可以分为初始化阶段、配置阶段、数据读取阶段和下一处理周期配置准备阶段。

在本公开实施例中，Vsync信号、Hsync信号、Vact信号和Den信号均表示帧图像信号。

例如，Vsync信号为垂直同步信号，Vsync信号的高电平表示被测电路开始读取一帧图像。

例如，Vsync信号的相邻上升沿之间的时间段表示一帧图像的处理周期T1。

例如，处理周期T1可以为电路复位后的第一个处理周期。

例如，Hsync信号为水平同步信号，Hsync信号的高电平表示开始扫描帧图像的一行数据。

例如，Vact信号表示帧图像的纵向有效数据的区间。

例如，Vact信号包括垂直后消隐区(Vback porch，Vbp)和垂直前消隐区(Vfrontporch，Vfp)。Vbp表示在一帧图像开始时，垂直同步信号Vsync之后的无效的行数。Vfp表示在一帧图像结束之后，垂直同步信号Vsync之前的无效的行数。

例如，如图3所示，在测试电路的状态机子电路处于Config状态时，确定测试电路设定的有效时间T2小于Vfp对应的时段，以保证在当前处理周期测试电路读取当前帧数据之后，状态机子电路具有预留时间对被测电路进行下一处理周期的配置，以顺利完成下一处理周期的帧图像读取。在本公开的实施例中，有效时间T2表示当前处理周期读取当前帧图像完成之后至下一处理周期开始读取帧图像的时间。

例如，Den信号表示有效行数据。Den的数值可以表示为0≤Den≤Hsync。

例如，在Vact信号为高电平，以及Den也为高电平的情况下，此时Den对应的行数据有效。在图3所示的示例中，该帧图像的有效行数据的数量为3个。

在本公开实施例中，Frame Done信号和Frame vs信号为测试电路从被测电路获取的Flag信号。

例如，Frame Done信号的高电平表示帧图像是否读取完成。Frame vs信号的高电平表示开始读取当前帧图像。

例如，Frame Done信号和Frame vs信号均可以通过二进制信号进行表示，如“0”、“1”等。

例如，当获取的Frame Done信号为“0”时，表示帧图像未读取完成或帧图像等待读取。当获取的Frame Done信号为“1”时，表示帧图像读取完成。

例如，当状态机子电路检测到Frame vs信号的上升沿信号(0～1)时，表示被测电路可以开始读取当前处理周期的帧图像。

如图3所示，在初始化阶段，状态机子电路接收来自用户的清除指令Clear、上电指令或复位指令，状态机子电路的状态为S1状态(IDLE状态)。此时状态机子电路和被测电路进入等待开始工作。

在初始化阶段，Frame Done信号的电平为低电平。Frame vs信号从低电平变为高电平。使能信号Enable为低电平。ddr地址为无效地址。

在本实施例中，使能信号Enable为高电平有效(或无效)。当然，也可以是低电平有效。

状态机子电路上电启动之后，状态机子电路的状态切换至S2状态(Config状态)，状态机子电路进入配置阶段。此时，状态机子电路通过总线管理子电路将多个内存地址中的当前内存地址ddr1发送至被测电路，以实现配置被测电路的寄存器地址。

在状态机子电路对被测电路完成地址配置之后，状态机子电路的状态切换至S3状态(Config Doing)。此时，状态机子电路通过总线管理子电路配置被测电路的寄存器Enable状态。被测电路接收Enable信号后被开启，被测电路进入工作状态，以使被测电路开始读取与addrl相对应的帧图像。

在数据读取阶段，状态机子电路的状态切换至S4状态(Waiting状态)，被测电路读取帧图像中。

可以理解，在状态机子电路处于Waiting状态时，此时状态机子电路发送的内存地址均为无效地址xxx...xxx，即不进行被测电路的寄存器地址配置。

在被测电路完成读取与addr1相对应的帧图像之后，被测电路通过总线管理子电路向状态机子电路发送Flag信号。此时Frame Done信号的电平信号被拉高输入至状态机子电路。状态机子电路接收Frame Done信号，并将状态从Waiting状态切换至Config状态，以使状态机子电路进入下一处理周期配置准备阶段。

如图3所示，在当前处理周期，Trig信号存在高电平。Trig信号的高电平表示用户输入Trig信号来指示状态机子电路，在下一处理周期更换发送至被测电路的ddr地址。因此，在下一处理周期，被测电路读取与addr2地址相对应的帧图像。

例如，在当前处理周期，在Trig信号不存在高电平的情况下，表示在下一处理周期不更换发送至被测电路的ddr地址。该情况下，在下一处理周期，被测电路继续读取与addrl地址相对应的帧图像。

根据本公开的实施例，数据获取子电路通过通信接口接收来自被测电路的Flag信号。Flag信号用于更改状态机子电路的状态，以使测试电路周期性地验证被测电路。

例如，根据接收的Frame Done信号和Frame vs信号，将状态机子电路的状态设置为配置状态或等待状态。

例如，Frame Done信号和Frame vs信号指示在当前处理周期，被测电路是否完成读取帧图像。

在图3所示的示例中，在初始化阶段，Frame Done为“0”，Frame vs为上升沿(0～1)，表示电路可以处理当前帧图像。

例如，在数据读取阶段，Frame Done为“0”，Frame vs为“0”，表示被测电路正在读取当前帧图像中。

例如，当Frame Done为“1”，Frame vs为“0”时，表示被测电路完成读取当前帧数据。

需说明的是，本公开实施例的Frame Done信号和Frame vs信号的组合状态和电平数值仅为示例性的说明，并不构成本公开实施例的限定。

根据本公开的实施例，测试电路获取来自用户的控制信号或被测电路的标志信号，以切换测试电路的状态机子电路的工作状态，从而实现测试电路对被测电路的配置，完成测试电路对被测电路的功能验证。该测试电路代替软件介入来实现对被测电路的功能验证，提高了电路验证效率。

图4示出了根据本公开一实施例的用于显示装置的测试方法的流程图。如图4所示，根据本公开实施例的测试方法可以包括以下步骤。应注意，以下方法中各个步骤的序号仅作为该步骤的表示以便描述，而不应被看作表示该各个步骤的执行顺序。除非明确指出，否则该方法不需要完全按照所示顺序来执行。

如图4所示，该测试方法400，应用于测试电路，包括步骤S410～S430。可以理解，该方法可以应用于如图1所示的测试电路。为了简明，本公开对测试电路不再赘述。

在步骤S410，接收寄存器配置指令。其中，寄存器配置指令包括多个内存地址和寄存器状态控制指令。

可以理解，步骤S410可以由图1所示的数据获取子电路110执行。为了简明，本公开对数据获取子电路110不再赘述。

在步骤S420，根据寄存器状态控制指令，配置状态机子电路的状态。

可以理解，步骤S420可以由图1所示的状态机子电路120执行。为了简明，本公开对状态机子电路120不再赘述。

在步骤S430，根据状态机子电路的状态，将多个内存地址的当前内存地址发送至与测试电路电连接的被测电路，以使被测电路读取与当前内存地址相对应的帧图像。

可以理解，步骤S430可以由图1所示的总线管理子电路130执行。为了简明，本公开对总线管理子电路130不再赘述。

图5示出了根据本公开一实施例的测试装置的结构示意图。

如图5所示，该测试装置500可以包括至少一个被测电路和至少一个测试电路。

在本公开实施例中，被测电路的数量可以为一个或多个。测试电路的数量也可以为一个或多个。

例如，被测电路的数量与测试电路的数量相同。

例如，在被测电路的数量为一个的情况下，测试电路的数量也为一个。

例如，在被测电路的数量为多个的情况下，测试电路的数量也为多个。该情况下，被测电路与测试电路一一对应电连接

在图5所示的示例中，第一被测电路511与第一测试电路512电连接。第二被测电路521与第二测试电路522电连接。以此类推，第N被测电路5N1与第N测试电路5N2电连接。N为正整数。

可以理解，图5中所示的测试电路512、522、...、5N2与图1所示的测试电路100的结构相同。为了简明，本公开不再赘述。另外，测试电路512、522、...、5N2与图1所示的测试电路100的区别在于各测试电路连接的被测电路可能不同。

在本公开实施例中，被测电路可以为显示装置的某个功能模块，用于读取存储在存储单元的帧图像。测试电路配置为对与该测试电路电连接的被测电路进行功能验证。

例如，测试电路用于配置被测电路的寄存器地址、使能状态以及帧图像读取等，以实现对被测电路的功能验证。

例如，测试电路在Config状态中，对被测电路的寄存器地址进行配置。

例如，测试电路在Config Doing状态中，对被测电路的使能状态进行控制，以使被测电路开始进入工作状态。

例如，测试电路在Waiting状态中，被测电路读取与配置的寄存器地址相对应的帧图像。

例如，该显示装置还包括图像处理模块和图像显示模块。

例如，被测电路根据测试电路配置的ddr地址，读取与ddr地址相对应的帧图像。该帧图像可以依次输出至图像处理模块和图像显示模块，以使图像处理模块对该帧图像进行画质处理(HDR)、运动补帧等处理。图像处理模块将处理后的帧图像输出至图像显示模块进行显示。

根据本公开的实施例，通过将测试装置的被测电路外接一个测试电路，该测试电路用于对被测电路的功能进行验证，以实现在电路设计早期完成对被测电路的功能测试，提高验证效率，缩短电路的迭代周期。

本领域技术人员可以理解，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合，即使这样的组合或结合没有明确记载于本公开中。特别地，在不脱离本公开精神和教导的情况下，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。

尽管已经参照本公开的特定示例性实施例示出并描述了本公开，但是本领域技术人员应该理解，在不背离所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以对本公开进行形式和细节上的多种改变。因此，本公开的范围不应该限于上述实施例，而是应该不仅由所附权利要求来进行确定，还由所附权利要求的等同物来进行限定。

Claims (10)

1.一种用于显示装置的测试电路，包括：

数据获取子电路，包括通信接口，所述通信接口配置为接收寄存器配置指令；其中，所述寄存器配置指令包括多个内存地址和寄存器状态控制指令；

状态机子电路，与所述数据获取子电路电连接，配置为根据所述寄存器状态控制指令，配置所述状态机子电路的状态；

总线管理子电路，与所述状态机子电路电连接，配置为根据所述状态机子电路的状态，将所述多个内存地址的当前内存地址发送至与所述测试电路电连接的被测电路，以使所述被测电路读取与所述当前内存地址相对应的帧图像。

2.根据权利要求1所述的电路，其中，所述寄存器状态控制指令包括开始指令、清除指令和触发指令中的一种。

3.根据权利要求2所述的电路，其中，所述状态机子电路配置为，在所述寄存器配置指令包括开始指令的情况下，根据所述开始指令，将所述状态机子电路的状态切换为配置状态，以使所述状态机子电路进入工作状态。

4.根据权利要求2所述的电路，其中，所述状态机子电路配置为，在所述寄存器配置指令包括清除指令的情况下，根据所述清除指令，将所述状态机子电路的状态切换为空闲状态。

5.根据权利要求2所述的电路，其中，所述寄存器配置指令包括触发指令，所述触发指令指示在当前处理周期的下一处理周期，将所述当前内存地址的下一内存地址发送至与所述测试电路电连接的被测电路。

6.根据权利要求3所述的电路，其中，所述状态机子电路还配置为：

响应于所述状态机子电路的状态切换为配置状态，所述状态机子电路控制所述总线管理子电路，将所述多个内存地址的当前内存地址发送至与所述测试电路电连接的被测电路，以及配置所述被测电路的使能状态，以使所述被测电路读取与所述当前内存地址相对应的帧图像。

7.根据权利要求5所述的电路，其中，所述数据获取子电路还配置为：

通过通信接口接收来自所述被测电路的标志信号；其中，所述标志信号用于更改所述状态机子电路的状态，以使所述测试电路周期性地控制所述被测电路。

8.根据权利要求7所述的电路，其中，所述标志信号包括图像完成信号和图像准备信号；

其中，所述状态机子电路配置为根据所述图像完成信号和所述图像准备信号，将所述状态机子电路的状态设置为配置状态或等待状态。

9.根据权利要求8所述的电路，其中，所述图像完成信号和所述图像准备信号指示在当前处理周期，所述被测电路是否完成读取所述帧图像。

10.一种用于显示装置的测试方法，包括：

接收寄存器配置指令；其中，所述寄存器配置指令包括多个内存地址和寄存器状态控制指令；

根据所述寄存器状态控制指令，配置所述状态机子电路的状态；

根据所述状态机子电路的状态，将所述多个内存地址的当前内存地址发送至与所述测试电路电连接的被测电路，以使所述被测电路读取与所述当前内存地址相对应的帧图像。

Images