KR20040015056A - 프로세서의 개입 유무와 상관없는 하드웨어 초기화 방법및 장치 - Google Patents

프로세서의 개입 유무와 상관없는 하드웨어 초기화 방법및 장치 Download PDF

Info

Publication number
KR20040015056A
KR20040015056A KR10-2003-7010415A KR20037010415A KR20040015056A KR 20040015056 A KR20040015056 A KR 20040015056A KR 20037010415 A KR20037010415 A KR 20037010415A KR 20040015056 A KR20040015056 A KR 20040015056A
Authority
KR
South Korea
Prior art keywords
extension
initialization
signal
initialization period
register
Prior art date
Application number
KR10-2003-7010415A
Other languages
English (en)
Other versions
KR100552311B1 (ko
Inventor
수샘
하세미호세인
스에큉
Original Assignee
에멀럭스 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에멀럭스 코포레이숀 filed Critical 에멀럭스 코포레이숀
Publication of KR20040015056A publication Critical patent/KR20040015056A/ko
Application granted granted Critical
Publication of KR100552311B1 publication Critical patent/KR100552311B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Electronic Switches (AREA)
  • Microcomputers (AREA)
  • Stored Programmes (AREA)
  • Multi Processors (AREA)

Abstract

본 발명의 일 실시예에 따르면, 초기화 확장 장치(102)는 프로세서(104)가 장치(106), 예를 들어 주문형 반도체(ASIC: Application Specific Integrated Circuit)를 구성한 후 동작 모드에 들어갈 수 있는 확장된 초기화 기간을 제공한다. 장치(106)는 리셋 신호에 응답하여 시작되는 레지스터 초기화 기간의 디폴트값 설정치를 구성하는 복수의 제어 레지스터(108)를 구비하고 있다. 리셋 신호는 또한 확장 타이머(204)를 트리거하여 타이머 확장 초기화 기간을 카운트다운한다. 타이머 확장 초기화 기간동안, 프로세서(104)는 확장 제어 신호[예컨대, 확장 비트(206)]를 레지스터에 기록한다. 초기화 확장 유닛(102)은 타이머 확장 초기화 기간동안 및/또는 레지스터에 확장 제어 신호가 있는 동안 장치(106)를 초기화 모드로 유지한다. 프로세서(104)는 장치(106)가 동작 모드에 들어갔을 때 장치(106)가 동작 모드를 행하는 하나 또는 그 이상의 동작 기간동안 제어 레지스터(108)를 구성한다.

Description

프로세서의 개입 유무와 상관없는 하드웨어 초기화 방법 및 장치{HARDWARE INITIALIZATION WITH OR WITHOUT PROCESSOR INTERVENTION}
주문형 반도체(ASIC: Application Specific Integrated Circuit)의 동작은 주문형 반도체(ASIC) 내의 제어 레지스터에 저장되어 있는 데이터에 의해 제어된다. 주문형 반도체(ASIX)가 파워 온되면, 이 주문형 반도체(ASIC)에는 리셋 신호가 전송된다. 이 리셋 신호는 제어 레지스터의 내용을 디폴트값으로 설정하는 레지스터 초기화를 트리거한다. 레지스터 초기화의 완료시, 주문형 반도체(ASIC)는 동작 모드로 들어간다.
제어 레지스터 내에서의 디폴트값은 주문형 반도체(ASIC)가 동작 모드를 행하는 하나 또는 그 이상의 동작에 대해 적절하지 않을 수 있다. 프로세서는 제어 레지스터에 대한 판독 동작 및 기록 동작을 수행하여 동작 모드의 기간동안 제어 레지스터를 구성한다. 이 구성은 제어 레지스터의 수에 따라 몇 초가 걸릴 수 있다. 그러나, 프로세서는 레지스터 초기화 기간동안 제어 레지스터에 대해 판독이나 또는 기록을 행할 수 없다. 주문형 반도체(ASIC)가 동작 모드에 들어간 경우, 특정제어 레지스터에는, 주문형 반도체(ASIC)가 동작을 행하는 동작에 대해 적절하지 않을 수 있는 디폴트값이 여전히 있을 수 있다. 따라서, 주문형 반도체(ASIC)는 동작 모드에 대해 적절히 구성되기 전에 동작을 시작할 수 있다. 이것에 의해 주문형 반도체(ASIC)의 성능을 예측할 수 없는 "불확실한(gray)" 동작 기간이 발생하는 문제가 있다.
본 발명은 하드웨어 초기화에 관한 것으로, 특히 확장형 하드웨어 초기화를 가능하게 하는 방법 및 장치에 관한 것이다.
도 1은 일 실시예에 따른 초기화 확장 유닛을 구비하는 시스템의 블록도.
도 2는 도 1의 초기화 확장 유닛의 블록도.
도 3a 및 도 3b는 도 1의 초기화 확장 유닛을 사용하는 예시적인 확장된 초기화 기간을 도시하는 타이밍도.
본 발명의 일 실시예에 따르면, 초기화 확장 장치는 프로세서가 장치, 예를 들어 주문형 반도체(ASIC)를 구성한 후 동작 모드에 들어갈 수 있는 확장된 초기화 기간을 제공한다. 장치는 리셋 신호에 응답하여 시작되는 레지스터 초기화 기간의 디폴트값 설정치를 구성하는 복수의 제어 레지스터를 구비하고 있다. 리셋 신호는 또한 확장 타이머를 트리거하여 타이머 확장 초기화 기간을 카운트다운한다. 타이머 확장 초기화 기간동안, 프로세서는 확장 제어 신호(예컨대, 확장 비트)를 레지스터에 기록한다. 초기화 확장 유닛은 타이머 확장 초기화 기간동안 및/또는 레지스터에 확장 제어 신호가 있는 동안 장치를 초기화 모드로 유지한다. 프로세서는 장치가 동작 모드에 들어갔을 때 장치가 동작 모드를 행하는 하나 또는 그 이상의 동작 기간동안 제어 레지스터를 구성한다.
이하, 하나 또는 그 이상의 실시예가 첨부 도면 및 상세한 설명에 상세히 설명된다. 여러 가지 실시예의 다른 특징, 목적 및 이점은 상세한 설명 및 도면으로부터, 및 첨부 특허청구범위로부터 명백해질 것이다.
도 1은 프로세서(104)가 주문형 반도체(ASIC)(106)의 초기화 기간을 확장할 수 있는 초기화 확장 유닛(102)을 구비하는 시스템(100)을 도시하고 있다. 프로세서(104)는, 주문형 반도체(ASIC)가 동작 모드를 행하는 동작 기간동안 상기 프로세서가 주문형 반도체(ASIC)의 제어 레지스터(108)를 구성할 때까지 초기화 기간을 확장할 수 있다. 따라서, 주문형 반도체(106)가 적절하게 구성된 동작 모드로 들어감으로써, 파워 온 리셋 이후에 주문형 반도체(106)가 예측할 수 없는 동작을 행할 가능성을 감소시킨다.
주문형 반도체(106)는 초기화 확장 유닛(102), 제어 레지스터(108) 및 프로세서 인터페이스(110)를 구비한다. 제어 레지스터(108) 내의 데이터를 이용하여 주문형 반도체(106)의 동작을 제어한다. 프로세서(104)는 프로세서 인터페이스(110)를 통해 제어 레지스터(108)를 구비하고 있는 주문형 반도체(ASIC) 자원에 액세스한다.
시스템 리셋 회로(112)는 주문형 반도체(ASIC)의 파워 온 리셋 신호를 발생한다. 리셋 신호는 레지스터 초기화 제어기(114)를 트리거하여 제어 레지스터(108)의 내용을 디폴트값으로 설정한다. 레지스터 초기화 기간동안, 프로세서(104)는 제어 레지스터(108)에 대해 데이터를 판독 또는 기록할 수 없다.
리셋 신호는 또한 초기화 확장 유닛(102)으로 전송된다. 도 2는 일 실시예에 따른 초기화 확장 유닛(102)의 구성 요소를 도시하고 있다. 초기화 확장 유닛(102)은 동기화(synch) 논리 유닛(202), 확장 타이머(204), 확장 비트 레지스터(206) 및 확장 신호 발생기(208)를 구비한다.
확장 신호 발생기(208)는 논리 초기화 신호(logic_init)(300)(도 3a 참조)를 출력한다. 이 신호가 하이(HIGH)인 동안, 초기화 확장 유닛(102)은 주문형 반도체(ASIC)를 초기화 모드로 유지하며, 주문형 반도체(ASIC)가 동작 모드로 들어가는 것을 지연시킨다. 확장 신호 발생기는 동기화 논리 유닛(202), 확장 타이머(204) 및 확장 비트 레지스터(206)로부터 각각 신호를 수신하는 3개의 입력(212-214)을 갖는 OR 게이트(210)이다.
동기화 논리 유닛(202)은 시스템 리셋 회로(112)(도 1 참조)에 결합되어 있다. 레지스터 초기화가 수행되는 동안, 동기화 논리 유닛(202)은 레지스터 초기화 신호(register_init)(302)(도 3a 참조)를 OR 게이트(210)에 출력하여 레지스터 초기화 기간동안 입력(212)을 하이값으로 설정한다. 이것은 OR 게이트(210)로부터 출력되는 논리 초기화 신호를 하이값으로 구동한다.
동기화 논리 유닛(202)은 또한 프로세서 인터페이스(110)를 통해 레지스터 초기화 신호를 확장 타이머(204), 확장 비트 레지스터(206) 및 프로세서(104)의 각각으로 전송한다.
하이의 레지스터 초기화 신호에 응답하여, 확장 타이머(204)는 타이머 확장 초기화 기간의 카운트다운을 시작한다. 타이머 확장 초기화 기간은 레지스터 초기화 기간보다 길다. 확장 타이머(204)는 타이머 확장 초기화 신호(timer_ext_init)(304)(도 3a 참조)를 OR 게이트(210)에 출력하여 타이머 확장 초기화 기간동안 입력(213)을 하이값으로 설정한다. 이것은 OR 게이트(210)의 출력을 하이값으로 구동하여, 초기화 확장 유닛(102)이 주문형 반도체(106)를 초기화 모드로 유지함으로써, 주문형 반도체(106)가 동작 모드로 들어가는 것을 지연시킨다.
전술한 바와 같이, 레지스터 초기화 신호(302)는 파워 온 리셋시에 프로세서로 전송된다. 프로세서(104)는 확장 타이머(204)에 의해 제공되는 타이머 확장 초기화 기간을 초과하는 초기화 기간을 선택적으로 확장할 수 있다. 레지스터 초기화 기간동안 제어 레지스터(108)에 기록된 디폴트값은 주문형 반도체(ASIC)의 동작에 대해 적절하고, 프로세서(104)에 의해 타이머 확장 초기화 기간은 주문형 반도체(106)가 동작 모드로 들어갈 때 만기될 수 있다. 이와 달리, 프로세서(104)는 레지스터 초기화 기간의 종단과 타이머 확장 초기화 기간의 종단 사이의 구간에, 하이값을 갖는 확장 비트를 확장 비트 레지스터(206)에 기록함으로써 초기화 기간을 확장한다. 확장 비트 레지스터(206)는 프로세서 확장 초기화 신호(proc_ext_init)(306)(도 3a 참조)를 OR 게이트(210)에 출력하여 확장 비트 레지스터(206)에 확장 비트가 있는 동안 입력(214)을 하이값으로 설정한다. 이것은 OR 게이트(210)의 출력을 하이값으로 구동하여 초기화 확장 유닛(102)이 주문형 반도체(ASIC)를 초기화 모드로 유지함으로써, 주문형 반도체(106)가 동작 모드로 들어가는 것을 지연시킨다. 이 확장 초기화 기간동안, 프로세서(104)는 제어 레지스터(108)에 대해 판독 및 기록 액세스할 수 있다. 프로세서(104)는, 주문형 반도체(ASIC)가 동작 모드에 들어갔을 때 주문형 반도체(ASIC)가 동작 모드를 행하는 동작 기간동안 프로세서(104)가 제어 레지스터(108)를 구성할 때까지 주문형 반도체(ASIC)를 초기화 모드로 유지한다. 일단 제어 레지스터가 구성되면, 프로세서(104)는 로우(LOW)값을 갖는 확장 종료 비트를 확장 비트 레지스터(206)에 기록하여 초기화 기간을 끝내고 주문형 반도체(106)를 동작 모드로 이행시킨다. 따라서, 일 실시예에 따르면, 주문형 반도체(106)는 적절하게 구성된 동작 모드로 들어간다.
도 3a는 프로세서(104)가 초기화 기간을 확장하는 주문형 반도체(ASIC)의 파워 온 리셋시에 OR 게이트(210)에 대해 입력 및 출력되는 신호를 도시하는 타이밍도이다. 시간 t1에 시스템 리셋 회로(112)(도 1 참조)는 시스템 리셋 신호를 동기화 논리 유닛(202)(도 2 참조)으로 전송하여, 그 동기화 논리 유닛(202)이 하이의 레지스터 초기화 신호(302)를 확장 타이머(204), 프로세서 인터페이스(110) 및 OR 게이트(210)의 입력(212)으로 출력할 수 있게 한다. 시간 t2에 레지스터 초기화 신호(302)는 입력(212)을 하이값으로 설정하며 OR 게이트(210)로부터 출력되는 논리 초기화 신호(300)를 하이값으로 구동한다. 시간 t3에 HIGH의 레지스터 초기화 신호(302)는 확장 타이머(204)를 트리거하여 타이머 확장 초기화 기간을 카운트 다운하며, 하이의 타이머 확장 초기화 신호(304)를 OR 게이트(210)의 입력(213)에 출력한다.
레지스터 초기화 기간이 만기되면, 레지스터 초기화 신호는 시간 t4에 로우값으로 강하되는 반면, 타이머 확장 초기화 신호(304) 및 그에 따른 논리 초기화 신호(300)는 하이로 유지된다. 시간 t5에, 프로세서(104)는 하이값을 갖는 확장 비트를 확장 비트 레지스터(206)에 기록하여, 확장 비트 레지스터(206)가 하이의 프로세서 확장 초기화 신호(306)를 출력할 수 있게 한다. 확장 타이머의 확장된 초기화 기간이 만기되면, 타이머 확장 초기화 신호(304)는 시간 t6에 로우값으로 강하된다. 그러나, 프로세서 확장 초기화 신호(306) 및 이에 따른 논리 초기화 신호(300)는 하이로 유지된다. 이어서, 프로세서(104)는 제어 레지스터(108)를 구성하여 주문형 반도체(106)가 적절하게 구성된 동작 모드로 들어가도록 준비한다. 일단 프로세서(104)가 제어 레지스터(108)를 구성하면, 프로세서(104)는 시간 t7에 로우값을 갖는 확장 종료 비트를 확장 비트 레지스터(206)에 기록한다. 3개의 입력(212-214) 모두가 로우값인 경우, OR 게이트로부터 출력되는 논리 초기화 신호(300)는 시간 t8에 로우값으로 강하된다. 이어서, 주문형 반도체(106)는 초기화 모드를 탈출하여 동작 모드로 들어간다.
도 3b는 프로세서(104)가 확장 타이머(204)에 의해 제공되는 확장을 초과하는 초기화 기간을 확장하지 않는 주문형 반도체(ASIC)의 파워온 리셋시에 OR 게이트(210)에 대한 입력 및 출력 신호를 도시하는 타이밍도이다. 이 경우,프로세서(104)는 확장 비트를 확장 비트 레지스터(206)에 기록하지 않는다. 예를 들면, 레지스터 초기화 기간동안 제어 레지스터(108)에 기록된 디폴트값이 주문형 반도체(ASIC)(106)가 동작 모드에서 수행하는 동작(들)에 대해 적절할 수 있다. 타이머 확장 초기화 기간이 시간 t6에 만기되면, OR 게이트의 입력(212-214) 모두는 로우값이어서, 출력 논리 초기화 신호(300)가 시간 t9에 로우값으로 강하할 수 있게 하며, 그 결과 주문형 반도체(ASIC)(106)가 동작 모드로 들어간다.
이상, 본 발명과 관련해서 다수의 실시예를 설명하였다. 그럼에도 불구하고, 본 발명의 정신 및 범위로부터 벗어남이 없이 여러 가지의 변형 실시가 가능함을 이해할 수 있을 것이다. 따라서, 다른 실시예는 다음의 특허 청구의 범위의 범위 내에 포함된다.

Claims (23)

  1. 장치를 초기화하는 방법으로서,
    제1 초기화 기간에 제1 구성 동작을 수행하는 단계와;
    제2 구성 동작을 가능하게 하도록 제2 초기화 기간을 제공하는 단계
    를 포함하고,
    상기 제2 초기화 기간을 상기 제1 초기화 기간후에 종료되는 것인 장치의 초기화 방법.
  2. 제1항에 있어서, 상기 장치는 주문형 반도체(ASIC: Application Specific Integrated Circuit)를 포함하는 것인 장치의 초기화 방법.
  3. 제1항에 있어서, 상기 장치는 복수의 제어 레지스터를 포함하는 것인 장치의 초기화 방법.
  4. 제3항에 있어서, 상기 제1 구성 동작을 수행하는 단계는 상기 복수의 제어 레지스터에 복수의 디폴트값을 저장하는 단계를 포함하는 것인 장치의 초기화 방법.
  5. 제1항에 있어서, 제1 신호를 전송하는 단계를 더 포함하고,
    상기 제1 구성 동작은 상기 제1 신호에 응답하여 수행되는 것인 장치의 초기화 방법.
  6. 제5항에 있어서, 상기 제1 신호에 응답하여 상기 제2 초기화 기간을 시작하는 단계를 더 포함하는 것인 장치의 초기화 방법.
  7. 제5항에 있어서, 상기 제1 신호는 리셋 신호인 것인 장치의 초기화 방법.
  8. 제1항에 있어서, 확장 신호에 응답하여 제3 초기화 기간을 시작하는 단계를 더 포함하고,
    상기 제3 초기화 기간은 상기 제2 초기화 기간후에 종료되는 것인 장치의 초기화 방법.
  9. 제8항에 있어서, 상기 제3 초기화 기간에 상기 제2 구성 동작을 수행하는 단계를 더 포함하는 것인 장치의 초기화 방법.
  10. 제8항에 있어서, 종료 신호에 응답하여 상기 제3 초기화 기간을 종료하는 단계를 더 포함하는 것인 장치의 초기화 방법.
  11. 타이머 확장 초기화 기간을 카운트다운하며 상기 타이머 확장 초기화 기간동안 제1 확장 신호를 출력하도록 동작하는 확장 타이머와;
    확장 제어 신호에 응답하여 제2 확장 신호를 출력하도록 동작하는 확장 레지스터와;
    상기 확장 타이머 및 상기 확장 레지스터의 각각에 결합되어, 상기 제1 확장 신호 및 상기 제2 확장 신호 중 적어도 하나의 확장 신호의 수신에 응답하여 초기화 확장 신호를 발생하도록 동작하는 확장 신호 발생기
    를 포함하는 장치.
  12. 제11항에 있어서, 상기 확장 신호 발생기는 OR 게이트를 포함하는 것인 장치.
  13. 제11항에 있어서, 상기 확장 신호 발생기에 결합되어, 상기 초기화 확장 신호에 응답하여 장치를 초기화 모드로 유지하도록 동작하는 초기화 제어기를 더 포함하는 것인 장치.
  14. 제13항에 있어서, 상기 장치는 주문형 반도체(ASIC)를 포함하는 것인 장치.
  15. 제11항에 있어서, 복수의 제어 레지스터를 더 포함하는 것인 장치.
  16. 제15항에 있어서, 상기 확장 레지스터 및 상기 복수의 제어 레지스터에 결합되어, 상기 복수의 제어 레지스터를 구성하는 동안 상기 확장 제어 신호를 상기 확장 레지스터로 전송하도록 동작하고, 동작 모드의 기간동안 상기 복수의 제어 레지스터를 구성하도록 동작하는 프로세서를 더 포함하는 것인 장치.
  17. 제15항에 있어서, 레지스터 초기화 기간동안 상기 복수의 제어 레지스터를 복수의 디폴트값으로 구성하도록 동작하는 디폴트값 초기화 제어기와;
    레지스터 초기화 기간동안 초기화 신호를 상기 확장 신호 발생기로 전송하도록 동작하는 신호 발생기를 더 포함하며,
    상기 확장 신호 발생기는 상기 초기화 신호와 상기 제1 및 제2 확장 신호 중 적어도 하나의 신호에 응답하여 상기 초기화 확장 신호를 발생하도록 동작하는 것인 장치.
  18. 프로세서와;
    리셋 신호를 발생하는 신호 발생기와;
    상기 프로세서 및 상기 신호 발생기에 결합된 장치
    를 포함하고,
    상기 장치는,
    복수의 제어 레지스터와,
    상기 리셋 신호에 응답하여 레지스터 초기화 기간동안 상기 복수의 제어 레지스터를 구성하는 레지스터 초기화 제어기와,
    상기 프로세서가 상기 레지스터 초기화 기간후에 종료되는 확장 초기화 기간에 상기 복수의 제어 레지스터를 구성 가능하게 하는 초기화 확장 유닛
    을 포함하는 시스템.
  19. 제18항에 있어서, 상기 리셋 신호에 응답하여 상기 확장 초기화 기간을 카운트다운하고 상기 확장 초기화 기간동안 제1 확장 신호를 출력하는 확장 타이머와;
    상기 프로세서로부터의 확장 제어 신호에 응답하여 제2 확장 신호를 출력하는 확장 레지스터를 더 포함하며,
    상기 초기화 확장 유닛은 상기 제1 확장 신호 및 상기 제2 확장 신호 중 적어도 하나의 확장 신호에 응답하여 상기 장치를 초기화 모드로 유지하도록 동작하는 것인 시스템.
  20. 제18항에 있어서, 상기 장치는 주문형 반도체(ASIC)를 포함하는 것인 시스템.
  21. 장치를 초기화하기 위해 기계 판독 가능 매체에 탑재되어 있는 장치 초기화 명령을 포함하는 장치에 있어서, 기계로 하여금,
    제1 초기화 기간에 제1 구성 동작을 수행하는 단계와;
    제2 구성 동작을 가능하게 하도록 제2 초기화 기간을 제공하는 단계를 실행하게 하는 명령을 포함하고,
    상기 제2 초기화 기간은 상기 제1 초기화 기간후에 종료되는 것인 장치.
  22. 제21항에 있어서, 상기 기계로 하여금,
    제1 신호를 전송하는 단계를 실행하게 하는 명령을 더 포함하고,
    상기 제1 구성 동작은 상기 제1 신호에 응답하여 수행되는 것인 장치.
  23. 제22항에 있어서, 상기 기계로 하여금,
    상기 제1 신호에 응답하여 상기 제2 초기화 기간을 시작하는 단계를 실행하게 하는 명령을 더 포함하는 것인 장치.
KR1020037010415A 2001-02-07 2002-02-06 프로세서의 개입 유무와 상관없는 하드웨어 초기화 방법및 장치 KR100552311B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/779,195 2001-02-07
US09/779,195 US6772360B2 (en) 2001-02-07 2001-02-07 Extension signal generator coupled to an extension timer and an extension register to generate an initialization extension signal
PCT/US2002/003759 WO2002063443A1 (en) 2001-02-07 2002-02-06 Hardware initialization with or without processor intervention

Publications (2)

Publication Number Publication Date
KR20040015056A true KR20040015056A (ko) 2004-02-18
KR100552311B1 KR100552311B1 (ko) 2006-02-20

Family

ID=25115634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037010415A KR100552311B1 (ko) 2001-02-07 2002-02-06 프로세서의 개입 유무와 상관없는 하드웨어 초기화 방법및 장치

Country Status (6)

Country Link
US (2) US6772360B2 (ko)
EP (1) EP1358535A1 (ko)
JP (2) JP4527941B2 (ko)
KR (1) KR100552311B1 (ko)
CA (1) CA2435665A1 (ko)
WO (1) WO2002063443A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6772360B2 (en) * 2001-02-07 2004-08-03 Emulex Design & Manufacturing Corporation Extension signal generator coupled to an extension timer and an extension register to generate an initialization extension signal
US7213142B2 (en) * 2003-04-22 2007-05-01 Intel Corporation System and method to initialize registers with an EEPROM stored boot sequence
US7519802B2 (en) * 2004-05-05 2009-04-14 Hewlett-Packard Development Company, L.P. System and method for configuring a computer system
JP2006107127A (ja) * 2004-10-05 2006-04-20 Nec Electronics Corp 半導体集積回路装置
US9229729B2 (en) 2012-11-26 2016-01-05 International Business Machines Corporation Initializing processor cores in a multiprocessor system

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860196A (en) * 1986-12-01 1989-08-22 Siemens Aktiengesellschaft High-availability computer system with a support logic for a warm start
JPS63244251A (ja) * 1987-03-31 1988-10-11 Toshiba Corp システムバスのリセツト信号制御装置
JP2576523B2 (ja) * 1987-08-13 1997-01-29 ソニー株式会社 外部記憶装置
JPH02224170A (ja) * 1989-02-27 1990-09-06 Mitsubishi Electric Corp マルチプロセッサ制御装置
JPH087742B2 (ja) 1990-05-28 1996-01-29 ローム株式会社 ワンチップマイクロコンピュータ
JPH05189089A (ja) * 1991-12-13 1993-07-30 Mitsubishi Electric Corp データ処理システム
JPH05265596A (ja) * 1992-03-16 1993-10-15 Fujitsu Ltd 装置初期化方式
JPH0696238A (ja) * 1992-09-10 1994-04-08 Tokyo Electric Co Ltd マイクロコンピュータのリセット回路
JPH06131218A (ja) * 1992-10-15 1994-05-13 Fujitsu Ltd Ｃｐｕ制御方式
JPH06230993A (ja) * 1993-02-01 1994-08-19 Matsushita Electric Ind Co Ltd 情報処理装置
KR960003529B1 (ko) 1993-07-08 1996-03-14 삼성전자주식회사 반도체 메모리 장치의 칩 초기화 신호 발생회로
JPH0863264A (ja) * 1994-08-25 1996-03-08 Fujitsu Ltd パワーオンリセット回路
US5586327A (en) 1994-09-27 1996-12-17 International Business Machines Corporation Extended initialization for personal data processing systems
US5737524A (en) 1995-05-22 1998-04-07 International Business Machines Corporation Add-in board with programmable configuration registers for use in PCI bus computers
JP3641922B2 (ja) * 1997-11-26 2005-04-27 セイコーエプソン株式会社 Ａｓｉｃ制御装置及び方法
JP4036950B2 (ja) * 1998-02-09 2008-01-23 沖電気工業株式会社 クロック生成回路
JPH11345045A (ja) * 1998-06-01 1999-12-14 Sony Corp 情報処理装置
US6073156A (en) * 1998-06-19 2000-06-06 Ati International Srl Circuit and method for wrap-around sign extension for signed numbers using replacement of most significant bit
JP4250230B2 (ja) 1998-09-11 2009-04-08 キヤノン株式会社 画像処理装置
US6226729B1 (en) * 1998-11-03 2001-05-01 Intel Corporation Method and apparatus for configuring and initializing a memory device and a memory channel
US6160428A (en) 1998-12-10 2000-12-12 National Semiconductor Corporation Universal on-chip initialization circuit
US6282631B1 (en) * 1998-12-23 2001-08-28 National Semiconductor Corporation Programmable RISC-DSP architecture
US6362669B1 (en) 2000-04-10 2002-03-26 Xilinx, Inc. Structure and method for initializing IC devices during unstable power-up
US6772360B2 (en) * 2001-02-07 2004-08-03 Emulex Design & Manufacturing Corporation Extension signal generator coupled to an extension timer and an extension register to generate an initialization extension signal

Also Published As

Publication number Publication date
US7328334B2 (en) 2008-02-05
US20020108032A1 (en) 2002-08-08
JP4527941B2 (ja) 2010-08-18
KR100552311B1 (ko) 2006-02-20
US20040221148A1 (en) 2004-11-04
JP4481295B2 (ja) 2010-06-16
JP2004519032A (ja) 2004-06-24
WO2002063443A1 (en) 2002-08-15
EP1358535A1 (en) 2003-11-05
CA2435665A1 (en) 2002-08-15
JP2007141255A (ja) 2007-06-07
US6772360B2 (en) 2004-08-03

Similar Documents

Publication Publication Date Title
WO2002069146A2 (en) Data processing system having an on-chip background debug system and method therefor
JP2001155484A (ja) レイテンシ決定回路、レイテンシ決定方法、可変レイテンシ回路及びメモリ装置
JP4481295B2 (ja) プロセッサの介入あり又はなしでのハードウェアの初期化
US20070038795A1 (en) Asynchronous bus interface and processing method thereof
US5305277A (en) Data processing apparatus having address decoder supporting wide range of operational frequencies
KR100241514B1 (ko) 마이크로 컴퓨터
US7945718B2 (en) Microcontroller waveform generation
US6946886B2 (en) Clock-synchronized serial communication device and semiconductor integrated circuit device
US7529960B2 (en) Apparatus, system and method for generating self-generated strobe signal for peripheral device
JP3571195B2 (ja) 画像形成装置のホストインタフェース回路
US20030088724A1 (en) Asynchronous bus interface apparatus
US20060218307A1 (en) High performance register accesses
US6088812A (en) Sequential data transfer method
US5862352A (en) Variable period and assertion width REQ/ACK pulse generator for synchronous SCSI data transfers
US6163819A (en) Sequential data transfer circuit
KR19990008189A (ko) 전송되는 패킷을 오버래핑하여 인터페이스의 대기 시간을 감소시키는 방법 및 장치
KR100445915B1 (ko) 메모리 시스템의 제어 장치
KR100436051B1 (ko) 입출력 포트가 간소화된 마이크로 컨트롤러 개발 시스템
Ramesh et al. Study of I2C Communication Protocol Using Nuvoton Microcontroller Device
JPH11273380A (ja) Ｌｓｉ動作モード設定信号取り込み方法およびモード信号取り込み機能つきｌｓｉ
SU1501156A1 (ru) Устройство дл управлени динамической пам тью
JP2569220B2 (ja) 論理回路の初期設定方法
JP2001195348A (ja) マイクロコンピュータ
KR890015533A (ko) 데이타 전송방법 및 그 방법을 실행하기 위한 장치
JPH09114732A (ja) Ｒａｍデータ初期化回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee