KR890015533A - 데이타 전송방법 및 그 방법을 실행하기 위한 장치 - Google Patents

데이타 전송방법 및 그 방법을 실행하기 위한 장치 Download PDF

Info

Publication number
KR890015533A
KR890015533A KR1019890003197A KR890003197A KR890015533A KR 890015533 A KR890015533 A KR 890015533A KR 1019890003197 A KR1019890003197 A KR 1019890003197A KR 890003197 A KR890003197 A KR 890003197A KR 890015533 A KR890015533 A KR 890015533A
Authority
KR
South Korea
Prior art keywords
data
memory
bus
signal
clock
Prior art date
Application number
KR1019890003197A
Other languages
English (en)
Inventor
알렉산더 레흐너
Original Assignee
원본미기재
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 지멘스 악티엔게젤샤프트 filed Critical 원본미기재
Publication of KR890015533A publication Critical patent/KR890015533A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4054—Coupling between buses using bus bridges where the bridge performs a synchronising function where the function is bus cycle extension, e.g. to meet the timing requirements of the target bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Image Input (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

내용 없음

Description

데이타 전송방법 및 그 방법을 실행하기 위한 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 데이타 수집시스템의 개략적인 회로도. 제 2 도는 제 1 도에 도시된 것과 같은 시스템에 대기기간을 동적으로 삽입시킨 신호도. 제 3 도는 데이타 전송시스템의 다른 하나의 개략적인 회로도.

Claims (10)

  1. 버스를 통한 데이타 송신기와 데이타수신기 간의 데이타 전송 방법에 있어서, 제어장치에 의해 하나의 버스사이클에서 하나의 데이타 전송을 위하여 선택신호 뿐만 아니라 어드레스 및 체크신호를 발생시키는 단계와, 버스와 메모리와의 사이에 데이타를 전송하기 위하여 단선일시 기억장치를 통해서 그리고 상기 신호들을 사용하여 연합된 제어가능 접속요소를 통해서 데이타 송신기 또는 데이타 수신기의 역할을 하는 메모리의 병렬접속 채널을 연속적으로 버스와 접속시키는 단계와, 대기기간들을 각각의 버스 사이클내에 동적으로 삽입시켜 버스사이클을 신장시키는 단계로 이루어지는 것을 특징으로 하는 데이타 전송방법.
  2. 제 1항에 있어서, 메모리 어드레스의 변화후에 메모리의 모든 채널들을 동시에 작동시키는 단계로 이루지는 것을 특징으로 하는 데이타 전송방법.
  3. 제 1항에 있어서, 메모리를 데이타 송신기로 사용하는 단계와, 메모리 어드레스의 변화후에 전송될 모든 채널들의 모든 데이타를 제어기능 접속요소로 출력하는 단계와, 선택신호에 의해 제어가능 접속요소를 연속적으로 버스에 접속시키는 단계와, 메모리 어드레스의 각각의 변화직후에 대기 기간들을 삽입시키는 단계로 이루어지는 것을 특징으로 하는 데이타 전송방법.
  4. 제 1 항에 있어서, 메모리를 데이타수신기로 사용하는 단계와, 제어기능 접속요소의 메모리요소에 전송될 데이타를 일시적으로 기억시키는 단계와, 그 후에 전송될 데이타를 메모리의 채널에 연속적으로 기억시키는 단계와, 메모리 어드레스의 각각의 변화 직전에 대기 기간들을 삽입시키는 단계로 이루어지는 것을 특징으로 하는 데이타 전송방법.
  5. 제 3 항에 있어서, 메모리를 데이타 송신기로 사용하는 동안 각각의 메모리 어드레스의 제 1 의 데이타 채널의 전송기간동안 버스 사이클에 의해 그리고 클럭신호에 의해 제어된 펄스형성장치 단계에서 제어신호를 발생시키는 단계와, 제어신호의 사용에 의해 데이타 전송을 위한 핸드 세이크 신호의 출력을 위하여 대기 기간을 핸드 세이크 신호내에 삽입시키는 단계로 이루어지는 것을 특징으로 하는 데이타 전송방법.
  6. 제 4 항에 있어서, 메모리를 데이타 수신기로 사용하는 동안 각각의 메모리 어드레스의 최종 데이타 채널의 전송기간동안 버스사이클에 의해 그리고 클럭신호에 의해 제어된 펄스형성 장치단계에서 제어신호를 발생시키는 단계와, 제어신호의 사용에 의해 데이타 전송을 위한 핸드세이크 신호의 출력을 위하여 대기기간을 핸드 세이크 신호에 삽입시키는 단계로 이루어지는 것을 특징으로 하는 데이타 전송방법.
  7. 제 5 항에 있어서, 클럭제어카운터를 클럭신호에 의해 시작시키는 단계와, 카운팅 기간중에 핸드 세이크 신호가 발생될 수 없도록 대기기간들에 상응하는 복수의 클럭사이클후에 클럭제어카운터로부터 펄스형성장치 단계로 종료신호를 공급하는 단계로 이루어지는 것을 특징으로 하는 데이타 전송방법.
  8. 제 6 항에 있어서, 제어신호에 의해 클럭제어 카운터를 시작시키는 단계와, 카운팅 기간동안 핸드세이크 신호와 발생될 수 없도록 대기기간들에 상응하는 복수의 클럭신호 후에 클럭제어 카운터로부터 펄스형성장치 단계로 종료신호를 공급하는 단계로 이루어지는 것을 특징으로 하는 데이타 전송방법.
  9. 버스를 통한 데이타 송신기와 데이타 수신기간의 데이타 전송을 위한 장치에 있어서, 하나의 버스 사이클에서 하나의 데이타 전송을 위하여 선택신호 뿐만아니라 어드레스 및 체크신호들을 발생시키는 제어장치와, 채널들을 갖는 메모리와, 상기 제어장치를 상기 메모리의 상기 채널에 접속시키는 공통작동선과, 상기 메모리에 접속된 단선일시 기억장치, 제각기 3개의 제어가능 상태를 갖고 상기 단선일시 기억장치와 버스간에 접속되어 있는 제어가능 접속요소와, 제각기 상기 제어장치를 상기 제어가능 접속 요소들의 각각 하나의 접속시키는 선택채널들로 구성되어 있으며, 상기 제어장치는 클럭신호와 버스사이클에 의해 제어된 펄스형성 장치단계와, 카운팅 기간을 갖고 있으면서 버스 사이클을 신장시키기 위하여 동적으로 각각의 버스사이클에 삽입될 대기기간을 기억하는 클럭제어 프로그램 가능 카운터와, 상기 펄스형성장치 단계가 상기 클럭제어프로그램가능 카운터의 상기 카운팅 기간중에 핸드 세이트신호를 출력하는 것을 방지하기 위하여 상기 펄스형성장치 단계와 상기 클럭제어프로그램 가능 카운터를 상호 접속시키는 링킹 논리를 갖는 것을 특징으로 하는 버스를 통한 데이타 송신기와 데이타 수신기간의 데이타 전송을 위한 장치.
  10. 제 9 항에 있어서, 상기 메모리는 데이타 수신기이며, 상기 제어기능 접속 요소는 각각 하나의 메모리 요소를 갖는 것을 특징으로 하는 버스를 통한 데이타 송신기와 데이타 수신기간의 데이타 전송을 위한 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890003197A 1988-03-15 1989-03-15 데이타 전송방법 및 그 방법을 실행하기 위한 장치 KR890015533A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP3808640.9 1988-03-15
DE3808640 1988-03-15

Publications (1)

Publication Number Publication Date
KR890015533A true KR890015533A (ko) 1989-10-30

Family

ID=6349790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890003197A KR890015533A (ko) 1988-03-15 1989-03-15 데이타 전송방법 및 그 방법을 실행하기 위한 장치

Country Status (5)

Country Link
EP (1) EP0332972B1 (ko)
JP (1) JPH01271862A (ko)
KR (1) KR890015533A (ko)
AT (1) ATE76697T1 (ko)
DE (1) DE58901516D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067355B1 (ko) * 2008-05-19 2011-09-23 가부시끼가이샤 도시바 버스 신호 제어 회로 및 버스 신호 제어 회로를 구비한 신호 처리 회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5022379B1 (ko) * 1969-04-18 1975-07-30
DE2027567A1 (de) * 1970-06-04 1971-12-09 Siemens Ag Speicher zur Zwischenspeicherung von Daten
GB1472303A (en) * 1973-09-21 1977-05-04 Siemens Ag Electronic data storage systems
FR2582423A1 (fr) * 1985-05-22 1986-11-28 Grenoble Inst Nal Polytechni Memoire tampon a interposer entre deux systemes synchrones a vitesses differentes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067355B1 (ko) * 2008-05-19 2011-09-23 가부시끼가이샤 도시바 버스 신호 제어 회로 및 버스 신호 제어 회로를 구비한 신호 처리 회로
US8131900B2 (en) 2008-05-19 2012-03-06 Kabushiki Kaisha Toshiba Bus signal control circuit for detecting bus signal abnormalities using separate bus diagnosis line

Also Published As

Publication number Publication date
ATE76697T1 (de) 1992-06-15
JPH01271862A (ja) 1989-10-30
EP0332972B1 (de) 1992-05-27
EP0332972A1 (de) 1989-09-20
DE58901516D1 (de) 1992-07-02

Similar Documents

Publication Publication Date Title
US7028209B2 (en) I2C repeater with voltage translation
US5404463A (en) Method and apparatus for transferring data in portable image processing system
EP0378426B1 (en) Data transfer using bus address lines
US6968472B2 (en) Serial data interface
TW201316351A (zh) 縮減接腳數介面
EP0589499B1 (en) A multistation communication bus system, and a master station and a slave station for use in such system
US5442800A (en) Parallel input-output circuit permitting reduce number of pins in a single chip microcomputer
GB2235995A (en) Apparatus for read handshake in high-speed asynchronous bus interface
JPH0626336B2 (ja) 制御リンク
EP0358424B1 (en) Data transfer method
US4613936A (en) Centralized generation of data transfer acknowledge pulses for microprocessors
KR890015533A (ko) 데이타 전송방법 및 그 방법을 실행하기 위한 장치
US4400801A (en) Read/write circuit for a random access memory
JPS6162159A (ja) 双方向データ交換方法
US6643749B2 (en) Interface for multi-processor
RU2189698C2 (ru) Способ и устройство для уменьшения времени ожидания на интерфейсе посредством наложения передаваемых пакетов
KR890013568A (ko) 데이타 전송 제어장치
KR20040015056A (ko) 프로세서의 개입 유무와 상관없는 하드웨어 초기화 방법및 장치
JPH0472262B2 (ko)
JPH08149160A (ja) データ受信装置
KR920003696A (ko) 다중방식 시스템의 데이타 전송장치
JP2797419B2 (ja) タイムスロット割当データ設定方法
US6421351B1 (en) Cell phase control device applicable to data of size exceeding fixed length defined in advance with respect to cell length of write pulse signal or read pulse
SU842772A1 (ru) Устройство дл сопр жени
KR0169789B1 (ko) 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application