JPH11345045A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、情報処理装置に関し、例えばＰＣ
Ｉバスを介してパーソナルコンピュータに接続される拡
張ボードに適用して、拡張ボードに搭載したＣＰＵの暴
走、本体側のハングアップ等の事故を確実に防止するこ
とができるようにする。 【解決手段】 電源起動時、本体側３、４、５からの制
御によりバスに接続されたボード２をリセットする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置に関
し、例えばＰＣＩ（Personal Computer Interconnect）
バスを介してパーソナルコンピュータに接続される拡張
ボードに適用することができる。本発明は、電源起動
時、本体側からの制御によりバスに接続されたボードを
リセットすることにより、拡張ボードに搭載したＣＰＵ
の暴走、本体側のハングアップ等の事故を確実に防止す
ることができるようにする。

【０００２】

【従来の技術】従来、パーソナルコンピュータにおいて
は、ＰＣＩバス、ＩＳＡ（Industry Standard Archtect
ure ）バス等を介して、ＳＣＳＩ（Small computer Sys
tem Interface ）ボード、オーディオボード等の拡張ボ
ードを接続できるようになされ、これにより種々の用途
で使用できるようになされている。

【０００３】これらの拡張ボードにおいては、起動時、
本体側と共に電源リセットがかけられた後、続いて本体
側とのデータ交換により、アドレス等が初期設定される
ようになされている。これによりこの種の拡張ボードに
おいては、この初期設定に基づいて、バスに送出される
データを選択的に処理できるようになされている。

【０００４】

【発明が解決しようとする課題】ところでこのようにし
て本体側及び拡張ボードを電源リセットにより立ち上げ
る場合、本体側に対して種々のタイミングで拡張ボード
側が立ち上がることが考えられる。この場合、本体側が
立ち上がって組み込まれるドライバより見て、拡張ボー
ドが如何なる動作状態にあるか確定することが困難で、
これにより最悪の場合には、拡張ボードに搭載したＣＰ
Ｕが暴走する場合も考えられ、また本体側においては、
いわゆるハングアップすることも考えられる。

【０００５】本発明は以上の点を考慮してなされたもの
で、この種の事故を確実に防止することができる情報処
理装置を提案しようとするものである。

【０００６】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、着脱可能にバスに接続される情報
処理装置において、バスを介して入力される制御信号に
応動して演算処理手段に対するリセット信号を出力する
リセット信号発生手段と、この制御信号に応動して演算
処理手段のホールトを解除するホールト解除手段とを備
えるようにする。

【０００７】また所望のデバイスを搭載したボードを着
脱可能にバスに接続した情報処理装置に適用して、この
ボードが、バスを介して入力される制御信号に応動して
演算処理手段に対するリセット信号を出力するリセット
信号発生手段と、この制御信号に応動して演算処理手段
のホールトを解除するホールト解除手段とを有するよう
にする。

【０００８】制御信号に応動して演算処理手段のホール
トを解除するホールト解除手段によれば、電源が立ち上
がった場合においても、演算処理手段のリセットを禁止
することができる。これにより制御信号に応動して演算
処理手段をリセットするリセット手段を併せて備えるよ
うにすれば、電源が立ち上がった後、制御信号に応動し
て演算処理手段をリセットすることができ、この制御信
号の出力のタイミングを種々に設定して演算処理手段の
暴走、本体側のハングアップ等の事故を確実に防止する
ことができる。

【０００９】

【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施の形態を詳述する。

【００１０】図１は、本発明の実施の形態に係るパーソ
ナルコンピュータを示すブロック図である。このパーソ
ナルコンピュータ１は、ＰＣＩバスを介して拡張ボード
２が接続される。

【００１１】このパーソナルコンピュータ１において、
ＣＰＵ３は、起動時、電源リセットにより初期化され、
この初期化の処理において実行される所定の処理手順に
より拡張ボード２に対応するデバイスドライバ４を組み
込む。さらにＣＰＵ３は、初期化の処理が完了すると、
オペレータの操作に従って実行されるアプリケーション
プログラムに従ってデバイスドライバ４を駆動し、これ
により必要に応じて拡張ボード２をアクセスする。

【００１２】デバイスドライバ４は、拡張ボード２に対
応するデバイスドライバであり、ＣＰＵ３の初期化処理
において組み込まれる。このときデバイスドライバ４
は、ＰＣＩブリッジ５を介して拡張ボード２に所定のリ
セットデータＤＲＳＴを出力することにより、拡張ボー
ド２のリセットシーケンスを起動する。さらにこのリセ
ットシーケンスにより拡張ボード２が立ち上がると、Ｃ
ＰＵ３の制御により拡張ボード２とデータ交換し、拡張
ボード２にアドレス等を通知する。

【００１３】ＰＣＩブリッジ５は、ＰＣＩバスのインタ
ーフェース回路を構成し、デバイスドライバ４より出力
される各種データをＰＣＩバスに送出し、またこのＰＣ
Ｉバスに送出されたデータを取り込んでデバイスドライ
バ４に出力する。

【００１４】拡張ボード２は、ＰＣＩバスを介してパー
ソナルコンピュータ１の本体側より供給される電源によ
り動作する。この拡張ボード２において、ＰＣＩコント
ローラ６は、ＰＣＩバスのインターフェース回路を構成
し、各種データをＰＣＩバスに送出し、またこのＰＣＩ
バスに送出されたデータを取り込む。このデータ入出力
の処理において、ＰＣＩコントローラ６は、図２に示す
ように、電源が立ち上がってデバイスドライバ４よりリ
セットデータＤＲＳＴが出力されると、このリセットデ
ータＤＲＳＴをリセットレジスタ７に格納する（図２
（Ａ）及び（Ｂ））。

【００１５】リセットレジスタ７は、電源が立ち上がる
と、内容が所定の論理レベルに保持され、ＰＣＩコント
ローラ６よりリセットデータＤＲＳＴが出力されると、
このリセットデータＤＲＳＴにより内容を更新してリセ
ットデータＤＲＳＴを保持する。さらにリセットレジス
タ７は、このようにして保持した内容の所定ビットをク
リア信号ＣＬＲとして出力する（図２（Ｃ））。これに
よりリセットレジスタ７は、電源が立ち上がって、ＰＣ
Ｉコントローラ６よりリセットデータＤＲＳＴが出力さ
れるまでの期間の間、クリア信号ＣＬＲの論理レベルを
立ち下げ、リセットデータＤＲＳＴが出力されると、ク
リア信号ＣＬＲの論理レベルを立ち上げる。

【００１６】ホールト発生回路８は、１つのレジスタ
（フリップフロップ）により構成され、保持した内容を
ホールト信号ＨＡＬＴとしてＣＰＵ９に出力する（図２
（Ｄ））。ここでホールト発生回路８は、電源が立ち上
がるとホールト信号ＨＡＬＴの論理レベルをＬレベルに
設定し、その後クリア信号ＣＬＲを取り込んで出力す
る。これによりホールト発生回路８は、電源が立ち上が
った後、クリア信号ＣＬＲの論理レベルが立ち上がるま
での期間の間、ＣＰＵ９をデアサートの状態に保持し、
クリア信号ＣＬＲの論理レベルが立ち上がるとアサート
にセットする。これによりホールト発生回路８は、電源
が立ち上がってもリセットデータＤＲＳＴの入力により
本体側の指示があるまでＣＰＵ９が動作を開始しないよ
うにＣＰＵ９を制御する。

【００１７】リセット発生回路１０は、クロックＣＬＫ
をカウントするカウンタにより構成され、電源が立ち上
がると、またはクリア信号ＣＬＲの論理レベルが立ち上
がると、所定時間Ｔだけ経過して論理レベルが立ち上が
るリセット信号ＲＳＴを出力する（図２）。

【００１８】ＣＰＵ９は、この拡張ボード２の動作を制
御し、ホールト信号ＨＡＬＴの論理レベルが立ち上がっ
ている状態で、リセット信号ＲＳＴの立ち上がりにより
リセットの処理を実行する。すなわちＣＰＵ９は、内部
に保持したレジスタの内容をクリアした後、所定の処理
手順を記録したリードオンリメモリの所定アドレスをア
クセスし、これによりデバイスドライバ４との間で所定
のデータ交換処理を実行し、初期設定の処理を実行す
る。

【００１９】以上の構成において、電源が立ち上げられ
ると、パーソナルコンピュータ１の本体側においては
（図１）、ＣＰＵが電源リセットにより起動を開始し、
デバイスドライバ４等を組み込む。

【００２０】これに対して拡張ボード２に対しても電源
の供給が開始されることにより、各回路ブロックが動作
を開始する。このとき拡張ボード２においては、リセッ
ト発生回路１０が動作を開始することによりＣＰＵ９に
対するリセット動作であるリセット信号ＲＳＴの論理レ
ベルが立ち上げられる。しかしながらＣＰＵ９において
は、ホールト発生回路８より出力されるホールト信号Ｈ
ＡＬＴによりデアサートの状態に保持され、これにより
電源は立ち上げられているものの、動作を開始していな
い状態に保持される。

【００２１】この状態で、本体側においては、ＣＰＵ３
により組み込まれたデバイスドライバ４の初期設定によ
り、ＰＣＩバスを介して拡張ボード２にリセットシーケ
ンスを起動するリセットデータＤＲＳＴが出力され、こ
のリセットデータＤＲＳＴががリセットレジスタ７に格
納される。

【００２２】これによりこのリセットデータＤＲＳＴの
所定ビットに応動してホールト発生回路８によりＣＰＵ
９がアサートされ、ほぼ同時のタイミングにより同様に
リセットデータＤＲＳＴによりリセット発生回路１０が
リセット信号ＲＳＴの論理レベルを立ち下げ、その後所
定期間Ｔ経過してリセット信号ＲＳＴの論理レベルが立
ち上がることによりＣＰＵ９が本体側の制御によりリセ
ットされる。

【００２３】これにより本体側においては、この拡張ボ
ード２に対応するデバイスドライバ４の組み込みが完了
した状態で拡張ボード２がリセットされ、その後所定の
データ交換の処理が実行される。これらにより本体側に
おいては、起動時、拡張ボード２の動作状態を確実に把
握して動作することができ、ハングアップ等の事故を確
実に防止することができる。また拡張ボード２において
も、ＣＰＵ９の暴走等の事故を確実に防止することがで
きる。

【００２４】以上の構成によれば、電源が立ち上がって
もリセットデータＤＲＳＴの入力により本体側の指示が
あるまでＣＰＵ９が動作を開始しないようにし、このリ
セットデータＤＲＳＴによりＣＰＵ９をリセットするこ
とにより、ＣＰＵ９の暴走、本体側のハングアップ等の
事故を確実に防止することができる。

【００２５】なお上述の実施の形態においては、カウン
タ回路構成のリセット発生回路によりリセット信号を生
成する場合について述べたが、本発明はこれに限らず、
例えば積分回路構成のリセット発生回路によりリセット
信号を生成する場合等、種々の構成によるリセット発生
回路を広く適用することができる。

【００２６】また上述の実施の形態においては、本発明
をパーソナルコンピュータに適用する場合について述べ
たが、本発明はこれに限らず、画像処理装置等、種々の
デバイスを搭載したボードを着脱可能にバスに接続する
情報処理装置に広く適用することができる。

【００２７】

【発明の効果】上述のように本発明によれば、本体側か
らの制御によりバスに接続されたボードをリセットする
ことにより、拡張ボードに搭載したＣＰＵの暴走、本体
側のハングアップ等の事故を確実に防止することができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るパーソナルコンピュ
ータを示すブロック図である。

【図２】図１のパーソナルコンピュータの動作の説明に
供するタイムチャートである。

【符号の説明】

１……パーソナルコンピュータ、２……拡張ボード、
３、９……ＣＰＵ、４……デバイスドライバ、７……リ
セットレジスタ、８……ホールト発生回路、１０……リ
セット発生回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 着脱可能にバスに接続される情報処理装
   置において、 前記バスに送出されるデータを処理する演算処理手段
   と、 前記バスを介して入力される制御信号に応動して前記演
   算処理手段に対するリセット信号を出力するリセット信
   号発生手段と、 前記制御信号に応動して前記演算処理手段のホールトを
   解除するホールト解除手段とを備えることを特徴とする
   情報処理装置。
2. 【請求項２】 所望のデバイスを搭載したボードを着脱
   可能にバスに接続した情報処理装置において、 電源が立ち上げられた後、前記バスを介して前記ボード
   に制御信号を出力する制御信号出力手段を有し、 前記ボードが、 前記バスに送出されるデータを処理する演算処理手段
   と、 前記バスを介して入力される前記制御信号に応動して前
   記演算処理手段に対するリセット信号を出力するリセッ
   ト信号発生手段と、 前記制御信号に応動して前記演算処理手段のホールトを
   解除するホールト解除手段とを有することを特徴とする
   情報処理装置。