JPH09237140A - コンピュータシステム - Google Patents

コンピュータシステム

Info

Publication number
JPH09237140A
JPH09237140A JP8044920A JP4492096A JPH09237140A JP H09237140 A JPH09237140 A JP H09237140A JP 8044920 A JP8044920 A JP 8044920A JP 4492096 A JP4492096 A JP 4492096A JP H09237140 A JPH09237140 A JP H09237140A
Authority
JP
Japan
Prior art keywords
bus
expansion unit
analog switch
main body
computer main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8044920A
Other languages
English (en)
Other versions
JP3618878B2 (ja
Inventor
Nobutaka Nishigaki
信孝 西垣
Nobutaka Nakamura
伸隆 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP04492096A priority Critical patent/JP3618878B2/ja
Priority to US08/808,414 priority patent/US5901292A/en
Publication of JPH09237140A publication Critical patent/JPH09237140A/ja
Application granted granted Critical
Publication of JP3618878B2 publication Critical patent/JP3618878B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】コンピュータ本体のバスサイクルが実行状態の
ときに、拡張ユニットとのバス接続を可能とするコンピ
ュータシステムを提供する。 【解決手段】拡張ユニット３０側に導出されるバスの信
号線２にアナログスイッチ（Ｓ）を介在させ、拡張ユニ
ット３０側のバスの信号線２がプルアップされている場
合（１）には、バスの信号線２に極大値（Ｈｉｇｈ Ｖ
ａｌｕｅ）を送出し、プルダウンされている場合（２）
には、極小値（Ｌｏｗ Ｖａｌｕｅ）を送出する。そし
て、この極大値または極小値の送出により双方のバスの
電位レベルが等しくなった後に、接続制御ゲートアレイ
２３がアナログスイッチ（Ｓ）をオンにする。これによ
りバスサイクルが実行状態であっても、過渡現象などを
引き起こすことなく双方のバスの信号線を接続すること
が可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、たとえばノート
ブックタイプのパーソナルコンピュータなどに適用して
好適なコンピュータシステムに係り、特にコンピュータ
と、そのコンピュータ本体が取り外し可能に装着される
拡張ユニットとを備えたコンピュータシステムに関す
る。
【０００２】
【従来の技術】近年、携行が容易でバッテリにより動作
可能なラップトップタイプまたはノートブックタイプの
パーソナルポータブルコンピュータが種々開発されてい
る。この種のポータブルコンピュータは、その機能拡張
のために、拡張ユニットに必要に応じて装着できるよう
に構成されている。
【０００３】この拡張ユニットは、ハードディスクドラ
イブなどのドライブ装置を収容するドライブベイや、種
々のオプションカードを装着するための拡張スロットな
どを有している。したがって、この拡張ユニットに必要
に応じてポータブルコンピュータを接続して使用するこ
とにより、ポータブルコンピュータの携帯性を損なうこ
となしに、そのポータブルコンピュータの機能拡張を容
易に行なうことができる。
【０００４】また、最近では、ホットドッキングなどと
称される新たな概念が誕生してきている。このホットド
ッキングとは、たとえばＣＤ−ＲＯＭドライブなどとい
った周辺機器の追加（あるいは削除）をシステムの稼働
中に実施可能とするものであり、いくつかのオペレーテ
ィングシステムで、このホットドッキング機能がサポー
トされている。
【０００５】しかしながら、前述したような拡張ユニッ
トにポータブルコンピュータを接続する場合には、拡張
ユニット内に配置されたバスと、ポータブルコンピュー
タ本体内のバスとを接続することになり、バスサイクル
が実行状態であるときに双方のバスを接続したのでは、
過渡現象などによって双方ともに誤動作を引き起こす可
能性が極めて高く、このために両機器の電源を遮断した
状態で接続せざるをえなかった。
【０００６】また、ポータブルコンピュータ側のバス上
に拡張ユニット側のバスとの接続を制御するためのスイ
ッチを設けることにより、システム稼働中に接続可能と
したものも存在してきているが、実際にはポータブルコ
ンピュータ側のバスのバスサイクルがアイドル状態のと
き、すなわち、スイッチオン時の過渡現象にシステムが
なんらに影響を受けないときを待機して、双方のバスの
接続を行なうといったものであった。
【０００７】
【発明が解決しようとする課題】このように、拡張ユニ
ットはポータブルコンピュータの機能拡張を行なう上で
重要であるが、従来では、ポータブルコンピュータ側の
バスのバスサイクルが実行状態であるときには、ポータ
ブルコンピュータのバスと拡張ユニットのバスとを接続
することができないといった問題があった。
【０００８】この発明は、このような点に鑑みてなされ
たものであり、簡単な構成を付加するのみで、ポータブ
ルコンピュータのバスサイクルが実行状態のときに、拡
張ユニットとのバス接続を可能とするコンピュータシス
テムを提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明は、コンピュー
タ本体の機能拡張のために前記コンピュータ本体が取り
外し可能に装着される拡張ユニットを備えたコンピュー
タシステムであって、前記コンピュータ本体が前記拡張
ユニットに装着された際、双方のバスの信号線がコネク
タを介して接続されるコンピュータシステムにおいて、
前記コンピュータ本体は、前記拡張ユニット側に導出さ
れる前記バスの信号線にアナログスイッチを介在させ、
前記拡張ユニットに装着された際に前記拡張ユニットの
電源を起動する手段と、前記拡張ユニットの電源が起動
した後に前記拡張ユニットをリセット状態にする手段
と、前記拡張ユニットがリセット状態となった後に、前
記バスの信号線の電位レベルと前記拡張ユニット側のバ
スの信号線の電位レベルとが等しくなるように予め設定
された値を前記バスに送出する手段と、前記予め設定さ
れた値が前記バスに送出された後に前記アナログスイッ
チをオンにする手段と、前記アナログスイッチがオンに
された後に前記拡張ユニットのリセット状態を解除する
手段とを具備し、前記バスサイクルが実行状態であると
きに前記コンピュータ本体および拡張ユニット双方のバ
スの信号線を接続可能とすることを特徴とする。
【００１０】この発明によれば、コンピュータ本体が拡
張ユニットに装着され、コンピュータ本体側のバスと拡
張ユニット側のバスとを接続するときに、まずバスに対
して予め設定された値を送出する。
【００１１】たとえば、初期状態として拡張ユニット側
のバスの各信号線がプルアップされている場合であれ
ば、バスに極大値（Ｈｉｇｈ Ｖａｌｕｅ）を送出し、
一方、初期状態として拡張ユニット側のバスの各信号線
がプルダウンされている場合であれば、バスに極小値
（Ｌｏｗ Ｖａｌｕｅ）を送出する。このように設定さ
れた値を送出することにより、コンピュータ本体側のバ
スの信号線の電位レベルと、拡張ユニット側のバスの信
号線の電位レベルとはほぼ等しくなっているはずであ
る。
【００１２】そして、この双方のバスの信号線の電位レ
ベルを等しくした後に、コンピュータ本体側のバスの信
号線に介在させたアナログスイッチをオンとする。これ
により、過渡現象を引き起こすことがなく、バスサイク
ルが実行状態であるときに、コンピュータ本体および拡
張ユニット双方のバスの信号線を接続することができ
る。
【００１３】また、この発明は、コンピュータ本体の機
能拡張のために前記コンピュータ本体が取り外し可能に
装着される拡張ユニットを備えたコンピュータシステム
であって、前記コンピュータ本体が前記拡張ユニットに
装着された際、双方のバスの信号線がコネクタを介して
接続されるコンピュータシステムにおいて、前記コンピ
ュータ本体は、前記拡張ユニット側に導出される前記バ
スの信号線にアナログスイッチを介在させるとともに、
このアナログスイッチと並列となるように前記バスの信
号線に抵抗を接続しておき、前記拡張ユニットに装着さ
れた際に前記拡張ユニットの電源を起動する手段と、前
記拡張ユニットの電源が起動した後に前記拡張ユニット
をリセット状態にする手段と、前記拡張ユニットがリセ
ット状態となった後、前記バスの実行サイクル中のコマ
ンドがアクティブになったときに、このコマンドに対す
る前記バスの実行サイクルを予め設定された第１の期間
分延期する手段と、前記バスサイクルの実行サイクル中
のコマンドがアクティブになった後、予め設定された第
２の期間経過後に、前記アナログスイッチをオンにする
手段と、前記アナログスイッチがオンになった後に前記
拡張ユニットのリセット状態を解除する手段とを具備
し、前記バスサイクルが実行状態であるときに前記コン
ピュータ本体および拡張ユニット双方のバスの信号線を
接続可能とすることを特徴とする。
【００１４】この発明においては、バスの信号線にアナ
ログスイッチを介在させているのに加え、このアナログ
スイッチと並列となるように抵抗がバスの信号線に接続
されているため、コンピュータ本体が拡張ユニットに装
着され、コンピュータ本体側のバスと拡張ユニット側の
バスとを接続する際、アナログスイッチのオン／オフに
関わらず、拡張ユニット側のバスの各信号線には、コン
ピュータ本体側のバスの対応する信号線の電位レベルが
伝達され始めていることになる。
【００１５】そこで、この発明では、バスの実行サイク
ル中のコマンドがアクティブになったとき、このコマン
ドに対するバスの実行サイクルを予め設定された第１の
期間だけ延期する。この期間は、そのコマンドによって
設定された各信号線の電位レベルが拡張ユニット側のバ
スの信号線に完全に伝達されるのに十分な期間、すなわ
ち、「Ｈｉｇｈ」の状態の信号線に対応する拡張ユニッ
ト側のバスの信号線が飽和するのに十分な期間を設定し
ておく。
【００１６】そして、バスの実行サイクル中のコマンド
がアクティブになったとき以降、この第１の期間の範囲
内であって、拡張ユニット側のバスの信号線に完全に伝
達されるのに十分な第２の期間経過後に、アナログスイ
ッチをオンにする。このときには、「Ｌｏｗ」の状態の
信号線に対応する拡張ユニット側のバスの信号線は、
「Ｌｏｗ」の状態になっており、また、「Ｈｉｇｈ」の
状態の信号線に対応する拡張ユニット側のバスの信号線
は、「Ｈｉｇｈ」の状態になっているはずである。した
がって、双方の電位レベルは等しいため、アナログスイ
ッチをオンにしても過渡現象を引き起こすことがない。
【００１７】これにより、バスサイクルが実行状態であ
るときに、コンピュータ本体および拡張ユニット双方の
バスの信号線を接続することができる。また、この発明
は、コンピュータ本体の機能拡張のために前記コンピュ
ータ本体が取り外し可能に装着される拡張ユニットを備
えたコンピュータシステムであって、前記コンピュータ
本体が前記拡張ユニットに装着された際、双方のバスの
信号線がコネクタを介して接続されるコンピュータシス
テムにおいて、前記コンピュータ本体は、前記拡張ユニ
ット側に導出される前記バスの信号線に第１のアナログ
スイッチを介在させるとともに、直列に接続された抵抗
と第２のアナログスイッチとを前記第１のアナログスイ
ッチと並列となるように前記バスの信号線に接続してお
き、前記拡張ユニットに装着された際に前記拡張ユニッ
トの電源を起動する手段と、前記拡張ユニットの電源が
起動した後に前記拡張ユニットをリセット状態にする手
段と、前記拡張ユニットがリセット状態となった後、前
記第２のアナログスイッチをオンにする手段と、前記第
２のアナログスイッチがオンになった後、前記バスの実
行サイクル中のコマンドがアクティブになったときに、
このコマンドに対する前記バスの実行サイクルを予め設
定された第１の期間分延期する手段と、前記バスサイク
ルの実行サイクル中のコマンドがアクティブになった
後、予め設定された第２の期間経過後に、前記第１のア
ナログスイッチをオンにする手段と、前記第１のアナロ
グスイッチがオンになった後に前記前記第２のアナログ
スイッチをオフにする手段と、前記第２のアナログスイ
ッチがオフになった後に前記拡張ユニットのリセット状
態を解除する手段とを具備し、前記バスサイクルが実行
状態であるときに前記コンピュータ本体および拡張ユニ
ット双方のバスの信号線を接続可能とすることを特徴と
する。
【００１８】前述したような、アナログスイッチと並列
となるように抵抗をバスに接続する構成の場合、拡張ユ
ニットの構成によっては、バスの信号線に接続する抵抗
値をある程度大きくしなければ、通常稼働時における拡
張ユニット側のバスの状態を保証できなくなってしまう
ことがある。しかしながら、この抵抗値を大きくするこ
とは、拡張ユニット側のバスの信号線に電位レベルが伝
達される期間を長くすることにつながり、その間、バス
の実行サイクルを延長させる結果、ＣＰＵを必要以上待
機させるため、リアルタイム処理などには悪影響を与え
てしまう。
【００１９】そこで、この発明では、この抵抗と直列に
第２のアナログスイッチを接続し、この抵抗と第２のア
ナログスイッチとを前述した（第１の）アナログスイッ
チと並列になるようにバスに接続する。
【００２０】そして、この第２のアナログスイッチをコ
ンピュータ本体および拡張ユニット双方のバスの信号線
の接続時のみオンすれば、そのときだけ抵抗を介して電
位レベルを伝達させることができ、かつ通常稼働時にお
ける拡張ユニット側のバスの状態を乱すことがなくなる
ため、その抵抗値を十分小さくすることが可能となる。
これにより、バスサイクルが実行状態であるときに、コ
ンピュータ本体および拡張ユニット双方のバスの信号線
を接続することができることに加え、拡張ユニット側の
バスの信号線に電位レベルが伝達される期間を十分小さ
くすることが可能となる。
【００２１】
【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を説明する。図１には、この発明の一実施形態
に係るコンピュータシステムの構成が示されている。こ
のコンピュータシステムは、バッテリ駆動可能なノート
ブックタイプまたはラップトップタイプのポータブルコ
ンピュータであり、そのシステムボード上には、プロセ
ッサバス１、内部ＰＣＩバス２、内部ＩＳＡバス３、お
よびＩ2Ｃバス４が配設されている。また、このポータ
ブルコンピュータ本体に設けられたドッキングコネクタ
１０には、機能拡張のための拡張ユニットとして、図２
のドッキングステーション３０または図３のカードドッ
ク４０がユーザによって必要に応じて接続される。ドッ
キングコネクタ１０は、図示のように、３つのコネクタ
要素１０１，１０２，１０３から構成されている。
【００２２】コンピュータ本体内には、ＣＰＵ１１、ホ
スト−ＰＣＩブリッジ装置１２、メモリ１３、ディスプ
レイコントローラ１４、ＤＳＰインタフェースゲートア
レイ（ＤＳＰ ＩＦ ＧＡ）１５、内部ＰＣＩ−ＩＳＡ
ブリッジ装置１６、カードコントローラ１７、アナログ
スイッチＩＣ１８、ＢＩＯＳ ＲＯＭ１９、ＨＤＤ２
０、キーボードコントローラ２１、リアルタイムクロッ
ク（ＲＴＣ）２２、接続制御ゲートアレイ２３、電源コ
ントローラ（ＰＳＣ）２４などが設けられている。
【００２３】ドッキングステーション３０は、ＰＣＩ拡
張カード、ＩＳＡ拡張カード、ＰＣカード、ＨＤＤ、Ｃ
Ｄ−ＲＯＭドライブなどの拡張デバイスの増設のために
使用されるものであり、このドッキングステーション３
０内には、図２に示されているように、外部ＰＣＩバス
５および外部ＩＳＡバス６が拡張バスとして配設されて
おり、そこにはドライブベイやＰＣＩ拡張スロットおよ
びＩＳＡ拡張スロットなどが接続されている。また、こ
のドッキングステーション３０内には、ＤＳ−ＰＣＩ／
ＩＳＡブリッジ装置３１、ＤＳコントローラ３３、ＥＥ
ＰＲＯＭ３４なども設けられている。
【００２４】また、カードドック４０は、ＰＣカードの
増設や、外付けのマウス、ジョイスティック、およびキ
ーボードなどの接続に使用されるものであり、このカー
ドドック４０内には、図３に示されているように、ＥＥ
ＰＲＯＭ４３が設けられている。
【００２５】次に、図１のコンピュータ本体に設けられ
た各コンポーネントの機能および構成について説明す
る。ＣＰＵ１１は、たとえば、米インテル社によって製
造販売されているマイクロプロセッサ“Ｐｅｎｔｉｕ
ｍ”などによって実現されている。このＣＰＵ１１の入
出力ピンに直結されているプロセッサバス１は、６４ビ
ット幅のデータバスを有している。
【００２６】メモリ１３は、オペレーティングシステ
ム、デバイスドライバ、実行対象のアプリケーションプ
ログラム、および処理データなどを格納するメモリデバ
イスであり、複数のＤＲＡＭモジュールによって構成さ
れている。このメモリ１３は、システムボード上に予め
実装されるシステムメモリ１３１と、ユーザによって必
要に応じて装着される拡張メモリ１３２とから構成され
る。これらシステムメモリ１３１および拡張メモリ１３
２を構成するＤＲＡＭモジュールとしては、シンクロナ
スＤＲＡＭやＲａｍｂｕｓなど、バンク毎にメモリクロ
ックの供給が必要な高速メモリが利用される。
【００２７】このメモリ１３は、３２ビット幅または６
４ビット幅のデータバスを有する専用のメモリバスを介
してホスト−ＰＣＩブリッジ装置１２に接続されてい
る。メモリバスのデータバスとしてはプロセッサバス１
のデータバスを利用することもできる。この場合、メモ
リバスは、アドレスバスと各種メモリ制御信号線とから
構成される。
【００２８】ホスト／ＰＣＩブリッジ装置１２は、プロ
セッサバス１と内部ＰＣＩバス２との間を繋ぐブリッジ
ＬＳＩであり、ＰＣＩバス２のバスマスタの１つとして
機能する。このホスト／ＰＣＩブリッジ装置１２は、プ
ロセッサバス１と内部ＰＣＩバス２との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してメモリ１３をアクセス制
御する機能などを有している。
【００２９】内部ＰＣＩバス２はクロック同期型の入出
力バスであり、内部ＰＣＩバス２上の全てのサイクルは
ＰＣＩバスクロックに同期して行なわれる。ＰＣＩバス
クロックの周波数は最大３３ＭＨｚである。ＰＣＩバス
２は、時分割的に使用されるアドレス／データバスを有
している。このアドレス／データバスは、３２ビット幅
である。
【００３０】ＰＣＩバス２上のデータ転送サイクルは、
アドレスフェーズとそれに後続する１以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は８ビット、１６ビット、２４ビットまたは３２ビット
のデータが出力される。
【００３１】ディスプレイコントローラ１４は、ホスト
／ＰＣＩブリッジ装置１２と同様にＰＣＩバス２のバス
マスタの１つであり、ビデオメモリ（ＶＲＡＭ）１４３
の画像データをＬＣＤ１４１や外部のＣＲＴディプレイ
１４２に表示する。
【００３２】ＤＳＰインタフェースゲートアレイ１５
は、ＰＣＩデバイスの１つであり、ＤＳＰ１５１、モデ
ム（ＣＯＤＥＣ）１５２、およびサウンドＣＯＤＥＣ１
５３と共同して各種サウンド処理や電話／データの通信
処理を行うためのＤＳＰシステムを構成する。
【００３３】このＤＳＰインタフェースゲートアレイ１
５は、メモリ１３に読み込まれて実行される専用のデバ
イスドライバプログラムの制御の下で、ＤＳＰ１５１、
ＭＯＤＥＭ（ＣＯＤＥＣ）１５２、およびサウンドＣＯ
ＤＥＣ１５３と通信して、ＤＳＰ１５１のデジタル信号
処理機能を利用したサウンド処理や通信処理を制御す
る。
【００３４】内部ＰＣＩ−ＩＳＡブリッジ装置１６は、
内部ＰＣＩバス２と内部ＩＳＡバス３との間を繋ぐブリ
ッジＬＳＩであり、ＰＣＩデバイスの１つとして機能す
る。この内部ＰＣＩ−ＩＳＡブリッジ装置１６には、Ｐ
ＣＩバスアービタ、およびＤＭＡコントローラなどが内
蔵されている。内部ＩＳＡバス３には、ＢＩＯＳ ＲＯ
Ｍ１９、ＨＤＤ２０、キーボードコントローラ２１、Ｒ
ＴＣ２２、接続制御ゲートアレイ２３が接続されてい
る。
【００３５】カードコントローラ１７は、ＰＣＩデバイ
スの１つであり、ＰＣＭＣＩＡまたはカードバス仕様の
ＰＣカードを制御する。アナログスイッチＩＣ１８は、
ドッキングステーション３０およびカードドック４０と
の間でバスの接続および切断を切り替える。すなわち、
アナログスイッチＩＣＰＣＩ−ＤＳ１８は、内部ＰＣＩ
バス２とＰＣＩバス相当のドッキングバス７とを繋ぐブ
リッジＬＳＩであり、ＰＣＩデバイスの１つとして機能
する。このドッキングバス７は、ドッキングコネクタ１
０のコネクタ要素１０１を介して外部に導出され、ドッ
キングステーション３０に接続される。このアナログス
イッチＩＣ１８によるバスの接続および切断は、接続制
御ゲートアレイ２３によって制御されるが、このアナロ
グスイッチＩＣ１８の構成と、その接続および切断につ
いての制御手順とは本発明の特徴とするところであり、
これについては後述する。
【００３６】ＢＩＯＳ ＲＯＭ１９は、システムＢＩＯ
Ｓ（Ｂａｓｉｃ Ｉ／Ｏ Ｓｙｓｔｅｍ）を記憶するた
めのものであり、プログラム書き替えが可能なようにフ
ラッシュメモリによって構成されている。このシステム
ＢＩＯＳには、システムブート時に実行されるＩＲＴル
ーチンと、各種Ｉ／Ｏデバイスを制御するためのデバイ
スドライバと、システム管理プログラムと、セットアッ
プルーチンが含まれている。
【００３７】システム管理プログラムは、ＳＭＭにおい
て実行される割り込みプログラムであり、ＳＭＩハンド
ラ、およびホットキー処理ルーチンなどの各種ＳＭＩサ
ービスルーチンを含んでいる。ＳＭＩハンドラは、ＳＭ
Ｉの発生要因に応じてＳＭＩサービスルーチンを起動す
るするためのものであり、ホットキーによるＳＭＩが発
生した場合にはホットキー処理ルーチンを起動し、他の
要因によるＳＭＩが発生した場合にはその要因に対応す
るＳＭＩサービスルーチンを起動する。
【００３８】セットアップルーチンは、ユーザからのキ
ー入力操作に応じて、このシステムの動作環境の設定を
変更する。接続制御ゲートアレイ２３は、内部ＩＳＡバ
ス３とＩ2Ｃバス４とを繋ぐブリッジＬＳＩであり、Ｃ
ＰＵ１１によってリード／ライト可能な複数のレジスタ
群を内蔵している。これらレジスタ群を使用することに
より、ＣＰＵ１１とＩ2Ｃバス４上の電源コントローラ
２４との通信が可能となる。なお、本実施形態に関連す
るレジスタとしては、（１）内部ＰＣＩバス２の実行サ
イクルの延期幅を規定するカウンタ値を保持するレジス
タ、（２）アナログスイッチＩＣのオン／オフを設定す
る値を保持するレジスタ、（３）拡張ユニットのリセッ
ト／リセット解除を設定する値を保持するレジスタが挙
げられる。
【００３９】そして、この接続制御ゲートアレイ２３か
らは、ドッキングステーション３０などと接続される制
御信号線がドッキングコネクタ１０のコネクタ要素１０
２を介して複数本外部に導出されており、この制御信号
線により前述の拡張ユニットのリセット／リセット解除
を制御する。また、接続制御ゲートアレイ２３は、コン
ピュータ本体とドッキングステーション３０およびカー
ドドック４０とのドッキング／アンドッキングを検出
し、さらに、たとえばコンピュータ本体が電源オン状態
のままでドッキングステーション３０の接続が行なわれ
たときに（ホットドック）、活線挿抜などによってドッ
キングステーション３０内の拡張ユニットの破壊やシス
テムの誤動作が生じないように、アナログスイッチＩＣ
１８を駆動制御する。
【００４０】Ｉ2Ｃバス４は、１本のクロック信号線と
１本のデータ線（ＳＤＡ）から構成される双方向バスで
あり、これはドックキングコネクタ１０のコネクタ要素
１０３を介して外部に導出されている。
【００４１】電源コントローラ２４は、電源スイッチの
オン／オフなどに応じてコンピュータ本体をパワーオン
／パワーオフするためのものであり、また、ドッキング
ステーション３０とのドック／アンドックに応じた電源
制御を行なうものである。
【００４２】本実施形態では、コンピュータ本体がドッ
キングステーション３０に装着される場合を前提とし、
ここでは、図２のドッキングステーション３０のコンポ
ーネントについて説明する。
【００４３】前述したように、ドッキングステーション
３０は、ポータブルコンピュータ本体に取り外し可能に
装着できる拡張ユニットである。図４は本実施形態に係
るコンピュータ本体１００がドッキングステーション３
０に装着される様子を示すものである。
【００４４】このような外観を持つドッキングステーシ
ョン３０内部に設けられたＤＳ−ＰＣＩ／ＩＳＡブリッ
ジ装置３１は、コンピュータ本体からドッキングステー
ション３０に導出されるドッキングバス７と外部ＰＣＩ
バス５および外部ＩＳＡバス６とを繋ぐブリッジＬＳＩ
である。このＤＳ−ＰＣＩ／ＩＳＡブリッジ装置３１
は、ＰＣＩデバイスの１つである。
【００４５】ＤＳコントローラ３３は、ドッキングステ
ーション３０の電源のオン／オフ、およびポータブルコ
ンピュータ本体とドッキングステーション３０とのドッ
キング／アンドッキングを制御するためのマイコンであ
り、Ｉ2Ｃバス４を使用してコンピュータ本体の電源コ
ントローラ２４および接続制御ゲートアレイ２３と通信
する。
【００４６】ＥＥＰＲＯＭ３４は、ドッキングステーシ
ョン３０の拡張スロットに装着されている拡張カードな
どの属性（アドレス、ＤＭＡチャネル、ＩＲＱ番号、そ
の他）など、プラグ・アンド・プレイに必要な情報がＰ
ｎＰ格納される。このＰｎＰ情報は、コンピュータ本体
とドッキングステーション３０とがドッキングされた時
や、コンピュータ本体またはドッキングステーション３
０のパワーオン時などに、ＢＩＯＳ ＲＯＭ１９のシス
テムＢＩＯＳの制御の下、Ｉ2Ｃバス４を介して接続制
御ゲートアレイ２３によってＥＥＰＲＯＭ３４からリー
ドされる。
【００４７】カードコントローラ３５は、コンピュータ
本体内のカードコントローラ１７と同様に、ＰＣＭＣＩ
Ａ／カードバス準拠のＰＣカードを制御する。ここで、
図５を参照してコンピュータ本体がドッキングステーシ
ョン３０に装着されたときにバスを接続する際の動作手
順を説明する。
【００４８】システムＢＩＯＳは、ドッキングステーシ
ョン３０への装着を、ＳＭＩの発生（ホットドッキング
時）や、接続制御ゲートアレイ２３内の所定のレジスタ
の参照（ブート時）によって検出する（ステップＡ
１）。なお、ブート時、接続制御ゲートアレイ２３は、
ドッキングステーション３０内のＥＥＰＲＯＭ３４をＩ
2Ｃバス４を介してリードすることによりその種別を認
識する。
【００４９】次に、システムＢＩＯＳは、電源コントロ
ーラ２４にドッキングステーション３０側の電源投入を
指示する（ステップＡ２）。また、システムＢＩＯＳ
は、ドッキングステーション３０側の電源が投入された
後、接続制御ゲートアレイ２３に対しドッキングステー
ション３０のリセットを指示する（ステップＡ３）。こ
の指示は、前述したレジスタを使用することによって実
行する。
【００５０】そして、システムＢＩＯＳは、接続制御ゲ
ートアレイ２３の各種レジスタに所定の値をライトする
ことにより、接続制御ゲートアレイ２３にバス接続を実
行させる（ステップＡ４）。このときの接続手順は、い
くつかのパターンが考えられ、かつ本実施形態の特徴と
するところであるので、パターン別に後述する。
【００５１】最後に、システムＢＩＯＳは、接続制御ゲ
ートアレイ２３に対しドッキングステーション３０のリ
セット解除を指示する（ステップＡ５）。これ以降、ド
ッキングステーション３０内の外部ＰＣＩバス５および
外部ＩＳＡバス６は、コンピュータ本体の内部ＰＣＩバ
ス２と接続されたものとされ、通常稼働に移行すること
になる。
【００５２】（第１のパターン）ここで、図６および図
７を参照してアナログスイッチＩＣ１８の構造および接
続手順の第１のパターンを説明する。
【００５３】図６に示すように、アナログスイッチＩＣ
１８内部では、内部ＰＣＩバス２に介在した形でアナロ
グスイッチ（Ｓ）が設けられている。このアナログスイ
ッチ（Ｓ）は、接続制御ゲートアレイ２３によってその
オン／オフが制御されており、また、ドッキングステー
ション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバ
ス６）は、初期状態としてプルアップ（図６の（１））
またはプルダウンされているものとする（図６の
（２））。
【００５４】そして、システムＢＩＯＳは、まず内部Ｐ
ＣＩバス２に対して極大値（Ｈｉｇｈ Ｖａｌｕｅ）お
よび極小値（Ｌｏｗ Ｖａｌｕｅ）のいずれか一方を送
出する（図７のステップＢ１）。
【００５５】たとえば、初期状態としてプルアップされ
ている場合であれば、バスに極大値を送出し、一方、初
期状態としてプルダウンされている場合であれば、バス
に極小値を送出する。
【００５６】これにより、コンピュータ本体１００側の
内部ＰＣＩバス２の各信号線の電位レベルと、ドッキン
グステーション３０側のバス（外部ＰＣＩバス５，外部
ＩＳＡバス６）の信号線の電位レベルとはほぼ等しくな
るはずである。
【００５７】そして、この双方のバスの信号線の電位レ
ベルを等しくした後に、システムＢＩＯＳは、接続制御
ゲートアレイ２３にアナログスイッチ（Ｓ）のオンを指
示する（図７のステップＢ２）。
【００５８】これにより、過渡現象などを引き起こすこ
とがなく、バスサイクルが実行状態であるときに、コン
ピュータ本体１００およびドッキングステーション３０
双方のバスの信号線を接続することができる。
【００５９】（第２のパターン）次に、図８乃至図１０
を参照してアナログスイッチＩＣ１８の構造および接続
手順の第２のパターンを説明する。
【００６０】図８に示すように、アナログスイッチＩＣ
１８内部では、内部ＰＣＩバス２に介在した形でアナロ
グスイッチ（Ｓ）が設けられ、抵抗（Ｒ）が、このアナ
ログスイッチ（Ｓ）と並列になるように内部ＰＣＩバス
２に接続されている。そして、このアナログスイッチ
（Ｓ）は、接続制御ゲートアレイ２３によってそのオン
／オフが制御されている。
【００６１】したがって、コンピュータ本体１００がド
ッキングステーション３０に装着されると、アナログス
イッチ（Ｓ）のオン／オフに関わらず、並列に接続され
た抵抗（Ｒ）側から、ドッキングステーション３０側の
バス（外部ＰＣＩバス５，外部ＩＳＡバス６）の各信号
線に、コンピュータ本体１００側のバス内の対応する信
号線の電位レベルが伝達されていくことになる（（図９
（ａ））。
【００６２】そこで、内部ＰＣＩバス２の実行サイクル
中のコマンドがアクティブになったとき、このコマンド
に対するバスの実行サイクルを予め設定された期間だけ
延期する。この期間は、そのコマンドによって設定され
た各信号線の電位レベルがドッキングステーション３０
側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）の信
号線に完全に伝達されるのに十分な期間、すなわち、
「Ｈｉｇｈ」の状態の信号線に対応するドッキングステ
ーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡ
バス６）の信号線が飽和するのに十分な期間を設定して
おく（（図９（ａ），（ｂ））。この期間は、ドッキン
グステーション３０側の負荷容量に基づいて決定され
る。したがって、カードドック４０が接続された場合に
は、カードドック４０の負荷容量に基づいて期間が決定
されることになる。なお、この実行サイクルの延期は、
システムＢＩＯＳが、前述した接続制御ゲートアレイ２
３の内蔵するレジスタにカウンタ値を設定することによ
って実施する。すなわち、接続制御ゲートアレイ２３
は、ＣＰＵ１１に通知すべきレディ信号をこのレジスタ
に設定されたカウンタ値分のクロック数だけ遅延させる
ことにより、結果として内部ＰＣＩバス２の実行サイク
ルを延期させる。
【００６３】そして、バスの実行サイクル中のコマンド
がアクティブになったとき以降であって、この延期期間
内に、システムＢＩＯＳは、接続制御ゲートアレイ２３
にアナログスイッチ（Ｓ）のオンを指示する（（図９
（ｃ））。このときには、「Ｌｏｗ」の状態の信号線に
対応するドッキングステーション３０側のバス（外部Ｐ
ＣＩバス５，外部ＩＳＡバス６）の信号線は、「Ｌｏ
ｗ」の状態になっており、また、「Ｈｉｇｈ」の状態の
信号線に対応する拡張ユニット側のバスの信号線は、
「Ｈｉｇｈ」の状態になっているはずである。したがっ
て、双方の電位レベルは等しいため、過渡現象を引き起
こすことがない。
【００６４】このときの動作手順を図１０を参照して説
明する。システムＢＩＯＳは、内部ＰＣＩバス２の実行
サイクル中のコマンドがアクティブになったとき、この
コマンドに対するバスの実行サイクルを予め設定された
期間だけ延期すべく、接続制御ゲートアレイ２３の内蔵
するレジスタにカウンタ値を設定する（ステップＣ
１）。
【００６５】このカウンタ値の設定により、バスの実行
サイクルが所定の期間延期されることになるが（ステッ
プＣ２）、その期間中（そのコマンドによって設定され
た各信号線の電位レベルがドッキングステーション３０
側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）の信
号線に完全に伝達されるのに十分な期間以降）に、シス
テムＢＩＯＳは、接続制御ゲートアレイ２３に対して、
アナログスイッチ（Ｓ）のオンを指示する（ステップＣ
３）。
【００６６】これにより、過渡現象などを引き起こすこ
とがなく、バスサイクルが実行状態であるときに、コン
ピュータ本体およびドッキングステーション３０双方の
バスの信号線を接続することができる。
【００６７】（第３パターン）次に、図１１乃至図１３
を参照してアナログスイッチＩＣ１８の構造および接続
手順の第３のパターンを説明する。
【００６８】図１１に示すように、アナログスイッチＩ
Ｃ１８内部では、内部ＰＣＩバス２に介在した形でアナ
ログスイッチ（Ｓ1）が設けられ、直列に接続された抵
抗（Ｒ1）とアナログスイッチ（Ｓ2）とが、このアナロ
グスイッチ（Ｓ1）と並列になるように内部ＰＣＩバス
２に接続されている。そして、このアナログスイッチ
（Ｓ1，Ｓ2）は、接続制御ゲートアレイ２３によってそ
のオン／オフが制御されている。
【００６９】この構成は、第２のパターンの構成にアナ
ログスイッチ（Ｓ2）を加えたものであるが、このアナ
ログスイッチ（Ｓ2）の存在は、以下に示すような場合
に有効となる。
【００７０】たとえば、図１１に示すように、ドッキン
グステーション３０内のバスをプルアップするために抵
抗（Ｒ2）が設けられている場合であって、アナログス
イッチ（Ｓ2）が存在しないと過程すると、抵抗（Ｒ1）
の抵抗値を抵抗（Ｒ2）の抵抗値と比較して十分大きく
設定しなければ、通常稼働時におけるドッキングステー
ション３０側のバスの状態を保証できなくなってしま
う。
【００７１】しかしながら、この抵抗（Ｒ1）の抵抗値
を大きくすることは、ドッキングステーション３０側の
バスの信号線に電位レベルが伝達される期間を長くする
ことにつながり、その間、バスの実行サイクルを延長さ
せる結果、ＣＰＵを必要以上待機させるため、リアルタ
イム処理などには悪影響を与えてしまう。
【００７２】そこで第３のパターンでは、小さな抵抗値
をもつ抵抗（Ｒ1）とアナログスイッチ（Ｓ2）とを直列
に接続し、このアナログスイッチ（Ｓ2）をコンピュー
タ本体およびドッキングステーション３０双方のバスの
信号線の接続時のみオンにする（図１２の（ａ））。
【００７３】これにより、抵抗値の小さい抵抗（Ｒ1）
を介して電位レベルが（短期間に）ドッキングステーシ
ョン３０側のバスの信号線に伝達されることになる（図
１２の（ｃ））。
【００７４】そして、第２のパターンにて説明したよう
に、バスの実行サイクル中のコマンドがアクティブにな
ったとき以降であって、この延期期間内に、アナログス
イッチ（Ｓ1）をオンにした後（（図１２（ｂ））、ア
ナログスイッチ（Ｓ2）をオフにする。
【００７５】これにより、双方の電位レベルを短期間に
等価にでき、かつスイッチオン時に過渡現象を引き起こ
すことを防止することがない。このときの動作手順を図
１３を参照して説明する。
【００７６】システムＢＩＯＳは、内部ＰＣＩバス２の
実行サイクル中のコマンドがアクティブになったとき、
このコマンドに対するバスの実行サイクルを予め設定さ
れた期間だけ延期すべく、接続制御ゲートアレイ２３の
内蔵するレジスタにカウンタ値を設定する（ステップＤ
１）。
【００７７】ここで、システムＢＩＯＳは、接続制御ゲ
ートアレイ２３に対して、アナログスイッチ（Ｓ2）の
オンを指示する（ステップＤ２）。そして、バスの実行
サイクルが所定の期間延期される間に（ステップＤ
３）、システムＢＩＯＳは、接続制御ゲートアレイ２３
に対して、アナログスイッチ（Ｓ1）のオンを指示する
（ステップＤ４）。
【００７８】その後、システムＢＩＯＳは、アナログス
イッチ（Ｓ2）のオフを指示する（ステップＤ５）。こ
れにより、双方の電位レベルを短期間に等価にすること
ができ、過渡現象を引き起こすことがなく、かつ以降の
通常稼働時に影響を与えることもないため、バスサイク
ルが実行状態であるときに、コンピュータ本体およびド
ッキングステーション３０双方のバスの信号線を接続す
ることができる。
【００７９】
【発明の効果】以上説明したように、この発明によれ
ば、コンピュータ本体側のバスの信号線の電位レベル
と、拡張ユニット側のバスの信号線の電位レベルとを等
しくした後に接続することになるため、バスサイクルが
実行状態であるときに、コンピュータ本体および拡張ユ
ニット双方のバスの信号線を接続することが可能とな
る。
【図面の簡単な説明】
【図１】この発明の一実施形態に係るコンピュータシス
テムのシステム構成を示すブロック図。
【図２】同実施形態のシステムで使用されるドッキング
ステーションの構成を示すブロック図。
【図３】同実施形態のシステムで使用されるカードドッ
クの構成を示すブロック図。
【図４】同実施形態のコンピュータ本体がドッキングス
テーションに装着される様子を示す図。
【図５】同実施形態のコンピュータ本体がドッキングス
テーションに装着されたときにバスを接続する際の動作
手順を説明する際の動作手順を説明するフローチャー
ト。
【図６】同実施形態のアナログスイッチＩＣの構造の第
１パターンを説明するブロック図。
【図７】同実施形態のバスの接続手順の第１のパターン
を説明するフローチャート。
【図８】同実施形態のアナログスイッチＩＣの構造の第
２パターンを説明するブロック図。
【図９】同実施形態のバスの接続手順の第１のパターン
を説明する概念図。
【図１０】同実施形態のバスの接続手順の第１のパター
ンを説明するフローチャート。
【図１１】同実施形態のアナログスイッチＩＣの構造の
第３のパターンを説明するブロック図。
【図１２】同実施形態のバスの接続手順の第３のパター
ンを説明する概念図。
【図１３】同実施形態のバスの接続手順の第３のパター
ンを説明するフローチャート。
【符号の説明】
１…プロセッサバス、２…内部ＰＣＩバス、３…内部Ｉ
ＳＡバス、４…Ｉ2Ｃバス、５…外部ＰＣＩバス、６…
外部ＩＳＡバス、１０…ドッキングコネクタ、１１…Ｃ
ＰＵ、１２…ホスト−ＰＣＩブリッジ、１３…メモリ、
１４…ディスプレイコントローラ、１５…ＤＳＰインタ
フェースゲートアレイ、１６…内部ＰＣＩ−ＩＳＡブリ
ッジ装置、１７…カードコントローラ、１８…アナログ
スイッチＩＣ、１９…ＢＩＯＳ ＲＯＭ、２０…ＨＤ
Ｄ、２１…キーボードコントローラ、２２…リアルタイ
ムクロック（ＲＴＣ）、２３…接続制御ゲートアレイ、
２４…電源コントローラ（ＰＳＣ）、２５…電源回路
（ＰＳ）、２６…電源スイッチ、２７…パネルスイッ
チ、３０…ドッキングステーション、３１…ＤＳ−ＰＣ
Ｉ／ＩＳＡブリッジ装置、３３…ＤＳコントローラ、３
４…ＥＥＰＲＯＭ、３５…カードコントローラ、４０…
カードドック（ポートリプリケータ）、４１…ＰＣカー
ドコントローラ、４３…ＥＥＰＲＯＭ、４４…電源回
路、１００…コンピュータ本体、１０１，１０２，１０
３…コネクタ要素、１３１…システムメモリ、１３２…
拡張メモリ、１５１…ＤＳＰ、１５２…モデム（ＣＯＤ
ＥＣ）、１５３…サウンドＣＯＤＥＣ。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 コンピュータ本体の機能拡張のために前
    記コンピュータ本体が取り外し可能に装着される拡張ユ
    ニットを備えたコンピュータシステムであって、前記コ
    ンピュータ本体が前記拡張ユニットに装着された際、双
    方のバスの信号線がコネクタを介して接続されるコンピ
    ュータシステムにおいて、 前記コンピュータ本体は、 前記拡張ユニット側に導出される前記バスの信号線にア
    ナログスイッチを介在させ、 前記拡張ユニットに装着された際に前記拡張ユニットの
    電源を起動する手段と、 前記拡張ユニットの電源が起動した後に前記拡張ユニッ
    トをリセット状態にする手段と、 前記拡張ユニットがリセット状態となった後に、前記バ
    スの信号線の電位レベルと前記拡張ユニット側のバスの
    信号線の電位レベルとが等しくなるように予め設定され
    た値を前記バスに送出する手段と、 前記予め設定された値が前記バスに送出された後に前記
    アナログスイッチをオンにする手段と、 前記アナログスイッチがオンにされた後に前記拡張ユニ
    ットのリセット状態を解除する手段とを具備し、 前記バスサイクルが実行状態であるときに前記コンピュ
    ータ本体および拡張ユニット双方のバスの信号線を接続
    可能とすることを特徴とするコンピュータシステム。
  2. 【請求項２】 前記バスに送出される値は極小値および
    極大値のいずれかであることを特徴とする請求項１記載
    のコンピュータシステム。
  3. 【請求項３】 コンピュータ本体の機能拡張のために前
    記コンピュータ本体が取り外し可能に装着される拡張ユ
    ニットを備えたコンピュータシステムであって、前記コ
    ンピュータ本体が前記拡張ユニットに装着された際、双
    方のバスの信号線がコネクタを介して接続されるコンピ
    ュータシステムにおいて、 前記コンピュータ本体は、 前記拡張ユニット側に導出される前記バスの信号線にア
    ナログスイッチを介在させるとともに、このアナログス
    イッチと並列となるように前記バスの信号線に抵抗を接
    続しておき、 前記拡張ユニットに装着された際に前記拡張ユニットの
    電源を起動する手段と、 前記拡張ユニットの電源が起動した後に前記拡張ユニッ
    トをリセット状態にする手段と、 前記拡張ユニットがリセット状態となった後、前記バス
    の実行サイクル中のコマンドがアクティブになったとき
    に、このコマンドに対する前記バスの実行サイクルを予
    め設定された第１の期間分延期する手段と、 前記バスサイクルの実行サイクル中のコマンドがアクテ
    ィブになった後、予め設定された第２の期間経過後に、
    前記アナログスイッチをオンにする手段と、 前記アナログスイッチがオンになった後に前記拡張ユニ
    ットのリセット状態を解除する手段とを具備し、 前記バスサイクルが実行状態であるときに前記コンピュ
    ータ本体および拡張ユニット双方のバスの信号線を接続
    可能とすることを特徴とするコンピュータシステム。
  4. 【請求項４】 コンピュータ本体の機能拡張のために前
    記コンピュータ本体が取り外し可能に装着される拡張ユ
    ニットを備えたコンピュータシステムであって、前記コ
    ンピュータ本体が前記拡張ユニットに装着された際、双
    方のバスの信号線がコネクタを介して接続されるコンピ
    ュータシステムにおいて、 前記コンピュータ本体は、 前記拡張ユニット側に導出される前記バスの信号線に第
    １のアナログスイッチを介在させるとともに、直列に接
    続された抵抗と第２のアナログスイッチとを前記第１の
    アナログスイッチと並列となるように前記バスの信号線
    に接続しておき、 前記拡張ユニットに装着された際に前記拡張ユニットの
    電源を起動する手段と、 前記拡張ユニットの電源が起動した後に前記拡張ユニッ
    トをリセット状態にする手段と、 前記拡張ユニットがリセット状態となった後、前記第２
    のアナログスイッチをオンにする手段と、 前記第２のアナログスイッチがオンになった後、前記バ
    スの実行サイクル中のコマンドがアクティブになったと
    きに、このコマンドに対する前記バスの実行サイクルを
    予め設定された第１の期間分延期する手段と、 前記バスサイクルの実行サイクル中のコマンドがアクテ
    ィブになった後、予め設定された第２の期間経過後に、
    前記第１のアナログスイッチをオンにする手段と、 前記第１のアナログスイッチがオンになった後に前記前
    記第２のアナログスイッチをオフにする手段と、 前記第２のアナログスイッチがオフになった後に前記拡
    張ユニットのリセット状態を解除する手段とを具備し、 前記バスサイクルが実行状態であるときに前記コンピュ
    ータ本体および拡張ユニット双方のバスの信号線を接続
    可能とすることを特徴とするコンピュータシステム。
  5. 【請求項５】 前記第１の期間は、前記第２の期間より
    も長くなるように設定されることを特徴とする請求項３
    または４記載のコンピュータシステム。
JP04492096A 1996-03-01 1996-03-01 コンピュータシステムおよびバス接続方法 Expired - Lifetime JP3618878B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP04492096A JP3618878B2 (ja) 1996-03-01 1996-03-01 コンピュータシステムおよびバス接続方法
US08/808,414 US5901292A (en) 1996-03-01 1997-02-28 Computer system having expansion unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04492096A JP3618878B2 (ja) 1996-03-01 1996-03-01 コンピュータシステムおよびバス接続方法

Publications (2)

Publication Number Publication Date
JPH09237140A true JPH09237140A (ja) 1997-09-09
JP3618878B2 JP3618878B2 (ja) 2005-02-09

Family

ID=12704914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04492096A Expired - Lifetime JP3618878B2 (ja) 1996-03-01 1996-03-01 コンピュータシステムおよびバス接続方法

Country Status (2)

Country Link
US (1) US5901292A (ja)
JP (1) JP3618878B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6591320B1 (en) 1999-06-01 2003-07-08 International Business Machines Corporation Method and system for selective disablement of expansion bus slots in a multibus data processing system
JP2018068041A (ja) * 2016-10-19 2018-04-26 富士通株式会社 機能拡張装置、電子回路、電子システム及び電力制御プログラム
US10073800B2 (en) 2013-03-29 2018-09-11 Fujitsu Limited Coupling controller, information processing apparatus and coupling control method

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281525B1 (ko) * 1996-11-13 2001-02-15 윤종용 자동감지기능을 갖는 컴퓨터시스템
US6043809A (en) * 1997-09-23 2000-03-28 Compaq Computer Corporation Computer keyboard scroll bar control
US6216187B1 (en) * 1997-12-01 2001-04-10 Toshiba America Information Systems, Inc. System for powering down a portable computer in a docking station
JP3026796B1 (ja) * 1998-10-16 2000-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータと周辺デバイスの接続装置および接続方法
US6295566B1 (en) * 1998-10-31 2001-09-25 Campaq Computer Corporation PCI add-in-card capability using PCI-to-PCI bridge power management
US6470284B1 (en) * 1999-08-05 2002-10-22 02 Micro International Limited Integrated PC card host controller for the detection and operation of a plurality of expansion cards
US6594721B1 (en) * 2000-02-29 2003-07-15 Hewlett-Packard Development Company, L.P. Surprise hot bay swapping of IDE/ATAPI devices
US6868468B2 (en) * 2002-02-14 2005-03-15 Standard Microsystems Corporation Switchable hot-docking interface for a portable computer for hot-docking the portable computer to a docking station
US20040034730A1 (en) * 2002-08-16 2004-02-19 Te-Hua Yu System and device for hot docking and undocking
US7917679B2 (en) * 2005-02-18 2011-03-29 Standard Microsystems Corporation Trusted LPC docking interface for docking notebook computers to a docking station
US20080028118A1 (en) * 2006-07-31 2008-01-31 Craig Peter Sayers Portable dock for a portable computing system
US7565472B2 (en) * 2007-04-26 2009-07-21 Creative Technology Ltd Host based automatic detection unit
CN101909394B (zh) * 2010-09-02 2015-06-03 Bcd半导体制造有限公司 一种调光的led灯驱动电路和方法
US20130086397A1 (en) * 2011-09-30 2013-04-04 Katsuhiro Uchida Electronic apparatus and its control method
JP7293986B2 (ja) * 2019-08-27 2023-06-20 沖電気工業株式会社 データ処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5974434U (ja) * 1982-11-05 1984-05-21 パイオニア株式会社 マイクロコンピユ−タの電源供給回路
US4835737A (en) * 1986-07-21 1989-05-30 American Telephone And Telegraph Company, At&T Bell Laboratories Method and apparatus for controlled removal and insertion of circuit modules
DE69131440T2 (de) * 1990-08-20 2000-02-03 Toshiba Kawasaki Kk Verbindungszustandsbestätigungssystem und -methode für eine Expansionseinheit
US5477415A (en) * 1993-11-12 1995-12-19 Texas Instruments Incorporated Automatic computer docking station having a motorized tray, cammed side connectors, motorized side connectors, and locking and unlocking guide pins
US5598537A (en) * 1994-03-25 1997-01-28 Advanced Micro Devices, Inc. Apparatus and method for driving a bus to a docking safe state in a dockable computer system including a docking station and a portable computer
EP0674275B1 (en) * 1994-03-25 2000-08-09 Advanced Micro Devices, Inc. An apparatus and method for achieving hot docking capabilities for a dockable computer system
US5664118A (en) * 1994-03-28 1997-09-02 Kabushiki Kaisha Toshiba Computer system having detachable expansion unit
KR0163706B1 (ko) * 1995-08-31 1998-12-15 김광호 주변 장치 교환 회로 및 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6591320B1 (en) 1999-06-01 2003-07-08 International Business Machines Corporation Method and system for selective disablement of expansion bus slots in a multibus data processing system
US10073800B2 (en) 2013-03-29 2018-09-11 Fujitsu Limited Coupling controller, information processing apparatus and coupling control method
JP2018068041A (ja) * 2016-10-19 2018-04-26 富士通株式会社 機能拡張装置、電子回路、電子システム及び電力制御プログラム

Also Published As

Publication number Publication date
US5901292A (en) 1999-05-04
JP3618878B2 (ja) 2005-02-09

Similar Documents

Publication Publication Date Title
US5764968A (en) Clock supply permission/inhibition control system
US6438622B1 (en) Multiprocessor system including a docking system
JP3618878B2 (ja) コンピュータシステムおよびバス接続方法
KR100368079B1 (ko) 컴퓨터 및 컴퓨터의 전원 제어 방법
US6647512B1 (en) Method for restoring CMOS in a jumperless system
JP3869049B2 (ja) コンピュータシステムにおけるスタンバイ中のデバイス構成のロス防止方法およびデバイス構成の捕捉のためのコントローラ回路
US6338107B1 (en) Method and system for providing hot plug of adapter cards in an expanded slot environment
US6453423B1 (en) Computer remote power on
US6519669B1 (en) Apparatus and method of connecting a computer and a peripheral device
JP3974288B2 (ja) 周辺装置をコンピュータに登録する方法及び装置
JP2007272928A (ja) インテリジェント電源スィッチ及び制御方法
JP2001222346A (ja) コンピュータ、コンピュータシステム、および省電力制御方法
JP2008287505A (ja) 情報処理装置およびレガシーエミュレーション処理停止制御方法
JP2631085B2 (ja) コンピュータのためのシステム管理モードアドレス訂正システムおよびコンピュータシステム
JPH0997127A (ja) コンピュータシステム
US20030041273A1 (en) Method of synchronizing operation frequencies of CPU and system RAM in power management process
US6990546B2 (en) Hot docking drive wedge and port replicator
JPH0644094A (ja) 代替システム制御装置のエラーを検出するコンピュータ・システム
US6567868B1 (en) Structure and method for automatically setting the CPU speed
US6195723B1 (en) Method and system for providing peer-to-peer control in an expanded slot environment using a bridge as an agent for controlling peripheral device
JPH11194847A (ja) コンピュータシステムおよび初期化制御装置
JP2001005574A (ja) コンピュータシステム
JPH09114566A (ja) コンピュータシステム
JPH1173330A (ja) コンピュータシステム
JP3769541B2 (ja) コンピュータ装置、ｍｉｎｉＰＣＩカード、自動電源オン回路、および自動立ち上げ方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

EXPY Cancellation because of completion of term