JP3618878B2 - コンピュータシステムおよびバス接続方法 - Google Patents
コンピュータシステムおよびバス接続方法 Download PDFInfo
- Publication number
- JP3618878B2 JP3618878B2 JP04492096A JP4492096A JP3618878B2 JP 3618878 B2 JP3618878 B2 JP 3618878B2 JP 04492096 A JP04492096 A JP 04492096A JP 4492096 A JP4492096 A JP 4492096A JP 3618878 B2 JP3618878 B2 JP 3618878B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- expansion unit
- analog switch
- main body
- computer main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Description
【０００１】
【発明の属する技術分野】
この発明は、たとえばノートブックタイプのパーソナルコンピュータなどに適用して好適なコンピュータシステムおよびバス接続方法に係り、特にコンピュータと、そのコンピュータ本体が取り外し可能に装着される拡張ユニットとを備えたコンピュータシステムおよびバス接続方法に関する。
【０００２】
【従来の技術】
近年、携行が容易でバッテリにより動作可能なラップトップタイプまたはノートブックタイプのパーソナルポータブルコンピュータが種々開発されている。この種のポータブルコンピュータは、その機能拡張のために、拡張ユニットに必要に応じて装着できるように構成されている。
【０００３】
この拡張ユニットは、ハードディスクドライブなどのドライブ装置を収容するドライブベイや、種々のオプションカードを装着するための拡張スロットなどを有している。したがって、この拡張ユニットに必要に応じてポータブルコンピュータを接続して使用することにより、ポータブルコンピュータの携帯性を損なうことなしに、そのポータブルコンピュータの機能拡張を容易に行なうことができる。
【０００４】
また、最近では、ホットドッキングなどと称される新たな概念が誕生してきている。このホットドッキングとは、たとえばＣＤ−ＲＯＭドライブなどといった周辺機器の追加（あるいは削除）をシステムの稼働中に実施可能とするものであり、いくつかのオペレーティングシステムで、このホットドッキング機能がサポートされている。
【０００５】
しかしながら、前述したような拡張ユニットにポータブルコンピュータを接続する場合には、拡張ユニット内に配置されたバスと、ポータブルコンピュータ本体内のバスとを接続することになり、バスサイクルが実行状態であるときに双方のバスを接続したのでは、過渡現象などによって双方ともに誤動作を引き起こす可能性が極めて高く、このために両機器の電源を遮断した状態で接続せざるをえなかった。
【０００６】
また、ポータブルコンピュータ側のバス上に拡張ユニット側のバスとの接続を制御するためのスイッチを設けることにより、システム稼働中に接続可能としたものも存在してきているが、実際にはポータブルコンピュータ側のバスのバスサイクルがアイドル状態のとき、すなわち、スイッチオン時の過渡現象にシステムがなんらに影響を受けないときを待機して、双方のバスの接続を行なうといったものであった。
【０００７】
【発明が解決しようとする課題】
このように、拡張ユニットはポータブルコンピュータの機能拡張を行なう上で重要であるが、従来では、ポータブルコンピュータ側のバスのバスサイクルが実行状態であるときには、ポータブルコンピュータのバスと拡張ユニットのバスとを接続することができないといった問題があった。
【０００８】
この発明は、このような点に鑑みてなされたものであり、簡単な構成を付加するのみで、ポータブルコンピュータのバスサイクルが実行状態のときに、拡張ユニットとのバス接続を可能とするコンピュータシステムおよびバス接続方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明は、コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備えたコンピュータシステムであって、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムにおいて、前記コンピュータ本体は、前記拡張ユニット側に導出される前記バスの信号線上に介在させて設けられるアナログスイッチと、前記拡張ユニットに装着された際に前記拡張ユニットの電源を起動する手段と、前記拡張ユニットの電源が起動した後に前記拡張ユニットをリセット状態にする手段と、前記拡張ユニットがリセット状態となった後に、前記バスの信号線の電位レベルと前記拡張ユニット側のバスの信号線の電位レベルとが等しくなるように予め設定された値を前記バスに送出する手段と、前記予め設定された値が前記バスに送出された後に前記アナログスイッチをオンにする手段と、前記アナログスイッチがオンにされた後に前記拡張ユニットのリセット状態を解除する手段とを具備し、前記バスサイクルが実行状態であるときに前記コンピュータ本体および拡張ユニット双方のバスの信号線を接続可能とすることを特徴とする。
【００１０】
この発明によれば、コンピュータ本体が拡張ユニットに装着され、コンピュータ本体側のバスと拡張ユニット側のバスとを接続するときに、まずバスに対して予め設定された値を送出する。
【００１１】
たとえば、初期状態として拡張ユニット側のバスの各信号線がプルアップされている場合であれば、バスに極大値（Ｈｉｇｈ Ｖａｌｕｅ）を送出し、一方、初期状態として拡張ユニット側のバスの各信号線がプルダウンされている場合であれば、バスに極小値（Ｌｏｗ Ｖａｌｕｅ）を送出する。このように設定された値を送出することにより、コンピュータ本体側のバスの信号線の電位レベルと、拡張ユニット側のバスの信号線の電位レベルとはほぼ等しくなっているはずである。
【００１２】
そして、この双方のバスの信号線の電位レベルを等しくした後に、コンピュータ本体側のバスの信号線に介在させたアナログスイッチをオンとする。これにより、過渡現象を引き起こすことがなく、バスサイクルが実行状態であるときに、コンピュータ本体および拡張ユニット双方のバスの信号線を接続することができる。
【００１３】
また、この発明は、コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備えたコンピュータシステムであって、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムにおいて、前記コンピュータ本体は、前記拡張ユニット側に導出される前記バスの信号線上に介在させて設けられるアナログスイッチと、前記アナログスイッチと並列となるように前記バスの信号線に接続される抵抗と、前記拡張ユニットに装着された際に前記拡張ユニットの電源を起動する手段と、前記拡張ユニットの電源が起動した後に前記拡張ユニットをリセット状態にする手段と、前記拡張ユニットがリセット状態となった後、前記バスの実行サイクル中のコマンドがアクティブになったときに、このコマンドに対する前記バスの実行サイクルを予め設定された第１の期間分延期する手段と、前記バスサイクルの実行サイクル中のコマンドがアクティブになった後、予め設定された第２の期間経過後に、前記アナログスイッチをオンにする手段と、前記アナログスイッチがオンになった後に前記拡張ユニットのリセット状態を解除する手段とを具備し、前記バスサイクルが実行状態であるときに前記コンピュータ本体および拡張ユニット双方のバスの信号線を接続可能とすることを特徴とする。
【００１４】
この発明においては、バスの信号線にアナログスイッチを介在させているのに加え、このアナログスイッチと並列となるように抵抗がバスの信号線に接続されているため、コンピュータ本体が拡張ユニットに装着され、コンピュータ本体側のバスと拡張ユニット側のバスとを接続する際、アナログスイッチのオン／オフに関わらず、拡張ユニット側のバスの各信号線には、コンピュータ本体側のバスの対応する信号線の電位レベルが伝達され始めていることになる。
【００１５】
そこで、この発明では、バスの実行サイクル中のコマンドがアクティブになったとき、このコマンドに対するバスの実行サイクルを予め設定された第１の期間だけ延期する。この期間は、そのコマンドによって設定された各信号線の電位レベルが拡張ユニット側のバスの信号線に完全に伝達されるのに十分な期間、すなわち、「Ｈｉｇｈ」の状態の信号線に対応する拡張ユニット側のバスの信号線が飽和するのに十分な期間を設定しておく。
【００１６】
そして、バスの実行サイクル中のコマンドがアクティブになったとき以降、この第１の期間の範囲内であって、拡張ユニット側のバスの信号線に完全に伝達されるのに十分な第２の期間経過後に、アナログスイッチをオンにする。このときには、「Ｌｏｗ」の状態の信号線に対応する拡張ユニット側のバスの信号線は、「Ｌｏｗ」の状態になっており、また、「Ｈｉｇｈ」の状態の信号線に対応する拡張ユニット側のバスの信号線は、「Ｈｉｇｈ」の状態になっているはずである。したがって、双方の電位レベルは等しいため、アナログスイッチをオンにしても過渡現象を引き起こすことがない。
【００１７】
これにより、バスサイクルが実行状態にあるときに、コンピュータ本体および拡張ユニット双方のバスの信号線を接続することができる。
また、この発明は、コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備えたコンピュータシステムであって、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムにおいて、前記コンピュータ本体は、前記拡張ユニット側に導出される前記バスの信号線上に介在させて設けられる第１のアナログスイッチと、前記第１のアナログスイッチと並列となるように前記バスの信号線に接続される抵抗と、前記抵抗と直列となり、かつ前記第１のアナログスイッチと並列となるように前記バスの信号線に接続される第２のアナログスイッチと、前記拡張ユニットに装着された際に前記拡張ユニットの電源を起動する手段と、前記拡張ユニットの電源が起動した後に前記拡張ユニットをリセット状態にする手段と、前記拡張ユニットがリセット状態となった後、前記第２のアナログスイッチをオンにする手段と、前記第２のアナログスイッチがオンになった後、前記バスの実行サイクル中のコマンドがアクティブになったときに、このコマンドに対する前記バスの実行サイクルを予め設定された第１の期間分延期する手段と、前記バスサイクルの実行サイクル中のコマンドがアクティブになった後、予め設定された第２の期間経過後に、前記第１のアナログスイッチをオンにする手段と、前記第１のアナログスイッチがオンになった後に前記第２のアナログスイッチをオフにする手段と、前記第２のアナログスイッチがオフになった後に前記拡張ユニットのリセット状態を解除する手段とを具備し、前記バスサイクルが実行状態であるときに前記コンピュータ本体および拡張ユニット双方のバスの信号線を接続可能とすることを特徴とする。
【００１８】
前述したような、アナログスイッチと並列となるように抵抗をバスに接続する構成の場合、拡張ユニットの構成によっては、バスの信号線に接続する抵抗値をある程度大きくしなければ、通常稼働時における拡張ユニット側のバスの状態を保証できなくなってしまうことがある。しかしながら、この抵抗値を大きくすることは、拡張ユニット側のバスの信号線に電位レベルが伝達される期間を長くすることにつながり、その間、バスの実行サイクルを延長させる結果、ＣＰＵを必要以上待機させるため、リアルタイム処理などには悪影響を与えてしまう。
【００１９】
そこで、この発明では、この抵抗と直列に第２のアナログスイッチを接続し、この抵抗と第２のアナログスイッチとを前述した（第１の）アナログスイッチと並列になるようにバスに接続する。
【００２０】
そして、この第２のアナログスイッチをコンピュータ本体および拡張ユニット双方のバスの信号線の接続時のみオンすれば、そのときだけ抵抗を介して電位レベルを伝達させることができ、かつ通常稼働時における拡張ユニット側のバスの状態を乱すことがなくなるため、その抵抗値を十分小さくすることが可能となる。これにより、バスサイクルが実行状態であるときに、コンピュータ本体および拡張ユニット双方のバスの信号線を接続することができることに加え、拡張ユニット側のバスの信号線に電位レベルが伝達される期間を十分小さくすることが可能となる。
【００２１】
【発明の実施の形態】
以下、図面を参照してこの発明の実施形態を説明する。
図１には、この発明の一実施形態に係るコンピュータシステムの構成が示されている。このコンピュータシステムは、バッテリ駆動可能なノートブックタイプまたはラップトップタイプのポータブルコンピュータであり、そのシステムボード上には、プロセッサバス１、内部ＰＣＩバス２、内部ＩＳＡバス３、およびＩ２Ｃバス４が配設されている。また、このポータブルコンピュータ本体に設けられたドッキングコネクタ１０には、機能拡張のための拡張ユニットとして、図２のドッキングステーション３０または図３のカードドック４０がユーザによって必要に応じて接続される。ドッキングコネクタ１０は、図示のように、３つのコネクタ要素１０１，１０２，１０３から構成されている。
【００２２】
コンピュータ本体内には、ＣＰＵ１１、ホスト−ＰＣＩブリッジ装置１２、メモリ１３、ディスプレイコントローラ１４、ＤＳＰインタフェースゲートアレイ（ＤＳＰ ＩＦ ＧＡ）１５、内部ＰＣＩ−ＩＳＡブリッジ装置１６、カードコントローラ１７、アナログスイッチＩＣ１８、ＢＩＯＳ ＲＯＭ１９、ＨＤＤ２０、キーボードコントローラ２１、リアルタイムクロック（ＲＴＣ）２２、接続制御ゲートアレイ２３、電源コントローラ（ＰＳＣ）２４などが設けられている。
【００２３】
ドッキングステーション３０は、ＰＣＩ拡張カード、ＩＳＡ拡張カード、ＰＣカード、ＨＤＤ、ＣＤ−ＲＯＭドライブなどの拡張デバイスの増設のために使用されるものであり、このドッキングステーション３０内には、図２に示されているように、外部ＰＣＩバス５および外部ＩＳＡバス６が拡張バスとして配設されており、そこにはドライブベイやＰＣＩ拡張スロットおよびＩＳＡ拡張スロットなどが接続されている。また、このドッキングステーション３０内には、ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置３１、ＤＳコントローラ３３、ＥＥＰＲＯＭ３４なども設けられている。
【００２４】
また、カードドック４０は、ＰＣカードの増設や、外付けのマウス、ジョイスティック、およびキーボードなどの接続に使用されるものであり、このカードドック４０内には、図３に示されているように、ＥＥＰＲＯＭ４３が設けられている。
【００２５】
次に、図１のコンピュータ本体に設けられた各コンポーネントの機能および構成について説明する。
ＣＰＵ１１は、たとえば、米インテル社によって製造販売されているマイクロプロセッサ“Ｐｅｎｔｉｕｍ”などによって実現されている。このＣＰＵ１１の入出力ピンに直結されているプロセッサバス１は、６４ビット幅のデータバスを有している。
【００２６】
メモリ１３は、オペレーティングシステム、デバイスドライバ、実行対象のアプリケーションプログラム、および処理データなどを格納するメモリデバイスであり、複数のＤＲＡＭモジュールによって構成されている。このメモリ１３は、システムボード上に予め実装されるシステムメモリ１３１と、ユーザによって必要に応じて装着される拡張メモリ１３２とから構成される。これらシステムメモリ１３１および拡張メモリ１３２を構成するＤＲＡＭモジュールとしては、シンクロナスＤＲＡＭやＲａｍｂｕｓなど、バンク毎にメモリクロックの供給が必要な高速メモリが利用される。
【００２７】
このメモリ１３は、３２ビット幅または６４ビット幅のデータバスを有する専用のメモリバスを介してホスト−ＰＣＩブリッジ装置１２に接続されている。メモリバスのデータバスとしてはプロセッサバス１のデータバスを利用することもできる。この場合、メモリバスは、アドレスバスと各種メモリ制御信号線とから構成される。
【００２８】
ホスト／ＰＣＩブリッジ装置１２は、プロセッサバス１と内部ＰＣＩバス２との間を繋ぐブリッジＬＳＩであり、ＰＣＩバス２のバスマスタの１つとして機能する。このホスト／ＰＣＩブリッジ装置１２は、プロセッサバス１と内部ＰＣＩバス２との間で、データおよびアドレスを含むバスサイクルを双方向で変換する機能、およびメモリバスを介してメモリ１３をアクセス制御する機能などを有している。
【００２９】
内部ＰＣＩバス２はクロック同期型の入出力バスであり、内部ＰＣＩバス２上の全てのサイクルはＰＣＩバスクロックに同期して行なわれる。ＰＣＩバスクロックの周波数は最大３３ＭＨｚである。ＰＣＩバス２は、時分割的に使用されるアドレス／データバスを有している。このアドレス／データバスは、３２ビット幅である。
【００３０】
ＰＣＩバス２上のデータ転送サイクルは、アドレスフェーズとそれに後続する１以上のデータフェーズとから構成される。アドレスフェーズにおいてはアドレスおよび転送タイプが出力され、データフェーズでは８ビット、１６ビット、２４ビットまたは３２ビットのデータが出力される。
【００３１】
ディスプレイコントローラ１４は、ホスト／ＰＣＩブリッジ装置１２と同様にＰＣＩバス２のバスマスタの１つであり、ビデオメモリ（ＶＲＡＭ）１４３の画像データをＬＣＤ１４１や外部のＣＲＴディプレイ１４２に表示する。
【００３２】
ＤＳＰインタフェースゲートアレイ１５は、ＰＣＩデバイスの１つであり、ＤＳＰ１５１、モデム（ＣＯＤＥＣ）１５２、およびサウンドＣＯＤＥＣ１５３と共同して各種サウンド処理や電話／データの通信処理を行うためのＤＳＰシステムを構成する。
【００３３】
このＤＳＰインタフェースゲートアレイ１５は、メモリ１３に読み込まれて実行される専用のデバイスドライバプログラムの制御の下で、ＤＳＰ１５１、ＭＯＤＥＭ（ＣＯＤＥＣ）１５２、およびサウンドＣＯＤＥＣ１５３と通信して、ＤＳＰ１５１のデジタル信号処理機能を利用したサウンド処理や通信処理を制御する。
【００３４】
内部ＰＣＩ−ＩＳＡブリッジ装置１６は、内部ＰＣＩバス２と内部ＩＳＡバス３との間を繋ぐブリッジＬＳＩであり、ＰＣＩデバイスの１つとして機能する。この内部ＰＣＩ−ＩＳＡブリッジ装置１６には、ＰＣＩバスアービタ、およびＤＭＡコントローラなどが内蔵されている。内部ＩＳＡバス３には、ＢＩＯＳ ＲＯＭ１９、ＨＤＤ２０、キーボードコントローラ２１、ＲＴＣ２２、接続制御ゲートアレイ２３が接続されている。
【００３５】
カードコントローラ１７は、ＰＣＩデバイスの１つであり、ＰＣＭＣＩＡまたはカードバス仕様のＰＣカードを制御する。
アナログスイッチＩＣ１８は、ドッキングステーション３０およびカードドック４０との間でバスの接続および切断を切り替える。すなわち、アナログスイッチＩＣＰＣＩ−ＤＳ１８は、内部ＰＣＩバス２とＰＣＩバス相当のドッキングバス７とを繋ぐブリッジＬＳＩであり、ＰＣＩデバイスの１つとして機能する。このドッキングバス７は、ドッキングコネクタ１０のコネクタ要素１０１を介して外部に導出され、ドッキングステーション３０に接続される。このアナログスイッチＩＣ１８によるバスの接続および切断は、接続制御ゲートアレイ２３によって制御されるが、このアナログスイッチＩＣ１８の構成と、その接続および切断についての制御手順とは本発明の特徴とするところであり、これについては後述する。
【００３６】
ＢＩＯＳ ＲＯＭ１９は、システムＢＩＯＳ（Ｂａｓｉｃ Ｉ／Ｏ Ｓｙｓｔｅｍ）を記憶するためのものであり、プログラム書き替えが可能なようにフラッシュメモリによって構成されている。このシステムＢＩＯＳには、システムブート時に実行されるＩＲＴルーチンと、各種Ｉ／Ｏデバイスを制御するためのデバイスドライバと、システム管理プログラムと、セットアップルーチンが含まれている。
【００３７】
システム管理プログラムは、ＳＭＭにおいて実行される割り込みプログラムであり、ＳＭＩハンドラ、およびホットキー処理ルーチンなどの各種ＳＭＩサービスルーチンを含んでいる。ＳＭＩハンドラは、ＳＭＩの発生要因に応じてＳＭＩサービスルーチンを起動するするためのものであり、ホットキーによるＳＭＩが発生した場合にはホットキー処理ルーチンを起動し、他の要因によるＳＭＩが発生した場合にはその要因に対応するＳＭＩサービスルーチンを起動する。
【００３８】
セットアップルーチンは、ユーザからのキー入力操作に応じて、このシステムの動作環境の設定を変更する。
接続制御ゲートアレイ２３は、内部ＩＳＡバス３とＩ２Ｃバス４とを繋ぐブリッジＬＳＩであり、ＣＰＵ１１によってリード／ライト可能な複数のレジスタ群を内蔵している。これらレジスタ群を使用することにより、ＣＰＵ１１とＩ２Ｃバス４上の電源コントローラ２４との通信が可能となる。なお、本実施形態に関連するレジスタとしては、（１）内部ＰＣＩバス２の実行サイクルの延期幅を規定するカウンタ値を保持するレジスタ、（２）アナログスイッチＩＣのオン／オフを設定する値を保持するレジスタ、（３）拡張ユニットのリセット／リセット解除を設定する値を保持するレジスタが挙げられる。
【００３９】
そして、この接続制御ゲートアレイ２３からは、ドッキングステーション３０などと接続される制御信号線がドッキングコネクタ１０のコネクタ要素１０２を介して複数本外部に導出されており、この制御信号線により前述の拡張ユニットのリセット／リセット解除を制御する。また、接続制御ゲートアレイ２３は、コンピュータ本体とドッキングステーション３０およびカードドック４０とのドッキング／アンドッキングを検出し、さらに、たとえばコンピュータ本体が電源オン状態のままでドッキングステーション３０の接続が行なわれたときに（ホットドック）、活線挿抜などによってドッキングステーション３０内の拡張ユニットの破壊やシステムの誤動作が生じないように、アナログスイッチＩＣ１８を駆動制御する。
【００４０】
Ｉ２Ｃバス４は、１本のクロック信号線と１本のデータ線（ＳＤＡ）から構成される双方向バスであり、これはドックキングコネクタ１０のコネクタ要素１０３を介して外部に導出されている。
【００４１】
電源コントローラ２４は、電源スイッチのオン／オフなどに応じてコンピュータ本体をパワーオン／パワーオフするためのものであり、また、ドッキングステーション３０とのドック／アンドックに応じた電源制御を行なうものである。
【００４２】
本実施形態では、コンピュータ本体がドッキングステーション３０に装着される場合を前提とし、ここでは、図２のドッキングステーション３０のコンポーネントについて説明する。
【００４３】
前述したように、ドッキングステーション３０は、ポータブルコンピュータ本体に取り外し可能に装着できる拡張ユニットである。図４は本実施形態に係るコンピュータ本体１００がドッキングステーション３０に装着される様子を示すものである。
【００４４】
このような外観を持つドッキングステーション３０内部に設けられたＤＳ−ＰＣＩ／ＩＳＡブリッジ装置３１は、コンピュータ本体からドッキングステーション３０に導出されるドッキングバス７と外部ＰＣＩバス５および外部ＩＳＡバス６とを繋ぐブリッジＬＳＩである。このＤＳ−ＰＣＩ／ＩＳＡブリッジ装置３１は、ＰＣＩデバイスの１つである。
【００４５】
ＤＳコントローラ３３は、ドッキングステーション３０の電源のオン／オフ、およびポータブルコンピュータ本体とドッキングステーション３０とのドッキング／アンドッキングを制御するためのマイコンであり、Ｉ２Ｃバス４を使用してコンピュータ本体の電源コントローラ２４および接続制御ゲートアレイ２３と通信する。
【００４６】
ＥＥＰＲＯＭ３４は、ドッキングステーション３０の拡張スロットに装着されている拡張カードなどの属性（アドレス、ＤＭＡチャネル、ＩＲＱ番号、その他）など、プラグ・アンド・プレイに必要な情報がＰｎＰ格納される。このＰｎＰ情報は、コンピュータ本体とドッキングステーション３０とがドッキングされた時や、コンピュータ本体またはドッキングステーション３０のパワーオン時などに、ＢＩＯＳ ＲＯＭ１９のシステムＢＩＯＳの制御の下、Ｉ２Ｃバス４を介して接続制御ゲートアレイ２３によってＥＥＰＲＯＭ３４からリードされる。
【００４７】
カードコントローラ３５は、コンピュータ本体内のカードコントローラ１７と同様に、ＰＣＭＣＩＡ／カードバス準拠のＰＣカードを制御する。
ここで、図５を参照してコンピュータ本体がドッキングステーション３０に装着されたときにバスを接続する際の動作手順を説明する。
【００４８】
システムＢＩＯＳは、ドッキングステーション３０への装着を、ＳＭＩの発生（ホットドッキング時）や、接続制御ゲートアレイ２３内の所定のレジスタの参照（ブート時）によって検出する（ステップＡ１）。なお、ブート時、接続制御ゲートアレイ２３は、ドッキングステーション３０内のＥＥＰＲＯＭ３４をＩ２Ｃバス４を介してリードすることによりその種別を認識する。
【００４９】
次に、システムＢＩＯＳは、電源コントローラ２４にドッキングステーション３０側の電源投入を指示する（ステップＡ２）。
また、システムＢＩＯＳは、ドッキングステーション３０側の電源が投入された後、接続制御ゲートアレイ２３に対しドッキングステーション３０のリセットを指示する（ステップＡ３）。この指示は、前述したレジスタを使用することによって実行する。
【００５０】
そして、システムＢＩＯＳは、接続制御ゲートアレイ２３の各種レジスタに所定の値をライトすることにより、接続制御ゲートアレイ２３にバス接続を実行させる（ステップＡ４）。このときの接続手順は、いくつかのパターンが考えられ、かつ本実施形態の特徴とするところであるので、パターン別に後述する。
【００５１】
最後に、システムＢＩＯＳは、接続制御ゲートアレイ２３に対しドッキングステーション３０のリセット解除を指示する（ステップＡ５）。
これ以降、ドッキングステーション３０内の外部ＰＣＩバス５および外部ＩＳＡバス６は、コンピュータ本体の内部ＰＣＩバス２と接続されたものとされ、通常稼働に移行することになる。
【００５２】
（第１のパターン）
ここで、図６および図７を参照してアナログスイッチＩＣ１８の構造および接続手順の第１のパターンを説明する。
【００５３】
図６に示すように、アナログスイッチＩＣ１８内部では、内部ＰＣＩバス２に介在した形でアナログスイッチ（Ｓ）が設けられている。このアナログスイッチ（Ｓ）は、接続制御ゲートアレイ２３によってそのオン／オフが制御されており、また、ドッキングステーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）は、初期状態としてプルアップ（図６の（１））またはプルダウンされているものとする（図６の（２））。
【００５４】
そして、システムＢＩＯＳは、まず内部ＰＣＩバス２に対して極大値（Ｈｉｇｈ Ｖａｌｕｅ）および極小値（Ｌｏｗ Ｖａｌｕｅ）のいずれか一方を送出する（図７のステップＢ１）。
【００５５】
たとえば、初期状態としてプルアップされている場合であれば、バスに極大値を送出し、一方、初期状態としてプルダウンされている場合であれば、バスに極小値を送出する。
【００５６】
これにより、コンピュータ本体１００側の内部ＰＣＩバス２の各信号線の電位レベルと、ドッキングステーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）の信号線の電位レベルとはほぼ等しくなるはずである。
【００５７】
そして、この双方のバスの信号線の電位レベルを等しくした後に、システムＢＩＯＳは、接続制御ゲートアレイ２３にアナログスイッチ（Ｓ）のオンを指示する（図７のステップＢ２）。
【００５８】
これにより、過渡現象などを引き起こすことがなく、バスサイクルが実行状態であるときに、コンピュータ本体１００およびドッキングステーション３０双方のバスの信号線を接続することができる。
【００５９】
（第２のパターン）
次に、図８乃至図１０を参照してアナログスイッチＩＣ１８の構造および接続手順の第２のパターンを説明する。
【００６０】
図８に示すように、アナログスイッチＩＣ１８内部では、内部ＰＣＩバス２に介在した形でアナログスイッチ（Ｓ）が設けられ、抵抗（Ｒ）が、このアナログスイッチ（Ｓ）と並列になるように内部ＰＣＩバス２に接続されている。そして、このアナログスイッチ（Ｓ）は、接続制御ゲートアレイ２３によってそのオン／オフが制御されている。
【００６１】
したがって、コンピュータ本体１００がドッキングステーション３０に装着されると、アナログスイッチ（Ｓ）のオン／オフに関わらず、並列に接続された抵抗（Ｒ）側から、ドッキングステーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）の各信号線に、コンピュータ本体１００側のバス内の対応する信号線の電位レベルが伝達されていくことになる（（図９（ａ））。
【００６２】
そこで、内部ＰＣＩバス２の実行サイクル中のコマンドがアクティブになったとき、このコマンドに対するバスの実行サイクルを予め設定された期間だけ延期する。この期間は、そのコマンドによって設定された各信号線の電位レベルがドッキングステーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）の信号線に完全に伝達されるのに十分な期間、すなわち、「Ｈｉｇｈ」の状態の信号線に対応するドッキングステーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）の信号線が飽和するのに十分な期間を設定しておく（（図９（ａ），（ｂ））。この期間は、ドッキングステーション３０側の負荷容量に基づいて決定される。したがって、カードドック４０が接続された場合には、カードドック４０の負荷容量に基づいて期間が決定されることになる。なお、この実行サイクルの延期は、システムＢＩＯＳが、前述した接続制御ゲートアレイ２３の内蔵するレジスタにカウンタ値を設定することによって実施する。すなわち、接続制御ゲートアレイ２３は、ＣＰＵ１１に通知すべきレディ信号をこのレジスタに設定されたカウンタ値分のクロック数だけ遅延させることにより、結果として内部ＰＣＩバス２の実行サイクルを延期させる。
【００６３】
そして、バスの実行サイクル中のコマンドがアクティブになったとき以降であって、この延期期間内に、システムＢＩＯＳは、接続制御ゲートアレイ２３にアナログスイッチ（Ｓ）のオンを指示する（（図９（ｃ））。このときには、「Ｌｏｗ」の状態の信号線に対応するドッキングステーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）の信号線は、「Ｌｏｗ」の状態になっており、また、「Ｈｉｇｈ」の状態の信号線に対応する拡張ユニット側のバスの信号線は、「Ｈｉｇｈ」の状態になっているはずである。したがって、双方の電位レベルは等しいため、過渡現象を引き起こすことがない。
【００６４】
このときの動作手順を図１０を参照して説明する。
システムＢＩＯＳは、内部ＰＣＩバス２の実行サイクル中のコマンドがアクティブになったとき、このコマンドに対するバスの実行サイクルを予め設定された期間だけ延期すべく、接続制御ゲートアレイ２３の内蔵するレジスタにカウンタ値を設定する（ステップＣ１）。
【００６５】
このカウンタ値の設定により、バスの実行サイクルが所定の期間延期されることになるが（ステップＣ２）、その期間中（そのコマンドによって設定された各信号線の電位レベルがドッキングステーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）の信号線に完全に伝達されるのに十分な期間以降）に、システムＢＩＯＳは、接続制御ゲートアレイ２３に対して、アナログスイッチ（Ｓ）のオンを指示する（ステップＣ３）。
【００６６】
これにより、過渡現象などを引き起こすことがなく、バスサイクルが実行状態であるときに、コンピュータ本体およびドッキングステーション３０双方のバスの信号線を接続することができる。
【００６７】
（第３パターン）
次に、図１１乃至図１３を参照してアナログスイッチＩＣ１８の構造および接続手順の第３のパターンを説明する。
【００６８】
図１１に示すように、アナログスイッチＩＣ１８内部では、内部ＰＣＩバス２に介在した形でアナログスイッチ（Ｓ１）が設けられ、直列に接続された抵抗（Ｒ１）とアナログスイッチ（Ｓ２）とが、このアナログスイッチ（Ｓ１）と並列になるように内部ＰＣＩバス２に接続されている。そして、このアナログスイッチ（Ｓ１，Ｓ２）は、接続制御ゲートアレイ２３によってそのオン／オフが制御されている。
【００６９】
この構成は、第２のパターンの構成にアナログスイッチ（Ｓ２）を加えたものであるが、このアナログスイッチ（Ｓ２）の存在は、以下に示すような場合に有効となる。
【００７０】
たとえば、図１１に示すように、ドッキングステーション３０内のバスをプルアップするために抵抗（Ｒ２）が設けられている場合であって、アナログスイッチ（Ｓ２）が存在しないと過程すると、抵抗（Ｒ１）の抵抗値を抵抗（Ｒ２）の抵抗値と比較して十分大きく設定しなければ、通常稼働時におけるドッキングステーション３０側のバスの状態を保証できなくなってしまう。
【００７１】
しかしながら、この抵抗（Ｒ１）の抵抗値を大きくすることは、ドッキングステーション３０側のバスの信号線に電位レベルが伝達される期間を長くすることにつながり、その間、バスの実行サイクルを延長させる結果、ＣＰＵを必要以上待機させるため、リアルタイム処理などには悪影響を与えてしまう。
【００７２】
そこで第３のパターンでは、小さな抵抗値をもつ抵抗（Ｒ１）とアナログスイッチ（Ｓ２）とを直列に接続し、このアナログスイッチ（Ｓ２）をコンピュータ本体およびドッキングステーション３０双方のバスの信号線の接続時のみオンにする（図１２の（ａ））。
【００７３】
これにより、抵抗値の小さい抵抗（Ｒ１）を介して電位レベルが（短期間に）ドッキングステーション３０側のバスの信号線に伝達されることになる（図１２の（ｃ））。
【００７４】
そして、第２のパターンにて説明したように、バスの実行サイクル中のコマンドがアクティブになったとき以降であって、この延期期間内に、アナログスイッチ（Ｓ１）をオンにした後（（図１２（ｂ））、アナログスイッチ（Ｓ２）をオフにする。
【００７５】
これにより、双方の電位レベルを短期間に等価にでき、かつスイッチオン時に過渡現象を引き起こすことを防止することがない。
このときの動作手順を図１３を参照して説明する。
【００７６】
システムＢＩＯＳは、内部ＰＣＩバス２の実行サイクル中のコマンドがアクティブになったとき、このコマンドに対するバスの実行サイクルを予め設定された期間だけ延期すべく、接続制御ゲートアレイ２３の内蔵するレジスタにカウンタ値を設定する（ステップＤ１）。
【００７７】
ここで、システムＢＩＯＳは、接続制御ゲートアレイ２３に対して、アナログスイッチ（Ｓ２）のオンを指示する（ステップＤ２）。
そして、バスの実行サイクルが所定の期間延期される間に（ステップＤ３）、システムＢＩＯＳは、接続制御ゲートアレイ２３に対して、アナログスイッチ（Ｓ１）のオンを指示する（ステップＤ４）。
【００７８】
その後、システムＢＩＯＳは、アナログスイッチ（Ｓ２）のオフを指示する（ステップＤ５）。
これにより、双方の電位レベルを短期間に等価にすることができ、過渡現象を引き起こすことがなく、かつ以降の通常稼働時に影響を与えることもないため、バスサイクルが実行状態であるときに、コンピュータ本体およびドッキングステーション３０双方のバスの信号線を接続することができる。
【００７９】
【発明の効果】
以上説明したように、この発明によれば、コンピュータ本体側のバスの信号線の電位レベルと、拡張ユニット側のバスの信号線の電位レベルとを等しくした後に接続することになるため、バスサイクルが実行状態であるときに、コンピュータ本体および拡張ユニット双方のバスの信号線を接続することが可能となる。
【図面の簡単な説明】
【図１】この発明の一実施形態に係るコンピュータシステムのシステム構成を示すブロック図。
【図２】同実施形態のシステムで使用されるドッキングステーションの構成を示すブロック図。
【図３】同実施形態のシステムで使用されるカードドックの構成を示すブロック図。
【図４】同実施形態のコンピュータ本体がドッキングステーションに装着される様子を示す図。
【図５】同実施形態のコンピュータ本体がドッキングステーションに装着されたときにバスを接続する際の動作手順を説明する際の動作手順を説明するフローチャート。
【図６】同実施形態のアナログスイッチＩＣの構造の第１パターンを説明するブロック図。
【図７】同実施形態のバスの接続手順の第１のパターンを説明するフローチャート。
【図８】同実施形態のアナログスイッチＩＣの構造の第２パターンを説明するブロック図。
【図９】同実施形態のバスの接続手順の第１のパターンを説明する概念図。
【図１０】同実施形態のバスの接続手順の第１のパターンを説明するフローチャート。
【図１１】同実施形態のアナログスイッチＩＣの構造の第３のパターンを説明するブロック図。
【図１２】同実施形態のバスの接続手順の第３のパターンを説明する概念図。
【図１３】同実施形態のバスの接続手順の第３のパターンを説明するフローチャート。
【符号の説明】
１…プロセッサバス、２…内部ＰＣＩバス、３…内部ＩＳＡバス、４…Ｉ２Ｃバス、５…外部ＰＣＩバス、６…外部ＩＳＡバス、１０…ドッキングコネクタ、１１…ＣＰＵ、１２…ホスト−ＰＣＩブリッジ、１３…メモリ、１４…ディスプレイコントローラ、１５…ＤＳＰインタフェースゲートアレイ、１６…内部ＰＣＩ−ＩＳＡブリッジ装置、１７…カードコントローラ、１８…アナログスイッチＩＣ、１９…ＢＩＯＳ ＲＯＭ、２０…ＨＤＤ、２１…キーボードコントローラ、２２…リアルタイムクロック（ＲＴＣ）、２３…接続制御ゲートアレイ、２４…電源コントローラ（ＰＳＣ）、２５…電源回路（ＰＳ）、２６…電源スイッチ、２７…パネルスイッチ、３０…ドッキングステーション、３１…ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置、３３…ＤＳコントローラ、３４…ＥＥＰＲＯＭ、３５…カードコントローラ、４０…カードドック（ポートリプリケータ）、４１…ＰＣカードコントローラ、４３…ＥＥＰＲＯＭ、４４…電源回路、１００…コンピュータ本体、１０１，１０２，１０３…コネクタ要素、１３１…システムメモリ、１３２…拡張メモリ、１５１…ＤＳＰ、１５２…モデム（ＣＯＤＥＣ）、１５３…サウンドＣＯＤＥＣ。
【発明の属する技術分野】
この発明は、たとえばノートブックタイプのパーソナルコンピュータなどに適用して好適なコンピュータシステムおよびバス接続方法に係り、特にコンピュータと、そのコンピュータ本体が取り外し可能に装着される拡張ユニットとを備えたコンピュータシステムおよびバス接続方法に関する。
【０００２】
【従来の技術】
近年、携行が容易でバッテリにより動作可能なラップトップタイプまたはノートブックタイプのパーソナルポータブルコンピュータが種々開発されている。この種のポータブルコンピュータは、その機能拡張のために、拡張ユニットに必要に応じて装着できるように構成されている。
【０００３】
この拡張ユニットは、ハードディスクドライブなどのドライブ装置を収容するドライブベイや、種々のオプションカードを装着するための拡張スロットなどを有している。したがって、この拡張ユニットに必要に応じてポータブルコンピュータを接続して使用することにより、ポータブルコンピュータの携帯性を損なうことなしに、そのポータブルコンピュータの機能拡張を容易に行なうことができる。
【０００４】
また、最近では、ホットドッキングなどと称される新たな概念が誕生してきている。このホットドッキングとは、たとえばＣＤ−ＲＯＭドライブなどといった周辺機器の追加（あるいは削除）をシステムの稼働中に実施可能とするものであり、いくつかのオペレーティングシステムで、このホットドッキング機能がサポートされている。
【０００５】
しかしながら、前述したような拡張ユニットにポータブルコンピュータを接続する場合には、拡張ユニット内に配置されたバスと、ポータブルコンピュータ本体内のバスとを接続することになり、バスサイクルが実行状態であるときに双方のバスを接続したのでは、過渡現象などによって双方ともに誤動作を引き起こす可能性が極めて高く、このために両機器の電源を遮断した状態で接続せざるをえなかった。
【０００６】
また、ポータブルコンピュータ側のバス上に拡張ユニット側のバスとの接続を制御するためのスイッチを設けることにより、システム稼働中に接続可能としたものも存在してきているが、実際にはポータブルコンピュータ側のバスのバスサイクルがアイドル状態のとき、すなわち、スイッチオン時の過渡現象にシステムがなんらに影響を受けないときを待機して、双方のバスの接続を行なうといったものであった。
【０００７】
【発明が解決しようとする課題】
このように、拡張ユニットはポータブルコンピュータの機能拡張を行なう上で重要であるが、従来では、ポータブルコンピュータ側のバスのバスサイクルが実行状態であるときには、ポータブルコンピュータのバスと拡張ユニットのバスとを接続することができないといった問題があった。
【０００８】
この発明は、このような点に鑑みてなされたものであり、簡単な構成を付加するのみで、ポータブルコンピュータのバスサイクルが実行状態のときに、拡張ユニットとのバス接続を可能とするコンピュータシステムおよびバス接続方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明は、コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備えたコンピュータシステムであって、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムにおいて、前記コンピュータ本体は、前記拡張ユニット側に導出される前記バスの信号線上に介在させて設けられるアナログスイッチと、前記拡張ユニットに装着された際に前記拡張ユニットの電源を起動する手段と、前記拡張ユニットの電源が起動した後に前記拡張ユニットをリセット状態にする手段と、前記拡張ユニットがリセット状態となった後に、前記バスの信号線の電位レベルと前記拡張ユニット側のバスの信号線の電位レベルとが等しくなるように予め設定された値を前記バスに送出する手段と、前記予め設定された値が前記バスに送出された後に前記アナログスイッチをオンにする手段と、前記アナログスイッチがオンにされた後に前記拡張ユニットのリセット状態を解除する手段とを具備し、前記バスサイクルが実行状態であるときに前記コンピュータ本体および拡張ユニット双方のバスの信号線を接続可能とすることを特徴とする。
【００１０】
この発明によれば、コンピュータ本体が拡張ユニットに装着され、コンピュータ本体側のバスと拡張ユニット側のバスとを接続するときに、まずバスに対して予め設定された値を送出する。
【００１１】
たとえば、初期状態として拡張ユニット側のバスの各信号線がプルアップされている場合であれば、バスに極大値（Ｈｉｇｈ Ｖａｌｕｅ）を送出し、一方、初期状態として拡張ユニット側のバスの各信号線がプルダウンされている場合であれば、バスに極小値（Ｌｏｗ Ｖａｌｕｅ）を送出する。このように設定された値を送出することにより、コンピュータ本体側のバスの信号線の電位レベルと、拡張ユニット側のバスの信号線の電位レベルとはほぼ等しくなっているはずである。
【００１２】
そして、この双方のバスの信号線の電位レベルを等しくした後に、コンピュータ本体側のバスの信号線に介在させたアナログスイッチをオンとする。これにより、過渡現象を引き起こすことがなく、バスサイクルが実行状態であるときに、コンピュータ本体および拡張ユニット双方のバスの信号線を接続することができる。
【００１３】
また、この発明は、コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備えたコンピュータシステムであって、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムにおいて、前記コンピュータ本体は、前記拡張ユニット側に導出される前記バスの信号線上に介在させて設けられるアナログスイッチと、前記アナログスイッチと並列となるように前記バスの信号線に接続される抵抗と、前記拡張ユニットに装着された際に前記拡張ユニットの電源を起動する手段と、前記拡張ユニットの電源が起動した後に前記拡張ユニットをリセット状態にする手段と、前記拡張ユニットがリセット状態となった後、前記バスの実行サイクル中のコマンドがアクティブになったときに、このコマンドに対する前記バスの実行サイクルを予め設定された第１の期間分延期する手段と、前記バスサイクルの実行サイクル中のコマンドがアクティブになった後、予め設定された第２の期間経過後に、前記アナログスイッチをオンにする手段と、前記アナログスイッチがオンになった後に前記拡張ユニットのリセット状態を解除する手段とを具備し、前記バスサイクルが実行状態であるときに前記コンピュータ本体および拡張ユニット双方のバスの信号線を接続可能とすることを特徴とする。
【００１４】
この発明においては、バスの信号線にアナログスイッチを介在させているのに加え、このアナログスイッチと並列となるように抵抗がバスの信号線に接続されているため、コンピュータ本体が拡張ユニットに装着され、コンピュータ本体側のバスと拡張ユニット側のバスとを接続する際、アナログスイッチのオン／オフに関わらず、拡張ユニット側のバスの各信号線には、コンピュータ本体側のバスの対応する信号線の電位レベルが伝達され始めていることになる。
【００１５】
そこで、この発明では、バスの実行サイクル中のコマンドがアクティブになったとき、このコマンドに対するバスの実行サイクルを予め設定された第１の期間だけ延期する。この期間は、そのコマンドによって設定された各信号線の電位レベルが拡張ユニット側のバスの信号線に完全に伝達されるのに十分な期間、すなわち、「Ｈｉｇｈ」の状態の信号線に対応する拡張ユニット側のバスの信号線が飽和するのに十分な期間を設定しておく。
【００１６】
そして、バスの実行サイクル中のコマンドがアクティブになったとき以降、この第１の期間の範囲内であって、拡張ユニット側のバスの信号線に完全に伝達されるのに十分な第２の期間経過後に、アナログスイッチをオンにする。このときには、「Ｌｏｗ」の状態の信号線に対応する拡張ユニット側のバスの信号線は、「Ｌｏｗ」の状態になっており、また、「Ｈｉｇｈ」の状態の信号線に対応する拡張ユニット側のバスの信号線は、「Ｈｉｇｈ」の状態になっているはずである。したがって、双方の電位レベルは等しいため、アナログスイッチをオンにしても過渡現象を引き起こすことがない。
【００１７】
これにより、バスサイクルが実行状態にあるときに、コンピュータ本体および拡張ユニット双方のバスの信号線を接続することができる。
また、この発明は、コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備えたコンピュータシステムであって、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムにおいて、前記コンピュータ本体は、前記拡張ユニット側に導出される前記バスの信号線上に介在させて設けられる第１のアナログスイッチと、前記第１のアナログスイッチと並列となるように前記バスの信号線に接続される抵抗と、前記抵抗と直列となり、かつ前記第１のアナログスイッチと並列となるように前記バスの信号線に接続される第２のアナログスイッチと、前記拡張ユニットに装着された際に前記拡張ユニットの電源を起動する手段と、前記拡張ユニットの電源が起動した後に前記拡張ユニットをリセット状態にする手段と、前記拡張ユニットがリセット状態となった後、前記第２のアナログスイッチをオンにする手段と、前記第２のアナログスイッチがオンになった後、前記バスの実行サイクル中のコマンドがアクティブになったときに、このコマンドに対する前記バスの実行サイクルを予め設定された第１の期間分延期する手段と、前記バスサイクルの実行サイクル中のコマンドがアクティブになった後、予め設定された第２の期間経過後に、前記第１のアナログスイッチをオンにする手段と、前記第１のアナログスイッチがオンになった後に前記第２のアナログスイッチをオフにする手段と、前記第２のアナログスイッチがオフになった後に前記拡張ユニットのリセット状態を解除する手段とを具備し、前記バスサイクルが実行状態であるときに前記コンピュータ本体および拡張ユニット双方のバスの信号線を接続可能とすることを特徴とする。
【００１８】
前述したような、アナログスイッチと並列となるように抵抗をバスに接続する構成の場合、拡張ユニットの構成によっては、バスの信号線に接続する抵抗値をある程度大きくしなければ、通常稼働時における拡張ユニット側のバスの状態を保証できなくなってしまうことがある。しかしながら、この抵抗値を大きくすることは、拡張ユニット側のバスの信号線に電位レベルが伝達される期間を長くすることにつながり、その間、バスの実行サイクルを延長させる結果、ＣＰＵを必要以上待機させるため、リアルタイム処理などには悪影響を与えてしまう。
【００１９】
そこで、この発明では、この抵抗と直列に第２のアナログスイッチを接続し、この抵抗と第２のアナログスイッチとを前述した（第１の）アナログスイッチと並列になるようにバスに接続する。
【００２０】
そして、この第２のアナログスイッチをコンピュータ本体および拡張ユニット双方のバスの信号線の接続時のみオンすれば、そのときだけ抵抗を介して電位レベルを伝達させることができ、かつ通常稼働時における拡張ユニット側のバスの状態を乱すことがなくなるため、その抵抗値を十分小さくすることが可能となる。これにより、バスサイクルが実行状態であるときに、コンピュータ本体および拡張ユニット双方のバスの信号線を接続することができることに加え、拡張ユニット側のバスの信号線に電位レベルが伝達される期間を十分小さくすることが可能となる。
【００２１】
【発明の実施の形態】
以下、図面を参照してこの発明の実施形態を説明する。
図１には、この発明の一実施形態に係るコンピュータシステムの構成が示されている。このコンピュータシステムは、バッテリ駆動可能なノートブックタイプまたはラップトップタイプのポータブルコンピュータであり、そのシステムボード上には、プロセッサバス１、内部ＰＣＩバス２、内部ＩＳＡバス３、およびＩ２Ｃバス４が配設されている。また、このポータブルコンピュータ本体に設けられたドッキングコネクタ１０には、機能拡張のための拡張ユニットとして、図２のドッキングステーション３０または図３のカードドック４０がユーザによって必要に応じて接続される。ドッキングコネクタ１０は、図示のように、３つのコネクタ要素１０１，１０２，１０３から構成されている。
【００２２】
コンピュータ本体内には、ＣＰＵ１１、ホスト−ＰＣＩブリッジ装置１２、メモリ１３、ディスプレイコントローラ１４、ＤＳＰインタフェースゲートアレイ（ＤＳＰ ＩＦ ＧＡ）１５、内部ＰＣＩ−ＩＳＡブリッジ装置１６、カードコントローラ１７、アナログスイッチＩＣ１８、ＢＩＯＳ ＲＯＭ１９、ＨＤＤ２０、キーボードコントローラ２１、リアルタイムクロック（ＲＴＣ）２２、接続制御ゲートアレイ２３、電源コントローラ（ＰＳＣ）２４などが設けられている。
【００２３】
ドッキングステーション３０は、ＰＣＩ拡張カード、ＩＳＡ拡張カード、ＰＣカード、ＨＤＤ、ＣＤ−ＲＯＭドライブなどの拡張デバイスの増設のために使用されるものであり、このドッキングステーション３０内には、図２に示されているように、外部ＰＣＩバス５および外部ＩＳＡバス６が拡張バスとして配設されており、そこにはドライブベイやＰＣＩ拡張スロットおよびＩＳＡ拡張スロットなどが接続されている。また、このドッキングステーション３０内には、ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置３１、ＤＳコントローラ３３、ＥＥＰＲＯＭ３４なども設けられている。
【００２４】
また、カードドック４０は、ＰＣカードの増設や、外付けのマウス、ジョイスティック、およびキーボードなどの接続に使用されるものであり、このカードドック４０内には、図３に示されているように、ＥＥＰＲＯＭ４３が設けられている。
【００２５】
次に、図１のコンピュータ本体に設けられた各コンポーネントの機能および構成について説明する。
ＣＰＵ１１は、たとえば、米インテル社によって製造販売されているマイクロプロセッサ“Ｐｅｎｔｉｕｍ”などによって実現されている。このＣＰＵ１１の入出力ピンに直結されているプロセッサバス１は、６４ビット幅のデータバスを有している。
【００２６】
メモリ１３は、オペレーティングシステム、デバイスドライバ、実行対象のアプリケーションプログラム、および処理データなどを格納するメモリデバイスであり、複数のＤＲＡＭモジュールによって構成されている。このメモリ１３は、システムボード上に予め実装されるシステムメモリ１３１と、ユーザによって必要に応じて装着される拡張メモリ１３２とから構成される。これらシステムメモリ１３１および拡張メモリ１３２を構成するＤＲＡＭモジュールとしては、シンクロナスＤＲＡＭやＲａｍｂｕｓなど、バンク毎にメモリクロックの供給が必要な高速メモリが利用される。
【００２７】
このメモリ１３は、３２ビット幅または６４ビット幅のデータバスを有する専用のメモリバスを介してホスト−ＰＣＩブリッジ装置１２に接続されている。メモリバスのデータバスとしてはプロセッサバス１のデータバスを利用することもできる。この場合、メモリバスは、アドレスバスと各種メモリ制御信号線とから構成される。
【００２８】
ホスト／ＰＣＩブリッジ装置１２は、プロセッサバス１と内部ＰＣＩバス２との間を繋ぐブリッジＬＳＩであり、ＰＣＩバス２のバスマスタの１つとして機能する。このホスト／ＰＣＩブリッジ装置１２は、プロセッサバス１と内部ＰＣＩバス２との間で、データおよびアドレスを含むバスサイクルを双方向で変換する機能、およびメモリバスを介してメモリ１３をアクセス制御する機能などを有している。
【００２９】
内部ＰＣＩバス２はクロック同期型の入出力バスであり、内部ＰＣＩバス２上の全てのサイクルはＰＣＩバスクロックに同期して行なわれる。ＰＣＩバスクロックの周波数は最大３３ＭＨｚである。ＰＣＩバス２は、時分割的に使用されるアドレス／データバスを有している。このアドレス／データバスは、３２ビット幅である。
【００３０】
ＰＣＩバス２上のデータ転送サイクルは、アドレスフェーズとそれに後続する１以上のデータフェーズとから構成される。アドレスフェーズにおいてはアドレスおよび転送タイプが出力され、データフェーズでは８ビット、１６ビット、２４ビットまたは３２ビットのデータが出力される。
【００３１】
ディスプレイコントローラ１４は、ホスト／ＰＣＩブリッジ装置１２と同様にＰＣＩバス２のバスマスタの１つであり、ビデオメモリ（ＶＲＡＭ）１４３の画像データをＬＣＤ１４１や外部のＣＲＴディプレイ１４２に表示する。
【００３２】
ＤＳＰインタフェースゲートアレイ１５は、ＰＣＩデバイスの１つであり、ＤＳＰ１５１、モデム（ＣＯＤＥＣ）１５２、およびサウンドＣＯＤＥＣ１５３と共同して各種サウンド処理や電話／データの通信処理を行うためのＤＳＰシステムを構成する。
【００３３】
このＤＳＰインタフェースゲートアレイ１５は、メモリ１３に読み込まれて実行される専用のデバイスドライバプログラムの制御の下で、ＤＳＰ１５１、ＭＯＤＥＭ（ＣＯＤＥＣ）１５２、およびサウンドＣＯＤＥＣ１５３と通信して、ＤＳＰ１５１のデジタル信号処理機能を利用したサウンド処理や通信処理を制御する。
【００３４】
内部ＰＣＩ−ＩＳＡブリッジ装置１６は、内部ＰＣＩバス２と内部ＩＳＡバス３との間を繋ぐブリッジＬＳＩであり、ＰＣＩデバイスの１つとして機能する。この内部ＰＣＩ−ＩＳＡブリッジ装置１６には、ＰＣＩバスアービタ、およびＤＭＡコントローラなどが内蔵されている。内部ＩＳＡバス３には、ＢＩＯＳ ＲＯＭ１９、ＨＤＤ２０、キーボードコントローラ２１、ＲＴＣ２２、接続制御ゲートアレイ２３が接続されている。
【００３５】
カードコントローラ１７は、ＰＣＩデバイスの１つであり、ＰＣＭＣＩＡまたはカードバス仕様のＰＣカードを制御する。
アナログスイッチＩＣ１８は、ドッキングステーション３０およびカードドック４０との間でバスの接続および切断を切り替える。すなわち、アナログスイッチＩＣＰＣＩ−ＤＳ１８は、内部ＰＣＩバス２とＰＣＩバス相当のドッキングバス７とを繋ぐブリッジＬＳＩであり、ＰＣＩデバイスの１つとして機能する。このドッキングバス７は、ドッキングコネクタ１０のコネクタ要素１０１を介して外部に導出され、ドッキングステーション３０に接続される。このアナログスイッチＩＣ１８によるバスの接続および切断は、接続制御ゲートアレイ２３によって制御されるが、このアナログスイッチＩＣ１８の構成と、その接続および切断についての制御手順とは本発明の特徴とするところであり、これについては後述する。
【００３６】
ＢＩＯＳ ＲＯＭ１９は、システムＢＩＯＳ（Ｂａｓｉｃ Ｉ／Ｏ Ｓｙｓｔｅｍ）を記憶するためのものであり、プログラム書き替えが可能なようにフラッシュメモリによって構成されている。このシステムＢＩＯＳには、システムブート時に実行されるＩＲＴルーチンと、各種Ｉ／Ｏデバイスを制御するためのデバイスドライバと、システム管理プログラムと、セットアップルーチンが含まれている。
【００３７】
システム管理プログラムは、ＳＭＭにおいて実行される割り込みプログラムであり、ＳＭＩハンドラ、およびホットキー処理ルーチンなどの各種ＳＭＩサービスルーチンを含んでいる。ＳＭＩハンドラは、ＳＭＩの発生要因に応じてＳＭＩサービスルーチンを起動するするためのものであり、ホットキーによるＳＭＩが発生した場合にはホットキー処理ルーチンを起動し、他の要因によるＳＭＩが発生した場合にはその要因に対応するＳＭＩサービスルーチンを起動する。
【００３８】
セットアップルーチンは、ユーザからのキー入力操作に応じて、このシステムの動作環境の設定を変更する。
接続制御ゲートアレイ２３は、内部ＩＳＡバス３とＩ２Ｃバス４とを繋ぐブリッジＬＳＩであり、ＣＰＵ１１によってリード／ライト可能な複数のレジスタ群を内蔵している。これらレジスタ群を使用することにより、ＣＰＵ１１とＩ２Ｃバス４上の電源コントローラ２４との通信が可能となる。なお、本実施形態に関連するレジスタとしては、（１）内部ＰＣＩバス２の実行サイクルの延期幅を規定するカウンタ値を保持するレジスタ、（２）アナログスイッチＩＣのオン／オフを設定する値を保持するレジスタ、（３）拡張ユニットのリセット／リセット解除を設定する値を保持するレジスタが挙げられる。
【００３９】
そして、この接続制御ゲートアレイ２３からは、ドッキングステーション３０などと接続される制御信号線がドッキングコネクタ１０のコネクタ要素１０２を介して複数本外部に導出されており、この制御信号線により前述の拡張ユニットのリセット／リセット解除を制御する。また、接続制御ゲートアレイ２３は、コンピュータ本体とドッキングステーション３０およびカードドック４０とのドッキング／アンドッキングを検出し、さらに、たとえばコンピュータ本体が電源オン状態のままでドッキングステーション３０の接続が行なわれたときに（ホットドック）、活線挿抜などによってドッキングステーション３０内の拡張ユニットの破壊やシステムの誤動作が生じないように、アナログスイッチＩＣ１８を駆動制御する。
【００４０】
Ｉ２Ｃバス４は、１本のクロック信号線と１本のデータ線（ＳＤＡ）から構成される双方向バスであり、これはドックキングコネクタ１０のコネクタ要素１０３を介して外部に導出されている。
【００４１】
電源コントローラ２４は、電源スイッチのオン／オフなどに応じてコンピュータ本体をパワーオン／パワーオフするためのものであり、また、ドッキングステーション３０とのドック／アンドックに応じた電源制御を行なうものである。
【００４２】
本実施形態では、コンピュータ本体がドッキングステーション３０に装着される場合を前提とし、ここでは、図２のドッキングステーション３０のコンポーネントについて説明する。
【００４３】
前述したように、ドッキングステーション３０は、ポータブルコンピュータ本体に取り外し可能に装着できる拡張ユニットである。図４は本実施形態に係るコンピュータ本体１００がドッキングステーション３０に装着される様子を示すものである。
【００４４】
このような外観を持つドッキングステーション３０内部に設けられたＤＳ−ＰＣＩ／ＩＳＡブリッジ装置３１は、コンピュータ本体からドッキングステーション３０に導出されるドッキングバス７と外部ＰＣＩバス５および外部ＩＳＡバス６とを繋ぐブリッジＬＳＩである。このＤＳ−ＰＣＩ／ＩＳＡブリッジ装置３１は、ＰＣＩデバイスの１つである。
【００４５】
ＤＳコントローラ３３は、ドッキングステーション３０の電源のオン／オフ、およびポータブルコンピュータ本体とドッキングステーション３０とのドッキング／アンドッキングを制御するためのマイコンであり、Ｉ２Ｃバス４を使用してコンピュータ本体の電源コントローラ２４および接続制御ゲートアレイ２３と通信する。
【００４６】
ＥＥＰＲＯＭ３４は、ドッキングステーション３０の拡張スロットに装着されている拡張カードなどの属性（アドレス、ＤＭＡチャネル、ＩＲＱ番号、その他）など、プラグ・アンド・プレイに必要な情報がＰｎＰ格納される。このＰｎＰ情報は、コンピュータ本体とドッキングステーション３０とがドッキングされた時や、コンピュータ本体またはドッキングステーション３０のパワーオン時などに、ＢＩＯＳ ＲＯＭ１９のシステムＢＩＯＳの制御の下、Ｉ２Ｃバス４を介して接続制御ゲートアレイ２３によってＥＥＰＲＯＭ３４からリードされる。
【００４７】
カードコントローラ３５は、コンピュータ本体内のカードコントローラ１７と同様に、ＰＣＭＣＩＡ／カードバス準拠のＰＣカードを制御する。
ここで、図５を参照してコンピュータ本体がドッキングステーション３０に装着されたときにバスを接続する際の動作手順を説明する。
【００４８】
システムＢＩＯＳは、ドッキングステーション３０への装着を、ＳＭＩの発生（ホットドッキング時）や、接続制御ゲートアレイ２３内の所定のレジスタの参照（ブート時）によって検出する（ステップＡ１）。なお、ブート時、接続制御ゲートアレイ２３は、ドッキングステーション３０内のＥＥＰＲＯＭ３４をＩ２Ｃバス４を介してリードすることによりその種別を認識する。
【００４９】
次に、システムＢＩＯＳは、電源コントローラ２４にドッキングステーション３０側の電源投入を指示する（ステップＡ２）。
また、システムＢＩＯＳは、ドッキングステーション３０側の電源が投入された後、接続制御ゲートアレイ２３に対しドッキングステーション３０のリセットを指示する（ステップＡ３）。この指示は、前述したレジスタを使用することによって実行する。
【００５０】
そして、システムＢＩＯＳは、接続制御ゲートアレイ２３の各種レジスタに所定の値をライトすることにより、接続制御ゲートアレイ２３にバス接続を実行させる（ステップＡ４）。このときの接続手順は、いくつかのパターンが考えられ、かつ本実施形態の特徴とするところであるので、パターン別に後述する。
【００５１】
最後に、システムＢＩＯＳは、接続制御ゲートアレイ２３に対しドッキングステーション３０のリセット解除を指示する（ステップＡ５）。
これ以降、ドッキングステーション３０内の外部ＰＣＩバス５および外部ＩＳＡバス６は、コンピュータ本体の内部ＰＣＩバス２と接続されたものとされ、通常稼働に移行することになる。
【００５２】
（第１のパターン）
ここで、図６および図７を参照してアナログスイッチＩＣ１８の構造および接続手順の第１のパターンを説明する。
【００５３】
図６に示すように、アナログスイッチＩＣ１８内部では、内部ＰＣＩバス２に介在した形でアナログスイッチ（Ｓ）が設けられている。このアナログスイッチ（Ｓ）は、接続制御ゲートアレイ２３によってそのオン／オフが制御されており、また、ドッキングステーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）は、初期状態としてプルアップ（図６の（１））またはプルダウンされているものとする（図６の（２））。
【００５４】
そして、システムＢＩＯＳは、まず内部ＰＣＩバス２に対して極大値（Ｈｉｇｈ Ｖａｌｕｅ）および極小値（Ｌｏｗ Ｖａｌｕｅ）のいずれか一方を送出する（図７のステップＢ１）。
【００５５】
たとえば、初期状態としてプルアップされている場合であれば、バスに極大値を送出し、一方、初期状態としてプルダウンされている場合であれば、バスに極小値を送出する。
【００５６】
これにより、コンピュータ本体１００側の内部ＰＣＩバス２の各信号線の電位レベルと、ドッキングステーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）の信号線の電位レベルとはほぼ等しくなるはずである。
【００５７】
そして、この双方のバスの信号線の電位レベルを等しくした後に、システムＢＩＯＳは、接続制御ゲートアレイ２３にアナログスイッチ（Ｓ）のオンを指示する（図７のステップＢ２）。
【００５８】
これにより、過渡現象などを引き起こすことがなく、バスサイクルが実行状態であるときに、コンピュータ本体１００およびドッキングステーション３０双方のバスの信号線を接続することができる。
【００５９】
（第２のパターン）
次に、図８乃至図１０を参照してアナログスイッチＩＣ１８の構造および接続手順の第２のパターンを説明する。
【００６０】
図８に示すように、アナログスイッチＩＣ１８内部では、内部ＰＣＩバス２に介在した形でアナログスイッチ（Ｓ）が設けられ、抵抗（Ｒ）が、このアナログスイッチ（Ｓ）と並列になるように内部ＰＣＩバス２に接続されている。そして、このアナログスイッチ（Ｓ）は、接続制御ゲートアレイ２３によってそのオン／オフが制御されている。
【００６１】
したがって、コンピュータ本体１００がドッキングステーション３０に装着されると、アナログスイッチ（Ｓ）のオン／オフに関わらず、並列に接続された抵抗（Ｒ）側から、ドッキングステーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）の各信号線に、コンピュータ本体１００側のバス内の対応する信号線の電位レベルが伝達されていくことになる（（図９（ａ））。
【００６２】
そこで、内部ＰＣＩバス２の実行サイクル中のコマンドがアクティブになったとき、このコマンドに対するバスの実行サイクルを予め設定された期間だけ延期する。この期間は、そのコマンドによって設定された各信号線の電位レベルがドッキングステーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）の信号線に完全に伝達されるのに十分な期間、すなわち、「Ｈｉｇｈ」の状態の信号線に対応するドッキングステーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）の信号線が飽和するのに十分な期間を設定しておく（（図９（ａ），（ｂ））。この期間は、ドッキングステーション３０側の負荷容量に基づいて決定される。したがって、カードドック４０が接続された場合には、カードドック４０の負荷容量に基づいて期間が決定されることになる。なお、この実行サイクルの延期は、システムＢＩＯＳが、前述した接続制御ゲートアレイ２３の内蔵するレジスタにカウンタ値を設定することによって実施する。すなわち、接続制御ゲートアレイ２３は、ＣＰＵ１１に通知すべきレディ信号をこのレジスタに設定されたカウンタ値分のクロック数だけ遅延させることにより、結果として内部ＰＣＩバス２の実行サイクルを延期させる。
【００６３】
そして、バスの実行サイクル中のコマンドがアクティブになったとき以降であって、この延期期間内に、システムＢＩＯＳは、接続制御ゲートアレイ２３にアナログスイッチ（Ｓ）のオンを指示する（（図９（ｃ））。このときには、「Ｌｏｗ」の状態の信号線に対応するドッキングステーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）の信号線は、「Ｌｏｗ」の状態になっており、また、「Ｈｉｇｈ」の状態の信号線に対応する拡張ユニット側のバスの信号線は、「Ｈｉｇｈ」の状態になっているはずである。したがって、双方の電位レベルは等しいため、過渡現象を引き起こすことがない。
【００６４】
このときの動作手順を図１０を参照して説明する。
システムＢＩＯＳは、内部ＰＣＩバス２の実行サイクル中のコマンドがアクティブになったとき、このコマンドに対するバスの実行サイクルを予め設定された期間だけ延期すべく、接続制御ゲートアレイ２３の内蔵するレジスタにカウンタ値を設定する（ステップＣ１）。
【００６５】
このカウンタ値の設定により、バスの実行サイクルが所定の期間延期されることになるが（ステップＣ２）、その期間中（そのコマンドによって設定された各信号線の電位レベルがドッキングステーション３０側のバス（外部ＰＣＩバス５，外部ＩＳＡバス６）の信号線に完全に伝達されるのに十分な期間以降）に、システムＢＩＯＳは、接続制御ゲートアレイ２３に対して、アナログスイッチ（Ｓ）のオンを指示する（ステップＣ３）。
【００６６】
これにより、過渡現象などを引き起こすことがなく、バスサイクルが実行状態であるときに、コンピュータ本体およびドッキングステーション３０双方のバスの信号線を接続することができる。
【００６７】
（第３パターン）
次に、図１１乃至図１３を参照してアナログスイッチＩＣ１８の構造および接続手順の第３のパターンを説明する。
【００６８】
図１１に示すように、アナログスイッチＩＣ１８内部では、内部ＰＣＩバス２に介在した形でアナログスイッチ（Ｓ１）が設けられ、直列に接続された抵抗（Ｒ１）とアナログスイッチ（Ｓ２）とが、このアナログスイッチ（Ｓ１）と並列になるように内部ＰＣＩバス２に接続されている。そして、このアナログスイッチ（Ｓ１，Ｓ２）は、接続制御ゲートアレイ２３によってそのオン／オフが制御されている。
【００６９】
この構成は、第２のパターンの構成にアナログスイッチ（Ｓ２）を加えたものであるが、このアナログスイッチ（Ｓ２）の存在は、以下に示すような場合に有効となる。
【００７０】
たとえば、図１１に示すように、ドッキングステーション３０内のバスをプルアップするために抵抗（Ｒ２）が設けられている場合であって、アナログスイッチ（Ｓ２）が存在しないと過程すると、抵抗（Ｒ１）の抵抗値を抵抗（Ｒ２）の抵抗値と比較して十分大きく設定しなければ、通常稼働時におけるドッキングステーション３０側のバスの状態を保証できなくなってしまう。
【００７１】
しかしながら、この抵抗（Ｒ１）の抵抗値を大きくすることは、ドッキングステーション３０側のバスの信号線に電位レベルが伝達される期間を長くすることにつながり、その間、バスの実行サイクルを延長させる結果、ＣＰＵを必要以上待機させるため、リアルタイム処理などには悪影響を与えてしまう。
【００７２】
そこで第３のパターンでは、小さな抵抗値をもつ抵抗（Ｒ１）とアナログスイッチ（Ｓ２）とを直列に接続し、このアナログスイッチ（Ｓ２）をコンピュータ本体およびドッキングステーション３０双方のバスの信号線の接続時のみオンにする（図１２の（ａ））。
【００７３】
これにより、抵抗値の小さい抵抗（Ｒ１）を介して電位レベルが（短期間に）ドッキングステーション３０側のバスの信号線に伝達されることになる（図１２の（ｃ））。
【００７４】
そして、第２のパターンにて説明したように、バスの実行サイクル中のコマンドがアクティブになったとき以降であって、この延期期間内に、アナログスイッチ（Ｓ１）をオンにした後（（図１２（ｂ））、アナログスイッチ（Ｓ２）をオフにする。
【００７５】
これにより、双方の電位レベルを短期間に等価にでき、かつスイッチオン時に過渡現象を引き起こすことを防止することがない。
このときの動作手順を図１３を参照して説明する。
【００７６】
システムＢＩＯＳは、内部ＰＣＩバス２の実行サイクル中のコマンドがアクティブになったとき、このコマンドに対するバスの実行サイクルを予め設定された期間だけ延期すべく、接続制御ゲートアレイ２３の内蔵するレジスタにカウンタ値を設定する（ステップＤ１）。
【００７７】
ここで、システムＢＩＯＳは、接続制御ゲートアレイ２３に対して、アナログスイッチ（Ｓ２）のオンを指示する（ステップＤ２）。
そして、バスの実行サイクルが所定の期間延期される間に（ステップＤ３）、システムＢＩＯＳは、接続制御ゲートアレイ２３に対して、アナログスイッチ（Ｓ１）のオンを指示する（ステップＤ４）。
【００７８】
その後、システムＢＩＯＳは、アナログスイッチ（Ｓ２）のオフを指示する（ステップＤ５）。
これにより、双方の電位レベルを短期間に等価にすることができ、過渡現象を引き起こすことがなく、かつ以降の通常稼働時に影響を与えることもないため、バスサイクルが実行状態であるときに、コンピュータ本体およびドッキングステーション３０双方のバスの信号線を接続することができる。
【００７９】
【発明の効果】
以上説明したように、この発明によれば、コンピュータ本体側のバスの信号線の電位レベルと、拡張ユニット側のバスの信号線の電位レベルとを等しくした後に接続することになるため、バスサイクルが実行状態であるときに、コンピュータ本体および拡張ユニット双方のバスの信号線を接続することが可能となる。
【図面の簡単な説明】
【図１】この発明の一実施形態に係るコンピュータシステムのシステム構成を示すブロック図。
【図２】同実施形態のシステムで使用されるドッキングステーションの構成を示すブロック図。
【図３】同実施形態のシステムで使用されるカードドックの構成を示すブロック図。
【図４】同実施形態のコンピュータ本体がドッキングステーションに装着される様子を示す図。
【図５】同実施形態のコンピュータ本体がドッキングステーションに装着されたときにバスを接続する際の動作手順を説明する際の動作手順を説明するフローチャート。
【図６】同実施形態のアナログスイッチＩＣの構造の第１パターンを説明するブロック図。
【図７】同実施形態のバスの接続手順の第１のパターンを説明するフローチャート。
【図８】同実施形態のアナログスイッチＩＣの構造の第２パターンを説明するブロック図。
【図９】同実施形態のバスの接続手順の第１のパターンを説明する概念図。
【図１０】同実施形態のバスの接続手順の第１のパターンを説明するフローチャート。
【図１１】同実施形態のアナログスイッチＩＣの構造の第３のパターンを説明するブロック図。
【図１２】同実施形態のバスの接続手順の第３のパターンを説明する概念図。
【図１３】同実施形態のバスの接続手順の第３のパターンを説明するフローチャート。
【符号の説明】
１…プロセッサバス、２…内部ＰＣＩバス、３…内部ＩＳＡバス、４…Ｉ２Ｃバス、５…外部ＰＣＩバス、６…外部ＩＳＡバス、１０…ドッキングコネクタ、１１…ＣＰＵ、１２…ホスト−ＰＣＩブリッジ、１３…メモリ、１４…ディスプレイコントローラ、１５…ＤＳＰインタフェースゲートアレイ、１６…内部ＰＣＩ−ＩＳＡブリッジ装置、１７…カードコントローラ、１８…アナログスイッチＩＣ、１９…ＢＩＯＳ ＲＯＭ、２０…ＨＤＤ、２１…キーボードコントローラ、２２…リアルタイムクロック（ＲＴＣ）、２３…接続制御ゲートアレイ、２４…電源コントローラ（ＰＳＣ）、２５…電源回路（ＰＳ）、２６…電源スイッチ、２７…パネルスイッチ、３０…ドッキングステーション、３１…ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置、３３…ＤＳコントローラ、３４…ＥＥＰＲＯＭ、３５…カードコントローラ、４０…カードドック（ポートリプリケータ）、４１…ＰＣカードコントローラ、４３…ＥＥＰＲＯＭ、４４…電源回路、１００…コンピュータ本体、１０１，１０２，１０３…コネクタ要素、１３１…システムメモリ、１３２…拡張メモリ、１５１…ＤＳＰ、１５２…モデム（ＣＯＤＥＣ）、１５３…サウンドＣＯＤＥＣ。
Claims (14)
- コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備えたコンピュータシステムであって、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムにおいて、
前記コンピュータ本体は、
前記拡張ユニット側に導出される前記バスの信号線上に介在させて設けられるアナログスイッチと、
前記拡張ユニットに装着された際に前記拡張ユニットの電源を起動する手段と、
前記拡張ユニットの電源が起動した後に前記拡張ユニットをリセット状態にする手段と、
前記拡張ユニットがリセット状態となった後に、前記バスの信号線の電位レベルと前記拡張ユニット側のバスの信号線の電位レベルとが等しくなるように予め設定された値を前記バスに送出する手段と、
前記予め設定された値が前記バスに送出された後に前記アナログスイッチをオンにする手段と、
前記アナログスイッチがオンにされた後に前記拡張ユニットのリセット状態を解除する手段とを具備し、
前記バスサイクルが実行状態であるときに前記コンピュータ本体および拡張ユニット双方のバスの信号線を接続可能とすることを特徴とするコンピュータシステム。 - 前記バスに送出される値は極小値および極大値のいずれかであることを特徴とする請求項１記載のコンピュータシステム。
- コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備えたコンピュータシステムであって、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムにおいて、
前記コンピュータ本体は、
前記拡張ユニット側に導出される前記バスの信号線上に介在させて設けられるアナログスイッチと、
前記アナログスイッチと並列となるように前記バスの信号線に接続される抵抗と、
前記拡張ユニットに装着された際に前記拡張ユニットの電源を起動する手段と、
前記拡張ユニットの電源が起動した後に前記拡張ユニットをリセット状態にする手段と、
前記拡張ユニットがリセット状態となった後、前記バスの実行サイクル中のコマンドがアクティブになったときに、このコマンドに対する前記バスの実行サイクルを予め設定された第１の期間分延期する手段と、
前記バスサイクルの実行サイクル中のコマンドがアクティブになった後、予め設定された第２の期間経過後に、前記アナログスイッチをオンにする手段と、
前記アナログスイッチがオンになった後に前記拡張ユニットのリセット状態を解除する手段とを具備し、
前記バスサイクルが実行状態であるときに前記コンピュータ本体および拡張ユニット双方のバスの信号線を接続可能とすることを特徴とするコンピュータシステム。 - コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備えたコンピュータシステムであって、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムにおいて、
前記コンピュータ本体は、
前記拡張ユニット側に導出される前記バスの信号線上に介在させて設けられる第１のアナログスイッチと、
前記第１のアナログスイッチと並列となるように前記バスの信号線に接続される抵抗と 、
前記抵抗と直列となり、かつ前記第１のアナログスイッチと並列となるように前記バスの信号線に接続される第２のアナログスイッチと、
前記拡張ユニットに装着された際に前記拡張ユニットの電源を起動する手段と、
前記拡張ユニットの電源が起動した後に前記拡張ユニットをリセット状態にする手段と、
前記拡張ユニットがリセット状態となった後、前記第２のアナログスイッチをオンにする手段と、
前記第２のアナログスイッチがオンになった後、前記バスの実行サイクル中のコマンドがアクティブになったときに、このコマンドに対する前記バスの実行サイクルを予め設定された第１の期間分延期する手段と、
前記バスサイクルの実行サイクル中のコマンドがアクティブになった後、予め設定された第２の期間経過後に、前記第１のアナログスイッチをオンにする手段と、
前記第１のアナログスイッチがオンになった後に前記第２のアナログスイッチをオフにする手段と、
前記第２のアナログスイッチがオフになった後に前記拡張ユニットのリセット状態を解除する手段とを具備し、
前記バスサイクルが実行状態であるときに前記コンピュータ本体および拡張ユニット双方のバスの信号線を接続可能とすることを特徴とするコンピュータシステム。 - 前記第１の期間は、前記第２の期間よりも長くなるように設定されることを特徴とする請求項３または４記載のコンピュータシステム。
- コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備えたコンピュータシステムであって、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムにおいて、
前記コンピュータ本体は、
前記拡張ユニット側に導出される前記バスの信号線にアナログスイッチを介在させるとともに、このアナログスイッチと並列となるように前記バスの信号線に抵抗を接続しておき、
前記バスの実行サイクルを延期させる期間を設定する手段と、
前記拡張ユニットに装着された際に、前記拡張ユニットの電源を起動する手段と、
前記拡張ユニットの電源が起動した後に、前記拡張ユニットをリセット状態にする手段と、
前記拡張ユニットがリセット状態となった後、前記バスの実行サイクル中のコマンドがアクティブになったときに、このコマンドに対する前記バスの実行サイクルを前記設定された期間分延期する手段と、
前記コマンドに対する前記バスの実行サイクルが延期されている期間中に、前記アナログスイッチをオンにする手段と、
前記アナログスイッチがオンになった後に、前記拡張ユニットのリセット状態を解除する手段とを具備し、
前記バスサイクルが実行状態であるときに前記コンピュータ本体および拡張ユニット双方のバスの信号線を接続可能とすることを特徴とするコンピュータシステム。 - コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備えたコンピュータシステムであって、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムにおいて、
前記コンピュータ本体は、
前記拡張ユニット側に導出される前記バスの信号線に第１のアナログスイッチを介在させるとともに、直列に接続された抵抗と第２のアナログスイッチとを前記第１のアナログスイッチと並列となるように前記バスの信号線に接続しておき、
前記バスの実行サイクルを延期させる期間を設定する手段と、
前記拡張ユニットに装着された際に、前記拡張ユニットの電源を起動する手段と、
前記拡張ユニットの電源が起動した後に、前記拡張ユニットをリセット状態にする手段と、
前記拡張ユニットがリセット状態となった後に、前記第２のアナログスイッチをオンにする手段と、
前記第２のアナログスイッチがオンになった後、前記バスの実行サイクル中のコマンドがアクティブになったときに、このコマンドに対する前記バスの実行サイクルを前記設定された期間分延期する手段と、
前記コマンドに対する前記バスの実行サイクルが延期されている期間中に、前記第１のアナログスイッチをオンにする手段と、
前記第１のアナログスイッチがオンになった後に、前記第２のアナログスイッチをオフにする手段と、
前記第２のアナログスイッチがオフになった後に、前記拡張ユニットのリセット状態を解除する手段とを具備し、
前記バスサイクルが実行状態であるときに前記コンピュータ本体および拡張ユニット双方のバスの信号線を接続可能とすることを特徴とするコンピュータシステム。 - コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備え、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムのバス接続方法であって、
前記コンピュータ本体から前記拡張ユニット側に導出される前記バスの信号線上にアナログスイッチを介在させて設け、
前記拡張ユニットに装着された際に、前記拡張ユニットの電源を起動するステップと、
前記拡張ユニットの電源が起動した後に、前記拡張ユニットをリセット状態にするステップと、
前記拡張ユニットがリセット状態となった後に、前記バスの信号線の電位レベルと前記拡張ユニット側のバスの信号線の電位レベルとが等しくなるように予め設定された値を前記バスに送出するステップと、
前記予め設定された値が前記バスに送出された後に、前記アナログスイッチをオンにするステップと、
前記アナログスイッチがオンにされた後に、前記拡張ユニットのリセット状態を解除するステップと
を具備することを特徴とするコンピュータシステムのバス接続方法。 - 前記バスに送出される値は極小値および極大値のいずれかであることを特徴とする請求項８記載のコンピュータシステムのバス接続方法。
- コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備え、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムのバス接続方法であって、
前記コンピュータ本体から前記拡張ユニット側に導出される前記バスの信号線上にアナログスイッチを介在させて設けるとともに、このアナログスイッチと並列となるように前記バスの信号線に抵抗を接続し、
前記拡張ユニットに装着された際に、前記拡張ユニットの電源を起動するステップと、
前記拡張ユニットの電源が起動した後に、前記拡張ユニットをリセット状態にするステップと、
前記拡張ユニットがリセット状態となった後、前記バスの実行サイクル中のコマンドがアクティブになったときに、このコマンドに対する前記バスの実行サイクルを予め設定された第１の期間分延期するステップと、
前記バスサイクルの実行サイクル中のコマンドがアクティブになった後、予め設定された第２の期間経過後に、前記アナログスイッチをオンにするステップと、
前記アナログスイッチがオンになった後に前記拡張ユニットのリセット状態を解除するステップと
を具備することを特徴とするコンピュータシステムのバス接続方法。 - コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備え、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムのバス接続方法であって、
前記コンピュータ本体から前記拡張ユニット側に導出される前記バスの信号線上に第１のアナログスイッチを介在させて設けるとともに、直列に接続された抵抗と第２のアナログスイッチとを前記第１のアナログスイッチと並列となるように前記バスの信号線に接続し、
前記拡張ユニットに装着された際に、前記拡張ユニットの電源を起動するステップと、
前記拡張ユニットの電源が起動した後に、前記拡張ユニットをリセット状態にするステップと、
前記拡張ユニットがリセット状態となった後、前記第２のアナログスイッチをオンにするステップと、
前記第２のアナログスイッチがオンになった後、前記バスの実行サイクル中のコマンドがアクティブになったときに、このコマンドに対する前記バスの実行サイクルを予め設定された第１の期間分延期するステップと、
前記バスサイクルの実行サイクル中のコマンドがアクティブになった後、予め設定された第２の期間経過後に、前記第１のアナログスイッチをオンにするステップと、
前記第１のアナログスイッチがオンになった後に、前記第２のアナログスイッチをオフにするステップと、
前記第２のアナログスイッチがオフになった後に前記拡張ユニットのリセット状態を解除するステップと
を具備することを特徴とするコンピュータシステムのバス接続方法。 - 前記第１の期間は、前記第２の期間よりも長くなるように設定されることを特徴とする請求項１０または１１記載のコンピュータシステムのバス接続方法。
- コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備え、前記コンピュータ本体が前記拡張ユニットに装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムのバス接続方法であって、
前記コンピュータ本体から前記拡張ユニット側に導出される前記バスの信号線上にアナログスイッチを介在させて設けるとともに、このアナログスイッチと並列となるように前記バスの信号線に抵抗を接続し、
前記バスの実行サイクルを延期させる期間を設定するステップと、
前記拡張ユニットに装着された際に、前記拡張ユニットの電源を起動するステップと、
前記拡張ユニットの電源が起動した後に、前記拡張ユニットをリセット状態にするステップと、
前記拡張ユニットがリセット状態となった後、前記バスの実行サイクル中のコマンドがアクティブになったときに、このコマンドに対する前記バスの実行サイクルを前記設定された期間分延期するステップと、
前記コマンドに対する前記バスの実行サイクルが延期されている期間中に、前記アナログスイッチをオンにするステップと、
前記アナログスイッチがオンになった後に、前記拡張ユニットのリセット状態を解除するステップと
を具備することを特徴とするコンピュータシステムのバス接続方法。 - コンピュータ本体の機能拡張のために前記コンピュータ本体が取り外し可能に装着される拡張ユニットを備え、前記コンピュータ本体が前記拡張ユニットに 装着された際、双方のバスの信号線がコネクタを介して接続されるコンピュータシステムのバス接続方法であって、
前記コンピュータ本体から前記拡張ユニット側に導出される前記バスの信号線上に第１のアナログスイッチを介在させて設けるとともに、直列に接続された抵抗と第２のアナログスイッチとを前記第１のアナログスイッチと並列となるように前記バスの信号線に接続し、
前記バスの実行サイクルを延期させる期間を設定するステップと、
前記拡張ユニットに装着された際に、前記拡張ユニットの電源を起動するステップと、
前記拡張ユニットの電源が起動した後に、前記拡張ユニットをリセット状態にするステップと、
前記拡張ユニットがリセット状態となった後に、前記第２のアナログスイッチをオンにするステップと、
前記第２のアナログスイッチがオンになった後、前記バスの実行サイクル中のコマンドがアクティブになったときに、このコマンドに対する前記バスの実行サイクルを前記設定された期間分延期するステップと、
前記コマンドに対する前記バスの実行サイクルが延期されている期間中に、前記第１のアナログスイッチをオンにするステップと、
前記第１のアナログスイッチがオンになった後に、前記第２のアナログスイッチをオフにするステップと、
前記第２のアナログスイッチがオフになった後に、前記拡張ユニットのリセット状態を解除するステップと
を具備することを特徴とするコンピュータシステムのバス接続方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04492096A JP3618878B2 (ja) | 1996-03-01 | 1996-03-01 | コンピュータシステムおよびバス接続方法 |
| US08/808,414 US5901292A (en) | 1996-03-01 | 1997-02-28 | Computer system having expansion unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04492096A JP3618878B2 (ja) | 1996-03-01 | 1996-03-01 | コンピュータシステムおよびバス接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09237140A JPH09237140A (ja) | 1997-09-09 |
| JP3618878B2 true JP3618878B2 (ja) | 2005-02-09 |
Family
ID=12704914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04492096A Expired - Lifetime JP3618878B2 (ja) | 1996-03-01 | 1996-03-01 | コンピュータシステムおよびバス接続方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5901292A (ja) |
| JP (1) | JP3618878B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100281525B1 (ko) * | 1996-11-13 | 2001-02-15 | 윤종용 | 자동감지기능을 갖는 컴퓨터시스템 |
| US6043809A (en) * | 1997-09-23 | 2000-03-28 | Compaq Computer Corporation | Computer keyboard scroll bar control |
| US6216187B1 (en) * | 1997-12-01 | 2001-04-10 | Toshiba America Information Systems, Inc. | System for powering down a portable computer in a docking station |
| JP3026796B1 (ja) * | 1998-10-16 | 2000-03-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータと周辺デバイスの接続装置および接続方法 |
| US6295566B1 (en) * | 1998-10-31 | 2001-09-25 | Campaq Computer Corporation | PCI add-in-card capability using PCI-to-PCI bridge power management |
| US6591320B1 (en) | 1999-06-01 | 2003-07-08 | International Business Machines Corporation | Method and system for selective disablement of expansion bus slots in a multibus data processing system |
| US6470284B1 (en) * | 1999-08-05 | 2002-10-22 | 02 Micro International Limited | Integrated PC card host controller for the detection and operation of a plurality of expansion cards |
| US6594721B1 (en) * | 2000-02-29 | 2003-07-15 | Hewlett-Packard Development Company, L.P. | Surprise hot bay swapping of IDE/ATAPI devices |
| US6868468B2 (en) * | 2002-02-14 | 2005-03-15 | Standard Microsystems Corporation | Switchable hot-docking interface for a portable computer for hot-docking the portable computer to a docking station |
| US20040034730A1 (en) * | 2002-08-16 | 2004-02-19 | Te-Hua Yu | System and device for hot docking and undocking |
| US7917679B2 (en) * | 2005-02-18 | 2011-03-29 | Standard Microsystems Corporation | Trusted LPC docking interface for docking notebook computers to a docking station |
| US20080028118A1 (en) * | 2006-07-31 | 2008-01-31 | Craig Peter Sayers | Portable dock for a portable computing system |
| US7565472B2 (en) * | 2007-04-26 | 2009-07-21 | Creative Technology Ltd | Host based automatic detection unit |
| CN101909394B (zh) * | 2010-09-02 | 2015-06-03 | Bcd半导体制造有限公司 | 一种调光的led灯驱动电路和方法 |
| US20130086397A1 (en) * | 2011-09-30 | 2013-04-04 | Katsuhiro Uchida | Electronic apparatus and its control method |
| JP6107933B2 (ja) | 2013-03-29 | 2017-04-05 | 富士通株式会社 | 接続制御装置、情報処理装置、及び接続制御方法 |
| JP6669969B2 (ja) * | 2016-10-19 | 2020-03-18 | 富士通クライアントコンピューティング株式会社 | 機能拡張装置、電子回路、電子システム及び電力制御プログラム |
| JP7293986B2 (ja) * | 2019-08-27 | 2023-06-20 | 沖電気工業株式会社 | データ処理装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5974434U (ja) * | 1982-11-05 | 1984-05-21 | パイオニア株式会社 | マイクロコンピユ−タの電源供給回路 |
| US4835737A (en) * | 1986-07-21 | 1989-05-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method and apparatus for controlled removal and insertion of circuit modules |
| DE69131440T2 (de) * | 1990-08-20 | 2000-02-03 | Toshiba Kawasaki Kk | Verbindungszustandsbestätigungssystem und -methode für eine Expansionseinheit |
| US5477415A (en) * | 1993-11-12 | 1995-12-19 | Texas Instruments Incorporated | Automatic computer docking station having a motorized tray, cammed side connectors, motorized side connectors, and locking and unlocking guide pins |
| DE69518264T2 (de) * | 1994-03-25 | 2001-03-29 | Advanced Micro Devices Inc | Gerät und Verfahren zum Ermöglichen der Ankoppelung eines koppelbaren Rechnersystems während des Betriebes |
| US5598537A (en) * | 1994-03-25 | 1997-01-28 | Advanced Micro Devices, Inc. | Apparatus and method for driving a bus to a docking safe state in a dockable computer system including a docking station and a portable computer |
| US5664118A (en) * | 1994-03-28 | 1997-09-02 | Kabushiki Kaisha Toshiba | Computer system having detachable expansion unit |
| KR0163706B1 (ko) * | 1995-08-31 | 1998-12-15 | 김광호 | 주변 장치 교환 회로 및 방법 |
-
1996
- 1996-03-01 JP JP04492096A patent/JP3618878B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-28 US US08/808,414 patent/US5901292A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09237140A (ja) | 1997-09-09 |
| US5901292A (en) | 1999-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3618878B2 (ja) | コンピュータシステムおよびバス接続方法 | |
| US5764968A (en) | Clock supply permission/inhibition control system | |
| US6438622B1 (en) | Multiprocessor system including a docking system | |
| JP3869049B2 (ja) | コンピュータシステムにおけるスタンバイ中のデバイス構成のロス防止方法およびデバイス構成の捕捉のためのコントローラ回路 | |
| US6055643A (en) | System management method and apparatus for supporting non-dedicated event detection | |
| US6519669B1 (en) | Apparatus and method of connecting a computer and a peripheral device | |
| KR100368079B1 (ko) | 컴퓨터 및 컴퓨터의 전원 제어 방법 | |
| US6035355A (en) | PCI system and adapter requirements following reset | |
| JP2007272928A (ja) | インテリジェント電源スィッチ及び制御方法 | |
| JPH0997127A (ja) | コンピュータシステム | |
| JP2631085B2 (ja) | コンピュータのためのシステム管理モードアドレス訂正システムおよびコンピュータシステム | |
| US6016549A (en) | Peripheral unit having at least two sequencer circuits configured to control data transfers for power saving | |
| US6990546B2 (en) | Hot docking drive wedge and port replicator | |
| JPH0644094A (ja) | 代替システム制御装置のエラーを検出するコンピュータ・システム | |
| US5485585A (en) | Personal computer with alternate system controller and register for identifying active system controller | |
| US6195723B1 (en) | Method and system for providing peer-to-peer control in an expanded slot environment using a bridge as an agent for controlling peripheral device | |
| JPH11194847A (ja) | コンピュータシステムおよび初期化制御装置 | |
| JP3782226B2 (ja) | コンピュータシステムおよびｕｓｂコントローラ | |
| JP3930116B2 (ja) | コンピュータシステム | |
| JP2001005574A (ja) | コンピュータシステム | |
| Intel | Technical Product Specification for Intel® Desktop Boards using the Intel® 845GL Chipset | |
| Intel | Intel® Desktop Board D865PERL Technical Product Specification | |
| JP2582504B2 (ja) | パーソナル・コンピュータ・システム | |
| US5857116A (en) | Circuit for disabling an address masking control signal when a microprocessor is in a system management mode | |
| JPH09114566A (ja) | コンピュータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |