JP2007272928A - インテリジェント電源スィッチ及び制御方法 - Google Patents

インテリジェント電源スィッチ及び制御方法 Download PDF

Info

Publication number
JP2007272928A
JP2007272928A JP2007169563A JP2007169563A JP2007272928A JP 2007272928 A JP2007272928 A JP 2007272928A JP 2007169563 A JP2007169563 A JP 2007169563A JP 2007169563 A JP2007169563 A JP 2007169563A JP 2007272928 A JP2007272928 A JP 2007272928A
Authority
JP
Japan
Prior art keywords
switch
power
printed circuit
circuit board
shows
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007169563A
Other languages
English (en)
Inventor
Lavaughn F Watts Jr
エフ．ワッツ，ジュニア ラボーフン
William F Jergens
エフ．ジャージェンズ ウィリアムズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24491438&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2007272928(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2007272928A publication Critical patent/JP2007272928A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

【課題】コンピュータ等の計算処理装置の電源を知的判断に基づいて終了させるためのシステム及び方法を提供する。
【解決手段】電源及びその電源に接続されたスィッチを知的判断に基づいて操作する。処理装置に接続された電源スィッチの状態と、処理装置が実行している処理の内容とに基づいて処理装置へ供給されている電源の入り切りを行うことで、処理中のファイル及び関連するパラメータの破壊を防止する。
【選択図】図１

Description

本発明は一般的に電子機器の電源スィッチ及びその実現方法に関する。
本発明の範囲を制限することなく、その背景をデスクトップ及びノート型パソコンとの関連で説明する。
電気が出現して以来、電気を動力源とする数百万もの機器が作られてきている。しかしながら、全ての電気機器は機器を入り切りするための方法を持つ必要がある。従って、事実上全ての電気機器は使用者がその機器を入り切りする事の出来る電源スィッチを有する。
加えてコンピュータの革新以来、常にコンピュータの電源を切るための方法及び装置が存在している。通常の環境では、スィッチが入れられて電源をコンピュータに供給し、コンピュータを終了するために切られる。しかしながら、通常の電源スィッチはコンピュータがその時点で何を実行しているかに関わりなく単に電源を切るだけである。使用者が単にスィッチを指ではじくと、コンピュータへの電源が終了する。更に、もしもコンピュータがソフトウェアアプリケーションの途中、またはデータべースの更新中、またはハードディスクへの書き込み中であったとすると、重要な情報が失われるかまたは破壊される可能性がある。
インテリジェント電源スィッチに対する必要性が明らかになってきている；それは使用者が電源スィッチを指ではじいた時点でコンピュータが何を実行中であるかを考慮するスィッチであり；その時点でメモリ内の何ものをも失うことのないスィッチであり；ハードドライブを適切な位置に置き、そのヘッドを電源が切られる前に係止させるスィッチであり；インテリジェント電源スィッチはこれら及び更に多くのことを実行できる。
本発明はそのような問題を解決する。インテリジェント電源スィッチはソフトウェアで制御される機械的電源スィッチとして作り得る。しかしながらインテリジェント電源スィッチはまた完全にソフトウェアで駆動される全電子式のものとして実現することも可能であろう。または、インテリジェント電源スィッチを電子式、ソフトウェア及び機械式の組み合わせ機器とすることも可能であろう。
インテリジェント電源スィッチはコンピュータが何を実行中であるかに基づいて知的判断機能を有するようにプログラムされるはずである。もしもコンピュータが知的判断を必要とする何かを実行中であるとすると、（すなわちそのシステムが、ファイルシステム、通信システム、コンピュータネットワーク、アプリケーションに対する損傷、または更に物理的ハードウェアに対しても損傷を与えるモードにある時）、システムはどの順序で何をシャットダウンするかを詳細に知っている。ソフトウェアはハードウェアから離れて電源スィッチを制御し、それをイベントとして取り扱い、後でそのイベントを処理する。これにより通常のシャットダウンの準備が可能となる。通常のシャットダウンでは、ソフトウェアアプリケーションがファイルを閉じ、通常の手順で終了することを可能とする。加えて周辺機器もまた通常のシャットダウンが行える。例えばハードディスクドライブのヘッドを電源が切れる前に係止位置で係止させることが出来る。更にコンピュータに直列または並列接続されている周辺機器もまた通常の方法でシャットダウンさせることが出来る。更に表示装置さえも通常の方法でシャットダウン出来る。
インテリジェント電源スィッチを動作させるために３つの方法が存在する。ひとつの方法は電源スィッチが切られた時にコンピュータの電源を単に終了させるやり方である。別の方法は電源スィッチが切られたことをひとつのイベントとして取り扱い、制御ソフトウェアにコンピュータのプログラムとハードウェアの通常シャットダウンを実行させてからコンピュータの電源を終了させるやり方である。最後の方法は、第２の方法に似ているがある時間の後ハードウェアのオーバーライドを許すやり方である。これによってソフトウェアが異常な場合でもコンピュータが自動的に電源を終了できるようになる。このハードウェアオーバーライドは、デフォルト設定時限そして／または制御ソフトウェアで調整された時限を具備したデッドマンタイマとして実現することが可能である。加えてタイマ回路を設定して、システムがその通常シャットダウンを完了する前に使用者が電源スィッチを入りの位置に慌てて戻したとしても、正常動作が出来るようにもできる。しかしながらシステムを完全に動作させるか否かは、使用者が電源の再投入を行う前に、システムが既にどれだけシャットダウンを実行していたかに依存する。しかしながら、もしもシステムがシャットダウン手順を開始していなかったのであれば、完全な動作を直ちに開始できるはずである。これ以外にも多くの変形を実施することが可能であろう。
これはコンピュータ機器への電源を知的判断に基づいて終了させるためのシステム及び方法である。本システムは：処理装置；処理装置に接続された電源装置；電源装置に接続されたスィッチ；そして処理装置で実行され電源装置及びスィッチに接続された制御システム、とで構成される。加えてシステムはフェイルセーフ動作を提供するデッドマンタイマを含む。更に、システムはソフトウェア及びハードウェアの通常シャットダウン手順を実行するための装置を含む場合もある。更に、システムを温度そして／または電力管理システムに接続することも可能である。その上更に、システムはこのシステムに直列、並列またはその他の方法で接続されている周辺機器の通常シャットダウンを開始することも可能である。その他の装置、システム及び方法も開示されている。
発明の実施の形態
インテリジェント電源スィッチは３つの方法の如何なる組み合わせとしても実現できる。第１番目はインテリジェント電源スィッチを単純モードで実行する場合である；使用者が電源を切ると、電源スィッチはコンピュータへの電力を単に終了させる。第２の方法はソフトウェアで制御することにより電源スィッチに知的判断を行わせる；この方法ではソフトウェアプログラムが制御を解放し電源の終了のきっかけを与えるまで電源を切ることをしない。第３の方法はソフトウェアプログラムと同時に走り、指定された時間で終了し、そしてコンピュータへの電力を終了させるデッドマンタイマを持つというものである。
電源スィッチを制御するソフトウェアプログラムは中央処理装置（ＣＰＵ）、またはアプリケーション処理装置の様な別の処理装置で実行出来る。例えば、制御プログラムを別のプログラムと一緒に走らせるＣＰＵを用意しても良いし、または電源スィッチを監視する専用の小型マイクロプロセッサを用意しても構わない。
ソフトウェア制御プログラムは３つの運転モードを持つことが出来る；知的判断を持たない電源スィッチ、実時間イベントを具備したインテリジェント電源スィッチ、または遅延イベントを具備したインテリジェント電源スィッチである（はっきりさせるために、実時間イベントと遅延イベントを説明すると、実時間イベントはＣＰＵ及びその他のハードウェアにより実時間で注意が払われており、割り込みと類似である、また遅延イベントはスケジュール時間分割を有するその他のソフトウェアプログラムと同様、ＣＰＵから時間遅れで注意を払われるものである。）
ソフトウェア制御プログラムによりアプリケーションは通常のやり方でシャットダウンする時間がかせげる。しかしながら、もしもいずれかのアプリケーションプログラムの制御が行えないかまたは何らかの種類の復旧不能なエラーがある様な場合で、しかもそれが無くなる前にタイマーに戻ることが出来ない場合は、デドマンタイマの時限が経過して、通常の電源スィッチと同じようにコンピュータを単純モードでシャットダウンすることが可能である。従ってデッドマンタイマの設定は極めて重要である；その時限設定値はアプリケーションが通常工程でシャットダウン出来るように十分長く無ければならず、また必要に応じてタイマに戻りそれをリセットしなければならない。加えて、時限は長すぎてはならず、アプリケーションが回復不能なエラーに陥った場合には、使用者がコンピュータをシャットダウンするために長く待ちすぎないようにしなければならない。
図１はインテリジェント電源スィッチの一般的な流れを説明している。システムはソフトウェア制御プログラム１０を起動することから開始する。ソフトウェア制御プログラムはブートアップ過程または使用者からの指令で起動する事ができる。しかしながら、ソフトウェア制御プログラムが起動された後、タイマ回路がセットされる１２。タイマ回路はソフトウェアの値でセットされるか、またはデフォルト値を有しても構わない。しかしながら、タイマはソフトウェア制御プログラムでリセット出来なければならない。ひとたびタイマ回路がセットされるとタイマは時限が完了するまで更新される１４。加えてソフトウェアプログラムは同時に通常のシャットダウン手順を開始する１８。ソフトウェアプログラムは最初にソフトウェアシャットダウン手順２０を開始し、そしてハードウェアシャットダウン手順２２を行うことができる。しかしながらこれらの２つの手順をどの順番で行うことも、また相互に組み合わせることも可能である。更にソフトウェアプログラムは、もしもシャットダウン過程を完了させるために追加の時間が必要な場合には、時限が完了する前にタイマ回路をリセット出来なければならない１６。最後に、タイマ回路の時限が完了した後、システムに対する電源の通常終了が開始する２４。更に、ソフトウェアプログラムをシャットダウン過程が完了したら直ちに時限完了する値にセットするように組むことも可能である。
図１はソフトウェアプログラムの流れ図の詳細を示す。しかしながら、先に述べたようにソフトウェアプログラムは制御プログラム動作の色々な時点に組み込むことが出来る。それをコンピュータの起動過程の中に組み込んで、使用者が入り切りするようにも出来るであろう。使用者が電源スィッチを叩いてコンピュータを切る時にのみ動作するように組み込むことも出来るであろう。周辺機器及びアプリケーションプログラムを通常にシャットダウンさせるのに丁度十分な電力を供給する電池と組み合わせることも可能であろう。この実現方法は電源故障時に有効である。更に、使用者がそのプログラムを実行させる場合にのみソフトウェア制御プログラムを起動することも可能である。
図２は提出された実施例でのソフトウェア制御プログラム実現方法の詳細を示す。最初に基本入出力システム（ＢＩＯＳ）が初期化される２６。続いてオペレーティングシステムが初期化される２８。オペレーティングシステム初期化中に実行されるいくつかの手順とは：コアオペレーティングシステムの初期化、高度電力管理システムの初期化、スケジューラの開始、そして使用者インタフェースの開始である。オペレーティングシステムが初期化されると、その他のソフトウェアアプリケーションが組み込まれる３０。ソフトウェア制御プログラムをシステム運転のその他の段階で組み込むことも可能であるが、本実施例ではソフトウェア制御プログラムはこの時点で組み込まれる。
ソフトウェア制御プログラムの組み込み例はこの明細書に含まれている。しかしながら、本発明を色々な方法で実現することは可能であり本実施例に限定されるものではない。
デッドマンタイマ回路オプション
デッドマンタイマ
本発明のオプション的特徴として、コンピュータソフトウェアに異常が生じても装置を確実にシャットダウンすることが出来る。このオプション的特徴は、インテリジェント電源スィッチの中に組み込まれたフェイルセーフまたはデッドマンタイマ回路である。デッドマンタイマはインテリジェント電源スィッチがソフトウェア制御を失った後に機能する。指定された時間が経過すると、それはソフトウェアが制御を失ったことを示しスィッチは電源を遮断する様に戻り、あたかもそれがインテリジェント電源スィッチでは無いかのように不定状態で電源を切る。このデッドマンタイマはフェールセーフ条件である。
しかしながら、ソフトウェア制御電源スィッチを作ることで、そのソフトウェアが知的判断機能の故障を監視する場合もある。更にソフトウェアが動作している処理装置が原因でソフトウェアが故障する場合もある。
ひとたびソフトウェアが電源スィッチの制御に入ると、ハードウェア回路は最大時間を設定してソフトウェア制御からの応答を待つ。もしも回路がソフトウェア制御からの応答を得ないと、システムの残り部分をシャットダウンする。しかしながらソフトウェア制御は回路に戻って時計をリセットするか、または少なくとも別の応答を待つように回路に対して新たな最大時間を設定することが可能である。これはシステムの電源を落とす前に予期せぬ事態に対処して待つ必要が生じた場合に、ソフトウェア制御プログラムをもっとダイナミックな物にする事が可能となる。このモードはソフトウェアに対して重荷を負わせ、最大時限が経過する前にしばしばタイマに戻ってそれをリセットすることにもなりかねない。しかしながら、使用者もまた最大時間を調整することが可能である。この融通性のおかげで使用者が、回路の待ち時間として何が適切かを決定することを可能とする。
電源スィッチが投入されると、システムが起動され；ソフトウェアが起動され；基本入出力システム（ＢＩＯＳ）が初期化され、そして続いてデッドマンタイマが零に設定され、電源スィッチは単純に事前設定条件に入れられる。次にコンピュータシステムの残り部分（ソフトウェア、及び異なるハードウエアのセット）の初期化プロセスを通して、ソフトウェア制御プログラムはインテリジェント電源スィッチを投入するか否かの判断を行う。しかしながらソフトウェア制御プログラムはまた、オペレーティングシステムが始動するまで待つかまたは使用者がこのスィッチを入り切りする特定のアプリケーションを選択するまで待つかの判断を行う。
ソフトウェア制御プログラムは実時間事象である。これは起動条件に基づいて入り切りされる。従ってソフトウェア制御プログラムは、それを継続するかまたは中止するかまたは後ほど戻って来てインテリジェントモードとするか単純モードとするかを決定出来る。
例えば提出された実施例では、コンピュータは起動過程を一通り実行し続いてＤＯＳまたはＷｉｎｄｏｗｓをロードした後インテリジェント電源スィッチを投入する。ソフトウェア制御プログラムは、少なくとも１５秒ごとに戻らなければならない、さもないとデッドマンタイマスィッチが投入されるためにシステムが自身で切ろうとする。
更に、電源スィッチがシステム管理割り込み（ＳＭＩ）を監視するようにプログラムする事もできる。ＳＭＩは実時間でも、後からでも起動させることが出来る。
もしも電源スィッチが実時間事象で起動されるように設定されている場合、その事象が触発されるとハードディスクドライブのヘッドが位置決めされて係止される。続いてハードディスクドライブからの電源が、ディスプレイ及びシステム内のその他の装置への電源と一緒に切られる。続いて保存する必要のあるＣＭＯＳのパラメータが保存される。この過程はクラスタまたはハードディスク上の配列に対するプロテクションを可能とするが、これは他の製品では最大の問題であった。
もしも電源スィッチが遅延事象で起動されるように設定されている場合、ソフトウェア制御プログラムはオペレーティングシステム及びその他のプログラムがシャットダウンの準備をする事を可能とする。これはシステムがファイルを閉じる操作を開始出来るようにする。更に関連するパラメータの更新を開始し、続いてシャットダウン過程を開始する事象を触発する。このシャットダウン過程は先のシナリオと同一である。
両シナリオに於いて、電源スィッチはオペレーティングシステムが通常のシャットダウンを行う際に要求される動作に直接結びつけられている。しかしながらインテリジェント電源スィッチはまた既存のシャットダウンソフトウェアプログラム（例えば、テキサスインスツルメンツ社製スーパーシャットダウン）の中に組み込むことも可能である。これによりシャットダウンプログラムが自動的に全てのソフトウェアプログラムを実行し通常シャットダウンを確実に行うように出来る。シャットダウンプログラムは全てのファイルを閉じ、パラメータの更新することを、それが制御をソフトウェア制御プログラムに戻す前に確実に実行出来る。
デッドマンタイマ回路の実現
デッドマンタイマを具備したインテリジェント電源スィッチ回路は５つの機能部分から成り、図３に図示されておりまた以下に説明する通りである：
監視トランジスタ３８・低電力トランジスタスィッチで、非調整入力電力をコンピュータ電力監視回路へ入り切りするように動作する。
手動スィッチ５６・手動電源入り／切りスィッチであり、コンピュータのオペレータによって設定され、インテリジェント電源スィッチ及びコンピュータ処理装置に対してシステム電源の入り切りを通知する。
電源切りタイマ７４・インテリジェント電源スィッチがインテリジェントモードで手動スィッチ５６が”切り”位置の時に処理装置に対する電源制御を提供する。
電源切りラッチ３６・システム電源切りラッチであり、プロセッサの電源が切られ、手動スィッチ５６が”入り”のままの時にコンピュータ電源を”切り”の状態に保持する。
電源切りラッチトリガ３２・インテリジェント電源スィッチがインテリジェントモードで手動スィッチ５６が”入り”位置の時に処理装置による電源制御を提供する。
図３に図示されるインテリジェント電源スィッチ制御信号は下記の通り：
”ＶＩＮ”・外部電源そして／または内部電池から供給される、コンピュータへの非調整ＤＣ入力電源。
”ＶＩＮＳ”・コンピュータ監視回路３８への非調整ＤＣ入力電源。
”ＮＶＣＣ”・コンピュータ論理回路への調整されたＤＣ電源。
”ＲＥＦ２．５”・比較器基準電圧。
”ＳＦＴＯＦＦ”・処理装置からの低アクティブ信号であり、手動入り／切りスィッチのソフトウェア状態を示す。
”ＰＷＲＯＦＦ”・手動入り／切りスィッチからの低アクティブ信号であり、”切り”位置を示す。
”ＰＷＲＯＮ”・手動入り／切りスィッチからの低アクティブ信号であり、”入り”位置を示す。
”ＰＷＲＳＷＯＮ”・処理装置への論理信号であり、手動入り／切りスィッチの状態を示す。
”ＳＭＰＬ”・処理装置からの論理信号であり、インテリジェント電源スィッチのモードを示す。
”ＴＲＭＲＲＳＴ”・処理装置からの低アクティブ信号であり、電源切りタイマ７４をリセットする。
図３に図示されるインテリジェント電源スィッチはコンピュータオペレータとコンピュータ処理装置とをコンピュータシステム電源スィッチに接続する。コンピュータ処理装置はシステム電源を知的判断に基づいて切るようにプログラムする事が可能である。コンピュータ電源はオペレータが手動スィッチ状態を”切り”から”入り”位置に切り替えることで投入できる。更にコンピュータ電源はコンピュータ処理装置により切ることが出来るが、これはソフトウェアで制御された条件の下、通常の方法及びインテリジェントな方法により、インテリジェント電源スィッチを通して行える。手動電源入り／切りスィッチ５６は図３に示すように単極双投であっても、または回路に接続された際に同等の論理レベルを提供するスィッチ装置であっても構わない。システム電源が”切り”の時、またはシステム電源”入り”ルーチンがコンピュータ論理回路により実行された時（コンピュータ起動過程）、インテリジェント電源スィッチは単純モードに初期設定される。インテリジェントスィッチはインテリジェントモードにコンピュータによって、電源”入り”ルーチンが完了した後の任意の時点で、または電源”入り”ルーチンのシステム初期化の一部として変更できる。論理信号”ＳＭＰＬ”が低の場合は何時でもインテリジェント電源スィッチは単純モードである。このモードではシステム電源の”入り”及び”切り”はオペレータによって手動スィッチ５６を介してのみ行える。電源”切り”タイマ７４及び電源”切り”ラッチトリガ３２は、信号”ＳＭＰＬ”が低状態にコンピュータによってまたはシステム電源が喪失したことにより保持されている際には、それぞれダイオード６２及びトランジスタ６０を通して、及びダイオード３４を通して不能化される。このモード中の手動電源”入り”及び”切り”は以下の通りである。
１）手動スィッチ５６接点が”切り”位置に閉じていると、信号”ＰＷＲＯＦＦ”が接地されて電源切りラッチトリガ３２をダイオード４６及び４０を通して不能化し、電源切りラッチ３６をダイオード４６を通してクリアする。更に、手動スィッチ５６接点が”切り”位置で開いていると、信号”ＰＷＲＯＮ”が抵抗器Ｒ７及びＲ６を通して持ち上げられ、監視トランジスタ２０を遮断する。このモードでシステムは落とされる。
２）手動スィッチ５６接点が”入り”位置で閉じていると、信号”ＰＷＲＯＮ”を接地し、監視トランジスタ３８は抵抗器６４を通して導通する。このモードでシステム電源は投入される。更に、手動スィッチ５６接点を”入り”位置で開くと、ダイオード４６及び５２を非導通とし電源切りラッチ３６を可能化し、プロセッサに対して手動スィッチ５６が”入り”状態であることを”ＰＷＲＳＷＯＮ”を抵抗器２０を介して持ち上げることにより信号通知する。
インテリジェント電源スィッチのインテリジェントモードはシステム電源が投入されている時にのみコンピュータ処理装置により設定できる。処理装置は信号”ＳＭＰＬ”を高状態に設定することでインテリジェントモードを可能化する。これは電源切りラッチトリガ３２回路をダイオード３４を非導通とすることで可能化し、電源切りタイマ７４をダイオード６２を非導通にそしてトランジスタ６０を導通にすることで可能化する。トランジスタ５８は信号”ＳＦＴＯＦＦ”を高状態とすることで導通状態とされ、電源切りタイマ７４は信号”ＴＭＲＲＳＴ”を低状態とすることでリセットされる。電源切りラッチトリガ３２の出力は、信号”ＳＦＴＯＦＦ”からの３２の反転入力を高レベル状態とすることで低状態に保持される。従って電源切りラッチ３６はトリガされることなくシステム電源は入り状態のままである。
ここでシステム電源はインテリジェントモード中でかつ手動スィッチ５６が”入り”位置の時に、下記の方法によってのみインテリジェント電源スィッチにより落とすことが出来る：
コンピュータ処理装置は信号”ＳＦＴＯＦＦ”を低状態に設定し、ラッチトリガ比較器出力３２をオフとする。これは電源切りラッチ３６をトランジスタ４４をダイオード４０を通して導通とし、また信号”ＮＶＣＣ”上の＋５ＶＤＣに接続されている抵抗器２２によりセットする。トランジスタ４４はトランジスタ２４を導通とし、これはトランジスタ４４を導通状態に保持する。トランジスタ２４はまたダイオード３６を導通とし、これはトランジスタ３８を非導通とし、従ってシステム電源を落とす。電源切りラッチ３６は手動スィッチ５６が”入り”位置で、かつ電源が外部そして／または内部の非調整電源から”ＶＩＮ”上に続く限りセットされたまま保持される。
コンピュータ処理装置はシステム電源をインテリジェントスィッチにより、”インテリジェント”モードで手動スィッチが”切り”位置の時に制御できる。監視トランジスタ２０はトランジスタ５８及び６０そして時限比較器７４の全てが導通である場合に、抵抗器５４を通して導通状態に保持される。これら３つのいずれかひとつが非導通となるとシステム電源は落とされる。
ここでコンピュータ処理装置は信号”ＳＦＴＯＦＦ”を低状態にセットするか、トランジスタ６０を非導通とするか、またはキャパシタ７２を抵抗器６８を通して分圧抵抗器６４と６６の接合部の電圧より上のレベルとして電源切りタイマ７４が非導通に出来るようにするか、またはソフトウェア制御時間経過後信号”ＴＭＲＲＳＴ”を低状態に保持し電源切りタイマ７４が非導通に出来るようにすることでシステム電源を落とすことが出来る。
電源切り制御をコンピュータ処理装置に与えることにより、シャットダウンが通常の予測的な方法で、使用者への機能の完全性を保護しながら実行できる。
下記の表１に表示されているのは、図３に図示されているインテリジェント電源スィッチを実現することの出来る素子の型式及び値である。本発明がこの実施例にのみ限定されるものでないことを理解されたい。
［表１］
素子 名称 説明
２０ 抵抗器 １０ｋ抵抗器
２２ 抵抗器 ４７ｋ抵抗器
２４ トランジスタ ＤＴＡトランジスタ
２６ 抵抗器 ４７ｋ抵抗器
２８ コンデンサ ０．００４７ｆコンデンサ
３０ 抵抗器 ４．７ｋ抵抗器
３２ 反転器 ＴＬＣ３９３Ｃ／２反転器
３４ ダイオード ＢＡＴ５４Ａダイオード
３６ ダイオード ＢＡＴ６４ダイオード
３８ トランジスタ ２９０７トランジスタ
４０ ダイオード ＢＡＴ５４Ａダイオード
４２ 抵抗器 １０ｋ抵抗器
４４ トランジスタ ＤＴＣトランジスタ
４６ ダイオード ＢＡＶ７０ダイオード
４８ コンデンサ ０．０１ｆコンデンサ
５０ 抵抗器 ４７ｋ抵抗器
５２ ダイオード ＢＡＶ７０ダイオード
５４ 抵抗器 ４．７ｋ抵抗器
５６ スィッチ 単極双投
５８ トランジスタ ＢＳＴ８２トランジスタ
６０ トランジスタ ＢＳＴ８２トランジスタ
６２ ダイオード ＢＡＴ５４Ａダイオード
６４ 抵抗器 １０ｋ抵抗器
６６ 抵抗器 ３．３ｋ抵抗器
［表２］
表１つづき
６８ 抵抗器 １Ｍ抵抗器
７０ ダイオード ＢＡＴ５４Ａダイオード
７２ コンデンサ １０／１６ｖコンデンサ
７４ 反転器 ＴＬＣ３９３Ｃ／２反転器
その他のオプション
制御ソフトウェアプログラムはまた対話形式にも出来る。使用者に次のような質問を具備したプロンプト”本当に電源を落としますか？「はい」または「いいえ」”を提示し、もしも使用者が「はい」と言った場合、プログラムは進行し通常シャットダウンを実行する。しかしながら、プログラムはまた使用者に対して通常シャットダウンを手動で行う方法を教えることも出来て、使用者に対してソフトウェアプログラムそして／またはハードウェアを手動でシャットダウンさせる。例えば、プログラムは使用者に全てのファイルを閉じさせ、全てのソフトウェアプログラムを特定の順序で終了させ、それからコンピュータに繋がっている全てのハードウェア装置の電源を落とさせる。更に、制御プログラムはまた通常シャットダウンを自動的に実行するようにセットすることも出来る。更に加えて、その対話部分をもっと複雑な対話形式にも簡単なものにも、組み込み時、実行時または製造時のオプションセットに基づいて設定できる。
実施できるその他のオプションは、コンピュータが無制御状態に陥った場合にコンピュータを自動的にシャットダウンすることである。これはデッドマンタイマの時限が、コンピュータが制御可能な状態の時にソフトウェア制御プログラムが知っている、タイマに戻ることの出来るまでの時間に設定されている場合に行える。しかしながら、もしもソフトウェアプログラムがコンピュータの制御を行い、無限ループまたは何らかの別の無制御状態に入ったときに、デッドマンタイマの時限が終了してシャットダウン手順を実行する。再度インテリジェント電源スィッチをセットしてコンピュータへの電源を単に終了させることも出来るし、または通常のシャットダウンを最初に行うことも可能である。更に、デッドマンタイマを制御プログラムが通常シャットダウンを実行中にバックグラウンドで走らせて、もしもソフトウェア制御プログラムが無制御状態となったら時限を終了させるようにすることも出来る。
ソフトウェア制御プログラムを温度管理システム（すなわち米国特許出願第０８／３９５、３３５号及び米国特許出願第０８／５６８、９０４号に記載の温度管理システム）、そして／または電力管理システム（すなわち米国特許出願第０８／３９５、３３５号に記載の電力管理システム）とインタフェースを取るようにすることも可能である。これはインテリジェント電源スィッチに使用者がコンピュータを切る際に通常のシャットダウンをさせるようにも出来るし、温度及び電力管理システムをインテリジェント電源スィッチの中に組み込む特徴を持たせることも可能とする。温度そして／または電力管理システムはデッドマンタイマを制御し、システムが電源を終了したいと望む際にそれを零にリセットすることも出来る。これはコンピュータが過熱のために危機に瀕しそうな場合、または危機が起こりそうなその他の状態になった場合に有益である。
もしもインテリジェント電源スィッチが電力管理システムを組み込む場合、このソフトウェア制御プログラムは、Windows3.11 TM 及びWindows95 TM 下の高度電力管理TM（ＡＰＭ）事象と結びつけることが出来る。（高度電力管理、Windows3.11 及びWindows95 はマイクロソフトの商標である。）これによりソフトウェア制御プログラムを５３０Ｂ割り込みに張り付けることが可能となる。これでオペレーティングシステムが確実に１秒から５秒に一回チェックして、ソフトウェア制御プログラムが未だ動作中かを確認する。その他のオペレーティングシステムも別の割り込みを実施して、そこにソフトウェア制御プログラムをリンクするように出来るであろう。更に、５３０Ｂ割り込みはまたWimdows TM オペレーティングシステムのその他のバージョンの中にも変更して実施されるであろう。しかしながらソフトウェア制御プログラムはそれが定期的にチェックされる限り機能するはずである。提出された実施例の実現方法の更に詳細はＡＰＭｆｕｃｂ手順、同様に仕様書の最後に含まれているソフトウェア実施例題内のＳＭＩ割り込み手順を参照されたい。
要約すると、本発明はソフトウェアで制御される機械式電源スィッチである。しかしながら、インテリジェント電源スィッチは全て電子式で完全にソフトウェアで動作するようにも出来る。または、インテリジェント電源スィッチを電子式、ソフトウェア及び機械式装置の組み合わせとすることも出来る。
更に、インテリジェント電源スィッチを使用者が何を行っているかに基づいた知的判断を行うようにプログラムすることも可能である。もしも使用者がもっと知的判断を必要とする何かを行っている場合（すなわち、システムがファイルシステム、通信システム、コンピュータネットワーク、アプリケーション、または物理的ハードウェアに損傷を与える可能性のあるモードにある時）、システムはどの順番でシャットダウンを行えば良いかを詳細に知っている。ソフトウェアは電源スィッチの制御をハードウェアから離れて行い、あたかもひとつの事象として取り扱い、その事象を後で処理する。これにより通常シャットダウンの準備が可能となる。通常シャットダウンはソフトウェアアプリケーションがファイルを閉じ、通常の方法で終了することを可能とする。更に、周辺機器もまた通常のシャットダウンが行える。例えば、ハードディスク上のヘッドを電源が終了する前に停止位置に戻し係止させることが出来る。更に、コンピュータに直列または並列接続で結合されている周辺機器もまた通常の方法でシャットダウンされる。更に、表示装置さえも通常の方法でシャットダウン出来る。
インテリジェント電源スィッチを動作させるのに３つの方法がある。ひとつの方法は、電源スィッチが切られた時に何時でもコンピュータの電源を単に終了させるやり方である。別の方法は、落とされる電源スィッチをひとつの事象として取り扱い、制御プログラムを進行させてコンピュータプログラム及びハードウェアの通常のシャットダウンを、コンピュータへの電源が終了する前に行わせるやり方である。最後の方法は第２の方法に似ているが、ある時間制限の後ハードウェアによるオーバーライドを許している。これによりソフトウェア異常の場合でもコンピュータが電源を自動的に終了させることが可能である。このハードウェアによるオーバーライドはデッドマンタイマの初期設定時限そして／または制御ソフトウェアで調整される時限のいずれかとして実施できるであろう。更に、システムがその通常のシャットダウンを完了する前に使用者が電源スィッチを入り位置に素早く戻した時には通常動作を可能とするようにタイマ回路を設定することも可能である。しかしながら、システムを完全に動作させるか否かは使用者が電源の再投入をする前に、既にどれだけシャットダウンが行われてしまっているかに依存する。しかしながら、もしもシステムがシャットダウン手順を開始していなく、ただ事象を登録しただけであれば完全な動作が直ちに開始されるであろう。その他の多くのバリエーションも実現出来るはずである。
図４−図８は本発明を実現できる装置の例を図示する。しかしながら、これらの実施例はこれに制限することを意図したものではない。本発明をその他の装置の上で同様に実施することも可能であろう。
実施例のいくつかはノート型パソコンに関連したものであるが、本発明はまた如何なる電子機器の中に組み込むことが可能である。例えば、本発明をメインフレーム、ミニ、デスクトップ、またはノート型コンピュータで実施することが可能である。図６は本発明が実施されている基本コンピュータ９００のブロック図である。コンピュータ９００は電源入力９１０を有する電源入力及び変換ユニット９０５を含む。ユニット９０５は入力状態を監視し、その入力をシステムのその他の素子に給電するために必要な電圧に変換するのに適切な回路を選択する。変換ユニットからの出力はバス９１５に結合され、これは電源への経路と同様データ及びアドレスバスの様なディジタル情報を含む。
バス９１５は典型的には複数の電源ラインを必要とする。例えば、ハードディスクのモータドライブはＣＰＵとは異なる電源（電圧及び電流）を必要とする、従ってバス９１５の中には異なる容量及び電圧レベルの複数の電源線が存在する。典型的なバス９１５は、例えば２４ＶＤＣライン、別の１２ＶＤＣ、そして更に別の５ＶＤＣ、同様に複数の接地線を有する。
バス９１５はビデオランダムアクセスメモリ（ＶＲＡＭ）を含むビデオ表示制御器９２０に接続され、これは表示器９２５への電源供給と制御とを行う、提出された実施例ではこの表示器はアナログバス９３０上のアナログドライバで駆動される表示器である。バス９１５はまたキーボード制御器９３５にも接続され、これはリンク９４５を通してキーボード９４０への給電と制御とを行い、キーストローク入力を受けその入力をディジタルデータに変換してバス９１５へ伝送する。キーボード制御器はキーボード内に物理的に装着されていても良いし、またはコンピュータ格納容器の中にあっても良い。
バス９１５は先に述べたように、電源及びデータ経路の両方を含む。このディジタルラインは３２個のアドレスを搬送しデータを３２ビット語長に変換できる。ピン数及び配線の複雑さを最小とするために、アドレス及びデータはバスの全体構造の中で３２本のひとつの組で多重処理されている。当業者には理解されるようにこの形式のバスは、当業分野では少ピン数または圧縮バスとして知られている。この種のバスでは異なる種類の信号、例えばアドレスとデータ信号、は多重処理を通して信号経路を共有している。例えば、同一のデータラインの組が３２ビットアドレスと３２ビット長のデータ語とを搬送するのに使用される。
バス９１５の中でいくつかの制御信号、例えば割り込み仲裁信号もまたデータラインを共有する。バス２１５（バス９１５内の電源供給アナログラインを除く）として使用できるバスの典型的な例として上げられるのは、ＩＩＳ−Ｂｕｓ”サンマイクロシステムズで実施、ディジタルイクイップメント社の”Turbochannel”バス、そしてＩＥＥＥ−４８８規格に互換のバスである。バス９１５はまた高速バックプレーンバスであり、処理装置、メモリ及び周辺機器モジュールを相互接続する。
ＣＰＵ９５０及びＲＡＭ９５５は状態翻訳器９６０を通してバス９１５に結合されている。ＣＰＵ９５０としては多くの種類のＣＰＵ（また場合によってはＭＰＵと呼ばれる）が当技術分野で利用可能であるが、例えばインテル８０３８６または８０４８６モデル、ＭＩＰＳ、ＲＩＳＣ実行、及び多くのその他の物が上げられる。ＣＰＵ９５０は状態翻訳器９６０とパス９６５経由で通信する。状態翻訳器９６０は単一チップまたはチップセットであり、ＣＰＵの命令及び要求をバス９１５に互換の命令及び要求に翻訳する。先に述べたようにＣＰＵ９５０は多くの種類のＣＰＵの中のひとつで構わないし、またバス９１５は多くの種類の圧縮バスのどれかひとつであって構わない。当業者には明らかであろうが、ＣＰＵとバス９１５との間の翻訳を行う状態翻訳器９６０としては更に多くの種類が考えられる。
ＲＡＭメモリモジュール９５５は当業分野で知られているようにＰＣＢ上に装着され、状態翻訳器９６０と接続可能な従来型ＲＡＭチップを含む。好適にＲＡＭモジュールは高速メモリアクセスを提供するためＣＰＵモジュールへの”オンボード”であり、もしもＲＡＭが”オフボード”として作られると更に遅く成るであろう。バス９１５の事例では、パス９６５及び９７０はＣＰＵ９５０及び翻訳器９６０用の電源と接地線とを含む。
図５は表示器８１０及びキーボード８２０を有するノート型パソコン８００を図示する。本発明はノート型パソコン８００に理想的に適している。
図６はノート型パソコン８００のブロック図である。ノート型パソコン８００はカラーノート型計算機であり、インテルペンティアム（登録商標）プロセッサを使用している。ペンティアム（登録商標）の動作速度は、プロセッサ内部は７５Ｍｈｚであるが外部バス速度は５０Ｍｈｚである。５０Ｍｈｚの発振器がＡＣＣマイクロエレクトロニクス２０５６コア論理回路チップへ供給され、続いてこれを使用してマイクロプロセッサへ供給する。この５０ＭｈｚＣＰＵクロックは内部的に位相ロックループで掛け算され、プロセッサ用の７５ＭｈｚＣＰＵ速度を実現する。プロセッサは１６ＫＢ内部キャッシュと２５６ＫＢ外部キャッシュとを論理基板上に有する。
ＣＰＵの５０ＭｈｚバスはＶＬ／ＰＣＩ変換ブリッジチップに接続され、ＡＣＣマイクロエレクトロニクスからＰＣＩバスを生成する。ブリッジチップは３３．３３３Ｍｈｚの発振器を取り込み、ＰＣＩバスクロックを作り出す。サイラスロジックＧＤ７５４２ビデオ制御器はこのバスから駆動され、このバスは将来の拡張接続用にひとつの外部コネクタを有する。
ＧＤ５４２ビデオ制御器は１４．３１８Ｍｈｚ発振器入力を有し、これを内部的に使用してより高いビデオ周波数と同期させるが、これは内部１０．４インチＴＦＴパネルまたは外部ＣＲＴモニタを駆動するのに必要なものである。ＶＧＡ解像度モードで運転する場合は、ＴＦＴパネルを外部アナログモニタと同時に動作させることが可能である。スーパーＶＧＡ解像度では外部ＣＲＴのみが使用される。
ノート型パソコン８００への操作入力はキーボードを通して行われる。内部ポインティングディバイスはキーボードの中に組み込まれている。外部接続がパラレル装置、シリアル装置、ＰＳ／２マウスまたはキーボード、ＶＧＡモニタ、そして拡張バス用に具備されている。内部接続はハードディスクドライブもフロッピー（登録商標）ディスクドライブ、そして追加メモリに対してなされている。
ノート型パソコン８００は８ＭＢの標準メモリを含むが、使用者がオプションの拡張メモリボードを挿入することにより３２ＭＢまで増設出来る。第１メモリ拡張ボードは８または１６ＭＢメモリのいずれでも得られる。第１拡張ボードに別の８ＭＢメモリを挿入してこのボードに装着することで最大量となる。
第２シリアルポートがシリアル赤外線（ＳＩＲ）装置に接続されている。このＳＩＲ装置は３．６８６４Ｍｈｚ発振器を使用するインタフェースチップを有する。ＳＩＲポートはシリアルデータをこれ用に装備された他のコンピュータへ伝送するために使用される。
ノート型パソコン８００の２つの電池はリチウムイオンであり、また内部制御器を有しこれは電池容量を監視する。これらの制御器は４．１９Ｍｈｚ水晶を電池に対して内部的に使用する。
ノート型パソコン８００はＰＣＭＣＩＡカード用の２個のスロットを有する。これらのスロットはサードパーティ基板で使用され、種々の拡張オプションを提供する。ノート型パソコン８００はまた内部サウンドチップセットを有し、これは音楽そして／またはサウンド効果の生成または記録に使用できる。内部スピーカ及びマイクロフォンがノート型パソコンの中に組み込まれている。更に、３個のオーディオジャックが外部マイクロフォン、オーディオ入力、そしてオーディオ出力用に具備されている。
図７はテキサスインスツルメンツ社製のＴＭ５０００TMの分解図を示す。表２は図７の主要部品である。
［表３］
項目 説明 機能
１５０ 本体 コンピュータ本体
１５１ カバー構成部品、天井 コンピュータの天井カバー
１５４ コネクタ扉 コネクタの扉
１５５ ＰＣＭＣＩＡ扉 ＰＣＭＣＩＡの扉
１５７ 液晶構成部品、９．５” コンピュータ表示器構成部品
１５８ ベゼル液晶 液晶表示器
１６０ 光パイプ 異なる機能（例えばターボモード）用表示
１６１ 釦、電池取り出し、左 左側電池取り出し
１６２ 釦、電池取り出し、右 右側電池取り出し
１６３ 釦、電源スィッチ 電源スィッチ
１６６ ヒンジカバー、右 表示器のコンピュータ装着用ヒンジカバー
１６７ 釦、ＰＣＭ取り出し ＰＣＭＣＩＡ取り出し釦
［表４］
表３つづき
１６８ ヒンジカバー、左 表示器のコンピュータ装着用ヒンジカバー
１７２ ＲＡＭカード、前飾り ＲＡＭカード覆いカバー
（ＲＡＭカード図示せず）
１７８ ヒンジ、右 表示器のコンピュータ装着用ヒンジ
１７９ ヒンジ、左 表示器のコンピュータ装着用ヒンジ
１８１ ヒンジ、ブラケット、右 表示器取り付け用ヒンジブラケット
１８２ ヒンジ、ブラケット、左 表示器取り付け用ヒンジブラケット
１８６ ブラケット、左、フロッピー（登録商標）ドライブ
フロッピー（登録商標）ドライブ用ブラケット
１８７ 光パイプ、ヒンジカバー 異なる機能（例えば電源）用表示器
１９０ ブラケット、フロッピー（登録商標）ドライブ
フロッピー（登録商標）ドライブ用ブラケット
１９５ バネ、Ｉ／Ｏ扉ラッチ Ｉ／Ｏ扉用ラッチ
１９６ 拡張バネ、Ｉ／Ｏ扉 Ｉ／Ｏ扉用拡張バネ
２０４ ヒートシンク、ＣＰＵ ＣＰＵ用ヒートシンク
２０５ ヒートシンク衝撃吸収器 ヒートシンク用衝撃吸収器
２０６ ＰＷＲ部品、ＬＥＤ基板 ＬＥＤ用プリント配線基板
２１０ ＰＷＲ部品、主基板 主プリント回路／配線基板
２１１ ＰＷＲ部品、ＰＣＭＣＩＡ／サウンド基板
ＰＣＭＣＩＡ／サウンドプリント回路／配
線基板
２１２ ＰＷＲ部品、キー走査板 キー走査プリント回路／配線基板
２１３ マイクロフロッピー（登録商標）ドライブ、１１ｍｍ
フロッピー（登録商標）ドライブ
２２２ 名称板、アクティブマトリクスカラー
名称板
［表５］
表３つづき
２２６ カバー、ＬＣＤネジ ＬＣＤ用ネジ
２２８ ネジ、ＴＯＲＸ，ＰＬＡＳＴＩＴＥ，平、２−２８ Ｘ．５００
ネジ
２２９ ネジ、ＴＯＲＸ，ＰＬＡＳＴＩＴＥ，４−２０ Ｘ．２５０
ネジ
２３０ ネジ、ＴＯＲＸ，スリ割り、２−２８ Ｘ．３７５”、カーボン
ネジ
２３１ ネジ、ＴＯＲＸ，機械、釦、２−５６ Ｘ．１２５０
ネジ
２３２ ネジ、Ｗ／条ロック ネジ
２３３ ネジ、スロットＴＯＲＸ、機械、平、４−４０ Ｘ．１８８
ネジ
２３４ ネジ、ＴＯＲＸ、機械、フラット、４−４０ Ｘ．３７５
ネジ
２３５ ネジ、メータ、ＴＯＲＸ，ＭＡＣＨ，ＦＬＨ，Ｍ３−０．５ Ｘ６
ネジ
２３６ ネジ、ＴＯＲＸ，４−２０ Ｘ．３７５”，カーボン鋼
ネジ
２３７ ネジ、ＭＡＣＨ，ＦＬＡＴ，ＰＨ，４−４０ Ｘ．１８８
ネジ
２３８ ネジ、ＴＯＲＸ，機械、平、４−４０ Ｘ．１２５
ネジ
２３９ ネジ、ＴＯＲＸ，機械、４−４０ Ｘ．２５０
ネジ
２４０ ネジ、スロットＴＯＲＸ、ＰＬＡＳＴＩＴＥ，平、４−２０Ｘ１．２５
ネジ
［表６］
表３のつづき
２４１ ネジ、スロットＴＯＲＸ、ＰＬＡＳＴＩＴＥ，平、２−２８Ｘ．１８８
ネジ
２４２ ネジ、ＴＯＲＸ，機械、２−５６ Ｘ．２５０
ネジ
２４３ ネジ、ＴＯＲＸ，機械、釦、２−５６ Ｘ．１８７５
ネジ
２４４ ケーブル部品、ＬＣＤ、右、Ｗ／Ｏテープ
ケーブル
２４８ フレックスケーブル、ハードディスクドライブ
フレキシブルケーブル
２４９ ケーブル部品、ＦＤＤ ＤＸ４
ケーブル
２５３ ケーブル拡張マイクロフォン
ケーブル
２５４ メダル型ラベル”Ｐ” テキサスインスツルメント商標ラベル
２５５ 安全保護リング 安全保護リング
２６２ ＰＷＲ部品、汎用ＩＲモジュールＰ／Ｄ
ＩＲモジュール用プリント基板
２６３ レンズカバー、ＩＲ ＩＲモジュール用レンズカバー
２７０ 押し込みフォウム（FOAM）、待機スィッチ
待機スィッチ用フォウム
２７１ 釦、待機スィッチシリーズ 待機スィッチ
２７５ 電源入力 外部電源からのコンピュータ入力
２７６ キーボード キーボード入力
図８は図７の主プリント基板２１０の拡大図を示す。ＣＰＵ２０４及び電源入力２７５は共にこのプリント基板２１０上に在ることに注意されたい。本発明はＴＭ５０００上に、これから説明するソフトウェア制御プログラムと、図３に示すオプションであるデッドマンタイマ回路とを使用して実現できる。ソフトウェア制御プログラムはメモリ（図示せず）内のＣＰＵ２０４で動作し、電源スィッチと通信する。オプションのデッドマンタイマ回路はまた、電源スィッチ２７５とＣＰＵ２０４とに接続され、必要時にデッドマンタイマをリセット出来るようにされている。デッドマンタイマ回路は主プリント基板２１０上に配置できる。
図９から図９１はＴＭ５０００の主プリント基板２１０を実行する論理図を示す。この論理図はデッドマンタイマの動作と、シャットダウン手順を実現するための論理を主プリント基板のその他の機能と共に詳細に示す。
図９２から図９８はＴＭ５０００のキー走査プリント基板２７２を実現する論理図を示す。この論理図はＴＭ５０００のキー走査機能を実現する回路設計の詳細を示す。
図９９から図１２０はＴＭ５０００のＰＣＭＣＩＡ／サウンドプリント回路基板２１１を実現する論理図を示す。この論理図はＴＭ５０００のキー走査機能を実現する回路設計の詳細を示す。
図１２１−図１２２はＴＭ５０００のＩＲモジュールプリント回路基板２６２を実現する論理図を示す。この論理図はＴＭ５０００の赤外線モジュール機能を実現する回路設計の詳細を示す。
本発明の提出された実施例のいくつかの実現方法を図示し説明してきたが、当業者には種々の修正及び代替案が考えられるであろう。例えば、プロセス図もまたマイクロコードの流れ図及びソフトウェアに基づく実施例を表現する。更に、図示された実施例、また同様に本発明のその他の実施例の種々の修正及び組み合わせも、当業者には説明を参照すれば明らかであろう。含まれている言葉は発明の範囲を考えるとき非排他的に解釈されるものとする。従って、特許請求の範囲はそのような修正または実施例も含むことを意図している。
以下にソフトウェア制御プログラムの実現例を示す。しかしながら本発明をもっと多様な方法で実現することは可能であり、この実現方法に限定するものではない。更に、このソフトウェア制御プログラムは”Factory Power Down Table”及び”SubWalk Table ”（以降ウォークテーブルと呼ぶ）へのコールを含む。これらのコールは本発明のシャットダウン手順を実行する。ひとつの実施例がソフトウェア制御プログラムの後に含まれている。この実施例の中で、装置は特定の順序でシャットダウンされている。しかしながら、ウォークテーブルを変更して別の装置のシャットダウン手順を含むようにすることは可能である。例えば、ウォークテーブルは実時間クロック、シリアル装置、フロッピー（登録商標）ディスクドライブ、ハードディスクドライブ、ＤＭＡ制御器、割り込み制御器、及び主システムバス上のその他の周辺装置をシャットダウンする。更に、このシャットダウン手順はシリアルまたはパラレルポートに接続された周辺機器を含むことも可能である。更に、ウォークテーブルはＥＳＤＩ，ＡＴまたはＰＣＩの様な主システムバス上の周辺機器のシャットダウンも出来るし、ＵＳＢまたは１３９４の様な補助バス上の装置を含むことも出来る。更に、ウォークテーブルはバス自体をもシャットダウンすることが出来る。更に、ウォークテーブルはノート型パソコンが接続されているステーションの一部または全体をシャットダウンする事も出来る。これらはシャットダウン手順が含むことの出来る物のほんの数例であり、網羅的なリストを意味するものではない。図示された実施例、また同様に本発明のその他の実施例の種々の修正及び組み合わせも、当業者には説明を参照すれば明らかであろう。従って、添付の特許請求の範囲はそのような修正または実施例も含むことを意図している。
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
Figure 2007272928
以上の説明に関して更に以下の項を開示する。
（１）下記を含む装置であって：
使用者用入力装備；
出力装備；
前記使用者入力及び出力に結合された処理装置；そして
電源を前記処理装置に結合するためのソフトウェア制御スィッチとを含み、前記スィッチは運転の第１モードを有し、この場合前記処理装置への電源は基本的に前記スィッチの動作と同時に終了され、また運転の第２モードを有しこの場合は前記処理装置への電源は前記スィッチが操作されたことと、ソフトウェアが前記スィッチ制御を解放したことの両方が完了した時点で終了される、前記装置。
（２）第１項記載の装置であって、更に前記スィッチに結合されたタイマ回路を含み、前記タイマ回路は電源切りタイマを含み、該電源切りタイマの時限が完了するとシャットダウン手順を開始する時限値が設定されている、前記装置。
（３）第２項記載の装置に於いて、前記ソフトウェア制御スィッチが更に第３の運転モードを含み、この場合は前記処理装置への電源が、前記スィッチが操作され、前記ソフトウェアの少なくともひとつが前記スィッチの制御の解放を前記設定値よりも短い時間で行い、前記ソフトウェアが前記スィッチの制御の解放を前記設定値よりも短い時間内に行えなかった時に前記電源切りタイマが前記シャットダウン処理手順を完了させた時に、終了される前記装置。
（４）第３項記載の装置に於いて、前記ソフトウェアが前記電源切りタイマを、前記スィッチが操作され、前記ソフトウェアが前記スィッチの制御を解放するというこの両方が完了すると、前記時限値が前記セット値に達していなくても直ちに時限完了させる、前記装置。
（５）第１項から第４項のいずれかに記載の装置に於いて、前記ソフトウェアが前記スィッチを前記第２動作モードで制御してソフトウェアシャットダウン手順を開始する前記装置。
（６）第１項から第４項のいずれかに記載の装置に於いて、前記ソフトウェアが前記スィッチを前記第２動作モードで制御してハードウェアシャットダウン手順を開始する前記装置。
（７）第１項から第４項のいずれかに記載の装置に於いて、前記ソフトウェアが前記スィッチを前記第２動作モードで制御してソフトウェア及びハードウェアシャットダウン手順を開始する前記装置。
（８）第２項から第４項のいずれかに記載の装置に於いて、前記セット値がデフォルト値である前記装置。
（９）第２項から第４項のいずれかに記載の装置に於いて、前記ソフトウェアが前記デフォルト値を設定する前記装置。
（１０）第２項から第４項のいずれかに記載の装置に於いて、前記装置の使用者が前記デフォルト値を設定する前記装置。
（１１）第２項から第４項のいずれかに記載の装置に於いて、前記デフォルト値が前記処理装置によりリセット出来る前記装置。
（１２）第１項から第４項のいずれかに記載の装置に於いて、前記処理装置が中央処理装置（ＣＰＵ）である前記装置。
（１３）第１項から第４項のいずれかに記載の装置に於いて、前記処理装置がアプリケーション処理装置である前記装置。
（１４）第１項から第４項のいずれかに記載の装置に於いて、前記装置がコンピュータである前記装置。
（１５）第１４項記載のコンピュータに於いて、前記ソフトウェアが前記コンピュータの起動手順の中で実行される前記コンピュータ。
（１６）第１４項記載のコンピュータに於いて、前記ソフトウェアが前記コンピュータの使用者が前記スィッチを操作した時に実行される前記コンピュータ。
（１７）第１４項から第１６項のいずれかに記載のコンピュータに於いて、前記ソフトウェア制御スィッチが更に電源故障モードを含み、この場合電源シャットダウン手順が電池電源レベルが予め定められた値以下に低下した時点で開始される前記コンピュータ。
（１８）第１４項から第１６項のいずれかに記載のコンピュータに於いて、前記電源スィッチが入りに操作されたときに、システムを起動し、ソフトウェアを起動し、基本Ｉ／Ｏシステム（ＢＩＯＳ）を初期化し、続いてタイマが零にセットされそして電源スィッチが前記運転の第１モードで動作される前記コンピュータ。
（１９）第１８項記載のコンピュータに於いて、前記電源スィッチが前記運転の第１モードで動作されるのに続いて、コンピュータシステムの残り部分の初期化手順を通して、前記ソフトウェアが前記スィッチを前記運転の第１モードから前記運転の第２モードへ変更するか否かの判断を行う、前記コンピュータ。
（２０）第１４項から第１６項のいずれかに記載のコンピュータに於いて、前記スィッチがシステム管理割り込み（ＳＭＩ）を監視するようにプログラムされている前記コンピュータ。
（２１）第２０項記載のコンピュータに於いて、前記スィッチがＳＭＩに対して実時間で応答するように設定されている前記コンピュータ。
（２２）第２１項記載のコンピュータに於いて、ＳＭＩ割り込みが検出されると、前記処理装置に結合されているハードディスクドライブのヘッドの位置決めがなされて係止され、ハードディスクドライブ及び前記処理装置に結合されている表示器への電源が終了され、その後セーブする必要のあるＣＭＯＳパラメータがセーブされる前記コンピュータ。
（２３）第２０項記載のコンピュータに於いて、前記スィッチがＳＭＩから遅延した時点で動作するように設定されている前記コンピュータ。
（２４）第２３項記載のコンピュータに於いて、前記ソフトウェアがコンピュータのオペレーティングシステム及びその他のプログラムがシャットダウンの準備を行えるようにし、これに限定するわけではないがこの準備は、ファイルの終了、全ての関連するパラメータの更新を含み、その後前記処理装置に結合されているハードディスクドライブのヘッドの位置決めがなされて係止され、処理装置に結合されているハードディスクドライブと表示器への電源が終了され、その後セーブする必要のあるＣＭＯＳパラメータがセーブされる前記コンピュータ。
（２５）装置の電源を制御するための方法であって：
使用者用入力装備を用意し；
出力装備を用意し；
前記使用者入力及び出力に結合された処理装置を用意し；そして
電源を前記処理装置に結合するためのソフトウェア制御スィッチを用意する手順を含み、前記スィッチは運転の第１モードを有し、この場合前記処理装置への電源は基本的に前記スィッチの動作と同時に終了され、また運転の第２モードを有しこの場合は前記処理装置への電源は前記スィッチが操作されまたソフトウェアが前記スィッチ制御の解放の両方が完了した時点で終了される、前記方法。
（２６）これは計算装置への電源を知的判断に基づいて終了させるためのシステム及び方法である。このシステムは：処理装置；処理装置に接続された電源；電源に接続されたスィッチ；そして処理装置で動作し電源及びスィッチに接続された制御システムとを含む。更に、このシステムはデッドマンタイマを含むこともあり、これはフェイルセーフ動作を提供する。更に、このシステムは通常シャットダウン手順をソフトウェア及びハードウェアに対して実行するための装置を含む場合もある。更に、このシステムは温度そして／または電力管理システムに結合することもできる。加えて、このシステムはこのシステムにシリアルにまたはパラレルに接続された周辺機器の通常シャットダウンを開始することも出来る。その他のシステム及び方法もまた開示されている。
（関連明細書の相互参照）
以下の係属の特許明細書は此処に参考として取り入れるものである：
通し番号 登録日 ＴＩケース番号 名称
08/395,335 02/28/95 TI-20391 コンピュータに関する実時間電
力消費及び温度管理
08/598,904 12/07/95 TI-20567 電力管理−温度
注意
（Ｃ）著作権、テキサスインスツルメンツ株式会社１９９６。本特許文書の一部には著作権保護に関わる内容が含まれている。著作権所有者は特許文書あるいは特許開示に関していかなる者が複写再製することも、それが特許または商標特許ファイルまたは記録に必要な物に関する限りそれを妨げるものではない、しかしそれ以外に関しては全ての著作権を保留するものである。
提出された実施例の図表。 コンピュータの立ち上げ工程の流れ図。 インテリジェント電源スィッチで使用されるハードウェア実施例の回路図。 基本コンピュータの電子機器構造のブロック図。 ノート型パソコンの等角投影図。 図４のノート型パソコンのブロック図。 ノート型パソコンの分解図。 図７の主プリント回路基板の拡大図。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７の主プリント回路基板を実現するための論理図を示す。 図７のキースキャンプリント回路基板を実現するための論理図を示す。 図７のキースキャンプリント回路基板を実現するための論理図を示す。 図７のキースキャンプリント回路基板を実現するための論理図を示す。 図７のキースキャンプリント回路基板を実現するための論理図を示す。 図７のキースキャンプリント回路基板を実現するための論理図を示す。 図７のキースキャンプリント回路基板を実現するための論理図を示す。 図７のキースキャンプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＰＣＭＣＩＡ／サウンドプリント回路基板を実現するための論理図を示す。 図７のＩＲモジュールプリント回路基板を実現するための論理図を示す。 異なる図中の対応する番号及び記号は特に断りの無い限り対応する部品を示している。 図７のＩＲモジュールプリント回路基板を実現するための論理図を示す。 異なる図中の対応する番号及び記号は特に断りの無い限り対応する部品を示している。
符号の説明
２０，２２，２６，３０，４２，５０，５４，６４，６６，６８ 抵抗器
２４，３８，４４，５８，６０ トランジスタ
２８，４８，７２ コンデンサ
３２，７４ 反転器
３４，３６，４０，４６，５２，６２，７０ ダイオード
５６ スィッチ

Claims (2)

  1. 下記を含む装置であって：
    使用者用入力装備；
    出力装備；
    前記使用者入力及び出力に結合された処理装置；そして
    電源を前記処理装置に結合するためのソフトウェア制御スィッチとを含み、前記スィッチは運転の第１モードを有し、この場合前記処理装置への電源は基本的に前記スィッチの動作と同時に終了され、また運転の第２モードを有しこの場合は前記処理装置への電源は前記スィッチが操作されたことと、ソフトウェアが前記スィッチ制御を解放したことの両方が完了した時点で終了される、前記装置。
  2. 装置の電源を制御するための方法であって：
    使用者用入力装備を用意し；
    出力装備を用意し；
    前記使用者入力及び出力に結合された処理装置を用意し；そして
    電源を前記処理装置に結合するためのソフトウェア制御スィッチを用意する手順を含み、前記スィッチは運転の第１モードを有し、この場合前記処理装置への電源は基本的に前記スィッチの動作と同時に終了され、また運転の第２モードを有しこの場合は前記処理装置への電源は前記スィッチが操作されたことと、ソフトウェアが前記スィッチ制御を解放したことの両方が完了した時点で終了される、前記方法。
JP2007169563A 1996-03-21 2007-06-27 インテリジェント電源スィッチ及び制御方法 Pending JP2007272928A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/621,741 US5862394A (en) 1996-03-21 1996-03-21 Electronic apparatus having a software controlled power switch

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9087536A Division JPH1027044A (ja) 1996-03-21 1997-03-21 インテリジェント電源スィッチ及び制御方法

Publications (1)

Publication Number Publication Date
JP2007272928A true JP2007272928A (ja) 2007-10-18

Family

ID=24491438

Family Applications (2)

Application Number Title Priority Date Filing Date
JP9087536A Pending JPH1027044A (ja) 1996-03-21 1997-03-21 インテリジェント電源スィッチ及び制御方法
JP2007169563A Pending JP2007272928A (ja) 1996-03-21 2007-06-27 インテリジェント電源スィッチ及び制御方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP9087536A Pending JPH1027044A (ja) 1996-03-21 1997-03-21 インテリジェント電源スィッチ及び制御方法

Country Status (7)

Country Link
US (1) US5862394A (ja)
EP (1) EP0797137B1 (ja)
JP (2) JPH1027044A (ja)
KR (1) KR100698980B1 (ja)
CN (1) CN1265313C (ja)
DE (1) DE69737314T2 (ja)
TW (1) TW346567B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247274B1 (ko) * 1997-04-18 2000-03-15 윤종용 컴퓨터의전원오프확인방법
KR100237484B1 (ko) * 1997-05-30 2000-01-15 전주범 컴퓨터의 자동식 전원개폐장치
US6897957B2 (en) 2001-03-26 2005-05-24 Candela Instruments Material independent optical profilometer
JP3594505B2 (ja) 1999-02-05 2004-12-02 松下電器産業株式会社 自動車バッテリ保護機能付き車載コンピュータ
KR100626359B1 (ko) 1999-09-10 2006-09-20 삼성전자주식회사 컴퓨터 시스템의 전원 관리 방법
JP3264272B2 (ja) * 1999-09-16 2002-03-11 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ及びコンピュータの電源制御方法
JP4969739B2 (ja) * 2001-07-16 2012-07-04 京セラ株式会社 電子機器
US7325050B2 (en) * 2001-09-19 2008-01-29 Dell Products L.P. System and method for strategic power reduction in a computer system
US7337333B2 (en) * 2001-09-19 2008-02-26 Dell Products L.P. System and method for strategic power supply sequencing in a computer system with multiple processing resources and multiple power supplies
ATE428462T1 (de) * 2002-02-25 2009-05-15 Scott Lab Inc Mit einem pannensicheren modul integriertes sedierung- und analgesiesystem
US20040103345A1 (en) * 2002-11-21 2004-05-27 Dunstan Robert A. Method, apparatus and system for ensuring reliable power down of a personal computer
US20040117672A1 (en) * 2002-12-16 2004-06-17 Jamson Lin Method and apparatus for computer timing shutdown
US7254733B2 (en) * 2003-02-18 2007-08-07 International Business Machines Corporation Method of shutting down virtual machines in an orderly manner
US20060242362A1 (en) * 2005-04-20 2006-10-26 Hanes David H Method and apparatus for disconnecting an external data storage device from a computer
US20070074897A1 (en) * 2005-09-08 2007-04-05 Ronald Lashley Thermal event detection on printed wire boards
JP5439715B2 (ja) * 2007-11-20 2014-03-12 日本電気株式会社 携帯端末、制御方法、プログラム、及び記録媒体
JP2010049311A (ja) * 2008-08-19 2010-03-04 Nec Infrontia Corp 情報処理装置、ｐｏｓ端末および強制終了の制御方法
CN102059950B (zh) * 2009-11-18 2013-09-11 斗山产业车辆株式会社 工业用车辆的安全装置以及安全功能控制方法
US8571847B2 (en) * 2010-01-08 2013-10-29 International Business Machines Corporation Efficiency of static core turn-off in a system-on-a-chip with variation
US8549363B2 (en) * 2010-01-08 2013-10-01 International Business Machines Corporation Reliability and performance of a system-on-a-chip by predictive wear-out based activation of functional components
US8891251B2 (en) 2010-04-07 2014-11-18 Apple Inc. Method and apparatus for achieving zero AC-draw mode for a device
JP5601357B2 (ja) * 2012-09-12 2014-10-08 株式会社デンソー 電子制御装置
US8924785B2 (en) * 2012-09-27 2014-12-30 Apple Inc. Power shutdown prediction for non-volatile storage devices
US10317985B2 (en) 2014-01-29 2019-06-11 Hewlett Packard Enterprise Development Lp Shutdown of computing devices
US9472967B2 (en) * 2014-07-31 2016-10-18 Motorola Solutions, Inc. Power management system and method for a portable device
CN112083680A (zh) * 2019-06-14 2020-12-15 北京北方华创微电子装备有限公司 半导体设备、半导体工艺电源控制系统及方法
KR102338115B1 (ko) * 2020-02-28 2021-12-10 엘에스일렉트릭 (주) 커넥터 및 통신 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4365290A (en) * 1979-03-12 1982-12-21 Medtronic, Inc. Computer system with power control circuit
US4598383A (en) * 1981-12-28 1986-07-01 Texas Instruments Incorporated Combination of a data processor with a switch means
US4698748A (en) * 1983-10-07 1987-10-06 Essex Group, Inc. Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity
JPH0731611B2 (ja) * 1987-08-27 1995-04-10 日本電気株式会社 装置動作モ−ド切替回路
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US6158012A (en) * 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
US5287525A (en) * 1989-11-29 1994-02-15 Linear Technology Corporation Software controlled power shutdown in an integrated circuit
DE69130729D1 (de) * 1990-11-07 1999-02-18 Toshiba Kawasaki Kk Gerät zur Rechnerstromversorgungssteuerung
US5239652A (en) * 1991-02-04 1993-08-24 Apple Computer, Inc. Arrangement for reducing computer power consumption by turning off the microprocessor when inactive
KR100188087B1 (ko) * 1993-04-21 1999-06-01 김광호 휴대용 정보처리기기의 전원공급 제어장치 및 그의 구동방법
US5542035A (en) * 1993-10-27 1996-07-30 Elonex Technologies Timer-controlled computer system shutdown and startup
US5504910A (en) * 1994-02-02 1996-04-02 Advanced Micro Devices, Inc. Power management unit including software configurable state register and time-out counters for protecting against misbehaved software
JPH07261888A (ja) * 1994-03-25 1995-10-13 N T T Data Tsushin Kk デ−タ処理の閉塞方法及びデ−タ処理装置

Also Published As

Publication number Publication date
US5862394A (en) 1999-01-19
DE69737314D1 (de) 2007-03-22
TW346567B (en) 1998-12-01
EP0797137A1 (en) 1997-09-24
EP0797137B1 (en) 2007-02-07
KR100698980B1 (ko) 2007-07-09
JPH1027044A (ja) 1998-01-27
DE69737314T2 (de) 2007-11-08
CN1265313C (zh) 2006-07-19
CN1180207A (zh) 1998-04-29
KR19980068615A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
JP2007272928A (ja) インテリジェント電源スィッチ及び制御方法
US6760850B1 (en) Method and apparatus executing power on self test code to enable a wakeup device for a computer system responsive to detecting an AC power source
US6453423B1 (en) Computer remote power on
US8255725B2 (en) Information processing apparatus and power-saving control method
US6421782B1 (en) Expansion unit for differentiating wake-up packets received in an information processing system
US6460106B1 (en) Bus bridge for hot docking in a portable computer system
KR100368079B1 (ko) 컴퓨터 및 컴퓨터의 전원 제어 방법
JPH1083371A (ja) コンピュータ上のモジュールの自動ロックシステムおよびその方法
US20030159076A1 (en) Keyboard controller providing power management for a portable computer system
EP0908823A1 (en) System management method and apparatus for supporting non-dedicated event detection
JP3618878B2 (ja) コンピュータシステムおよびバス接続方法
JP3789792B2 (ja) 携帯型コンピュータシステム及びその制御方法
US6895517B2 (en) Method of synchronizing operation frequencies of CPU and system RAM in power management process
JP2631085B2 (ja) コンピュータのためのシステム管理モードアドレス訂正システムおよびコンピュータシステム
JP2000010907A (ja) 情報処理装置
US20040103345A1 (en) Method, apparatus and system for ensuring reliable power down of a personal computer
US6990546B2 (en) Hot docking drive wedge and port replicator
US6584573B1 (en) Placing a computer system into a sleeping state
JP4846862B2 (ja) 情報処理装置および省電力制御方法
JPH11194847A (ja) コンピュータシステムおよび初期化制御装置
US7093142B2 (en) Method, apparatus and program for user-determined operational state of a portable computer prior to detachment
CN101408792A (zh) 电源管理装置与其管理方法
Intel C440GX+_TPS_1_0.PDF
JPH09114566A (ja) コンピュータシステム
JP3769541B2 (ja) コンピュータ装置、ｍｉｎｉＰＣＩカード、自動電源オン回路、および自動立ち上げ方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080620

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080922

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080926

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081020

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090313