KR19980068615A - 지능형 전원 스위치 - Google Patents

지능형 전원 스위치 Download PDF

Info

Publication number
KR19980068615A
KR19980068615A KR1019970005302A KR19970005302A KR19980068615A KR 19980068615 A KR19980068615 A KR 19980068615A KR 1019970005302 A KR1019970005302 A KR 1019970005302A KR 19970005302 A KR19970005302 A KR 19970005302A KR 19980068615 A KR19980068615 A KR 19980068615A
Authority
KR
South Korea
Prior art keywords
switch
software
computer
power
processor
Prior art date
Application number
KR1019970005302A
Other languages
English (en)
Other versions
KR100698980B1 (ko
Inventor
주니어 와츠 라보근 에프.
윌리암스 에프. 제르겐스
Original Assignee
윌리엄 비.켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24491438&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR19980068615(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 윌리엄 비.켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비.켐플러
Publication of KR19980068615A publication Critical patent/KR19980068615A/ko
Application granted granted Critical
Publication of KR100698980B1 publication Critical patent/KR100698980B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations

Abstract

본 발명은 컴퓨터 등의 장치의 전원을 지능적으로 차단하는 시스템 및 방법에 관한 것이다. 본 발명의 시스템은 프로세싱 장치, 프로세싱 장치에 연결된 전원, 전원에 연결된 스위치, 및 프로세싱 장치에 의하여 구동되고 전원 및 스위치에 연결된 제어 시스템을 포함한다. 또한, 이 시스템은 페일 세이프(fail-safe) 동작을 제공하는 데드맨 타이머(deadman timer)를 포함할 수 있다. 나아가서, 이 시스템은 소프트웨어 및 하드웨어의 질서있는 셧다운 동작을 실행하기 위한 수단을 추가로 포함할 수 있다. 또한, 이 시스템은 열 및/또는 전원 관리 시스템과 결합될 수 있다. 추가로, 본 시스템은 시스템에 직렬 또는 병렬로 연결된 주변 기기를 질서있게 셧다운시킬 수 있다. 본 발명은 이 밖의 장치, 시스템 및 방법들도 개시한다.

Description

지능형 전원 스위치
본 발명은 일반적으로 전자 장치에 사용되는 전원 스위치에 관한 것이다.
본 발명의 권리범위를 제한하려는 의도 없이, 데스크 탑 및 휴대용 컴퓨터에 관련하여 본 발명의 배경을 설명하고자 한다.
전기가 사용된 이래에, 전기에 의하여 구동되는 수백만 가지의 장치가 제작된 바 있다. 그러나, 모든 전기 장치는 그 장치를 켜고 끄는 방법을 가져야 한다. 따라서, 거의 모든 전기 장치는 사용자가 장치를 켜고 끌 수 있도록 하는 전원 스위치를 가지고 있다.
또한, 컴퓨터가 등장한 이래 항상 컴퓨터의 전원을 끌 수 있는 방법 및 장치가 있었다. 정상적 환경에서, 컴퓨터에 동력을 제공하기 위하여 스위치가 켜지고 전원을 차단하기 위하여 스위치가 꺼진다. 그러나, 통상의 전원 스위치는 컴퓨터가 어떠한 동작을 하고 있는지에 상관없이 단순히 전원을 차단한다. 사용자가 단지 스위치를 끄기만 하면, 컴퓨터의 전력 공급은 종료된다. 그러나, 만약 컴퓨터가 그때에 소프트웨어를 사용 중이거나, 데이타베이스를 업데이트하거나, 하드디스크에 기입중인 경우에는 중요한 정보가 소멸되거나 손상될 수 있는 문제가 있다.
그리하여, 사용자가 스위치를 끌 때에 컴퓨터가 실행하고 있는 작업을 고려하고, 그 때에 메모리 내의 어떠한 내용이라도 소멸시키지 않고, 동력을 차단하기 전에 하드 드라이브를 원위치시키고 그 헤드를 파크시키는 등의 기능을 가지는 지능형 전원 스위치의 필요성이 존재하여 왔다.
본 발명은 이러한 문제를 해결한다. 지능형 전원 스위치는 소프트웨어에 의하여 제어되는 기계적 전원 스위치일 수 있다. 그러나, 전원 스위치는 전적으로 소프트웨어에 의하여 제어되는 전자 스위치일 수도 있다. 또한, 지능형 스위치는 전자 장치, 소프트웨어 및 기계 장치의 조합일 수도 있다.
지능형 전원 스위치는 컴퓨터의 동작 내용을 기초하여 프로그램될 수 있다. 컴퓨터가 지능을 요구하는 작업을 하는 동안(즉, 시스템이 화일 시스템, 통신 시스템, 컴퓨터 네트워크, 애플리케이션의 손상, 또는 물리적 하드웨어의 손상을 초래할 수 있는 모드에 있는 경우), 시스템은 무엇이 어떤 순서로 셧다운(shut down) 되어야 하는지를 정확하게 인지하고 있다. 소프트웨어는 하드웨어로부터 전원 스위치의 제어를 인계받고 이를 하나의 이벤트로 취급하여 이후에는 그 이벤트를 처리한다. 이러한 동작은 질서있는 시스템 셧다운을 준비할 수 있도록 한다. 질서있는 셧다운 동작은 소프트웨어 애플리케이션이 질서있는 방식으로 파일을 닫고 종료할 수 있도록 한다. 또한, 주변 장치들도 질서있게 셧다운될 수 있다. 예를 들어, 하드 드라이브 상의 헤드들은 전력 차단 이전에 원위치 되고 파크될 수 있다. 또한, 컴퓨터에 직렬 또는 병렬로 연결된 주변 장치들도 질서있게 셧다운될 수 있다. 또한, 디스플레이 장치도 질서있게 셧다운될 수 있다.
지능형 전원 장치를 작동시키는 방법은 세가지가 있다. 하나의 방법은 단순히 전원 스위치가 차단될 때마다 컴퓨터의 동력을 차단하는 방법이다. 다른 방법은 꺼진 전원 스위치를 하나의 이벤트로 취급하여, 제어 소프트웨어가 컴퓨터의 전원을 차단하기 이전에 컴퓨터의 프로그램 및 하드웨어의 질서있는 차단 동작을 진행하는 방법이다. 마지막 방법은 두번째 방법과 유사한 방법으로서, 소정의 제한 시간 이후에는 하드웨어가 오버라이드(overide) 하는 것을 허용하는 방법이다. 이러한 방법은 소프트웨어의 기능 이상이 발생한 경우에 컴퓨터가 자동적으로 동력을 차단할 수 있도록 한다. 이러한 하드웨어 오버라이드는 디폴트 제한 시간 및/또는 제어 소프트웨어에 의하여 조정될 수 있는 데드맨 타이머(deadman timer)에 의하여 구현될 수 있다. 또한, 타이머 회로는 시스템이 질서있는 셧다운 동작을 완료하기 이전에 사용자가 신속히 전원 스위치를 켜는 경우에 정상 동작을 할 수 있도록 설정될 수 있다. 그러나, 시스템의 전체 동작은 사용자가 전원을 다시 켜기 이전에 경과한 시스템이 셧다운되어 있던 시간에 의하여 결정된다. 그러나, 만약 시스템이 셧다운 절차를 개시하지 않았고 이벤트를 레지스터만 한 경우에는 모든 동작이 즉시 개시된다. 많은 변형된 방법이 실행될 수도 있다.
본 발명은 컴퓨터 장치의 전원을 지능적으로 차단하는 시스템 및 방법에 관한 것이다. 본 발명에 따른 장치는 프로세싱 장치, 프로세싱 장치에 연결된 전원, 전원에 연결된 스위치, 프로세싱 장치에 의하여 구동되고 전원 및 스위치에 연결된 제어 시스템을 포함한다. 또한, 시스템은 페일 세이프(fail-safe) 동작을 제공하는 데드맨 타이머를 포함할 수 있다. 또한, 이 시스템은 소프트웨어 및 하드웨어의 질서있는 셧다운 동작을 실행하기 위한 수단을 포함할 수 있다. 또한, 이 시스템은 열 및/또는 전원 관리 시스템과 결합될 수 있다. 추가로, 이 시스템은 시스템에 직렬, 병렬 또는 다른 방식으로 시스템에 연결된 주변 장치의 질서있는 셧다운 동작을 개시할 수 있다. 기타의 장치, 시스템 및 방법도 역시 설명될 것이다.
도 1은 본 발명의 실시예를 도시하는 도면.
도 2는 컴퓨터의 부팅 과정의 흐름도.
도 3은 지능형 전원 스위치에 사용되는 하드웨어의 실시예의 회로도.
도 4는 기본적 컴퓨터의 전자적 구조의 블록도.
도 5는 휴대용 컴퓨터의 등축도.
도 6은 도 4의 휴대용 컴퓨터의 블록도.
도 7은 휴대용 컴퓨터의 분해도.
도 8은 도 7의 주 인쇄회로기판의 확대도.
도 9 내지 도 30은 도 7의 주 인쇄회로기판의 실행 논리도.
도 31 내지 도 35는 도 7의 키스캔 인쇄회로기판의 실행 논리도.
도 36 내지 도 47은 도 7의 PCMCIA/사운드 인쇄회로기판의 실행 논리도.
도 48 내지 도 49는 IR 모듈 인쇄회로기판의 실행 논리도.
상기한 도면에서 사용된 대응하는 숫자 및 기호는 달리 표시되지 않은 한 대응하는 부분을 나타낸다.
*도면의 주요 부분에 대한 부호의 설명*
32 : 전원 오프 래치 트리거36 : 전원 오프 래치
38 : 감시 트랜지스터56 : 수동 스위치
74 : 전원 오프 타이머
지능형 전원 스위치는 세가지 방법의 임의의 조합으로 실행될 수 있다. 첫째는 지능형 전원 스위치가 단순 모드로 실행되는 경우로서, 사용자가 전원을 끌 때에 컴퓨터의 전원은 단순히 차단된다. 두번째 방법은 소프트웨어에 의하여 지능형 전원 스위치를 제어하는 방법으로서, 이 방법은 소프트웨어 프로그램이 제어를 해제하고 동력의 차단을 트리거하지 않는 한 전원은 차단되지 않는다. 세번째 방법은 소프트웨어 프로그램과 동시에 데드맨 타이머를 실행시키고, 소정의 제한 시간 후에 타임 아웃이 되면 컴퓨터의 전원이 차단되게 된다.
전원 스위치를 제어하는 소프트웨어 프로그램은 중앙처리장치(CPU)에 의하여 실행되거나, 애플리케이션 프로세서 등의 별도 프로세서에 의하여 실행될 수 있다. 예를 들어, CPU가 다른 프로그램들과 함께 제어 프로그램을 실행하도록 하거나, 전원 스위치를 모니터하기 위하여 소형의 프로세서를 전담시킬 수 있다.
소프트웨어 제어 프로그램은 비지능형 전원 스위치, 실시간 이벤트 지능형 전원 스위치, 또는 지연 이벤트 지능형 전원 스위치의 세가지 작동 모드를 가질 수 있다. 여기서 실시간 이벤트는 인터럽트와 유사하게 실시간에 CPU 또는 기타 하드웨어에 의하여 취급되는 이벤트를 말하고, 지연 이벤트는 스케줄된 타임 슬라이스를 가지는 다른 소프트웨어 프로그램과 같이 이후에 CPU에 의하여 취급되는 이벤트를 말한다. 소프트웨어 제어 프로그램은 애플리케이션에 질서있는 방식으로 셧다운할 수 있는 시간을 허용한다. 그러나, 만약 어떠한 애플리케이션 프로그램이 제어를 상실하거나, 회복할 수 없는 에러가 발생한 경우, 그리고 타이머가 종료되기 전에는 타이머로 되돌아갈 수가 없는 경우에는, 데드맨 타이머가 타임아웃되고 컴퓨터가 통상의 전원 스위치와 유사한 단순 모드로 셧다운 되도록 한다. 따라서, 데드맨 타이머의 설정이 매우 중요한데, 제한 시간은 애플리케이션들이 질서있는 셧다운될 수 있도록 충분히 길어야 하고 필요한 경우에는 타이머로 되돌아가 이를 리셋시킬 수 있어야 한다. 또한, 애플리케이션에 회복 불능의 에러가 발생할 경우에는 제한시간이 너무 길어서는 안되며, 그렇지 않을 경우 사용자는 컴퓨터가 셧다운되기 까지 너무 오래 기다려야 한다.
도 1은 지능형 전원 스위치 동작의 일반적 흐름을 보여준다. 시스템은 소프트웨어 제어 프로그램(10)을 시작함으로써 개시된다. 소프트웨어 제어 프로그램은 부팅 과정에서 시작되거나 사용자의 요구에 의하여 시작될 수 있다. 그러나, 소프트웨어 프로그램이 시작된 후에, 타이머 회로는 설정된다(12). 타이머 회로는 소프트웨어에 의하여 설정되는 값을 가지거나 디폴트 값을 가질 수 있다. 그러나, 타이머는 소프트웨어 제어 프로그램에 의하여 리셋될 수 있어야 한다. 일단 타이머 회로가 설정되면, 타이머는 시간이 종료될 때까지 동작을 지속한다(14). 한편, 소프트웨어 프로그램은 동시에 질서있는 셧다운 동작을 개시한다(18). 소프트웨어 프로그램은 우선 소프트웨어 셧다운 과정(20)을 개시하고 후속하여 하드웨어 셧다운 과정(22)를 개시할 수 있다. 그러나, 이러한 두 과정은 어떠한 순서로도 실행될 수 있고, 서로 교대로 실행될 수도 있다. 그러나, 소프트웨어 프로그램은 셧다운 과정을 완료하기 위하여 추가의 시간이 필요한 경우에는 타임아웃 이전에 타이머 회로(16)를 리셋할 수 있어야 한다. 최종적으로, 타이머 회로가 타임아웃된 후에 시스템 전원의 질서있는 셧다운이 개시된다(24). 또한, 셧다운 과정이 완료되는 즉시 타이머의 값을 타임아웃으로 설정할 수 있도록 소프트웨어 프로그램이 구현될 수 있다.
도 1은 소프트웨어 제어 프로그램의 흐름도이다. 그러나, 전술한 바와 같이, 소프트웨어 제어 프로그램은 상이한 시기에 실행될 수 있다. 이 프로그램은 컴퓨터의 부팅 과정에서 실행되어 사용자로 하여금 켜고 끄도록 하게 할 수 있다. 또는 이 프로그램이 컴퓨터를 끄기 위하여 전원 스위치를 조작하는 경우에만 실행되도록 할 수 있다. 이는 주변 기기와 애플리케이션 프로그램을 질서있게 셧다운시키기에 충분한 만큼의 전력만을 공급하는 배터리 전원으로 실행될 수 있다. 이러한 실행 방법은 전원 중단 등의 경우에 유리하다. 또한, 사용자는 단지 프로그램을 샐행시킴으로써 언제라도 소프트웨어 제어 프로그램을 시동시킬 수 있다.
도 2는 본 발명의 실시예의 소프트웨어 프로그램의 실행 과정을 도시한다. 우선 기본 입출력 시스템(BIOS)가 초기화된다(26). 그 후에, 오퍼레이팅 시스템이 초기화된다(28). 오퍼레이팅 시스템의 초기화 과정에서는 코어 오퍼레이팅 시스템의 초기화, 어드벤스트 동력 관리 시스템의 초기화, 스케줄러의 시동 및 사용자 인터페이스의 시동 등의 몇가지 단계들이 실행된다. 일단 오퍼레이팅 시스템이 초기화되면, 다른 소프트웨어 애플리케이션이 수행될 수 있다(30). 비록 소프트웨어 제어 프로그램이 시스템 동작의 다른 단계에서 실행될 수도 있으나, 본 실시예에서는 소프트웨어 제어 프로그램이 이 시점에서 실행된다.
실행되는 소프트웨어 제어 프로그램의 하나의 예가 본 명세서에 첨부되었다. 그러나, 본 발명은 여러가지 방법으로 구현될 수 있으며, 실시예에 의하여 제한되지 아니한다.
데드맨 타이머 회로 옵션
데드맨 타이머
본 발명의 선택적 측면은 비록 컴퓨터의 소프트웨어가 작동 이상 상태에 있더라도 장치를 종료시킬 수 있다는 점이다. 이러한 특징은 지능형 전원 스위치에 내장된 페일 세이프(fail-safe) 또는 데드맨 타이머 회로를 사용하는 점이다. 데드맨 타이머는 지능형 전원 스위치가 소프트웨어의 제어를 상실한 후에 기능한다. 소정의 시간이 경과하면 데드맨 타이머는 소프트웨어가 제어를 상실하였음을 표시하고, 스위치는 비지능형 스위치의 경우와 같이 무조건 전원 차단 상태로 전환된다. 이러한 데드맨 타이머는 페일 세이프 상태를 가진다.
그러나, 소프트웨어에 의하여 제어되는 전원 스위치의 개발과 함께, 때때로 소프트웨어는 지능의 기능 이상을 점검한다. 또한 소프트웨어는 소프트웨어를 실행하고 있는 프로세서에 의하여 오작동될 수 있다.
일단 소프트웨어가 전원 스위치의 제어를 획득하면, 하드웨어 회로는 소프트웨어 제어에 응답하기 위하여 회로가 대기하여야 하는 최대 시간을 설정한다. 만약 이 시간 내에 회로에 소프트웨어 제어의 응답이 전달되지 않으면, 회로는 나머지 시스템 전체를 셧다운시킨다. 그러나, 소프트웨어 제어는 회로로 복귀하여 클럭을 리셋시킬 수 있으며, 다른 응답을 받기까지 대기하여야 하는 최대 시간을 새로이 설정할 수도 있다. 그리하여, 소프트웨어 제어 프로그램이 시스템의 전원을 차단하기 이전의 예기치 않은 이벤트의 발생에 대기할 필요가 있는 경우에, 소프트웨어 프로그램이 더욱 동적일 수 있게 된다. 하지만 이러한 모드는 최대 시간의 만료 이전에 소프트웨어가 자주 타이머를 리셋하기 위하여 복귀하여야 하는 부담을 발생시킨다. 그러나, 사용자 역시 최대 시간을 조정할 수 있다. 이러한 융통성은 사용자가 회로 대기의 최대 시간으로 적절하다고 판단하는 시간을 결정할 수 있도록 한다.
전원 스위치가 켜지면, 시스템이 부팅되고, 소프트웨어가 부팅되며, 기본 입출력 시스템(BIOS)가 초기화되고, 데드맨 타이머가 제로로 설정되고, 전원 스위치는 단순한 디폴트 상태로 놓여진다. 그러면, 컴퓨터 시스템은 여타 부분(소프트웨어 및 하드웨어의 다른 세트)을 초기화하는 과정을 통하여, 소프트웨어 제어 프로그램은 전원 스위치를 턴온시킬지의 여부를 결정한다. 그러나, 소프트웨어 제어 프로그램은 또한 오퍼레이팅 시스템이 작동되기까지 대기하거나, 사용자가 이 스위치를 턴온 또는 턴오프하기 위하여 특정 애플리케이션을 선택할 때까지 대기할지의 여부를 결정할 수 있다.
소프트웨어 제어 프로그램은 실시간 이벤트이다. 이는 부팅 조건에 기초하여 턴온되거나 턴오프될 수 있다. 그러면 소프트웨어 제어 프로그램은 지속 또는 중단 여부 또는 추후 복귀 및 지능형 또는 단순 모드로의 전환 여부 등을 결정할 수 있다.
예를 들어, 본 발명의 실시예에서, 컴퓨터는 부팅과정을 거치고, DOS 또는 Windows를 로드시키고 나서 지능형 전원 스위치를 턴온시킨다. 소프트웨어 제어 프로그램은 최소한 매 15초마다 복귀하여야 하고, 그렇지 않은 경우 데드맨 타이머 스위치가 켜져 있으므로 시스템 스스로의 턴온프 된다.
또한, 전원 스위치는 시스템 관리 인터럽트(SMI)를 감시하도록 프로그램될 수 있다. SMI는 실시간 동작을 하거나 시간 지연을 가지고 동작할 수 있다.
전원 스위치가 실시간 이벤트에 대하여 작동하도록 설정되면, 이벤트가 트리거됨과 동시에 하드 드라이브의 헤드가 원위치되고 파크된다. 그러면 시스템 내의 디스플레이 및 기타 장치의 전원과 함께 하드 드라이브의 전원이 차단된다. 그러면, 저장될 필요가 있는 CMOS 파라메터들이 저장된다. 이 과정은 다른 제품들의 주된 문제인 하드디스크 상의 클러스터 또는 앨로케이션의 손실을 방지하여 준다.
전원 스위치가 지연된 이벤트에 대하여 작동하는 경우에, 소프트웨어 제어 프로그램은 오퍼레이팅 시스템 및 기타 시스템들이 셧다운을 준비할 시간을 허용한다. 또한,이는 모든 적절한 파라메터의 업데이트를 개시하고 셧다운 과정을 개시하기 위하여 이벤트를 트리거한다. 셧다운 과정은 이전의 시나리오와 동일한다.
두가기 시나리오 모두에서, 전원 스위치는 오퍼레이팅 시스템이 질서있는 셧다운을 실행하기 위하여 요구되는 작용들과 직접적으로 결부될 수 있다. 그러나, 지능형 전원 스위치는 기존의 셧다운 소프트웨어 프로그램(예를 들어, 텍사스 인스트루먼트사의 Super Shutdown) 등과 통합될 수 있다. 이는 셧다운 프로그램들이 자동적으로 모든 프로그램을 거쳐 질서있는 셧다운을 할 수 있도록 한다. 셧다운 프로그램은 제어를 소프트웨어 제어 프로그램에 넘겨주기 전에 모든 파일이 닫혔으며, 모든 파라메터가 업데이트 되었는지 여부를 확인한다.
데드맨 타이머 회로 구성
데드맨 타이머를 가지는 지능형 전원 스위치는 도 3에 도시된 후술하는 5가지의 기능적 부분으로 이루어진다.
감시 트랜지스터(38) - 컴퓨터 전원 감시 회로로의 안정화되지 않은 입력 전력을 온 및 오프시키는 저전력 트랜지스터.
수동 스위치(56) - 컴퓨터 오퍼레이터에 의하여 설정되고 지능형 전원 스위치 및 컴퓨터 프로세서에 시스템 전원의 온 및 오프할 것을 알려주는 수동 전력 온/오프 스위치.
전원 오프 타이머(74) - 지능형 전원 스위치가 지능형 모드에 있고 수동 스위치(56)이 오프 위치에 있을 때, 프로세서로의 전력 공급을 제어함.
전원 오프 래치(36) - 시스템 전원 오프 래치는 프로세서의 전원이 턴오프되고 수동 스위치(56)이 아직 온 상태에 있을 때 컴퓨터 전원을 오프 상태로 유지함.
전원 오프 래치 트리거(32) - 지능형 전원 스위치가 지능형 모드에 있고 수동 스위치(56)이 온 위치에 있을 때 프로세서에 의한 전력 제어를 제공함.
이하에서는 도 3에 도시된 지능형 전원 스위치 제어 신호를 설명한다.
VIN - 외부 전원 및/또는 내부 배터리로부터의 컴퓨터로의 안정화되지 않은 직류 입력 전력.
VINS - 컴퓨터 전력 감시 회로(38)로의 안정화되지 않은 직류 입력 전력.
NVCC - 컴퓨터 논리 회로로의 안정화되지 않은 직류 전력.
REF2.5 - 비교기 기준 전압
SFTOFF - 수동 온/오프 스위치의 소프트웨어 상태를 나타내는 프로세서로부터의 로우 액티브 논리 신호.
PWROFF - 수동 온/오프 스위치로부터의 오프 상태를 나타내는 로우 액티브 논리 신호.
PWRON - 수동 온/오프 스위치로부터의 온 상태를 나타내는 로우 액티브 논리 신호.
PWRSWON - 수동 온/오프 스위치의 상태를 나타내는 프로세서의 논리 신호.
SMPL - 지능형 전원 스위치의 모드를 나타내는 프로세서로부터의 논리 신호.
TRMRRST - 전원 오프 타이머(74)를 리셋시키는 프로세서로부터의 로우 액티브 논리 신호.
도 3에 도시된 지능형 전원 스위치 회로는 컴퓨터 오퍼레이터와 컴퓨터 프로세서를 컴퓨터 시스템 전원 스위치에 커플시킨다. 컴퓨터 프로세서는 시스템 전원을 지능적으로 턴오프시키도록 프로그램될 수 있다. 컴퓨터 전원은 오퍼레이터가 수동 스위치 상태를 오프에서 온으로 변경시킴으로써 턴온될 수 있다. 또한, 컴퓨터 전원은 지능형 전원 스위치 회로를 통하여 소프트웨어의 제어를 받아 질서있고 지능적인 방식으로 컴퓨터 프로세서에 의하여 턴오프될 수 있다. 수동 전원 온/오프 스위치는 도 3에 도시되어 있는 바와 같이 단일 폴(pole), 이중 드로우(throw)를 가질 수 있으나, 회로에 접속되어 대응하는 논리 레벨을 제공할 수 있는 임의의 스위칭 장치를 사용할 수 있다. 지능형 전원 스위치는 시스템의 전원이 오프이거나 시스템 전원 온 루틴이 컴퓨터 로직(컴퓨터 로직(컴퓨터 부팅 과정)에 의하여 실행되는 때에는 디폴트로서 단순 모드에 있게 된다. 지능형 스위치는 전원 온 루틴이 종료된 후 어느 때나 또는 전원 온 루틴 도중 시스템 초기화 과정의 일부로서 지능형 모드로 변경될 수 있다. 논리 신호 SMPL이 로우인 때에는 언제나 지능형 전원 스위치가 단순 모드에 있게 된다. 이 모드에서, 시스템 전원은 오퍼레이터에 의하여 수동 스위치(56)을 사용하여서만 턴온될 수 있다. 전원 오프 타이머(74) 및 전원 오프 래치 트리거(32)는 시스템 전원의 차단 또는 컴퓨터에 의하여 신호 SMPL이 로우 값을 가지면 다이오드(62) 및 트랜지스터(60) 그리고 다이오드(34)를 통하여 각각 디스에이블된다. 이 모드에서의 수동 전원 온 및 오프 동작은 다음과 같다.
1) 수동 스위치(56)의 오프 위치에서의 닫혀진 접점은 신호 PWROFF를 접지시키고 다이오드(46 및 40)을 경유하여 전원 오프 래치 트리거(32)를 디스에이블시키고, 다이오드(46)을 통하여 전원 오프 래치(36)을 클리어한다.
또한, 수동 스위치(56)의 오프 위치에서의 개방된 접점은 신호 PWRON이 저항(R7 및 R6)을 경유하여 부동 상태가 되게 하고 감시 트랜지스터(38)을 셧오프시킨다. 이 모드에서 시스템은 턴오프된다.
2) 수동 스위치(56)의 온 위치에서의 닫힌 접점은 신호 PWRON을 접지시키고 저항(64)를 경유하여 감시 트랜지스터(38)을 턴온시킨다. 이 모드에서 시스템 전원은 턴온된다. 또한, 수동 스위치(56)의 온 위치에서의 개방된 접점은 다이오드(46, 52)를 턴오프시켜 전원 오프 래치(36)을 인에이블시키고 저항(20)을 경유하여 신호 PWRSWON을 인출하여 수동 스위치(56)이 온 상태임을 프로세서에 신호한다.
지능형 전원 스위치의 지능형 모드는 시스템 전원이 온인 상태에서 컴퓨터 프로세서에 의하여서만 설정될 수 있다. 프로세서는 신호 SMPL을 하이로 설정하여 지능형 모드를 인에이블시킨다. 이 동작은 다이오드(34)를 턴오프함으로써 전원 오프 래치 트리거(32) 회로를 인에이블시키고 다이오드(62)를 턴오프시키고 트랜지스터(60)을 턴온시킴으로써 전원 오프 타이머(74)를 인에이블시킨다. 트랜지스터(58)은 하이 상태의 SETOFF 신호에 의하여 턴온되고 로우 상태의 TMRRST 신호에 의하여 전원 오프 타이머(74)가 리셋된다. 전원 오프 래치 트리거(32)의 출력은 신호 SETOFF로부터의 반전 입력의 하이 레벨에 의하여 로우 상태로 유지된다. 그리하여 시스템 전원이 온인 상태에서는 전원 오프 래치(36)이 트리거 되지 않는다.
지능형 전원 스위치가 지능형 모드에 있고 수동 전원 스위치(56)이 온 위치에 있는 경우에, 시스템 전원은 다음의 방법으로만 턴오프될 수 있다.
컴퓨터 프로세서가 래치 트리거 비교기 출력(32)를 턴오프하면서, 신호 SFTOFF를 로우로 설정한다. 이러한 동작은 다이오드(40) 및 저항(22)를 경유하여 트랜지스터(44)를 턴온시킴으로써 전원 오프 래치(36)을 신호 NVCC 상의 +5 VCD로 설정한다. 트랜지스터(44)는 트랜지스터(44)를 온 상태로 유지시키는 트랜지스터(24)를 턴온시킨다. 트랜지스터(24)는 또한 트랜지스터(38)을 턴오프시키는 다이오드(36)을 턴온시켜 시스템 전원을 턴오프한다. 수동 전원 스위치(56)이 온 위치에 있고 외부 및/또는 내부의 조정되지 않은 전원으로부터의 신호 VIN 상에 전력 공급이 지속되는 한 전원 오프 래치(36)은 설정 상태로 남아 있는다.
지능형 스위치가 지능형 모드에 있고 수동 스위치가 오프 위치에 있을 때의 컴퓨터 프로세서는 시스템 전원을 제어할 수 있다. 감시 트랜지스터(38)은 트랜지스터(58 및 60) 및 타임아웃 비교기(74)가 모두 턴온되어 있는 한, 저항(54)를 경유하여 온 상태로 유지된다. 세가지 중 어느 하나라도 턴오프되어 있으면 시스템 전원은 턴오프된다.
이제 컴퓨터 프로세서는 신호 SFTOFF를 로우로 설정하고, 트랜지스터(60)을 턴오프하거나, 캐패시터(72)가 저항(68)을 통하여 저항(64 및 66)의 분할기의 접합부의 전압을 초과하는 전위까지 충전되어 전원 오프 타이머(74)가 턴오프되게 하거나, 또는 신호 TMRRST를 로우로 유지하는 소프트웨어에 의하여 제어된 시간 후에 전원 오프 타이머(74)가 턴오프되도록 함으로써 시스템 전원을 턴오프할 수 있다.
컴퓨터 프로세서에 전원 오프 제어를 부여함으로써, 사용자를 위한 기능적 일체성을 보호하며, 셧다운 동작이 질서있고 예측할 수 있는 방식으로 이루어질 수 있다.
이하의 표 1은 도 3의 지능형 전원 스위치 회로에 사용될 수 있는 장치의 유형 및 값들의 예들을 나타낸다.
[표 1]
요소명칭설명
20저항10k 저항
22저항47k 저항
24트랜지스터DTA 트랜지스터
26저항47k 저항
28캐패시터.0047f 캐패시터
30저항4.7k 저항
32인버터TLC393C/2 인버터
34다이오드BAT54A 다이오드
36다이오드BAT64 다이오드
38트랜지스터2907 트랜지스터
40다이오드BAT54A 다이오드
42저항10k 저항
44트랜지스터DTC 트랜지스터
46다이오드BAV70 다이오드
48캐패시터0.1f 캐패시터
50저항47k 저항
52다이오드BAV70 다이오드
54저항4.7k 저항
56스위치단일 폴, 이증 드로우
58트랜지스터BST82 트랜지스터
60트랜지스터BST82 트랜지스터
62다이오드BAT54 다이오드
64저항10k 저항
66저항3.3k 저항
68저항1M 저항
70다이오드BAT54A 다이오드
72캐패시터10/16v 캐패시터
74인버터TLC393C/2 인버터
기타 옵션
제어 소프트웨어 프로그램은 또한 대화형일 수 있다. 이는 사용자에게 정말 전원을 오프하기 원합니까? - 예 또는 아니오 등의 질문을 던질 수 있고, 사용자가 예로 대답한 때에 프로그램은 질서있게 셧다운 동작을 실행할 수 있다. 그러나, 프로그램은 사용자에게 수동으로 질서있는 셧다운 동작을 실행할 수 있는 방법을 알려주고 사용자로 하여금 소프트웨어 프로그램 및/또는 하드웨어를 수동으로 셧다운할 수 있도록 할 수 있다. 예를 들어, 프로그램은 사용자에게 모든 파일을 닫고, 특정한 순서로 소프트웨어 프로그램을 종료하고, 컴퓨터에 연결되어 있는 모든 하드웨어 장치를 끄도록 지시할 수 있다. 또한, 제어 프로그램은 자동적으로 질서있는 셧다운 동작을 실행하도록 설정될 수 있다. 또한, 대화형 부분은 설치시, 실행시 또는 제작 시에 설정된 옵션에 따라 다소간 차이가 있을 수 있다.
사용될 수 있는 다른 옵션은 컴퓨터가 제어불능 상태가 될 때 컴퓨터를 자동적으로 셧다운시키는 것이다. 이는 컴퓨터가 제어 가능한 상태에 있는 경우 소프트웨어 프로그램이 타이머로 되돌아갈 수 있다고 판단하는 시간을 데드맨 타이머에 설정함으로써 이루어질 수 있다. 그러나, 만약 소프트웨어 프로그램이 컴퓨터의 제어를 획득한 후에 무한 루프로 들어가거나 기타 제어불능의 상태로 들어가면, 데드맨 타이머는 타임아웃되고 셧다운 절차가 실행된다. 한편, 지능형 전원 스위치는 단지 컴퓨터의 전원 공급을 단순히 종료시키거나, 질서있는 셧다운 절차를 우선 실행하도록 설정될 수 있다. 또한, 데드맨 타이머는 제어 프로그램이 질서있는 셧다운 동작을 실행하는 도중에 이면에서 동작하다가, 소프트웨어 프로그램이 제어불능의 상태에 빠지면 타임아웃시킬 수도 있다.
소프트웨어 제어 프로그램은 (미합중국 특허 출원 제 08/395,335 호 및 제 8/568,904 호에 개시된 열 관리 시스템 등의) 열 관리 시스템 또는 (미합중국 특허 출원 제 08/395,335 호에 개시된 동력 관리 시스템) 등의 동력 관리 시스템과 인터페이스할 수 있다. 그리하여 지능형 전원 스위치는 사용자가 컴퓨터를 턴오프할 때에 차례로 시스템을 셧다운할 수 있도록 하고, 또한 열 및 전원 관리 시스템들의 기능들이 지능형 전원 스위치에 통합될 수 있도록 한다. 열 및/또는 전원 관리 시스템들은 데드맨 타이머를 제어할 수 있고, 시스템이 전원을 차단하려고 할 때에 데드맨 타이머를 제로로 리셋할 수 있다. 이는 컴퓨터과 과열의 위험에 직면하거나 기타의 위험 상황이 임박하였을 때 유용한다.
지능형 전원 스위치가 전원 관리 시스템을 포함하는 경우에는, 소프트웨어 제어 프로그램은 윈도우 3.11TM및 윈도우 95TM의 환경에서 Advanced Power ManagementTM(AMP)와 연계할 수 있다(Advanced Power Management, 윈도우 3.11 및 윈도우 95는 마이크로소프트사의 등록상표임). 그리하여 소프트웨어 제어 프로그램은 530B 인터럽트로 포스트될 수 있다. 이는 오퍼레이팅 시스템이 매 1초 내지 5초마다 소프트웨어 제어 프로그램이 살아 있는지 여부를 확인하도록 한다. 다른 오퍼레이팅 시스템은 소프트웨어 제어 프로그램이 링크될 수 있는 기타 인터럽트를 사용할 수 있다. 또한, 530B 인터럽트는 윈도우 오퍼레이션 시스템의 다른 버전에서 사용될 때에는 변경될 수 있다. 그러나, 소프트웨어 제어 프로그램은 주기적으로 점검되는 이상 계속 기능하게 된다. 본 발명의 실시예의 더욱 상세한 내용은 본 명세서에 첨부된 SMI 인터럽트 절차와 APMfuncb 절차를 참고할 것.
본 발명은 소프트웨어에 의하여 제어되는 기계적 전원 스위치로 실시될 수 있다. 그러나, 지능형 스위치는 전적으로 소프트웨어에 의하여 실행되는 전자적 장치로 구현될 수도 있다. 또는, 이 지능형 전원 스위치는 전자 장치, 소프트웨어 및 기계적 장치의 조합으로 구성될 수도 있다.
또한, 지능형 전원 스위치는 사용자가 하고 있는 작업에 기초하여 지능적으로 프로그램될 수 있다. 사용자가 추가의 지능이 요구되는 작업을 하고 있는 경우에는(즉, 시스템이 파일 시스템, 통신 시스템, 컴퓨터 네트워트 또는 하드웨어의 물리적 손상이 일어날 수 있는 모드에 있는 경우에는), 시스템은 어느 부분을 어떠한 순서로 셧다운시켜야 하는지를 알 수 있도록 프로그램될 수 있다. 소프트웨어는 전원 스위치의 제어를 하드웨어로부터 인계받은 이후에는 이를 하나의 이벤트로서 처리하게 된다. 그리하여 질서있는 셧다운 동작을 준비할 수 있게 된다. 질서있는 셧다운 동작은 소프트웨어 애플리케이션의 파일을 닫고 질서있는 방식으로 종료될 수 있도록 한다. 추가로, 주변 기기들 역시 질서있게 셧다운될 수 있다. 예를 들어, 전원 공급이 종료되기 전에 하드 드라이브의 헤드가 원위치되고 파크될 수 있다. 또한, 컴퓨터에 직렬 또는 병렬로 접속된 주변 기기들 역시 질서있게 셧다운될 수 있다. 나아가서, 디스플레이 장치까지도 질서있는 방식으로 셧다운될 수 있다.
지능형 전원 장치를 작동시키는 방식은 세가지가 있다. 하나의 방법은 단순히 전원 스위치가 차단될 때만다 컴퓨터의 동력을 차단하는 방법이다. 다른 방법은 꺼진 전원 스위치를 하나의 이벤트로 취급하여, 제어 소프트웨어가 컴퓨터의 전원을 차단하기 이전에 컴퓨터의 프로그램 및 하드웨어의 질서있는 차단 동작을 진행하는 방법이다. 마지막 방법은 두번째 방법과 유사한 방법으로서, 소정의 제한 시간 이후에는 하드웨어가 오버라이드하는 것을 허용하는 방법이다. 이러한 방법은 소프트웨어의 기능 이상이 발생한 경우에 컴퓨터가 자동적으로 동력을 차단할 수 있도록 한다. 이러한 하드웨어 오버라이드는 디폴트 제한 시간 및/또는 제어 소프트웨어에 의하여 조정될 수 있는 데드맨 타이머로 구현될 수 있다. 또한, 타이머 회로는 시스템이 질서있는 셧다운 동작을 완료하기 이전에 사용자가 신속히 전원 스위치를 켜는 경우에 정상 동작을 할 수 있도록 설정될 수 있다. 그러나, 시스템의 전체 동작은 사용자가 전원을 다시 켜기 이전까지 경과된 시스템의 차단 시간에 의하여 결정된다. 그러나, 만약 시스템이 셧다운 절차를 개시하지 않았고 이벤트를 레지스터만 한 경우에는 모든 동작이 즉시 개시된다. 이 외에도 많은 변형된 방법이 실행될 수 있다.
도 4 내지 도 8은 본 발명이 구현될 수 있는 장치의 예를 도시한다. 그러나, 본 실시예는 본 발명의 범위를 제한하지 않는다. 본 발명은 다른 장치로도 구현될 수 있다.
본 발명의 실시예는 휴대용 컴퓨터에 관하여 설명되나, 본 발명은 임의의 전자 장치에도 적용될 수 있다. 예를 들어, 본 발명은 메인프레임, 미니, 데스크톱 및 휴대용 컴퓨터에 공히 적용될 수 있다. 도 6은 본 발명이 구현되는 기본적 컴퓨터(900)의 블록도이다. 컴퓨터(900)은 전원 입력(910)을 가지는 전원 입력 및 변환 유니트(905)를 포함한다. 유니트(905)는 입력 상태를 감지하고 그 입력을 시스템의 다른 소자의 전원 공급에 필요한 전압으로 변환할 회로를 선택한다. 변환 유니트(905)로부터의 출력은 버스(915)로 커플되는데, 버스(915)는 데이타 및 어드레스 등의 디지탈 정보뿐만 아니라 전원 공급을 위한 경로도 포함한다.
버스(915)는 전형적으로 하나 이상의 전력선을 필요로 한다. 예를 들어, 하드 디스크의 모터 드라이브는 예를 들어 CPU와는 상이한 전원(전압 및 전류)를 요구하며, 따라서 버스(915) 내에는 상이한 사이즈 및 전위의 전력선들이 병렬로 배치된다. 전형적인 버스(915)는, 예를 들어, 다수의 접지선 이외에도 24 볼트선, 12 볼트선 및 5 볼트선 등을 구비한다.
버스(915)는 디스플레이(925)에 전원을 공급하는 동시에 이를 제어하는 비디오 랜덤 액세스 메모리(VRAM)을 포함하는 비디오 디스플레이 콘트롤러(920)에 연결되는데, 본 실시예에서 이는 아날로그 버스(930) 상에서 아날로그 드라이버 라인에 의하여 구동되는 디스플레이이다. 버스(915)는 링크(945)를 통하여 키보드(940)에 전원을 공급하고 이를 제어하는 키보드 콘트롤러(935)에 연결되는데, 키보드 콘트롤러는 키 스트로크 입력을 받아들여 버스(915) 상에서 송신되는 디지탈 데이타로 변환한다. 키보드 콘트롤러는 키보드에 내장되거나 본체 내에 장착될 수 있다.
버스(915)는 전술한 바와 같이 전원 및 데이타 경로를 포함한다. 디지탈 라인들은 32 어드레스를 전달하거나 32 비트 워드 길이로 데이타를 전달할 수 있다. 핀의 숫자와 배선의 복잡성을 최소화하기 위하여, 어드레스 및 데이타는 전체적 버스 구조 내에서 단일 세트의 32 트레이스 상에서 멀티플렉스된다. 본 발명이 속하는 분야의 기술자는 이러한 유형의 버스가 업계에서 로우-핀-카운트 또는 압축 버스라 부르는 것임을 알 수 있다. 이러한 종류의 버스에서 어드레스 신호 및 데이타 신호 등과 같이 상이한 유형의 신호들은 멀티플렉싱을 통하여 단일 경로를 공유하게 된다. 예를 들어, 세트가 32 비트 어드레스 및 32 비트 길이의 워드를 전송하기 위하여 동일한 데이타 라인의 세트가 사용된다.
버스(915)에서 인터럽트 중재 신호 등의 몇몇 제어 신호들은 동일한 데이타 라인을 공유할 수 있다. 버스(915)로 사용될 수 있는 버스의 전형적 예는(버스 915 내의 전원 공급 아날로그 라인은 제외), 선 마이크로시스템즈사의 IIS-Bus, 디지탈 이퀴프먼트사의 Turbochannel 버스 및 IEEE-48 규격에 호환성이 있는 버스들이다. 버스(915)는 프로세서, 메모리 및 주변 기기 모듈들을 연결하는 고속 백플레인 버스이다.
CPU(950)과 RAM(955)는 상태 트랜지스터(960)을 경유하여 버스(915)에 접속되어 있다. CPU(950)은 예를 들어 Intel 90386 또는 80486 모델, MIPS, RICS 등의 다양한 범위의 CPU(때로는 MPUS라고도 함)가 사용될 수 있다. CPU(950)은 경로(965)를 통하여 상태 트랜지스터(960)과 교신한다. 상태 트랜지스터(960)은 CPU의 명령 또는 요청을 버스(915)와 호환성이 있는 명령 또는 요청으로 번역하도록 설계된 칩 또는 칩 세트이다. 전술한 바와 같이 CPU는 다양한 종류의 CPU 중 한 종류일 수 있고, 버스(915)는 다양한 압축 버스 중의 한가지일 수 있다. 본 발명이 속하는 분야의 기술자는 CPU와 버스(915)간의 트랜스레이트하는 상태 트랜지스터(960)은 더욱 다양한 범위에서 선택될 수 있음을 알 수 있다.
RAM 메모리 모듈(955)는 공지된 바와 같은 PCB 상에 장착된 종래의 RAM 칩을 포함한다. 양호하게는, 신속한 메모리 액세스를 제공하기 위하여 RAM 모듈은 CPU와 단일 보드에 내장(on board)되는데 그렇지 않은 경우에는 메모리 액세스가 느려지게 된다. 버스(915)의 경우와 같이, 경로(965 및 970)은 CPU(950) 및 트랜스레이터(960)을 위한 전원 및 접지 라인을 포함한다.
도 5는 디스플레이(810) 및 키보드(820)을 가지는 휴대용 컴퓨터 컴퓨터를 도시한다. 본 발명은 휴대용 컴퓨터의 경우에 이상적으로 적용된다.
도 6은 휴대용 컴퓨터(800)의 블록도이다. 휴대용 컴퓨터(800)은 인텔 펜티엄 프로세서를 사용하는 칼라 노트북 컴퓨터이다. 펜티엄 칩의 내부 동작 속도는 75MHz이고 외부 버스 속도는 50MHz이다. ACC Mocoroelectonics 2056 코어 로직 칩에는 50MHz 오실레이터가 공급되고, 이는 로직 칩은 이를 다시 마이크로프로세서에 공급하기 위하여 이용한다. 이 50MHz CPU 클럭은 75MHz CPU 속도를 달성하기 위하여 프로세서 내부의 위상 동기 루프를 통하여 멀티플라이된다. 프로세서는 로직 보드 상에 16KB의 내부 캐시와 256KB의 외부 캐시를 포함한다.
CPU의 50MHz 버스는 PCI 버스를 발생시키기 위하여 ACC Microelectrics사의 VL to PCI 브리지 칩에 연결된다. 브리지 칩은 PCI 버스 클럭을 만들기 위하여 33.333MHz 오실레이터를 취한다. 이 버스에 의해서 사이러스 로직의 GD7542 비디오 콘트롤러가 구동되고, 이 버스는 추가의 연결을 위한 외부 커넥터를 가진다.
GD542 비디오 콘트롤러는 14.318MHz 오실레이터 입력을 가지는데 이는 내장된 10.4인치 TFT 패널 또는 외부의 CRT 모니터를 구동하기 위하여 필요한 높은 비디오 주파수를 합성하기 위하여 내부적으로 사용된다. VGA 해상도 모드에서 작동하는 경우에 TFT 패널은 외부의 아날로그 모니터와 동시에 작동될 수 있다. 수퍼 VGA 해상도로 작동하는 경우에는 외부 CRT만이 사용될 수 있다.
휴대용 컴퓨터(800)의 동작 입력은 키보드를 통하여 이루어진다. 내부 포인팅 장치가 키보드에 내장되어 있다. 병렬 디바이스, 직렬 디바이스, PS/2 마우스 또는 키보드, VGA 모니터 및 확장 버스를 위한 외부 연결부가 제공되어 있다. 하드디스크 드라이브, 플로피디스크 드라이브 및 추가 메모리 등을 위한 내부 접속이 이루어져 있다.
휴대용 컴퓨터(800)은 선택 사양인 확장 메모리 보드를 설치하여 32 메가바이트까지 확장될 수 있는 8 메가바이트 표준 메모리를 사용한다. 8 또는 16 메가바이트의 메모리를 사용하여 일차적 메모리 확장이 이루어질 수 있다. 일차적으로 확장된 메모리 보드에 추가의 8 메가바이트의 메모리를 부착시켜 최대 메모리로 확장하는 것이 가능하다.
제 2의 직렬 포트는 직렬 인프라레드(SIR) 장치에 연결된다. 이 SIR 장치는 3.6864MHz 오실레이터를 사용하는 인터페이스 칩을 가지고 있다. 이 SIR 포트는 그러한 장비를 갖는 다른 컴퓨터에 직렬 데이타를 전송하기 위하여 사용될 수 있다.
휴대용 컴퓨터(800)의 2개의 배터리는 리튬 이온 배터리이며 배터리의 용량을 모니터하는 내부 제어기를 가지고 있다. 이러한 제어기들은 배터리에 내장된 4.19MHz 크리스탈을 사용한다.
휴대용 컴퓨터(800)은 PCMCIA용의 2개의 카드 슬롯을 가지고 있다. 이 슬롯들은 여러 가지 확장 옵션을 제공하기 위하여 제 3의 보드와 함께 사용될 수 있다. 휴대용 컴퓨터(800)은 또한 음악 및/또는 음향 효과를 발생 또는 저장하기 위하여 사용될 수 있는 내부 사운드 칩 세트를 가지고 있다. 노트북 컴퓨터에는 스피커와 마이크로폰이 내장된다. 또한, 외부 마이크로폰, 오디오 입력 및 오디오 출력을 위한 3개의 오디오 잭이 마련되어 있다.
도 7은 텍사스 인스트루먼츠사에 의하여 제작된 TM5000TM의 분해도이다. 표 2는 도 7의 주요 요소를 설명한다.
[표 2]
항목설명기능
150BASE컴퓨터의 베이스
151COVER ASSY,TOP컴퓨터의 윗커버
154CONNECTOR DOOR커넥터 도어
155PCMCIA DOORPCMCIA 도어
157LCD ASSY,9.5컴퓨터 디스플레이 어셈블리
158BEZEL.LCDLCD 디스플레이
160Light Pipe상이한 기능의 지시기(예, 터보 모드)
161BUTTON,BATTERY EJECT,LEFT좌측 배터리 이탈
162BUTTON,BATTERY EJECT,RIGHT우측 배터리 이탈
163BUTTON,POWER SWITCH전원 스위치
166HINGE COVER,RIGHT컴퓨터와 디스플레이의 부착을 위한 힌지 커버
167BUTTON,PCM EJECTPCMCIA 이탈 버튼
168HINGE COVER,LEFT컴퓨터와 디스플레이의 부착을 위한 힌지 커버
172RAM CARD,FRONT TRIMRAM 카드 위의 커버(RAM 카드는 도시되지 않음)
178HNGE,RIGHT디스플레이를 컴퓨터에 부착시키는 힌지
179HINGE,LEFT디스플레이를 컴퓨터에 부착시키는 힌지
181HINGE,BRAKET,RIGHT디스플레이를 부착시키는 힌지 브라켓
182HINGE,BRAKET,LEFT디스플레이를 부착시키는 힌지 브라켓
186BRAKET,LEFT,FLOPPY DRIVE플로피 드라이브 브라켓
187LIGH PIPE,HINGE COVER상이한 기능의 지시기(예, 전원)
190BRAKET,FLOPPY DRIVE플로피 드라이브 브라켓
195SPRING,I/O DOOR LATCHI/O 도어의 래치
196EXTENSION SPRING,I/O DOORI/O 도어의 연장 스프링
204HEATSINK,CPUCPU용 열싱크
205HEATSINK CUSHION열싱크 쿠션
206PWB ASSY,LED BOARDLED용 인쇄 배선 기판
210PWB ASSY,MAIN BOARD주 인쇄 회로/배선 기판
211PWB ASSY,PCMCIA/SOUND BOARD PCMCIA/사운드 인쇄 회로/배선 기판
212PWB ASSY,KEYSCAN BD키스캔 인쇄 회로/배선 기판
213MICROFLOPPY DRIVE,11M플로피 드라이브
222NAMEPLATE,ACTIVE MATRIX COLOR 네임플레이트
226COVER,LCD SCREWSLCD용 스크루
228SCREW,TORX,PLASTITE,PAN,2-28 X.500스크루
229SCREW,TORX,PLASTITE,4-20 X.250스크루
230SCREW,TORX,SLOTTED,2-28스크루
X.375,CARBON
231SCREW,TORX,MACHINE,BUTTON,2-56 스크루
X.1250
232SCREW,W/THREAD LOCK스크루
233SCREW,SLOT-TORX,MACHINE,PAN,스크루
4-40 X.188
234SCREW,TORX,MACHINE,FLAT,스크루
4-40 X.375
235SCREW,METRIC,TORX,MACH,FLH,스크루
M3-0.5 X 6
236SCREW,TORX,4-20, X.375스크루
CARBON STEEL
237SCREW,MACH,FLAT,PH,4-40X.188스크루
238SVREW,TORX,MACHINE,PAN,스크루
4-40 X.125
239SCREW,TORX,MACHINE,4-40스크루
X.250
240SCREW,SLOT-TORX,PLASTITE,스크루
PAN,4-20 X 1.25
241SCREW,SLOT-TORX,PLASTITE,스크루
PAN,2-28 X .188
242SCREW,TORX,MACHINE,2-56 X .250 스크루
243SCREW,TORX,MACHINE,BUTTON,스크루
2-56 X .1875
244CABLE ASSY,LCD,RIGHT,W/O TAPE 케이블
248FLEX CABLE,HARD DISK DRIVE가요성 케이블
249CABLE ASSY,FDD DX4케이블
253CABLE EXTENSION MICROPHONE마이크로폰용 케이블
254MEDALLION LABEL p텍사스인스트루먼츠사 상표
255SECURITY RING안전 링
262PWB ASSY,UNIVERSAL IR MODULE IR 모듈용 인쇄 배선 보드
P/D
263LENS COVER,IRIR 모듈용 렌즈 커버
270COMPRESSION FOAM,STANDBY스탠바이 스위치용 포움
SWITCH
271BUTTON,STANDBY SWITCH SERIES 스탠바이 스위치
275Power Input외부 전원으로부터의 컴퓨터로의 입력
276Keyboard키보드 입력
도 8은 도 7의 주 인쇄회로기판(210)의 확대도이다. CPU(204) 및 전원 입력(275)는 모두 인쇄회로기판(210)상에 위치한다. 본 발명은 본 명세서에서 설명된 소프트웨어 제어 프로그램 및 선택 사양인 도 3의 데드맨 타이머 회로를 사용하여 TM5000 상에서 구현될 수 있다. 소프트웨어 제어 프로그램은 메모리(도시되지 않음) 내의 CPU(204)에 의하여 구동되고 전원 스위치와 교신한다. 선택적인 데드맨 타이머 회로는 전원 스위치(275) 및 CPU(204)에 연결되고, 필요에 따라 리셋될 수 있다. 데드맨 타이머는 주 인쇄회로기판(210) 상에 위치할 수 있다.
도 9 내지 도 30은 TM5000의 주 인쇄회로기판(210)의 논리도를 도시한다. 이 논리도는 주 인쇄회로기판의 기타 기능과 함께 데드맨 타이머 회로 및 셧다운 절차를 위한 논리가 구현될 수 있는 방법을 상세히 보여준다.
도 31 내지 도 35는 TM5000의 키스캔 인쇄회로기판(272)의 논리도를 도시한다. 이 논리도는 TM5000의 키스캔 기능을 실현하기 위한 회로의 설계를 상세히 보여준다.
도 36 내지 도 47은 TM5000의 PCMCIA/사운드 인쇄회로기판(211)의 논리도이다. 이 논리도는 TM5000의 키스캔 기능을 실현하기 위한 회로의 설계를 보여준다.
도 48 내지 도 49는 TM5000의 IR 모듈 인쇄회로기판(262)의 논리도이다. 이 논리도는 TM5000의 인프라레드 모듈 기능의 구현을 위한 회로의 설계를 보여준다.
이상에서 본 발명의 몇 가지 실시예가 도시되고 설명되었으나, 본 발명이 속하는 분야의 기술자들은 본 발명을 다양하게 변경 및 변형할 수 있다. 예를 들어, 마이크로코드되고 소프트웨어에 기초한 실시예의 흐름도는 공정도로 나타낼 수도 있다. 또한, 본 발명이 속하는 분야의 기술자들은 본 발명의 설명으로부터 본 발명의 실시예뿐만 아니라 이들의 다양한 조합 및 변형을 용이하게 생각할 수 있다. 본 발명의 범위를 이해함에 있어서, 명세서의 용어는 예시적인 것으로 이해되어야 하며 제한적 의미로 해석되어서는 안된다. 따라서, 첨부된 청구범위는 본 발명의 실시예의 어떠한 변형도 포함하는 것으로 해석되어야 한다.
이하에는 본 발명에서 사용되는 소프트웨어 제어 프로그램의 하나의 예가 제시되어 있다. 또한, 소프트웨어 제어 프로그램은 FactoryPowerDownTable 및 SubWalkTable(이하에서 WalkTables라 함)의 호출을 포함한다. 이러한 호출들은 본 발명의 셧다운 절차를 실행한다. 소프트웨어 제어 프로그램 다음에는 예시적 실시예가 포함되었다. 이 실시예에서 장치는 특정한 순서로 셧다운된다. 그러나 WalkTables는 다른 장치의 셧다운을 포함하도록 변경될 수 있다. 예를 들어, WalkTables는 실시간 클럭, 직렬 장치, 플로피디스크 드라이브, 하드디스크 드라이브, DMA 콘트롤러, 인터럽트 콘트롤러, 및 주 시스템 버스 상의 기타 주변 기기 등을 셧다운할 수 있다. 또한, 셧다운 절차는 직렬로 연결되거나 병렬 포트를 통하여 연결된 주변 기기의 셧다운 동작을 포함할 수 있다. 또한, WalkTables는 ESDI, AT 또는 PCI 등 주 시스템 버스상의 주변 기기를 셧다운시킬 수 있으며, USB 또는 1394 등의 보조 버스 상의 주변 기기를 셧다운시킬 수도 있다. 나아가서, WalkTables는 버스 전체를 셧다운시킬 수도 있다. 또한, WalkTables는 휴대용 컴퓨터가 연결될 수 있는 독킹 스테이션의 일부 또는 전부를 셧다운시킬 수도 있다. 이러한 내용들은 셧다운 절차가 포함할 수 있는 내용들의 몇 가지 예에 불과한 것으로서 제한적으로 해석되어서는 아니된다. 본 발명이 속하는 분야의 기술자는 본 발명의 설명으로부터 설명된 셧다운 절차의 다양한 변형을 용이하게 생각해 낼 수 있으며, 첨부된 청부범위는 이러한 변형된 실시예들을 포함하는 것으로 해석되어야 한다.
내용 없음.

Claims (25)

  1. 사용자 입력;
    출력;
    상기 사용자 입력 및 상기 출력에 결합된 프로세서; 및
    상기 프로세서에 전원을 커플링시키는 소프트웨어에 의해서 제어되는 스위치를 포함하고,
    상기 스위치가 상기 스위치의 작동과 거의 동시에 상기 프로세서의 전원이 차단되는 제 1 모드와 상기 스위치가 작동되고 소프트웨어가 상기 스위치의 제어를 해제한 후에야 상기 프로세서의 전원이 차단되는 제 2 모드를 가지는 장치.
  2. 제 1 항에 있어서, 상기 스위치에 커플된 타이머 회로를 포함하고, 상기 타이머 회로는 전원 오프 타이머를 포함하며, 상기 전원 오프 타이머는 셧다운 절차를 개시하기 위하여 타임아웃 되도록 설정된 값을 가지는 장치.
  3. 제 2 항에 있어서, 상기 소프트웨어에 의하여 제어되는 스위치가 상기 스위치가 작동되고 상기 설정된 값보다 짧은 기간 동안에 상기 소프트웨어가 상기 스위치의 제어를 해제하면 상기 프로세서의 전원을 차단하고, 상기 설정된 값 미만의 기간 동안에 상기 소프트웨어가 상기 스위치의 제어를 해제하지 않는 경우에 상기 전원 차단 타이머가 상기 셧다운 절차를 완료하는 제 3 모드를 더 포함하는 장치.
  4. 제 3 항에 있어서, 상기 소프트웨어가 상기 스위치가 작동되고 상기 소프트웨어가 상기 기간이 상기 설정된 값에 도달하기 이전에 상기 스위치의 제어를 해제하는 경우에 즉시 타임아웃 되도록 상기 전원 차단 타이머를 설정하는 장치.
  5. 제 1 항 내지 제 4 항의 어느 한 항에 있어서, 상기 스위치를 제어하는 상기 소프트웨어가 상기 제 2 작동 모드에서 소프트웨어 셧다운 과정을 개시하는 장치.
  6. 제 1 항 내지 제 4 항의 어느 한 항에 있어서, 상기 스위치를 제어하는 상기 소프트웨어가 상기 제 2 작동 모드에서 하드웨어 셧다운 과정을 개시하는 장치.
  7. 제 1 항 내지 제 4 항의 어느 한 항에 있어서, 상기 스위치를 제어하는 상기 소프트웨어가 상기 제 2 작동 모드에서 소프트웨어와 하드웨어의 셧다운 과정을 개시하는 장치.
  8. 제 2 항 내지 제 4 항의 어느 한 항에 있어서, 상기 설정값이 디폴트 값인 장치.
  9. 제 2 항 내지 제 4 항의 어느 한 항에 있어서, 상기 소프트웨어가 상기 디폴트 값을 설정하는 장치.
  10. 제 2 항 내지 제 4 항의 어느 한 항에 있어서, 상기 장치의 사용자가 상기 디폴트 값을 설정하는 장치.
  11. 제 2 항 내지 제 4 항의 어느 한 항에 있어서, 상기 설정된 값이 상기 프로세서에 의하여 리셋되는 장치.
  12. 제 1 항 내지 제 4 항의 어느 한 항에 있어서, 상기 프로세서가 중앙 연산 장치(CPU)인 장치.
  13. 제 1 항 내지 제 4 항의 어느 한 항에 있어서, 상기 프로세서가 애플리케이션 프로세서인 장치.
  14. 제 1 항 내지 제 4 항의 어느 한 항에 있어서, 상기 장치가 컴퓨터인 장치.
  15. 제 14 항에 있어서, 상기 소프트웨어가 상기 컴퓨터의 부팅 과정에서 실행되는 컴퓨터.
  16. 제 14 항에 있어서, 상기 소프트웨어가 상기 컴퓨터의 사용자가 상기 스위치를 작동할 때에 실행되는 컴퓨터.
  17. 제 14 항 내지 제 16 항의 어느 한 항에 있어서, 상기 소프트웨어에 의하여 제어되는 스위치가 배터리의 전위가 소정의 값 미만으로 떨어질 경우에 전원 셧다운 절차를 개시하는 전원 이상 모드를 더 포함하는 컴퓨터.
  18. 제 14 항 내지 제 16 항의 어느 한 항에 있어서, 상기 스위치가 온으로 작동되고, 시스템이 부팅되고, 기본 입출력 시스템(BIOS)가 초기화되고 나서 상기 타이머가 제로로 설정되고 상기 전원 스위치가 상기 제 1 작동 모드에서 동작되는 컴퓨터.
  19. 제 18 항에 있어서, 상기 전원 스위치가 상기 제 1 작동 모드로 동작한 후에, 나머지 컴퓨터 시스템이 초기화되는 과정동안, 상기 소프트웨어가 상기 스위치를 상기 제 1 작동 모드로부터 상기 제 2 작동 모드로 변경할지 여부를 결정하는 컴퓨터.
  20. 제 14 항 내지 제 16 항의 어느 한 항에 있어서, 상기 스위치가 시스템 관리 인터럽트(SMI)를 감시하도록 프로그램된 컴퓨터.
  21. 제 20 항에 있어서, 상기 스위치가 SMI에 대하여 실시가으로 설정된 컴퓨터.
  22. 제 21 항에 있어서, SMI 인터럽트가 검출되고, 상기 프로세서에 커플된 하드 드라이브가 원위치되고 파크되고, 상기 프로세서에 커플된 하드 드라이브 및 디스플레이로의 전원이 종료된 후에, 저장될 필요가 있는 CMOS 파라메터가 저장되는 컴퓨터.
  23. 제 20 항에 있어서, 상기 스위치가 이후에 SMI에 대하여 작동되도록 설정된 컴퓨터.
  24. 제 23 항에 있어서, 상기 소프트웨어가 컴퓨터의 오퍼레이팅 시스템 및 기타 프로그램이 파일의 종료, 모든 적절한 파라메터의 업데이팅 등을 포함하는 셧다운 동작을 준비하게 하고, 그 후에 상기 프로세서에 커플된 하드 드라이브의 헤드를 원위치시키고 파크시키며, 프로세서에 커플된 하드 드라이브 및 디스플레이의 전원이 차단된 후에, 저장될 필요가 있는 CMOS 파라에터들이 저장되는 컴퓨터.
  25. 사용자 입력을 제공하는 단계;
    출력을 제공하는 단계;
    상기 사용자 입력 및 출력에 커플된 프로세서를 제공하는 단계; 및
    상기 프로세서에 전원을 커플링시키는 소프트웨어에 의하여 제어되는 스위치를 제공하는 단계를 포함하고,
    상기 스위치는 상기 스위치의 작동과 거의 동시에 상기 프로세서의 전원이 차단되는 제 1 모드와 상기 스위치가 작동되고 소프트웨어가 상기 스위치의 제어를 해제한 후에야 상기 프로세서의 전원이 차단되는 제 2 모드를 가지는 것을 특징으로 하는 방법.
KR1019970005302A 1996-03-21 1997-02-21 소프트웨어 제어형 스위치를 포함하는 전자장치 및 소프트웨어 제어형스위치에 의해 프로세서로서의 전원을 제어하는 방법 KR100698980B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US81621741 1996-03-20
US08/621,741 US5862394A (en) 1996-03-21 1996-03-21 Electronic apparatus having a software controlled power switch
US08/621741 1996-03-21

Publications (2)

Publication Number Publication Date
KR19980068615A true KR19980068615A (ko) 1998-10-26
KR100698980B1 KR100698980B1 (ko) 2007-07-09

Family

ID=24491438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970005302A KR100698980B1 (ko) 1996-03-21 1997-02-21 소프트웨어 제어형 스위치를 포함하는 전자장치 및 소프트웨어 제어형스위치에 의해 프로세서로서의 전원을 제어하는 방법

Country Status (7)

Country Link
US (1) US5862394A (ko)
EP (1) EP0797137B1 (ko)
JP (2) JPH1027044A (ko)
KR (1) KR100698980B1 (ko)
CN (1) CN1265313C (ko)
DE (1) DE69737314T2 (ko)
TW (1) TW346567B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247274B1 (ko) * 1997-04-18 2000-03-15 윤종용 컴퓨터의전원오프확인방법
KR100237484B1 (ko) * 1997-05-30 2000-01-15 전주범 컴퓨터의 자동식 전원개폐장치
US6897957B2 (en) 2001-03-26 2005-05-24 Candela Instruments Material independent optical profilometer
JP3594505B2 (ja) 1999-02-05 2004-12-02 松下電器産業株式会社 自動車バッテリ保護機能付き車載コンピュータ
KR100626359B1 (ko) 1999-09-10 2006-09-20 삼성전자주식회사 컴퓨터 시스템의 전원 관리 방법
JP3264272B2 (ja) * 1999-09-16 2002-03-11 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ及びコンピュータの電源制御方法
JP4969739B2 (ja) * 2001-07-16 2012-07-04 京セラ株式会社 電子機器
US7337333B2 (en) * 2001-09-19 2008-02-26 Dell Products L.P. System and method for strategic power supply sequencing in a computer system with multiple processing resources and multiple power supplies
US7325050B2 (en) * 2001-09-19 2008-01-29 Dell Products L.P. System and method for strategic power reduction in a computer system
CA2477374C (en) * 2002-02-25 2014-07-08 Scott Laboratories, Inc. Fail-safe module integral with a sedation and analgesia system and method
US20040103345A1 (en) * 2002-11-21 2004-05-27 Dunstan Robert A. Method, apparatus and system for ensuring reliable power down of a personal computer
US20040117672A1 (en) * 2002-12-16 2004-06-17 Jamson Lin Method and apparatus for computer timing shutdown
US7254733B2 (en) * 2003-02-18 2007-08-07 International Business Machines Corporation Method of shutting down virtual machines in an orderly manner
US20060242362A1 (en) * 2005-04-20 2006-10-26 Hanes David H Method and apparatus for disconnecting an external data storage device from a computer
US20070074897A1 (en) * 2005-09-08 2007-04-05 Ronald Lashley Thermal event detection on printed wire boards
JP5439715B2 (ja) * 2007-11-20 2014-03-12 日本電気株式会社 携帯端末、制御方法、プログラム、及び記録媒体
JP2010049311A (ja) * 2008-08-19 2010-03-04 Nec Infrontia Corp 情報処理装置、pos端末および強制終了の制御方法
CN102059950B (zh) * 2009-11-18 2013-09-11 斗山产业车辆株式会社 工业用车辆的安全装置以及安全功能控制方法
US8571847B2 (en) * 2010-01-08 2013-10-29 International Business Machines Corporation Efficiency of static core turn-off in a system-on-a-chip with variation
US8549363B2 (en) * 2010-01-08 2013-10-01 International Business Machines Corporation Reliability and performance of a system-on-a-chip by predictive wear-out based activation of functional components
US8891251B2 (en) 2010-04-07 2014-11-18 Apple Inc. Method and apparatus for achieving zero AC-draw mode for a device
JP5601357B2 (ja) * 2012-09-12 2014-10-08 株式会社デンソー 電子制御装置
US8924785B2 (en) * 2012-09-27 2014-12-30 Apple Inc. Power shutdown prediction for non-volatile storage devices
US10317985B2 (en) 2014-01-29 2019-06-11 Hewlett Packard Enterprise Development Lp Shutdown of computing devices
US9472967B2 (en) * 2014-07-31 2016-10-18 Motorola Solutions, Inc. Power management system and method for a portable device
CN112083680A (zh) * 2019-06-14 2020-12-15 北京北方华创微电子装备有限公司 半导体设备、半导体工艺电源控制系统及方法
KR102338115B1 (ko) * 2020-02-28 2021-12-10 엘에스일렉트릭 (주) 커넥터 및 통신 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4365290A (en) * 1979-03-12 1982-12-21 Medtronic, Inc. Computer system with power control circuit
US4598383A (en) * 1981-12-28 1986-07-01 Texas Instruments Incorporated Combination of a data processor with a switch means
US4698748A (en) * 1983-10-07 1987-10-06 Essex Group, Inc. Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity
JPH0731611B2 (ja) * 1987-08-27 1995-04-10 日本電気株式会社 装置動作モ−ド切替回路
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US6158012A (en) * 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
US5287525A (en) * 1989-11-29 1994-02-15 Linear Technology Corporation Software controlled power shutdown in an integrated circuit
EP0484745B1 (en) * 1990-11-07 1999-01-07 Kabushiki Kaisha Toshiba Apparatus for controlling the power supply in a computer system
US5239652A (en) * 1991-02-04 1993-08-24 Apple Computer, Inc. Arrangement for reducing computer power consumption by turning off the microprocessor when inactive
KR100188087B1 (ko) * 1993-04-21 1999-06-01 김광호 휴대용 정보처리기기의 전원공급 제어장치 및 그의 구동방법
US5542035A (en) * 1993-10-27 1996-07-30 Elonex Technologies Timer-controlled computer system shutdown and startup
US5504910A (en) * 1994-02-02 1996-04-02 Advanced Micro Devices, Inc. Power management unit including software configurable state register and time-out counters for protecting against misbehaved software
JPH07261888A (ja) * 1994-03-25 1995-10-13 N T T Data Tsushin Kk デ−タ処理の閉塞方法及びデ−タ処理装置

Also Published As

Publication number Publication date
JPH1027044A (ja) 1998-01-27
EP0797137A1 (en) 1997-09-24
CN1180207A (zh) 1998-04-29
CN1265313C (zh) 2006-07-19
JP2007272928A (ja) 2007-10-18
KR100698980B1 (ko) 2007-07-09
US5862394A (en) 1999-01-19
EP0797137B1 (en) 2007-02-07
DE69737314D1 (de) 2007-03-22
TW346567B (en) 1998-12-01
DE69737314T2 (de) 2007-11-08

Similar Documents

Publication Publication Date Title
KR19980068615A (ko) 지능형 전원 스위치
JP3386640B2 (ja) コンピュータシステムおよびこのシステムで使用される拡張ユニット
KR100316647B1 (ko) 웨이크 온 랜신호를 이용한 컴퓨터 시스템에서의 파워 제어방법및 그 장치
US6274949B1 (en) Back-up power accessory for a computer
EP0973086B1 (en) Computer remote power on
US5664203A (en) Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer
JPH1083371A (ja) コンピュータ上のモジュールの自動ロックシステムおよびその方法
US11175715B2 (en) Method of supplying electric power to a computer system
KR100392451B1 (ko) 휴대용 컴퓨터 시스템 및 그의 제어방법
JPH0997127A (ja) コンピュータシステム
JP3618878B2 (ja) コンピュータシステムおよびバス接続方法
JP2000099414A (ja) パケット受信表示装置及びシステム
KR20040042923A (ko) 휴대용 컴퓨터에서의 보조 디바이스 구동 제어방법
US9400896B2 (en) Portable computer and security operating method thereof
JP3259935B2 (ja) 周辺装置を通常の動作可能状態に回復させる方法
US7251738B2 (en) Method of remotely controlling power to an information handling system via a peripheral bus after a loss of power
KR100524474B1 (ko) 컴퓨터 시스템 및 그 제어방법
JPH09114566A (ja) コンピュータシステム
JP2965643B2 (ja) 増設用ユニットの接続制御機構
JP4143591B2 (ja) ウェイク・オン・ラン用のシステムおよび方法
US7137023B2 (en) Auxiliary alarm clock system for a personal computer
KR19980027995A (ko) 핫-스웨핑 기능을 갖는 장치 및 방법
JPH10187590A (ja) ビデオアダプタモジュールのインタフェイス制御方法及び装置
JP2965642B2 (ja) 拡張ユニットの接続確認方式
KR20000050394A (ko) 액정 디스플레이 패널이 닫힌 상태에서의 입력장치 오동작을 방지하는 노트북 컴퓨터 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

EXPY Expiration of term