JPH1027044A - インテリジェント電源スィッチ及び制御方法 - Google Patents
インテリジェント電源スィッチ及び制御方法Info
- Publication number
- JPH1027044A JPH1027044A JP9087536A JP8753697A JPH1027044A JP H1027044 A JPH1027044 A JP H1027044A JP 9087536 A JP9087536 A JP 9087536A JP 8753697 A JP8753697 A JP 8753697A JP H1027044 A JPH1027044 A JP H1027044A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- power
- printed circuit
- implementing
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
判断に基づいて終了させるためのシステム及び方法を提
供する。 【解決手段】 電源及びその電源に接続されたスィッチ
を知的判断に基づいて操作する。処理装置に接続された
電源スィッチの状態と、処理装置が実行している処理の
内容とに基づいて処理装置へ供給されている電源の入り
切りを行うことで、処理中のファイル及び関連するパラ
メータの破壊を防止する。
Description
電源スィッチ及びその実現方法に関する。
背景をデスクトップ及びノート型パソコンとの関連で説
明する。
数百万もの機器が作られてきている。しかしながら、全
ての電気機器は機器を入り切りするための方法を持つ必
要がある。従って、事実上全ての電気機器は使用者がそ
の機器を入り切りする事の出来る電源スィッチを有す
る。
ピュータの電源を切るための方法及び装置が存在してい
る。通常の環境では、スィッチが入れられて電源をコン
ピュータに供給し、コンピュータを終了するために切ら
れる。しかしながら、通常の電源スィッチはコンピュー
タがその時点で何を実行しているかに関わりなく単に電
源を切るだけである。使用者が単にスィッチを指ではじ
くと、コンピュータへの電源が終了する。更に、もしも
コンピュータがソフトウェアアプリケーションの途中、
またはデータべースの更新中、またはハードディスクへ
の書き込み中であったとすると、重要な情報が失われる
かまたは破壊される可能性がある。
スィッチに対する必要性が明らかになってきている;そ
れは使用者が電源スィッチを指ではじいた時点でコンピ
ュータが何を実行中であるかを考慮するスィッチであ
り;その時点でメモリ内の何ものをも失うことのないス
ィッチであり;ハードドライブを適切な位置に置き、そ
のヘッドを電源が切られる前に係止させるスィッチであ
り;インテリジェント電源スィッチはこれら及び更に多
くのことを実行できる。
テリジェント電源スィッチはソフトウェアで制御される
機械的電源スィッチとして作り得る。しかしながらイン
テリジェント電源スィッチはまた完全にソフトウェアで
駆動される全電子式のものとして実現することも可能で
あろう。または、インテリジェント電源スィッチを電子
式、ソフトウェア及び機械式の組み合わせ機器とするこ
とも可能であろう。
ータが何を実行中であるかに基づいて知的判断機能を有
するようにプログラムされるはずである。もしもコンピ
ュータが知的判断を必要とする何かを実行中であるとす
ると、(すなわちそのシステムが、ファイルシステム、
通信システム、コンピュータネットワーク、アプリケー
ションに対する損傷、または更に物理的ハードウェアに
対しても損傷を与えるモードにある時)、システムはど
の順序で何をシャットダウンするかを詳細に知ってい
る。ソフトウェアはハードウェアから離れて電源スィッ
チを制御し、それをイベントとして取り扱い、後でその
イベントを処理する。これにより通常のシャットダウン
の準備が可能となる。通常のシャットダウンでは、ソフ
トウェアアプリケーションがファイルを閉じ、通常の手
順で終了することを可能とする。加えて周辺機器もまた
通常のシャットダウンが行える。例えばハードディスク
ドライブのヘッドを電源が切れる前に係止位置で係止さ
せることが出来る。更にコンピュータに直列または並列
接続されている周辺機器もまた通常の方法でシャットダ
ウンさせることが出来る。更に表示装置さえも通常の方
法でシャットダウン出来る。
ィッチを動作させるために3つの方法が存在する。ひと
つの方法は電源スィッチが切られた時にコンピュータの
電源を単に終了させるやり方である。別の方法は電源ス
ィッチが切られたことをひとつのイベントとして取り扱
い、制御ソフトウェアにコンピュータのプログラムとハ
ードウェアの通常シャットダウンを実行させてからコン
ピュータの電源を終了させるやり方である。最後の方法
は、第2の方法に似ているがある時間の後ハードウェア
のオーバーライドを許すやり方である。これによってソ
フトウェアが異常な場合でもコンピュータが自動的に電
源を終了できるようになる。このハードウェアオーバー
ライドは、デフォルト設定時限そして/または制御ソフ
トウェアで調整された時限を具備したデッドマンタイマ
として実現することが可能である。加えてタイマ回路を
設定して、システムがその通常シャットダウンを完了す
る前に使用者が電源スィッチを入りの位置に慌てて戻し
たとしても、正常動作が出来るようにもできる。しかし
ながらシステムを完全に動作させるか否かは、使用者が
電源の再投入を行う前に、システムが既にどれだけシャ
ットダウンを実行していたかに依存する。しかしなが
ら、もしもシステムがシャットダウン手順を開始してい
なかったのであれば、完全な動作を直ちに開始できるは
ずである。これ以外にも多くの変形を実施することが可
能であろう。
断に基づいて終了させるためのシステム及び方法であ
る。本システムは:処理装置;処理装置に接続された電
源装置;電源装置に接続されたスィッチ;そして処理装
置で実行され電源装置及びスィッチに接続された制御シ
ステム、とで構成される。加えてシステムはフェイルセ
ーフ動作を提供するデッドマンタイマを含む。更に、シ
ステムはソフトウェア及びハードウェアの通常シャット
ダウン手順を実行するための装置を含む場合もある。更
に、システムを温度そして/または電力管理システムに
接続することも可能である。その上更に、システムはこ
のシステムに直列、並列またはその他の方法で接続され
ている周辺機器の通常シャットダウンを開始することも
可能である。その他の装置、システム及び方法も開示さ
れている。
3つの方法の如何なる組み合わせとしても実現できる。
第1番目はインテリジェント電源スィッチを単純モード
で実行する場合である;使用者が電源を切ると、電源ス
ィッチはコンピュータへの電力を単に終了させる。第2
の方法はソフトウェアで制御することにより電源スィッ
チに知的判断を行わせる;この方法ではソフトウェアプ
ログラムが制御を解放し電源の終了のきっかけを与える
まで電源を切ることをしない。第3の方法はソフトウェ
アプログラムと同時に走り、指定された時間で終了し、
そしてコンピュータへの電力を終了させるデッドマンタ
イマを持つというものである。
グラムは中央処理装置(CPU)、またはアプリケーシ
ョン処理装置の様な別の処理装置で実行出来る。例え
ば、制御プログラムを別のプログラムと一緒に走らせる
CPUを用意しても良いし、または電源スィッチを監視
する専用の小型マイクロプロセッサを用意しても構わな
い。
モードを持つことが出来る;知的判断を持たない電源ス
ィッチ、実時間イベントを具備したインテリジェント電
源スィッチ、または遅延イベントを具備したインテリジ
ェント電源スィッチである(はっきりさせるために、実
時間イベントと遅延イベントを説明すると、実時間イベ
ントはCPU及びその他のハードウェアにより実時間で
注意が払われており、割り込みと類似である、また遅延
イベントはスケジュール時間分割を有するその他のソフ
トウェアプログラムと同様、CPUから時間遅れで注意
を払われるものである。)
ケーションは通常のやり方でシャットダウンする時間が
かせげる。しかしながら、もしもいずれかのアプリケー
ションプログラムの制御が行えないかまたは何らかの種
類の復旧不能なエラーがある様な場合で、しかもそれが
無くなる前にタイマーに戻ることが出来ない場合は、デ
ドマンタイマの時限が経過して、通常の電源スィッチと
同じようにコンピュータを単純モードでシャットダウン
することが可能である。従ってデッドマンタイマの設定
は極めて重要である;その時限設定値はアプリケーショ
ンが通常工程でシャットダウン出来るように十分長く無
ければならず、また必要に応じてタイマに戻りそれをリ
セットしなければならない。加えて、時限は長すぎては
ならず、アプリケーションが回復不能なエラーに陥った
場合には、使用者がコンピュータをシャットダウンする
ために長く待ちすぎないようにしなければならない。
般的な流れを説明している。システムはソフトウェア制
御プログラム10を起動することから開始する。ソフト
ウェア制御プログラムはブートアップ過程または使用者
からの指令で起動する事ができる。しかしながら、ソフ
トウェア制御プログラムが起動された後、タイマ回路が
セットされる12。タイマ回路はソフトウェアの値でセ
ットされるか、またはデフォルト値を有しても構わな
い。しかしながら、タイマはソフトウェア制御プログラ
ムでリセット出来なければならない。ひとたびタイマ回
路がセットされるとタイマは時限が完了するまで更新さ
れる14。加えてソフトウェアプログラムは同時に通常
のシャットダウン手順を開始する18。ソフトウェアプ
ログラムは最初にソフトウェアシャットダウン手順20
を開始し、そしてハードウェアシャットダウン手順22
を行うことができる。しかしながらこれらの2つの手順
をどの順番で行うことも、また相互に組み合わせること
も可能である。更にソフトウェアプログラムは、もしも
シャットダウン過程を完了させるために追加の時間が必
要な場合には、時限が完了する前にタイマ回路をリセッ
ト出来なければならない16。最後に、タイマ回路の時
限が完了した後、システムに対する電源の通常終了が開
始する24。更に、ソフトウェアプログラムをシャット
ダウン過程が完了したら直ちに時限完了する値にセット
するように組むことも可能である。
詳細を示す。しかしながら、先に述べたようにソフトウ
ェアプログラムは制御プログラム動作の色々な時点に組
み込むことが出来る。それをコンピュータの起動過程の
中に組み込んで、使用者が入り切りするようにも出来る
であろう。使用者が電源スィッチを叩いてコンピュータ
を切る時にのみ動作するように組み込むことも出来るで
あろう。周辺機器及びアプリケーションプログラムを通
常にシャットダウンさせるのに丁度十分な電力を供給す
る電池と組み合わせることも可能であろう。この実現方
法は電源故障時に有効である。更に、使用者がそのプロ
グラムを実行させる場合にのみソフトウェア制御プログ
ラムを起動することも可能である。
制御プログラム実現方法の詳細を示す。最初に基本入出
力システム(BIOS)が初期化される26。続いてオ
ペレーティングシステムが初期化される28。オペレー
ティングシステム初期化中に実行されるいくつかの手順
とは:コアオペレーティングシステムの初期化、高度電
力管理システムの初期化、スケジューラの開始、そして
使用者インタフェースの開始である。オペレーティング
システムが初期化されると、その他のソフトウェアアプ
リケーションが組み込まれる30。ソフトウェア制御プ
ログラムをシステム運転のその他の段階で組み込むこと
も可能であるが、本実施例ではソフトウェア制御プログ
ラムはこの時点で組み込まれる。
はこの明細書に含まれている。しかしながら、本発明を
色々な方法で実現することは可能であり本実施例に限定
されるものではない。
ウェアに異常が生じても装置を確実にシャットダウンす
ることが出来る。このオプション的特徴は、インテリジ
ェント電源スィッチの中に組み込まれたフェイルセーフ
またはデッドマンタイマ回路である。デッドマンタイマ
はインテリジェント電源スィッチがソフトウェア制御を
失った後に機能する。指定された時間が経過すると、そ
れはソフトウェアが制御を失ったことを示しスィッチは
電源を遮断する様に戻り、あたかもそれがインテリジェ
ント電源スィッチでは無いかのように不定状態で電源を
切る。このデッドマンタイマはフェールセーフ条件であ
る。
ッチを作ることで、そのソフトウェアが知的判断機能の
故障を監視する場合もある。更にソフトウェアが動作し
ている処理装置が原因でソフトウェアが故障する場合も
ある。
御に入ると、ハードウェア回路は最大時間を設定してソ
フトウェア制御からの応答を待つ。もしも回路がソフト
ウェア制御からの応答を得ないと、システムの残り部分
をシャットダウンする。しかしながらソフトウェア制御
は回路に戻って時計をリセットするか、または少なくと
も別の応答を待つように回路に対して新たな最大時間を
設定することが可能である。これはシステムの電源を落
とす前に予期せぬ事態に対処して待つ必要が生じた場合
に、ソフトウェア制御プログラムをもっとダイナミック
な物にする事が可能となる。このモードはソフトウェア
に対して重荷を負わせ、最大時限が経過する前にしばし
ばタイマに戻ってそれをリセットすることにもなりかね
ない。しかしながら、使用者もまた最大時間を調整する
ことが可能である。この融通性のおかげで使用者が、回
路の待ち時間として何が適切かを決定することを可能と
する。
起動され;ソフトウェアが起動され;基本入出力システ
ム(BIOS)が初期化され、そして続いてデッドマン
タイマが零に設定され、電源スィッチは単純に事前設定
条件に入れられる。次にコンピュータシステムの残り部
分(ソフトウェア、及び異なるハードウエアのセット)
の初期化プロセスを通して、ソフトウェア制御プログラ
ムはインテリジェント電源スィッチを投入するか否かの
判断を行う。しかしながらソフトウェア制御プログラム
はまた、オペレーティングシステムが始動するまで待つ
かまたは使用者がこのスィッチを入り切りする特定のア
プリケーションを選択するまで待つかの判断を行う。
である。これは起動条件に基づいて入り切りされる。従
ってソフトウェア制御プログラムは、それを継続するか
または中止するかまたは後ほど戻って来てインテリジェ
ントモードとするか単純モードとするかを決定出来る。
タは起動過程を一通り実行し続いてDOSまたはWin
dowsをロードした後インテリジェント電源スィッチ
を投入する。ソフトウェア制御プログラムは、少なくと
も15秒ごとに戻らなければならない、さもないとデッ
ドマンタイマスィッチが投入されるためにシステムが自
身で切ろうとする。
み(SMI)を監視するようにプログラムする事もでき
る。SMIは実時間でも、後からでも起動させることが
出来る。
れるように設定されている場合、その事象が触発される
とハードディスクドライブのヘッドが位置決めされて係
止される。続いてハードディスクドライブからの電源
が、ディスプレイ及びシステム内のその他の装置への電
源と一緒に切られる。続いて保存する必要のあるCMO
Sのパラメータが保存される。この過程はクラスタまた
はハードディスク上の配列に対するプロテクションを可
能とするが、これは他の製品では最大の問題であった。
るように設定されている場合、ソフトウェア制御プログ
ラムはオペレーティングシステム及びその他のプログラ
ムがシャットダウンの準備をする事を可能とする。これ
はシステムがファイルを閉じる操作を開始出来るように
する。更に関連するパラメータの更新を開始し、続いて
シャットダウン過程を開始する事象を触発する。このシ
ャットダウン過程は先のシナリオと同一である。
レーティングシステムが通常のシャットダウンを行う際
に要求される動作に直接結びつけられている。しかしな
がらインテリジェント電源スィッチはまた既存のシャッ
トダウンソフトウェアプログラム(例えば、テキサスイ
ンスツルメンツ社製スーパーシャットダウン)の中に組
み込むことも可能である。これによりシャットダウンプ
ログラムが自動的に全てのソフトウェアプログラムを実
行し通常シャットダウンを確実に行うように出来る。シ
ャットダウンプログラムは全てのファイルを閉じ、パラ
メータの更新することを、それが制御をソフトウェア制
御プログラムに戻す前に確実に実行出来る。
ッチ回路は5つの機能部分から成り、図3に図示されて
おりまた以下に説明する通りである:監視トランジスタ
38・低電力トランジスタスィッチで、非調整入力電力
をコンピュータ電力監視回路へ入り切りするように動作
する。手動スィッチ56・手動電源入り/切りスィッチ
であり、コンピュータのオペレータによって設定され、
インテリジェント電源スィッチ及びコンピュータ処理装
置に対してシステム電源の入り切りを通知する。電源切
りタイマ74・インテリジェント電源スィッチがインテ
リジェントモードで手動スィッチ56が”切り”位置の
時に処理装置に対する電源制御を提供する。電源切りラ
ッチ36・システム電源切りラッチであり、プロセッサ
の電源が切られ、手動スィッチ56が”入り”のままの
時にコンピュータ電源を”切り”の状態に保持する。電
源切りラッチトリガ32・インテリジェント電源スィッ
チがインテリジェントモードで手動スィッチ56が”入
り”位置の時に処理装置による電源制御を提供する。
ィッチ制御信号は下記の通り: ”VIN”・外部電源そして/または内部電池から供給
される、コンピュータへの非調整DC入力電源。 ”VINS”・コンピュータ監視回路38への非調整D
C入力電源。 ”NVCC”・コンピュータ論理回路への調整されたD
C電源。 ”REF2.5”・比較器基準電圧。 ”SFTOFF”・処理装置からの低アクティブ信号で
あり、手動入り/切りスィッチのソフトウェア状態を示
す。 ”PWROFF”・手動入り/切りスィッチからの低ア
クティブ信号であり、”切り”位置を示す。 ”PWRON”・手動入り/切りスィッチからの低アク
ティブ信号であり、”入り”位置を示す。 ”PWRSWON”・処理装置への論理信号であり、手
動入り/切りスィッチの状態を示す。 ”SMPL”・処理装置からの論理信号であり、インテ
リジェント電源スィッチのモードを示す。 ”TRMRRST”・処理装置からの低アクティブ信号
であり、電源切りタイマ74をリセットする。
ィッチはコンピュータオペレータとコンピュータ処理装
置とをコンピュータシステム電源スィッチに接続する。
コンピュータ処理装置はシステム電源を知的判断に基づ
いて切るようにプログラムする事が可能である。コンピ
ュータ電源はオペレータが手動スィッチ状態を”切り”
から”入り”位置に切り替えることで投入できる。更に
コンピュータ電源はコンピュータ処理装置により切るこ
とが出来るが、これはソフトウェアで制御された条件の
下、通常の方法及びインテリジェントな方法により、イ
ンテリジェント電源スィッチを通して行える。手動電源
入り/切りスィッチ56は図3に示すように単極双投で
あっても、または回路に接続された際に同等の論理レベ
ルを提供するスィッチ装置であっても構わない。システ
ム電源が”切り”の時、またはシステム電源”入り”ル
ーチンがコンピュータ論理回路により実行された時(コ
ンピュータ起動過程)、インテリジェント電源スィッチ
は単純モードに初期設定される。インテリジェントスィ
ッチはインテリジェントモードにコンピュータによっ
て、電源”入り”ルーチンが完了した後の任意の時点
で、または電源”入り”ルーチンのシステム初期化の一
部として変更できる。論理信号”SMPL”が低の場合
は何時でもインテリジェント電源スィッチは単純モード
である。このモードではシステム電源の”入り”及び”
切り”はオペレータによって手動スィッチ56を介して
のみ行える。電源”切り”タイマ74及び電源”切り”
ラッチトリガ32は、信号”SMPL”が低状態にコン
ピュータによってまたはシステム電源が喪失したことに
より保持されている際には、それぞれダイオード62及
びトランジスタ60を通して、及びダイオード34を通
して不能化される。このモード中の手動電源”入り”及
び”切り”は以下の通りである。
に閉じていると、信号”PWROFF”が接地されて電
源切りラッチトリガ32をダイオード46及び40を通
して不能化し、電源切りラッチ36をダイオード46を
通してクリアする。更に、手動スィッチ56接点が”切
り”位置で開いていると、信号”PWRON”が抵抗器
R7及びR6を通して持ち上げられ、監視トランジスタ
20を遮断する。このモードでシステムは落とされる。 2)手動スィッチ56接点が”入り”位置で閉じている
と、信号”PWRON”を接地し、監視トランジスタ3
8は抵抗器64を通して導通する。このモードでシステ
ム電源は投入される。更に、手動スィッチ56接点を”
入り”位置で開くと、ダイオード46及び52を非導通
とし電源切りラッチ36を可能化し、プロセッサに対し
て手動スィッチ56が”入り”状態であることを”PW
RSWON”を抵抗器20を介して持ち上げることによ
り信号通知する。
ジェントモードはシステム電源が投入されている時にの
みコンピュータ処理装置により設定できる。処理装置は
信号”SMPL”を高状態に設定することでインテリジ
ェントモードを可能化する。これは電源切りラッチトリ
ガ32回路をダイオード34を非導通とすることで可能
化し、電源切りタイマ74をダイオード62を非導通に
そしてトランジスタ60を導通にすることで可能化す
る。トランジスタ58は信号”SFTOFF”を高状態
とすることで導通状態とされ、電源切りタイマ74は信
号”TMRRST”を低状態とすることでリセットされ
る。電源切りラッチトリガ32の出力は、信号”SFT
OFF”からの32の反転入力を高レベル状態とするこ
とで低状態に保持される。従って電源切りラッチ36は
トリガされることなくシステム電源は入り状態のままで
ある。
ード中でかつ手動スィッチ56が”入り”位置の時に、
下記の方法によってのみインテリジェント電源スィッチ
により落とすことが出来る:コンピュータ処理装置は信
号”SFTOFF”を低状態に設定し、ラッチトリガ比
較器出力32をオフとする。これは電源切りラッチ36
をトランジスタ44をダイオード40を通して導通と
し、また信号”NVCC”上の+5VDCに接続されて
いる抵抗器22によりセットする。トランジスタ44は
トランジスタ24を導通とし、これはトランジスタ44
を導通状態に保持する。トランジスタ24はまたダイオ
ード36を導通とし、これはトランジスタ38を非導通
とし、従ってシステム電源を落とす。電源切りラッチ3
6は手動スィッチ56が”入り”位置で、かつ電源が外
部そして/または内部の非調整電源から”VIN”上に
続く限りセットされたまま保持される。
ンテリジェントスィッチにより、”インテリジェント”
モードで手動スィッチが”切り”位置の時に制御でき
る。監視トランジスタ20はトランジスタ58及び60
そして時限比較器74の全てが導通である場合に、抵抗
器54を通して導通状態に保持される。これら3つのい
ずれかひとつが非導通となるとシステム電源は落とされ
る。
TOFF”を低状態にセットするか、トランジスタ60
を非導通とするか、またはキャパシタ72を抵抗器68
を通して分圧抵抗器64と66の接合部の電圧より上の
レベルとして電源切りタイマ74が非導通に出来るよう
にするか、またはソフトウェア制御時間経過後信号”T
MRRST”を低状態に保持し電源切りタイマ74が非
導通に出来るようにすることでシステム電源を落とすこ
とが出来る。
えることにより、シャットダウンが通常の予測的な方法
で、使用者への機能の完全性を保護しながら実行でき
る。
図示されているインテリジェント電源スィッチを実現す
ることの出来る素子の型式及び値である。本発明がこの
実施例にのみ限定されるものでないことを理解された
い。
る。使用者に次のような質問を具備したプロンプト”本
当に電源を落としますか?「はい」または「いいえ」”
を提示し、もしも使用者が「はい」と言った場合、プロ
グラムは進行し通常シャットダウンを実行する。しかし
ながら、プログラムはまた使用者に対して通常シャット
ダウンを手動で行う方法を教えることも出来て、使用者
に対してソフトウェアプログラムそして/またはハード
ウェアを手動でシャットダウンさせる。例えば、プログ
ラムは使用者に全てのファイルを閉じさせ、全てのソフ
トウェアプログラムを特定の順序で終了させ、それから
コンピュータに繋がっている全てのハードウェア装置の
電源を落とさせる。更に、制御プログラムはまた通常シ
ャットダウンを自動的に実行するようにセットすること
も出来る。更に加えて、その対話部分をもっと複雑な対
話形式にも簡単なものにも、組み込み時、実行時または
製造時のオプションセットに基づいて設定できる。
ュータが無制御状態に陥った場合にコンピュータを自動
的にシャットダウンすることである。これはデッドマン
タイマの時限が、コンピュータが制御可能な状態の時に
ソフトウェア制御プログラムが知っている、タイマに戻
ることの出来るまでの時間に設定されている場合に行え
る。しかしながら、もしもソフトウェアプログラムがコ
ンピュータの制御を行い、無限ループまたは何らかの別
の無制御状態に入ったときに、デッドマンタイマの時限
が終了してシャットダウン手順を実行する。再度インテ
リジェント電源スィッチをセットしてコンピュータへの
電源を単に終了させることも出来るし、または通常のシ
ャットダウンを最初に行うことも可能である。更に、デ
ッドマンタイマを制御プログラムが通常シャットダウン
を実行中にバックグラウンドで走らせて、もしもソフト
ウェア制御プログラムが無制御状態となったら時限を終
了させるようにすることも出来る。
ステム(すなわち米国特許出願第08/395、335
号及び米国特許出願第08/568、904号に記載の
温度管理システム)、そして/または電力管理システム
(すなわち米国特許出願第08/395、335号に記
載の電力管理システム)とインタフェースを取るように
することも可能である。これはインテリジェント電源ス
ィッチに使用者がコンピュータを切る際に通常のシャッ
トダウンをさせるようにも出来るし、温度及び電力管理
システムをインテリジェント電源スィッチの中に組み込
む特徴を持たせることも可能とする。温度そして/また
は電力管理システムはデッドマンタイマを制御し、シス
テムが電源を終了したいと望む際にそれを零にリセット
することも出来る。これはコンピュータが過熱のために
危機に瀕しそうな場合、または危機が起こりそうなその
他の状態になった場合に有益である。
力管理システムを組み込む場合、このソフトウェア制御
プログラムは、Windows3.11 TM 及びWindows95 TM 下
の高度電力管理TM(APM)事象と結びつけることが出
来る。(高度電力管理、Windows3.11 及びWindows95 は
マイクロソフトの商標である。)これによりソフトウェ
ア制御プログラムを530B割り込みに張り付けること
が可能となる。これでオペレーティングシステムが確実
に1秒から5秒に一回チェックして、ソフトウェア制御
プログラムが未だ動作中かを確認する。その他のオペレ
ーティングシステムも別の割り込みを実施して、そこに
ソフトウェア制御プログラムをリンクするように出来る
であろう。更に、530B割り込みはまたWimdows TM
オペレーティングシステムのその他のバージョンの中に
も変更して実施されるであろう。しかしながらソフトウ
ェア制御プログラムはそれが定期的にチェックされる限
り機能するはずである。提出された実施例の実現方法の
更に詳細はAPMfucb手順、同様に仕様書の最後に
含まれているソフトウェア実施例題内のSMI割り込み
手順を参照されたい。
される機械式電源スィッチである。しかしながら、イン
テリジェント電源スィッチは全て電子式で完全にソフト
ウェアで動作するようにも出来る。または、インテリジ
ェント電源スィッチを電子式、ソフトウェア及び機械式
装置の組み合わせとすることも出来る。更に、インテリ
ジェント電源スィッチを使用者が何を行っているかに基
づいた知的判断を行うようにプログラムすることも可能
である。もしも使用者がもっと知的判断を必要とする何
かを行っている場合(すなわち、システムがファイルシ
ステム、通信システム、コンピュータネットワーク、ア
プリケーション、または物理的ハードウェアに損傷を与
える可能性のあるモードにある時)、システムはどの順
番でシャットダウンを行えば良いかを詳細に知ってい
る。ソフトウェアは電源スィッチの制御をハードウェア
から離れて行い、あたかもひとつの事象として取り扱
い、その事象を後で処理する。これにより通常シャット
ダウンの準備が可能となる。通常シャットダウンはソフ
トウェアアプリケーションがファイルを閉じ、通常の方
法で終了することを可能とする。更に、周辺機器もまた
通常のシャットダウンが行える。例えば、ハードディス
ク上のヘッドを電源が終了する前に停止位置に戻し係止
させることが出来る。更に、コンピュータに直列または
並列接続で結合されている周辺機器もまた通常の方法で
シャットダウンされる。更に、表示装置さえも通常の方
法でシャットダウン出来る。
るのに3つの方法がある。ひとつの方法は、電源スィッ
チが切られた時に何時でもコンピュータの電源を単に終
了させるやり方である。別の方法は、落とされる電源ス
ィッチをひとつの事象として取り扱い、制御プログラム
を進行させてコンピュータプログラム及びハードウェア
の通常のシャットダウンを、コンピュータへの電源が終
了する前に行わせるやり方である。最後の方法は第2の
方法に似ているが、ある時間制限の後ハードウェアによ
るオーバーライドを許している。これによりソフトウェ
ア異常の場合でもコンピュータが電源を自動的に終了さ
せることが可能である。このハードウェアによるオーバ
ーライドはデッドマンタイマの初期設定時限そして/ま
たは制御ソフトウェアで調整される時限のいずれかとし
て実施できるであろう。更に、システムがその通常のシ
ャットダウンを完了する前に使用者が電源スィッチを入
り位置に素早く戻した時には通常動作を可能とするよう
にタイマ回路を設定することも可能である。しかしなが
ら、システムを完全に動作させるか否かは使用者が電源
の再投入をする前に、既にどれだけシャットダウンが行
われてしまっているかに依存する。しかしながら、もし
もシステムがシャットダウン手順を開始していなく、た
だ事象を登録しただけであれば完全な動作が直ちに開始
されるであろう。その他の多くのバリエーションも実現
出来るはずである。
を図示する。しかしながら、これらの実施例はこれに制
限することを意図したものではない。本発明をその他の
装置の上で同様に実施することも可能であろう。
連したものであるが、本発明はまた如何なる電子機器の
中に組み込むことが可能である。例えば、本発明をメイ
ンフレーム、ミニ、デスクトップ、またはノート型コン
ピュータで実施することが可能である。図6は本発明が
実施されている基本コンピュータ900のブロック図で
ある。コンピュータ900は電源入力910を有する電
源入力及び変換ユニット905を含む。ユニット905
は入力状態を監視し、その入力をシステムのその他の素
子に給電するために必要な電圧に変換するのに適切な回
路を選択する。変換ユニットからの出力はバス915に
結合され、これは電源への経路と同様データ及びアドレ
スバスの様なディジタル情報を含む。
を必要とする。例えば、ハードディスクのモータドライ
ブはCPUとは異なる電源(電圧及び電流)を必要とす
る、従ってバス915の中には異なる容量及び電圧レベ
ルの複数の電源線が存在する。典型的なバス915は、
例えば24VDCライン、別の12VDC、そして更に
別の5VDC、同様に複数の接地線を有する。
リ(VRAM)を含むビデオ表示制御器920に接続さ
れ、これは表示器925への電源供給と制御とを行う、
提出された実施例ではこの表示器はアナログバス930
上のアナログドライバで駆動される表示器である。バス
915はまたキーボード制御器935にも接続され、こ
れはリンク945を通してキーボード940への給電と
制御とを行い、キーストローク入力を受けその入力をデ
ィジタルデータに変換してバス915へ伝送する。キー
ボード制御器はキーボード内に物理的に装着されていて
も良いし、またはコンピュータ格納容器の中にあっても
良い。
データ経路の両方を含む。このディジタルラインは32
個のアドレスを搬送しデータを32ビット語長に変換で
きる。ピン数及び配線の複雑さを最小とするために、ア
ドレス及びデータはバスの全体構造の中で32本のひと
つの組で多重処理されている。当業者には理解されるよ
うにこの形式のバスは、当業分野では少ピン数または圧
縮バスとして知られている。この種のバスでは異なる種
類の信号、例えばアドレスとデータ信号、は多重処理を
通して信号経路を共有している。例えば、同一のデータ
ラインの組が32ビットアドレスと32ビット長のデー
タ語とを搬送するのに使用される。
えば割り込み仲裁信号もまたデータラインを共有する。
バス215(バス915内の電源供給アナログラインを
除く)として使用できるバスの典型的な例として上げら
れるのは、IIS−Bus”サンマイクロシステムズで
実施、ディジタルイクイップメント社の”Turbochanne
l”バス、そしてIEEE−488規格に互換のバスで
ある。バス915はまた高速バックプレーンバスであ
り、処理装置、メモリ及び周辺機器モジュールを相互接
続する。
器960を通してバス915に結合されている。CPU
950としては多くの種類のCPU(また場合によって
はMPUと呼ばれる)が当技術分野で利用可能である
が、例えばインテル80386または80486モデ
ル、MIPS、RISC実行、及び多くのその他の物が
上げられる。CPU950は状態翻訳器960とパス9
65経由で通信する。状態翻訳器960は単一チップま
たはチップセットであり、CPUの命令及び要求をバス
915に互換の命令及び要求に翻訳する。先に述べたよ
うにCPU950は多くの種類のCPUの中のひとつで
構わないし、またバス915は多くの種類の圧縮バスの
どれかひとつであって構わない。当業者には明らかであ
ろうが、CPUとバス915との間の翻訳を行う状態翻
訳器960としては更に多くの種類が考えられる。
で知られているようにPCB上に装着され、状態翻訳器
960と接続可能な従来型RAMチップを含む。好適に
RAMモジュールは高速メモリアクセスを提供するため
CPUモジュールへの”オンボード”であり、もしもR
AMが”オフボード”として作られると更に遅く成るで
あろう。バス915の事例では、パス965及び970
はCPU950及び翻訳器960用の電源と接地線とを
含む。
を有するノート型パソコン800を図示する。本発明は
ノート型パソコン800に理想的に適している。
図である。ノート型パソコン800はカラーノート型計
算機であり、インテルペンティアムプロセッサを使用し
ている。ペンティアムの動作速度は、プロセッサ内部は
75Mhzであるが外部バス速度は50Mhzである。
50Mhzの発振器がACCマイクロエレクトロニクス
2056コア論理回路チップへ供給され、続いてこれを
使用してマイクロプロセッサへ供給する。この50Mh
zCPUクロックは内部的に位相ロックループで掛け算
され、プロセッサ用の75MhzCPU速度を実現す
る。プロセッサは16KB内部キャッシュと256KB
外部キャッシュとを論理基板上に有する。
換ブリッジチップに接続され、ACCマイクロエレクト
ロニクスからPCIバスを生成する。ブリッジチップは
33.333Mhzの発振器を取り込み、PCIバスク
ロックを作り出す。サイラスロジックGD7542ビデ
オ制御器はこのバスから駆動され、このバスは将来の拡
張接続用にひとつの外部コネクタを有する。
hz発振器入力を有し、これを内部的に使用してより高
いビデオ周波数と同期させるが、これは内部10.4イ
ンチTFTパネルまたは外部CRTモニタを駆動するの
に必要なものである。VGA解像度モードで運転する場
合は、TFTパネルを外部アナログモニタと同時に動作
させることが可能である。スーパーVGA解像度では外
部CRTのみが使用される。
ーボードを通して行われる。内部ポインティングディバ
イスはキーボードの中に組み込まれている。外部接続が
パラレル装置、シリアル装置、PS/2マウスまたはキ
ーボード、VGAモニタ、そして拡張バス用に具備され
ている。内部接続はハードディスクドライブもフロッピ
ーディスクドライブ、そして追加メモリに対してなされ
ている。
モリを含むが、使用者がオプションの拡張メモリボード
を挿入することにより32MBまで増設出来る。第1メ
モリ拡張ボードは8または16MBメモリのいずれでも
得られる。第1拡張ボードに別の8MBメモリを挿入し
てこのボードに装着することで最大量となる。
IR)装置に接続されている。このSIR装置は3.6
864Mhz発振器を使用するインタフェースチップを
有する。SIRポートはシリアルデータをこれ用に装備
された他のコンピュータへ伝送するために使用される。
チウムイオンであり、また内部制御器を有しこれは電池
容量を監視する。これらの制御器は4.19Mhz水晶
を電池に対して内部的に使用する。
ード用の2個のスロットを有する。これらのスロットは
サードパーティ基板で使用され、種々の拡張オプション
を提供する。ノート型パソコン800はまた内部サウン
ドチップセットを有し、これは音楽そして/またはサウ
ンド効果の生成または記録に使用できる。内部スピーカ
及びマイクロフォンがノート型パソコンの中に組み込ま
れている。更に、3個のオーディオジャックが外部マイ
クロフォン、オーディオ入力、そしてオーディオ出力用
に具備されている。図7はテキサスインスツルメンツ社
製のTM5000TMの分解図を示す。表2は図7の主要
部品である。
図を示す。CPU204及び電源入力275は共にこの
プリント基板210上に在ることに注意されたい。本発
明はTM5000上に、これから説明するソフトウェア
制御プログラムと、図3に示すオプションであるデッド
マンタイマ回路とを使用して実現できる。ソフトウェア
制御プログラムはメモリ(図示せず)内のCPU204
で動作し、電源スィッチと通信する。オプションのデッ
ドマンタイマ回路はまた、電源スィッチ275とCPU
204とに接続され、必要時にデッドマンタイマをリセ
ット出来るようにされている。デッドマンタイマ回路は
主プリント基板210上に配置できる。
ト基板210を実行する論理図を示す。この論理図はデ
ッドマンタイマの動作と、シャットダウン手順を実現す
るための論理を主プリント基板のその他の機能と共に詳
細に示す。
査プリント基板272を実現する論理図を示す。この論
理図はTM5000のキー走査機能を実現する回路設計
の詳細を示す。
MCIA/サウンドプリント回路基板211を実現する
論理図を示す。この論理図はTM5000のキー走査機
能を実現する回路設計の詳細を示す。
モジュールプリント回路基板262を実現する論理図を
示す。この論理図はTM5000の赤外線モジュール機
能を実現する回路設計の詳細を示す。
現方法を図示し説明してきたが、当業者には種々の修正
及び代替案が考えられるであろう。例えば、プロセス図
もまたマイクロコードの流れ図及びソフトウェアに基づ
く実施例を表現する。更に、図示された実施例、また同
様に本発明のその他の実施例の種々の修正及び組み合わ
せも、当業者には説明を参照すれば明らかであろう。含
まれている言葉は発明の範囲を考えるとき非排他的に解
釈されるものとする。従って、特許請求の範囲はそのよ
うな修正または実施例も含むことを意図している。
例を示す。しかしながら本発明をもっと多様な方法で実
現することは可能であり、この実現方法に限定するもの
ではない。更に、このソフトウェア制御プログラムは”
Factory Power Down Table”及び”SubWalk Table ”
(以降ウォークテーブルと呼ぶ)へのコールを含む。こ
れらのコールは本発明のシャットダウン手順を実行す
る。ひとつの実施例がソフトウェア制御プログラムの後
に含まれている。この実施例の中で、装置は特定の順序
でシャットダウンされている。しかしながら、ウォーク
テーブルを変更して別の装置のシャットダウン手順を含
むようにすることは可能である。例えば、ウォークテー
ブルは実時間クロック、シリアル装置、フロッピーディ
スクドライブ、ハードディスクドライブ、DMA制御
器、割り込み制御器、及び主システムバス上のその他の
周辺装置をシャットダウンする。更に、このシャットダ
ウン手順はシリアルまたはパラレルポートに接続された
周辺機器を含むことも可能である。更に、ウォークテー
ブルはESDI,ATまたはPCIの様な主システムバ
ス上の周辺機器のシャットダウンも出来るし、USBま
たは1394の様な補助バス上の装置を含むことも出来
る。更に、ウォークテーブルはバス自体をもシャットダ
ウンすることが出来る。更に、ウォークテーブルはノー
ト型パソコンが接続されているステーションの一部また
は全体をシャットダウンする事も出来る。これらはシャ
ットダウン手順が含むことの出来る物のほんの数例であ
り、網羅的なリストを意味するものではない。図示され
た実施例、また同様に本発明のその他の実施例の種々の
修正及び組み合わせも、当業者には説明を参照すれば明
らかであろう。従って、添付の特許請求の範囲はそのよ
うな修正または実施例も含むことを意図している。
に結合された処理装置;そして電源を前記処理装置に結
合するためのソフトウェア制御スィッチとを含み、前記
スィッチは運転の第1モードを有し、この場合前記処理
装置への電源は基本的に前記スィッチの動作と同時に終
了され、また運転の第2モードを有しこの場合は前記処
理装置への電源は前記スィッチが操作されたことと、ソ
フトウェアが前記スィッチ制御を解放したことの両方が
完了した時点で終了される、前記装置。
記スィッチに結合されたタイマ回路を含み、前記タイマ
回路は電源切りタイマを含み、該電源切りタイマの時限
が完了するとシャットダウン手順を開始する時限値が設
定されている、前記装置。
フトウェア制御スィッチが更に第3の運転モードを含
み、この場合は前記処理装置への電源が、前記スィッチ
が操作され、前記ソフトウェアの少なくともひとつが前
記スィッチの制御の解放を前記設定値よりも短い時間で
行い、前記ソフトウェアが前記スィッチの制御の解放を
前記設定値よりも短い時間内に行えなかった時に前記電
源切りタイマが前記シャットダウン処理手順を完了させ
た時に、終了される前記装置。
フトウェアが前記電源切りタイマを、前記スィッチが操
作され、前記ソフトウェアが前記スィッチの制御を解放
するというこの両方が完了すると、前記時限値が前記セ
ット値に達していなくても直ちに時限完了させる、前記
装置。
の装置に於いて、前記ソフトウェアが前記スィッチを前
記第2動作モードで制御してソフトウェアシャットダウ
ン手順を開始する前記装置。
の装置に於いて、前記ソフトウェアが前記スィッチを前
記第2動作モードで制御してハードウェアシャットダウ
ン手順を開始する前記装置。
の装置に於いて、前記ソフトウェアが前記スィッチを前
記第2動作モードで制御してソフトウェア及びハードウ
ェアシャットダウン手順を開始する前記装置。
の装置に於いて、前記セット値がデフォルト値である前
記装置。
の装置に於いて、前記ソフトウェアが前記デフォルト値
を設定する前記装置。
載の装置に於いて、前記装置の使用者が前記デフォルト
値を設定する前記装置。
載の装置に於いて、前記デフォルト値が前記処理装置に
よりリセット出来る前記装置。
載の装置に於いて、前記処理装置が中央処理装置(CP
U)である前記装置。
載の装置に於いて、前記処理装置がアプリケーション処
理装置である前記装置。
載の装置に於いて、前記装置がコンピュータである前記
装置。
いて、前記ソフトウェアが前記コンピュータの起動手順
の中で実行される前記コンピュータ。
いて、前記ソフトウェアが前記コンピュータの使用者が
前記スィッチを操作した時に実行される前記コンピュー
タ。
に記載のコンピュータに於いて、前記ソフトウェア制御
スィッチが更に電源故障モードを含み、この場合電源シ
ャットダウン手順が電池電源レベルが予め定められた値
以下に低下した時点で開始される前記コンピュータ。
に記載のコンピュータに於いて、前記電源スィッチが入
りに操作されたときに、システムを起動し、ソフトウェ
アを起動し、基本I/Oシステム(BIOS)を初期化
し、続いてタイマが零にセットされそして電源スィッチ
が前記運転の第1モードで動作される前記コンピュー
タ。
いて、前記電源スィッチが前記運転の第1モードで動作
されるのに続いて、コンピュータシステムの残り部分の
初期化手順を通して、前記ソフトウェアが前記スィッチ
を前記運転の第1モードから前記運転の第2モードへ変
更するか否かの判断を行う、前記コンピュータ。
に記載のコンピュータに於いて、前記スィッチがシステ
ム管理割り込み(SMI)を監視するようにプログラム
されている前記コンピュータ。
いて、前記スィッチがSMIに対して実時間で応答する
ように設定されている前記コンピュータ。
いて、SMI割り込みが検出されると、前記処理装置に
結合されているハードディスクドライブのヘッドの位置
決めがなされて係止され、ハードディスクドライブ及び
前記処理装置に結合されている表示器への電源が終了さ
れ、その後セーブする必要のあるCMOSパラメータが
セーブされる前記コンピュータ。
いて、前記スィッチがSMIから遅延した時点で動作す
るように設定されている前記コンピュータ。
いて、前記ソフトウェアがコンピュータのオペレーティ
ングシステム及びその他のプログラムがシャットダウン
の準備を行えるようにし、これに限定するわけではない
がこの準備は、ファイルの終了、全ての関連するパラメ
ータの更新を含み、その後前記処理装置に結合されてい
るハードディスクドライブのヘッドの位置決めがなされ
て係止され、処理装置に結合されているハードディスク
ドライブと表示器への電源が終了され、その後セーブす
る必要のあるCMOSパラメータがセーブされる前記コ
ンピュータ。
であって:使用者用入力装備を用意し;出力装備を用意
し;前記使用者入力及び出力に結合された処理装置を用
意し;そして電源を前記処理装置に結合するためのソフ
トウェア制御スィッチを用意する手順を含み、前記スィ
ッチは運転の第1モードを有し、この場合前記処理装置
への電源は基本的に前記スィッチの動作と同時に終了さ
れ、また運転の第2モードを有しこの場合は前記処理装
置への電源は前記スィッチが操作されまたソフトウェア
が前記スィッチ制御の解放の両方が完了した時点で終了
される、前記方法。
断に基づいて終了させるためのシステム及び方法であ
る。このシステムは:処理装置;処理装置に接続された
電源;電源に接続されたスィッチ;そして処理装置で動
作し電源及びスィッチに接続された制御システムとを含
む。更に、このシステムはデッドマンタイマを含むこと
もあり、これはフェイルセーフ動作を提供する。更に、
このシステムは通常シャットダウン手順をソフトウェア
及びハードウェアに対して実行するための装置を含む場
合もある。更に、このシステムは温度そして/または電
力管理システムに結合することもできる。加えて、この
システムはこのシステムにシリアルにまたはパラレルに
接続された周辺機器の通常シャットダウンを開始するこ
とも出来る。その他のシステム及び方法もまた開示され
ている。
処に参考として取り入れるものである: 通し番号 登録日 TIケース番号 名称 08/395,335 02/28/95 TI-20391 コンピュータに関する実時間電 力消費及び温度管理 08/598,904 12/07/95 TI-20567 電力管理−温度
96。本特許文書の一部には著作権保護に関わる内容が
含まれている。著作権所有者は特許文書あるいは特許開
示に関していかなる者が複写再製することも、それが特
許または商標特許ファイルまたは記録に必要な物に関す
る限りそれを妨げるものではない、しかしそれ以外に関
しては全ての著作権を保留するものである。
ードウェア実施例の回路図。
図。
理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
論理図を示す。
するための論理図を示す。
するための論理図を示す。
するための論理図を示す。
するための論理図を示す。
するための論理図を示す。
するための論理図を示す。
するための論理図を示す。
基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
路基板を実現するための論理図を示す。
実現するための論理図を示す。異なる図中の対応する番
号及び記号は特に断りの無い限り対応する部品を示して
いる。
実現するための論理図を示す。異なる図中の対応する番
号及び記号は特に断りの無い限り対応する部品を示して
いる。
6,68 抵抗器 24,38,44,58,60 トランジスタ 28,48,72 コンデンサ 32,74 反転器 34,36,40,46,52,62,70 ダイオー
ド 56 スィッチ
Claims (2)
- 【請求項1】 下記を含む装置であって:使用者用入力
装備;出力装備;前記使用者入力及び出力に結合された
処理装置;そして電源を前記処理装置に結合するための
ソフトウェア制御スィッチとを含み、前記スィッチは運
転の第1モードを有し、この場合前記処理装置への電源
は基本的に前記スィッチの動作と同時に終了され、また
運転の第2モードを有しこの場合は前記処理装置への電
源は前記スィッチが操作されたことと、ソフトウェアが
前記スィッチ制御を解放したことの両方が完了した時点
で終了される、前記装置。 - 【請求項2】 装置の電源を制御するための方法であっ
て:使用者用入力装備を用意し;出力装備を用意し;前
記使用者入力及び出力に結合された処理装置を用意し;
そして電源を前記処理装置に結合するためのソフトウェ
ア制御スィッチを用意する手順を含み、前記スィッチは
運転の第1モードを有し、この場合前記処理装置への電
源は基本的に前記スィッチの動作と同時に終了され、ま
た運転の第2モードを有しこの場合は前記処理装置への
電源は前記スィッチが操作されたことと、ソフトウェア
が前記スィッチ制御を解放したことの両方が完了した時
点で終了される、前記方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/621,741 US5862394A (en) | 1996-03-21 | 1996-03-21 | Electronic apparatus having a software controlled power switch |
US621741 | 1996-03-21 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007169563A Division JP2007272928A (ja) | 1996-03-21 | 2007-06-27 | インテリジェント電源スィッチ及び制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1027044A true JPH1027044A (ja) | 1998-01-27 |
Family
ID=24491438
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9087536A Pending JPH1027044A (ja) | 1996-03-21 | 1997-03-21 | インテリジェント電源スィッチ及び制御方法 |
JP2007169563A Pending JP2007272928A (ja) | 1996-03-21 | 2007-06-27 | インテリジェント電源スィッチ及び制御方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007169563A Pending JP2007272928A (ja) | 1996-03-21 | 2007-06-27 | インテリジェント電源スィッチ及び制御方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5862394A (ja) |
EP (1) | EP0797137B1 (ja) |
JP (2) | JPH1027044A (ja) |
KR (1) | KR100698980B1 (ja) |
CN (1) | CN1265313C (ja) |
DE (1) | DE69737314T2 (ja) |
TW (1) | TW346567B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6442702B1 (en) | 1999-02-05 | 2002-08-27 | Matsushita Electric Industrial Co., Ltd. | On-vehicle computer having function of protecting vehicular battery |
JP2003032346A (ja) * | 2001-07-16 | 2003-01-31 | Kyocera Corp | 電子機器 |
JP2010049311A (ja) * | 2008-08-19 | 2010-03-04 | Nec Infrontia Corp | 情報処理装置、pos端末および強制終了の制御方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100247274B1 (ko) * | 1997-04-18 | 2000-03-15 | 윤종용 | 컴퓨터의전원오프확인방법 |
KR100237484B1 (ko) * | 1997-05-30 | 2000-01-15 | 전주범 | 컴퓨터의 자동식 전원개폐장치 |
US6897957B2 (en) | 2001-03-26 | 2005-05-24 | Candela Instruments | Material independent optical profilometer |
KR100626359B1 (ko) | 1999-09-10 | 2006-09-20 | 삼성전자주식회사 | 컴퓨터 시스템의 전원 관리 방법 |
JP3264272B2 (ja) * | 1999-09-16 | 2002-03-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ及びコンピュータの電源制御方法 |
US7325050B2 (en) * | 2001-09-19 | 2008-01-29 | Dell Products L.P. | System and method for strategic power reduction in a computer system |
US7337333B2 (en) * | 2001-09-19 | 2008-02-26 | Dell Products L.P. | System and method for strategic power supply sequencing in a computer system with multiple processing resources and multiple power supplies |
AU2003231960B2 (en) * | 2002-02-25 | 2008-08-21 | Scott Laboratories, Inc. | Fail-safe module integral with a sedation and analgesia system and method |
US20040103345A1 (en) * | 2002-11-21 | 2004-05-27 | Dunstan Robert A. | Method, apparatus and system for ensuring reliable power down of a personal computer |
US20040117672A1 (en) * | 2002-12-16 | 2004-06-17 | Jamson Lin | Method and apparatus for computer timing shutdown |
US7254733B2 (en) * | 2003-02-18 | 2007-08-07 | International Business Machines Corporation | Method of shutting down virtual machines in an orderly manner |
US20060242362A1 (en) * | 2005-04-20 | 2006-10-26 | Hanes David H | Method and apparatus for disconnecting an external data storage device from a computer |
US20070074897A1 (en) * | 2005-09-08 | 2007-04-05 | Ronald Lashley | Thermal event detection on printed wire boards |
JP5439715B2 (ja) * | 2007-11-20 | 2014-03-12 | 日本電気株式会社 | 携帯端末、制御方法、プログラム、及び記録媒体 |
CN102059950B (zh) * | 2009-11-18 | 2013-09-11 | 斗山产业车辆株式会社 | 工业用车辆的安全装置以及安全功能控制方法 |
US8549363B2 (en) * | 2010-01-08 | 2013-10-01 | International Business Machines Corporation | Reliability and performance of a system-on-a-chip by predictive wear-out based activation of functional components |
US8571847B2 (en) * | 2010-01-08 | 2013-10-29 | International Business Machines Corporation | Efficiency of static core turn-off in a system-on-a-chip with variation |
US8891251B2 (en) | 2010-04-07 | 2014-11-18 | Apple Inc. | Method and apparatus for achieving zero AC-draw mode for a device |
JP5601357B2 (ja) * | 2012-09-12 | 2014-10-08 | 株式会社デンソー | 電子制御装置 |
US8924785B2 (en) * | 2012-09-27 | 2014-12-30 | Apple Inc. | Power shutdown prediction for non-volatile storage devices |
WO2015116048A1 (en) * | 2014-01-29 | 2015-08-06 | Hewlett-Packard Development Company, L.P. | Shutdown of computing devices |
US9472967B2 (en) * | 2014-07-31 | 2016-10-18 | Motorola Solutions, Inc. | Power management system and method for a portable device |
CN112083680A (zh) * | 2019-06-14 | 2020-12-15 | 北京北方华创微电子装备有限公司 | 半导体设备、半导体工艺电源控制系统及方法 |
KR102338115B1 (ko) * | 2020-02-28 | 2021-12-10 | 엘에스일렉트릭 (주) | 커넥터 및 통신 시스템 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4365290A (en) * | 1979-03-12 | 1982-12-21 | Medtronic, Inc. | Computer system with power control circuit |
US4598383A (en) * | 1981-12-28 | 1986-07-01 | Texas Instruments Incorporated | Combination of a data processor with a switch means |
US4698748A (en) * | 1983-10-07 | 1987-10-06 | Essex Group, Inc. | Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity |
JPH0731611B2 (ja) * | 1987-08-27 | 1995-04-10 | 日本電気株式会社 | 装置動作モ−ド切替回路 |
US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
US6158012A (en) * | 1989-10-30 | 2000-12-05 | Texas Instruments Incorporated | Real-time power conservation and thermal management for computers |
US5287525A (en) * | 1989-11-29 | 1994-02-15 | Linear Technology Corporation | Software controlled power shutdown in an integrated circuit |
DE69130729D1 (de) * | 1990-11-07 | 1999-02-18 | Toshiba Kawasaki Kk | Gerät zur Rechnerstromversorgungssteuerung |
US5239652A (en) * | 1991-02-04 | 1993-08-24 | Apple Computer, Inc. | Arrangement for reducing computer power consumption by turning off the microprocessor when inactive |
KR100188087B1 (ko) * | 1993-04-21 | 1999-06-01 | 김광호 | 휴대용 정보처리기기의 전원공급 제어장치 및 그의 구동방법 |
US5542035A (en) * | 1993-10-27 | 1996-07-30 | Elonex Technologies | Timer-controlled computer system shutdown and startup |
US5504910A (en) * | 1994-02-02 | 1996-04-02 | Advanced Micro Devices, Inc. | Power management unit including software configurable state register and time-out counters for protecting against misbehaved software |
JPH07261888A (ja) * | 1994-03-25 | 1995-10-13 | N T T Data Tsushin Kk | デ−タ処理の閉塞方法及びデ−タ処理装置 |
-
1996
- 1996-03-21 US US08/621,741 patent/US5862394A/en not_active Expired - Lifetime
-
1997
- 1997-02-21 KR KR1019970005302A patent/KR100698980B1/ko not_active IP Right Cessation
- 1997-03-13 DE DE69737314T patent/DE69737314T2/de not_active Expired - Lifetime
- 1997-03-13 EP EP97104206A patent/EP0797137B1/en not_active Expired - Lifetime
- 1997-03-20 CN CNB971049068A patent/CN1265313C/zh not_active Expired - Fee Related
- 1997-03-20 TW TW086103477A patent/TW346567B/zh not_active IP Right Cessation
- 1997-03-21 JP JP9087536A patent/JPH1027044A/ja active Pending
-
2007
- 2007-06-27 JP JP2007169563A patent/JP2007272928A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6442702B1 (en) | 1999-02-05 | 2002-08-27 | Matsushita Electric Industrial Co., Ltd. | On-vehicle computer having function of protecting vehicular battery |
JP2003032346A (ja) * | 2001-07-16 | 2003-01-31 | Kyocera Corp | 電子機器 |
JP2010049311A (ja) * | 2008-08-19 | 2010-03-04 | Nec Infrontia Corp | 情報処理装置、pos端末および強制終了の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1180207A (zh) | 1998-04-29 |
TW346567B (en) | 1998-12-01 |
US5862394A (en) | 1999-01-19 |
EP0797137B1 (en) | 2007-02-07 |
KR19980068615A (ko) | 1998-10-26 |
DE69737314D1 (de) | 2007-03-22 |
KR100698980B1 (ko) | 2007-07-09 |
EP0797137A1 (en) | 1997-09-24 |
CN1265313C (zh) | 2006-07-19 |
JP2007272928A (ja) | 2007-10-18 |
DE69737314T2 (de) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1027044A (ja) | インテリジェント電源スィッチ及び制御方法 | |
US6760850B1 (en) | Method and apparatus executing power on self test code to enable a wakeup device for a computer system responsive to detecting an AC power source | |
US5850559A (en) | Method and apparatus for secure execution of software prior to a computer system being powered down or entering a low energy consumption mode | |
US5488572A (en) | Portable computer system for docking to an expansion base unit | |
EP0973086B1 (en) | Computer remote power on | |
US8255725B2 (en) | Information processing apparatus and power-saving control method | |
KR101518323B1 (ko) | 하이브리드-셧다운 및 고속 시동 프로세스를 제공하기 위한 방법 및 시스템 | |
KR100368079B1 (ko) | 컴퓨터 및 컴퓨터의 전원 제어 방법 | |
EP0823686B1 (en) | Locking system for coupling modules to a modular computer | |
US20030159076A1 (en) | Keyboard controller providing power management for a portable computer system | |
JPH1185326A (ja) | 情報処理システム用拡張ユニット、拡張ユニットに搭載される情報処理システム、及び情報処理システムの制御方法 | |
JP2004152304A (ja) | Ac電源障害の場合にスタンバイ状態にあるパーソナルコンピュータの状態データを保持するためのシステムおよび方法 | |
JP2003520365A (ja) | ポータブルコンピュータ用の起動キー及び低電力cd−romプレーヤ | |
US6895517B2 (en) | Method of synchronizing operation frequencies of CPU and system RAM in power management process | |
JP3618878B2 (ja) | コンピュータシステムおよびバス接続方法 | |
KR100385020B1 (ko) | 리모트 컨트롤러로 구동되는 컴퓨터 시스템의 자동 암호확인 방법 | |
JPH0997127A (ja) | コンピュータシステム | |
JPH11288334A (ja) | コンピュータ・システムのパワーダウン方法及び装置 | |
JP2000010907A (ja) | 情報処理装置 | |
US20040103345A1 (en) | Method, apparatus and system for ensuring reliable power down of a personal computer | |
US6425040B1 (en) | LAN docker unlocking system | |
JP4846862B2 (ja) | 情報処理装置および省電力制御方法 | |
US20030051183A1 (en) | Execute as many resume time tasks on the suspend path as possible to reduce the resume time | |
US6065125A (en) | SMM power management circuits, systems, and methods | |
JPH11194847A (ja) | コンピュータシステムおよび初期化制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060508 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070627 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070718 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070803 |