JPH1173330A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JPH1173330A JPH1173330A JP9234285A JP23428597A JPH1173330A JP H1173330 A JPH1173330 A JP H1173330A JP 9234285 A JP9234285 A JP 9234285A JP 23428597 A JP23428597 A JP 23428597A JP H1173330 A JPH1173330 A JP H1173330A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- mode
- processing
- sequence
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
Abstract
ュータシステムからCPUに対して新たに割り込み(I
RQ、INTRやSMI等)を要求することが出来な
い。従って、割り込み制御処理は、一連の処理を直接的
に実行しなければならず、I/Oデバイスに発行した所
定のコマンド処理で時間待ちが必要な場合、割り込み制
御処理中の他の処理を実行できず、時間待ちを行う必要
がある。 【解決手段】 システムの初期化動作時、I/Oトラッ
プSMIをCPU11に発行し、CPUステートマップ
情報をSM−RAM132内の所定エリアに格納する。
OS起動中に割り込み制御処理が発生した時、初期化動
作時作成されたCPUステートマップ情報をCPU11
に設定し、CPU11の動作モードを各種I/Oデバイ
スからの割り込み可能な独自モードにする。CPU11
の独自モードで、割り込みを用いた処理の並列化を実行
する。
Description
ステムの割り込み制御処理に係わり、特に、その割り込
み制御処理中での各処理の並列化に関する。
作可能なラップトップタイプまたはノートブックタイプ
のパーソナルコンピュータが種々開発される。このパー
ソナルコンピュータの割り込み制御処理、例えば、現在
の動作環境を保存し、次回コンピュータシステムの起動
時に動作環境をもとに戻すラピットレジューム/サスペ
ンド処理や、ドッキングステーションやデバイスベイ対
応の外部デバイスをコンピュータシステムの通電中に接
続及び切り離すドック/アンドック処理は、オペレーテ
ィングシステム(以下、OSと称す)動作中の割り込み
制御処理として実行された。
ンピュータシステム内蔵の電源マイコンが電源スイッチ
が押圧されたことを検出した場合、電源マイコンは割り
込み要求線を通じて割り込み制御ロジックに対して割り
込み要求を発行する。又は、OS動作中にドッキングス
テーションがコンピュータシステム本体の拡張バスコネ
クタ及び拡張デバイスがデバイスベイにドッキングした
場合、同様に、ドッキングの制御を行う各回路は割り込
み制御ロジックに対して割り込み要求を発行する。
求を受信後、中央処理装置(以下、CPUと称す)に対
してシステムマネージメント割り込み(以下、SMIと
称す)を発行する。
モードをシステムマネージメントモード(以下、SMM
と称する)に移行し、BIOS―ROMに格納されてい
る割り込み制御処理を起動する。割り込み制御処理は、
CPUに要求された割り込み信号に対応した割り込み制
御処理を実行する。
のCPUに於いて、コンピュータシステムからCPUへ
SMI#信号が入力された場合、CPUがBIOS―R
OM内の割り込み制御処理に移行するときに設定される
CPUの動作モードである。
ピュータシステムからCPUに対して新たに割り込み
(IRQ、INTRやSMI等)を要求することが出来
ない。従って、割り込み制御処理は、一連の処理を直接
的に実行しなければならず、各種I/Oデバイスに発行
した所定のコマンド処理で時間待ちが必要な場合、割り
込み制御処理中の他の処理を実行できず、時間待ちを行
う必要があった。
0に示される通り、ラピットサスペンド処理を説明す
る。ラピットサスペンド処理は、以下の5つの処理から
構成される。
理(S620) (4)メモリチェックサム(S630) (5)フラッシュROM書き換え(S640) ここで、(1)〜(3)のシーケンス処理に於いては、
コマンドを受信した各種I/Oデバイスがそのコマンド
に対応する処理を完了するまでにはある一定時間が必要
となる。各シーケンスの処理が完了しない限り、次のシ
ーケンスを実行することは出来ない。
は、そのデバイスのコマンド処理に要する時間だけ、次
のシーケンス処理のタイミングが遅延されることにな
る。従って、SMMを用いたシステムの割り込み制御処
理(ラピットサスペンド処理)を実行する時間は、各シ
ーケンス処理のコマンドに対応する時間(待ち時間を含
む)の総和となり、多くの時間が要した。
コンピュータシステムのI/Oデバイス(電源マイコ
ン)からの電源オフ・オンの要求を受け付けるために、
ラピットサスペンド処理中に電源マイコンからの要求の
有無をポーリング(S660)してチェックしていたの
で、タイムリーな処理ができなかった。
は、SMM中で割り込み制御処理を実行する場合、他の
割り込み要求を受け付けられないので、割り込み制御処
理に時間がかかるという問題があった。
バイスからの割り込み要求が受け付けられないので、各
種I/Oデバイスに対してポーリングして要求の有無を
チェックする別途特別な処理を必要としていた。
めになされたものであり、割り込み要求を受付ないSM
Mで、CPUの動作モードを割り込み可能とし、割り込
み制御処理中で必要な処理を並列化することにより割り
込み制御処理全体の処理時間の短縮を提供することを目
的とする。
求を受付ないシステム管理モードで所定の処理を実行す
るコンピュータシステムに於いて、OS動作中にシステ
ム管理割り込み要求を発生する手段と、前記システム管
理割り込み要求に応答して、CPUの動作モードをシス
テム管理モードに変更する手段と、前記CPUのモード
をシステム管理モード変更後、前記CPUの動作モード
を割り込みが使用可能なモードに設定する手段と、前記
割り込み制御処理を前記割り込み要求が使用可能なモー
ドで実行する手段とを具備したことを特徴とする。
化時、CPUステートマップ情報をメモリ上に保存する
ことによって、OS起動中にシステム管理割り込み要求
を受けた場合、CPUの動作モードをシステム管理モー
ドから割り込み可能なモードへ変更し、割り込み制御処
理を割り込み可能なモードで実行することによって、割
り込み制御処理中で必要な処理を並列化することがで
き、割り込み制御処理全体の処理時間を短縮することが
できる。
実施形態を説明する。図1には、この発明の一実施形態
に係るコンピュータシステムの構成が示される。このコ
ンピュータシステムは、バッテリ駆動可能なノートブッ
クタイプまたはラップトップタイプのポータブルコンピ
ュータであり、そのシステムボード上には、プロセッサ
バス1、内部PCIバス2、内部ISAバス3、および
I2Cバス4が配設される。また、このポータブルコン
ピュータ本体に設けられたドッキングコネクタ10に
は、機能拡張のための拡張ユニットとして、図2のドッ
キングステーション30がユーザによって必要に応じて
接続される。ドッキングコネクタ10は、図示のよう
に、3つのコネクタ要素101,102,103から構
成される。
ト−PCIブリッジ装置12、メモリ13、ディスプレ
イコントローラ14、DSPインタフェースゲートアレ
イ(以下、DSP IF GAと称す)15、内部PC
I−ISAブリッジ装置16、デバイスベイコントロー
ラ17、PCI−DS(DS:ドッキングステーショ
ン)ブリッジ装置18、BIOS―ROM19、ハード
ディスクドライブ20、キーボードコントローラ21、
リアルタイムクロック(以下、RTCと称す)22、I
/Oコントロールゲートアレイ23、電源コントローラ
(以下、PSCと称す)24などが設けられる。
張カード、ISA拡張カード、PCカード、ハードディ
スクドライブ、CD−ROMドライブなどの拡張デバイ
スの増設のために使用されるものであり、このドッキン
グステーション30内には、図2に示されているよう
に、外部PCIバス5および外部ISAバス6が拡張バ
スとして配設されており、そこにはPCI拡張スロット
およびISA拡張スロットなどが接続される。ここで
は、この外部ISAバス6にハードディスクドライブ3
6が接続される。
には、DS−PCI/ISAブリッジ装置31、DSコ
ントローラ33、EEPROM34なども設けられる。
次に、図1のコンピュータ本体に設けられた各コンポー
ネントの機能および構成について説明する。
よって製造販売されているマイクロプロセッサ“pen
tium”などによって実現される。このCPU11の
入出力ピンに直結されているプロセッサバス1は、64
ビット幅のデータバスを有す。
セッサバス1と内部PCIバス2との間を繋ぐブリッジ
LSIであり、PCIバス2のバスマスタの1つとして
機能する。このホスト−PCIブリッジ装置12は、プ
ロセッサバス1と内部PCIバス2との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してメモリ13をアクセス制
御する機能などを有す。
は、CPU11に対する割り込みを発行する割り込み制
御回路を内蔵し、該回路はSMI発生回路121、SM
I要因レジスタ122、ソフトSMIタイマーイネーブ
ルレジスタ123と、カウンタレジスタ124から構成
される。
オン/オフ動作、ドッキングステーションのドック/ア
ンドック動作、ホットキーからのH/W割り込みに応じ
てCPU11のSMI#ピンに対してSMI#信号を発
行する。
回路121に接続され、SMI発生の要因を識別するた
めのレジスタであり、ここでは、電源スイッチのオン/
オフ動作、ドッキングステーションのドック/アンドッ
ク動作、ホットキーからのH/W割り込みの状態を示す
ステータスビットを格納する。
123は、カウンタレジスタ1123のダウンカウント
の開始をイネーブルするレジスタである。カウンタレジ
スタ124は、後述する各シーケンステーブルのうち、
次回起動時間が最も早い時刻から現在の時間を引いた値
が設定され、カウンタ値が“0”に達した時、CPU1
1に対してSMI#信号を発行する。
ム、デバイスドライバ、実行対象のアプリケーションプ
ログラム、および処理データなどを格納するメモリデバ
イスであり、複数のDRAMモジュールによって構成さ
れる。
上に予め実装されるシステムメモリ131と、システム
メモリの一部として使用されるSM−RAM132から
構成される。
RAM132を構成するDRAMモジュールとしては、
シンクロナスDRAMやRambusなど、バンク毎に
メモリクロックの供給が必要な高速メモリが利用され
る。
又はバックアップされた64kバイトメモリで構成さ
れ、後述するCPUステートマップを格納するエリアA
及びエリアBや割り込み制御処理の並列化を行う為のシ
ーケンステーブルの各々が設けられる。
システム起動時に入力したパスワード情報やSMM起動
時のSM−BIOS19への飛び先を指定するSMIハ
ンドラーを格納する。
4ビット幅のデータバスを有する専用のメモリバスを介
してホスト−PCIブリッジ装置12に接続される。メ
モリバスのデータバスとしてはプロセッサバス1のデー
タバスを利用することもできる。この場合、メモリバス
は、アドレスバスと各種メモリ制御信号線とから構成さ
れる。
力バスであり、内部PCIバス2上の全てのサイクルは
PCIバスクロックに同期して行われる。PCIバスク
ロックの周波数は最大33MHZ である。PCIバス2
は、時分割的に使用されるアドレス/データバスを有
す。このアドレス/データバスは、32ビット幅であ
る。
アドレスフェーズとそれに後続する1以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は8ビット、16ビット、24ビットまたは32ビット
のデータが出力される。
ーPCIブリッジ装置12と同様にPCIバス2のバス
マスタの1つであり、ビデオメモリ(VRAM)143
の画像データをLCD141や外部のCRTディスプレ
イ142に表示する。
は、PCIデバイスの1つであり、DSP151、モデ
ム(CODEC)152、およびサウンドCODEC1
53と共同して各種サウンド処理や電話/データの通信
処理を行なうためのDSPシステムを構成する。
5は、メモリ13に読み込まれて実行される専用のデバ
イスドライバプログラムの制御の下でDSP151、M
ODEM(CODEC)152、およびサウンドCOD
EC153と通信して、DSP151のデジタル信号処
理機能を利用したサウンド処理や通信処理を制御する。
内部PCIバス2と内部ISAバス3との間を繋ぐブリ
ッジLSIであり、PCIデバイスの1つとして機能す
る。この内部PCI−ISAブリッジ装置16には、P
CIバスアービタ、およびDMAコントローラなどが内
蔵される。内部ISAバス3には、BIOS―ROM1
9、HDD20、キーボードコントローラ21、RTC
22、I/Oコントロールゲートアレイ23が接続され
る。
デバイスの1つであり、ドッキングされたデバイスベイ
仕様の外部拡張デバイスを制御する。PCI−DSブリ
ッジ装置18は、ドッキングステーション30との間で
バスの接続および切断を制御する。すなわち、PCI−
DSブリッジ装置18は、内部PCIバス2とPCIバ
ス相当のドッキングバスとを繋ぐブリッジLSIであ
り、PCIデバイスの1つとして機能する。このドッキ
ングバス7は、ドッキングコネクタ10のコネクタ要素
101を介して外部に導出され、ドッキングステーショ
ン30に接続される。
S(Basic I/O System)を記憶するた
めのものであり、プログラム書き替えが可能なようにフ
ラッシュメモリ(EEPROM)によって構成される。
このシステムBIOSには、システムブート時に実行さ
れるIRTルーチン(POST)と、各種I/Oデバイ
スを制御するためのデバイスドライバ(ランタイム)
と、割り込み制御処理を実行するシステム管理プログラ
ム(SM−BIOS)と、セットアップルーチンやユー
ザが設定したパスワード情報が含まれる。
て実行される割り込みプログラムであり、SMIハンド
ラー、およびホットキー処理ルーチンなどの各種SMI
サービスルーチンを含む。SMIハンドラーは、SMI
の発生要因に応じてSMIサービスルーチンを起動する
ためのものであり、ホットキーによるSMIが発生した
場合にはホットキー処理ルーチンを起動し、他の要因に
よるSMIが発生した場合にはその要因に対応するSM
Iサービスルーチンを起動する。本願発明の実施形態に
於いては、SM−BIOSは、I/Oトラップ命令とソ
フトSMIタイマーによりCPU11にSMI#信号を
発行し、SMIサービスルーチンから割り込み制御処理
を実行する。
は、内部ISAバス3に接続され、オペレーティングシ
ステム(以降、OSと称す)を格納したプライマリーな
HDDであり、このハードディスクドライブ20はアク
セスロック機構によりアクセスロック状態である。更
に、ハードディスクドライブ20は、システムとの入出
力を制御するハードディスクコントローラと、パスワー
ドを格納するメモリと、コンピュータシステムのデータ
を格納可能なメディアから構成される。
内部ISAバス3とI2Cバス4とを繋ぐブリッジLS
Iであり、CPU11によってリード/ライト可能な複
数のレジスタ群を内蔵する。これらレジスタ群を使用す
ることにより、CPU11とI2Cバス4上の電源コン
トローラ24やDSコントローラ33との通信が可能と
なる。
からは、ドッキングステーション30と接続される制御
信号線がドッキングコネクタ10のコネクタ要素102
を介して複数本外部に導出される。また、I/Oコント
ロールゲートアレイ23は、コンピュータ本体とドッキ
ングステーション30とのドッキング/アンドッキング
を検出し、さらにコンピュータ本体が電源オン状態のま
までドッキングステーション30の接続が行われたとき
に、活線挿抜などによってドッキングステーション30
内の拡張ユニットの破壊やシステムの誤動作が生じない
ように制御する。
3は、割り込みレジスタ231を内蔵し、電源スイッチ
のオン/オフを示すデータを電源コントローラ24経由
およびドッキングステーション30内のドッキング/ア
ンドックを示すデータをDSコントローラ33経由で設
定される。
1本のデータ線(SDA)から構成される双方向バスで
あり、これはドッキングコネクタ10のコネクタ要素1
03を介して外部に導出される。
オン/オフなどに応じてコンピュータ本体をパワーオン
/パワーオフするためのものであり、また、ドッキング
ステーション30とのドック/アンドック応じた電源制
御も行う。
のコンポーネントについて説明する。前述したように、
ドッキングステーション30は、ポータブルコンピュー
タ本体に取り外し可能に装着できる拡張ユニットであ
る。図3はコンピュータ本体がドッキングステーション
30に装着される様子を示すものである。
ョン30内部に設けられたDS−PCI/ISAブリッ
ジ装置31は、コンピュータ本体からドッキングステー
ション30に導出されるドッキングバス7と外部PCI
バス5および外部ISAバス6とを繋ぐブリッジLSI
である。このDS−PCI/ISAブリッジ装置31は
PCIデバイスの1つである。
ーション30の電源のオン/オフ、およびポータブルコ
ンピュータ本体とドッキングステーション30とのドッ
キング/アンドッキングを制御するためのマイコンであ
り、I2Cバス4を使用してコンピュータ本体のI/O
コントロールゲートアレイ23と通信する。
ョン30の拡張スロットに装着されている拡張カードな
どの属性(アドレス、DMAチャンネル、IRQ番号、
その他)など、プラグ・アンド・プレイ(Plug a
nd Play)に必要なPnP情報が格納される。こ
のPnP情報は、コンピュータ本体とドッキングステー
ション30とがドッキングされた時や、コンピュータ本
体又はドッキングステーション30のパワーオン時など
に、BIOS―ROM19のシステムBIOSの制御の
下、I2Cバス4を介してI/Oコントロールゲートア
レイ23によってEEPROM34からリードされる。
本体内のカードコントローラ17と同様に、PCMCI
A/カードバス準拠のPCカードを制御する。次に、図
4と図5のフローチャートと図6のCPUメモリマップ
を参照して、図1のコンピュータシステムの電源投入時
(初期化処理時)の動作について説明する。
されると、CPU11はリセットされ、リアルモードで
動作を開始する(S210)。システムパワーオン時に
は、BIOS―ROM19内のシステムBIOSがCP
UメモリアドレスF0000〜FFFFFに割当てられ
ており、CPU11は、アドレスFFFF0の命令をフ
ェッチする。これにより、システムBIOSのPOST
(Power OnSelf Test)ルーチンの実
行がリアルモード環境で開始される。
レジスタの設定などによってCPU11の動作モードを
リアルモードに変更する(S220)。この後、プロテ
クトモードにおいて、コンピュータシステムの各種ゲー
トアレイ等の初期化処理やシステムメモリ131/SM
−RAM132のリード/ライトコンペアチェックを実
行する(S230〜240)。
132は、POSTルーチンの初期化開始時、SM−B
ASEレジスタによって、30000Hに割り付けられ
ており、CPU11にSMI#信号が発行された際のS
M−BIOSへのファージャンプ先を設定する為に、3
8000Hに割り付けられたSMIハンドラーにファー
ジャンプ先の設定を実行する(S250)。
SMI#信号発行後のSM−RAM132のCPUメモ
リマップの割り付け変更の為に、SMI発生回路121
のイネーブル化を行い、SMI発生回路からCPU11
に対するSMI#信号を発行可能とする(S310)。
タにBIOSファンクションコールを設定し、特定のI
/Oアドレスで割り込みトラップを仕掛け、CPU11
に対してSMI#信号(以下、I/OトラップSMIと
称す)を発行する(S320)。
い、割込み発生時のCPUステートマップが3FE00
H以降512Kバイトに自動的に格納され、SMIハン
ドラーが呼び出される。SMIハンドラーは、SMIハ
ンドラーに設定されたファージャンプ先のSM−BIO
Sを起動し、SM−RAM132のCPUメモリマップ
の割り付け変更を実行する。
U11にSMI#信号を発行して、CPU11の動作モ
ードをSMMに移行する際、SMI#信号発行時のCP
Uの現在の状態をSM−RAM132内の所定エリアに
保存し、SMMから抜ける際に、前記エリアに保存して
いた情報をCPU11にストアーするために使用され
る。
タ値をFFFE0000Hに書き換える(S330)。
SM―BASEレジスタ値の書き換えで設定されたSM
−RAM132のCPUメモリマップは、図6に示され
る通り、FFFE0000H以降の64Kバイトに割り
付けられる。
タの値を書換え後、RSM命令を実行し、以降のSMI
#信号の発生を禁止する(S340〜S350)。SM
−BASEレジスタ値の書換え割り込み処理から復帰し
たPOSTルーチンは、CPU11が割り込み可能な独
自モードを作成する為、3FE00H以降512Kバイ
トに格納されたCPUステートマップをSM−RAM1
32のFFFEFE00H以降の512バイトのエリア
Bに書き込む(S270)。
モードとは、SMIを含めた全割り込み(IRQ、NM
I等)が可能であり、その割り込みをシステムBIOS
が管理可能な状態である。
SMI発生回路からCPU11に対するSMI#信号
を発行可能とする為、SMI発生回路121のイネーブ
ル化を実行し、各種デバイスの初期化(各種デバイスへ
の既定値設定)を実行する(S280〜S290)。
OSTルーチンは、CPU11のMSWレジスタの設定
などによってCPU11の動作モードをプロテクトモー
ドからリアルモードに変更し、OSを起動する(S30
0)。
OS起動中の割り込み制御処理の動作を説明する。シス
テムBIOSのPOSTルーチン完了後、OSに制御を
移行した後、サスペンド/レジューム要求の発生、又
は、デスクステーションのドッキング/アンドッキング
要求の発生、即ち、I/Oコントロールゲートアレイ2
3内の割り込みレジスタ231に電源スイッチのオン/
オフ、又は、ドッキングステーション30のドック/ア
ンドックの状態変化を設定すると、ポイント−ポイント
の割り込み線を介してSMI発生回路121にSMI#
信号発行を要求する。SMI発生回路121は、SMI
要因レジスタ122に対応する要因ビットを設定し、C
PU11に対してSMI#信号を発行する。
CPU11の動作モードをSMMに変更し、割り込み時
のCPUステートをSM−RAM内のエリアBに格納す
る(S410)。
に設定されたファージャンプ先のSM―BIOSが起動
され、SM−BIOSは、SMI発生要因のチェックを
行う。SM―BIOSは、SMI要因レジスタ122の
内容をチェックし、もしSM−BIOSが電源スイッチ
のオン/オフ動作に伴う状態変化であると判断したなら
ば、SM−RAM132のエリアBに格納されたCPU
ステートマップ情報を初期化時保存したエリアAのCP
Uステートマップ情報と相互に入れ替える(S420〜
S430)。
り替え、ラピットサスペンド処理を並列処理する為、S
M−BIOSは、初期化時設定したCPUステートマッ
プ情報中のプログラムカウンタ(以降、PCと称す)の
値をラピットサスペンド処理が格納されたBIOS―R
OM番地に設定し、RSM命令を実行する。CPU11
は、RSM命令に応答して、SM−RAM132内のエ
リアBに格納されたCPUステートマップ情報をCPU
11内の各レジスタにリストアーする(S440)。
11のPCに設定されたアドレス値から次の命令を実行
し、図8に示された通り、後述するラピットサスペンド
処理の並列化を実行する(S450)。
後、システムBIOSはI/OトラップSMIをCPU
11に発行する。システムBIOSは、このSMI#信
号を発行する前に、CPU11のAHレジスタにSMM
モードでのBIOSファンクションを設定する(S46
0)。
−BIOSが起動される。SM−BIOSは、SMI要
因レジスタ122をチェックし、SMI発生の要因を確
認する。SM−BIOSは、SMIがI/OトラップS
MIで発行されたことを確認後、CPUステートマップ
情報が格納されたエリアBのAHレジスタの値を確認
し、SM―BIOSは、独自モードからのSMI発行と
判断し、SM−RAM132内のエリアBに格納された
CPUステートマップ情報をエリアAの内容と相互に入
れ替える(S470)。
SM−RAM132内のエリアBに格納されたCPUス
テートマップ情報をCPU11にリストアーし、ラピッ
トサスペンド処理に係わる割り込み制御処理の全て終了
する(S480)。
ング、図9のシーケンステーブル内の各ワーキングエリ
ア情報と、図10の各シーケンス処理のフローチャート
を参照して、割り込みを用いた並列処理の動作を説明す
る。
処理のパネルオフシーケンス処理を起動する為に、CP
U11のAHレジスタにBIOSファンクションを設定
し、I/OトラップSMIをCPU11に発行する(S
500)。
後、パネルオフシーケンス処理が呼び出される。パネル
オフシーケンス処理は、初めに、電源コントローラ24
のビジーチェックを要求する(S510)。電源コント
ローラ24のビジーチェックは、所定インターバル(待
ち時間)を費やすので、パネルオフシーケンス処理は電
源コントローラ24のビジーチェック要求後、SM−R
AM132内のシーケンステーブル125に現在のプロ
グラムカウンタ値“A”、パネルオフシーケンス処理が
動作中であることを示すフラグと、インターバルタイマ
値(次回起動時間:インターバル1)を設定する(S5
20)。
ステーブル125内の次回起動時間の値を読み出し、最
も早い起動時間のシーケンスを判断し、現在時刻から選
択された最も早い起動時間を引いた値をカウンタレジス
タ124に設定する(S530〜S550)。この場
合、パネルオフシーケンス処理の動作フラグしか立って
いないので、最も早い次回起動時間は、パネルオフシー
ケンスの起動時間である。
設定後、パネルオフシーケンス処理は、SMIタイマー
イネーブルレジスタ123を設定し、カウンタレジスタ
124のダウンカウントを開始する(S560)。
を実行して、ラピットサスペンド処理のメインルーチン
に復帰する(S570)。ラピットサスペンド処理のメ
インルーチンに復帰後、ラピットサスペンド処理は、C
PU11のAHレジスタにSM−BIOSファンクショ
ンを設定後、I/OトラップSMIをCPU11に発行
して、HDDモータオフシーケンス処理を起動する(S
500)。
理は、最初に、HDD20内蔵のハードディスクコント
ローラのビジーチェックを要求する(S510)。ハー
ドディスクコントローラのビジーチェックは、所定イン
ターバル(待ち時間)を費やすので、HDDモータオフ
シーケンス処理はハードディスクコントローラのビジー
チェック要求後、SM−RAM132内のシーケンステ
ーブル125に現在のプログラムカウンタ値“B”、ハ
ードディスクコントローラオフシーケンス処理が動作中
であることを示すフラグと、インターバルタイマ値(次
回起動時間:インターバル1)を設定する(S52
0)。
ス処理は、各シーケンステーブル内の次回起動時間の値
を読み出し、最も早い起動時間のシーケンスを判断し、
現在時刻から選択された最も早い起動時間を引いた値を
カウンタレジスタ124に設定する(S530〜S55
0)。この場合、パネルオフシーケンス処理の次回起動
時間の方が、HDDモータオフシーケンス処理の次回起
動時間より早いので、最も早い次回起動時間は、パネル
オフシーケンスの起動時間である。
ンタレジスタ124にパネルオフシーケンスの次回起動
時間を設定後、SMIタイマーイネーブルレジスタ12
3を設定し、カウンタレジスタ125のダウンカウント
を開始する(S560)。
M命令を実行して、ラピットサスペンド処理のメインル
ーチンに復帰する(S570)。ラピットサスペンド処
理のメインルーチンに復帰後、ラピットサスペンド処理
は、CPU11のAHレジスタにSM−BIOSファン
クションを設定後、I/OトラップSMIをCPU11
に発行して、各種I/Oレジスタの保存シーケンス処理
を起動する(S500)。
は、各種I/Oレジスタに格納されているデータの出力
を要求する為にコマンドを発行する(S510)。各種
I/Oレジスタのデータ出力要求の処理は、所定インタ
ーバル(待ち時間)を費やすので、各種I/Oレジスタ
の保存シーケンス処理はコマンド出力後、SM−RAM
132内のシーケンステーブル125に現在のプログラ
ムカウンタ値“C”、各種I/Oレジスタの保存シーケ
ンス処理が動作中であることを示すフラグと、インター
バルタイマ値(次回起動時間:インターバル1)を設定
する(S520)。
は、各シーケンステーブル125内の次回起動時間の値
を読み出し、最も早い起動時間のシーケンスを判断し、
現在時刻から選択された最も早い起動時間を引いた値を
カウンタレジスタ124に設定する(S530〜S55
0)。この場合、パネルオフシーケンス処理の次回起動
時間の方が、HDDモータオフシーケンス処理の次回起
動時間や各種I/Oレジスタの保存シーケンス処理の次
回起動時間より早いので、最も早い次回起動時間は、パ
ネルオフシーケンスの起動時間である。
は、カウンタレジスタ124にパネルオフシーケンスの
次回起動時間を設定後、SMIタイマーイネーブルレジ
スタ123を設定し、カウンタレジスタ124のダウン
カウントを開始する(S560)。
は、RSM命令を実行して、ラピットサスペンド処理の
メインルーチンに復帰する(S570)。この場合、既
に、パネルオフシーケンス処理の起動時間が経過してい
るので、各種I/Oレジスタの保存シーケンス処理がR
SM命令実行後、直ぐに、カウンタレジスタ124はゼ
ロカウントとなる。カウンタレジスタ124のゼロカウ
ント到達に応答して、I/OトラップSMIがCPU1
1に発行される。SM―BIOSは、SM−RAM13
2内の各シーケンステーブルから最も早い起動時間であ
るパネルオフシーケンス処理の処理を実行する(S50
0)。
源コントローラ24のビジーチェック後、電源コントロ
ーラ24に対してパネルオフコマンドを出力する(S5
10)。電源コントローラ24はパネルオフコマンドの
処理を実行するために所定インターバル(待ち時間)を
費やすので、パネルオフシーケンス処理は電源コントロ
ーラ24にパネルオフコマンド出力後、SM−RAM1
32内のシーケンステーブル125に現在のプログラム
カウンタ値“A2”、パネルオフシーケンス処理が動作
中であることを示すフラグと、インターバルタイマ値
(次回起動時間:インターバル2)を設定する(S52
0)。
ステーブル125内の次回起動時間の値を読み出し、最
も早い起動時間のシーケンスを判断し、現在時刻から選
択された最も早い起動時間を引いた値をカウンタレジス
タ124に設定する(S530〜S550)。この場
合、パネルオフシーケンス処理とHDDモータオフシー
ケンス処理と各種I/Oレジスタの保存シーケンス処理
の動作フラグが立っている。最も早い次回起動時間は、
HDDモータオフシーケンスの起動時間である。
設定後、パネルオフシーケンス処理は、SMIタイマー
イネーブルレジスタ123を設定し、カウンタレジスタ
124のダウンカウントを開始する(S560)。
を実行して、ラピットサスペンド処理のメインルーチン
に復帰する(S570)。既に、HDDモータオフシー
ケンス処理の起動時間が経過しているので、パネルオフ
シーケンス処理がRSM命令実行後、直ぐに、カウンタ
レジスタ124はゼロカウントとなる。カウンタレジス
タ124のゼロカウント到達に応答して、I/Oトラッ
プSMIがCPU11に発行される。SM―BIOS
は、SM−RAM132内の各シーケンステーブルから
最も早い起動時間であるHDDモータオフ処理の処理を
実行する(S500)。
ドディスクコントローラのビジーチェック後、ハードデ
ィスクコントローラに対してハードディスクコントロー
ラモータオフコマンドを出力する(S510)。ハード
ディスクコントローラはモータオフコマンドの処理を実
行するために所定インターバル(待ち時間)を費やすの
で、HDDモータオフシーケンス処理はハードディスク
コントローラにモータオフコマンド出力後、SM−RA
M132内のシーケンステーブル125に現在のプログ
ラムカウンタ値“B2”、HDDモータオフシーケンス
処理が動作中であることを示すフラグと、インターバル
タイマ値(次回起動時間:インターバル2)を設定する
(S520)。
ーケンステーブル125内の次回起動時間の値を読み出
し、最も早い起動時間のシーケンスを判断し、現在時刻
から選択された最も早い起動時間を引いた値をカウンタ
レジスタ124に設定する(S530〜S550)。こ
の場合、パネルオフシーケンス処理、HDDモータオフ
シーケンス処理と各種I/Oレジスタの保存シーケンス
処理の動作フラグが立っている。最も早い次回起動時間
は、各種I/Oレジスタの保存シーケンスの起動時間で
ある。
設定後、パネルオフシーケンス処理は、SMIタイマー
イネーブルレジスタ123を設定し、カウンタレジスタ
124のダウンカウントを開始する(S560)。
を実行して、ラピットサスペンド処理のメインルーチン
に復帰する(S570)。既に、各種I/Oレジスタの
保存シーケンス処理の起動時間が経過しているので、H
DDモータオフシーケンス処理がRSM命令実行後、直
ぐに、カウンタレジスタ124はゼロカウントとなる。
カウンタレジスタ124のゼロカウント到達に応答し
て、I/OトラップSMIがCPU11に発行される。
SM―BIOSは、SM−RAM132内の各シーケン
ステーブルから最も早い起動時間である各種I/Oレジ
スタの保存シーケンス処理の処理を実行する(S50
0)。
は、レジスタデータ要求のコマンド出力に応答して、各
種I/Oからレディー信号を受信する。各種I/Oレジ
スタの保存シーケンス処理は、各種I/O内のレジスタ
データを読み出し、システムメモリ内のバックアップさ
れた所定領域に該データを保存する(S510)。各種
I/Oレジスタの保存シーケンス処理は、SM−RAM
132内のシーケンステーブル125に各種I/Oレジ
スタの保存シーケンス処理が終了したことを示すフラグ
を設定する(S520)。
は、各シーケンステーブル内の次回起動時間の値を読み
出し、最も早い起動時間のシーケンスを判断し、現在時
刻から選択された最も早い起動時間を引いた値をカウン
タレジスタ124に設定する(S530〜S550)。
この場合、パネルオフシーケンス処理とHDDモータオ
フシーケンス処理の動作フラグが立っている。最も早い
次回起動時間は、HDDモータオフシーケンスの起動時
間である。
は、カウンタレジスタ124に次回起動時間を設定後、
ソフトSMIタイマーイネーブルレジスタ123を設定
し、カウンタレジスタ124のダウンカウントを開始す
る(S560)。
は、RSM命令を実行して、ラピットサスペンド処理の
メインルーチンに復帰する(S570)。既に、HDD
モータオフシーケンス処理の起動時間が経過しているの
で、各種I/Oレジスタの保存シーケンス処理がRSM
命令実行後、直ぐに、カウンタレジスタ124はゼロカ
ウントとなる。カウンタレジスタ124のゼロカウント
到達に応答して、I/OトラップSMIがCPU11に
発行される。起動されたSM―BIOSは、SM−RA
M132内の各シーケンステーブル125から最も早い
起動時間であるパネルオフシーケンス処理の処理を実行
する(S500)。
コマンド出力に応答して、電源コントローラ24からレ
ディー信号を受信する。パネルオフシーケンス処理は、
レディー信号受信後、220msのウエイト処理を実行
する(S510)。パネルオフシーケンス処理は、SM
−RAM132内のシーケンステーブル125に現在の
プログラムカウンタ値“A3”、パネルオフオフシーケ
ンス処理が動作中であることを示すフラグと、インター
バルタイマ値(次回起動時間:インターバル3)を設定
する(S520) パネルオフシーケンス処理は、各シーケンステーブル1
25内の次回起動時間の値を読み出し、最も早い起動時
間のシーケンスを判断し、現在時刻から選択された最も
早い起動時間を引いた値をカウンタレジスタ124に設
定する(S530〜S550)。この場合、パネルオフ
シーケンス処理とHDDモータオフシーケンス処理の動
作フラグが立っている。最も早い次回起動時間は、HD
Dモータオフシーケンスの起動時間である。
ジスタ124に次回起動時間を設定後、ソフトSMIタ
イマーイネーブルレジスタ123を設定し、カウンタレ
ジスタ124のダウンカウントを開始する(S56
0)。
を実行して、ラピットサスペンド処理のメインルーチン
に復帰する(S570)。既に、HDDモータオフシー
ケンス処理の起動時間が経過しているので、パネルオフ
シーケンス処理がRSM命令実行後、直ぐに、カウンタ
レジスタ124はゼロカウントとなる。カウンタレジス
タ124のゼロカウント到達に応答して、I/Oトラッ
プSMIがCPU11に発行される。起動されたSM―
BIOSは、SM−RAM132内の各シーケンステー
ブル125から最も早い起動時間であるHDDモータオ
フシーケンス処理の処理を実行する(S500)。
ドディスクコントローラオフコマンド出力に応答して、
ハードディスクコントローラからレディー信号を受信す
る(S510)。HDDモータオフシーケンス処理は、
HDDモータオフオフシーケンス処理が終了したことを
示すフラグを設定する(S520) HDDモータオフシーケンス処理は、各シーケンステー
ブル125内の次回起動時間の値を読み出し、最も早い
起動時間のシーケンスを判断し、現在時刻から選択され
た最も早い起動時間を引いた値をカウンタレジスタ12
4に設定する(S530〜S550)。この場合、パネ
ルオフシーケンス処理の動作フラグのみが立っている。
最も早い次回起動時間は、パネルオフシーケンスの起動
時間である。
ンタレジスタ124に次回起動時間を設定後、ソフトS
MIタイマーイネーブルレジスタ123を設定し、カウ
ンタレジスタ124のダウンカウントを開始する(S5
60)。
を実行して、ラピットサスペンド処理のメインルーチン
に復帰する(S570)。ラピットサスペンド処理のメ
インルーチンは、メモリ13のチェックサムを実行し、
その結果をメモリの所定領域に保存する。次に、ラピッ
トサスペンド処理のメインルーチンは、パスワード情報
やPnP情報をBIOS―ROM19に保存する。BI
OS―ROM19の書き換え中に、カウンタレジスタ1
24のカウントがゼロに達した場合、CPU11に対し
てI/OトラップSMIが発行される(S500)。B
IOS−ROM19の書き換え処理は一時中断され、C
PU11のステータスマップ情報は、SM−RAM内の
エリアBに格納される。CPUのAHレジスタにセット
されたファンクションに基づき、SM−BIOS処理が
起動される。
レジスタ122等の内容を確認し、パネルオフシーケン
ス処理を実行する。パネルオフシーケンス処理は、22
0msのウエイト後、LCDパネルをディスエーブル処
理し、パネルオフオフシーケンス処理が終了したことを
示すフラグを設定する(S510〜S520) パネルオフシーケンス処理は、各シーケンステーブル1
25内の動作中フラグが全て終了しているので、カウン
タレジスタ124にはなにも設定せず、RSM命令を実
行して、SM−RAM132内のエリアBに格納されて
いたCPUステートマップ情報をCPUにリストアーし
て、ラピットサスペンド処理のメインルーチンに復帰す
る(S530〜S570)。
中断された個所から処理を継続し、その処理を終了す
る。更に、ラピットサスペンド処理のメインは、各シー
ケンス処理が全て終了しているかSM−RAM132内
の動作フラグを確認し、各シーケンス処理が全て終了し
ていることを確認後、割り込みを用いた処理並列化(ラ
ピットサスペンド処理)を終了する。
11を独自モードに切り替え後、I/Oデバイスからの
応答を割り込み制御処理で受け付けられるので、ポーリ
ング処理で検出するより確実な検出が可能となる。
され、ラピットサスペンド処理の実行中に、再度、電源
スイッチが押圧されたとしても、電源コントローラ24
は、I/OコントローラGA23内の割り込みレジスタ
に電源スイッチのオン/オフ状態を設定する。割り込み
レジスタ231は、SMI121発生回路121にポイ
ン−ポイントの割り込み専用線を介して接続されている
ので、割り込みレジスタ231に状態変化に対応したビ
ットを設定することによって、SMI#信号をCPU1
1に発行することが出来る。
スペンド処理の並列化の動作を説明したが、通常のサス
ペンド/レジューム処理、ドック/アンドッキング処理
もCPUを独自モードに切り替えることによって並列化
処理が出来る。
ば、割り込み要求を受付ないSMMで、CPUの動作モ
ードを割り込み可能とし、割り込み制御処理中で必要な
処理を並列化することにより割り込み制御処理全体の処
理時間を短縮できる。
テムのシステム構成を示すブロック図。
ステーションの構成を示すブロック図。
テーションに装着される様子を示す図。
理時)の動作の手順を示すフローチャート。
タ値の書換え処理の動作の手順を示すフローチャート。
を示すブロック図。
制御処理の手順を示すフローチャート。
サスペンド処理のCPU進行状況を示すタイミング図。
られたシーケンステーブルの構成を示すブロック図。
処理中の各シーケンス処理の手順を示すフローチャー
ト。
を示すフローチャート。
SAバス、4…I2Cバス、5…外部PCIバス、6…
外部ISAバス、10…ドッキングコネクタ、11…C
PU、12…ホスト−PCIブリッジ装置、13…メモ
リ、14…ディスプレイコントローラ、15…DSPイ
ンタフェースゲートアレイ、16…内部PCI−ISA
ブリッジ装置、17…デバイスベイコントローラ、18
…PCI−DSブリッジ装置、19…BIOS―RO
M、20…HDD、21…キーボードコントローラ、2
2…RTC、23…I/Oコントロールゲートアレイ、
24…電源コントローラ(PSC)、30…ドッキング
ステーション、31…DS−PCI/ISAブリッジ装
置、33…DSコントローラ、35…カードコントロー
ラ、36…HDD、100…コンピュータ本体、131
…システムメモリ、132…SM−RAM
Claims (9)
- 【請求項1】 割り込み要求を受付ないシステム管理モ
ードで所定の処理を実行するコンピュータシステムに於
いて、OS動作中にシステム管理割り込み要求を発生す
る手段と、前記システム管理割り込み要求に応答して、
CPUのモードをシステム管理モードに変更する手段
と、前記CPUのモードをシステム管理モード変更後、
前記CPUのモードを割り込みが使用可能なモードに設
定する手段と、前記割り込み制御処理を前記割り込み要
求が使用可能なモードで実行する手段とを具備すること
を特徴とするコンピュータシステム。 - 【請求項2】 前記CPUのモードをシステム管理モー
ドに設定する手段は、システム管理割り込み要求時のC
PUステートマップ情報をメモリ中の第1のエリアに保
存する手段とを具備することを特徴とする請求項1記載
のコンピュータシステム。 - 【請求項3】 前記割り込み制御処理は、少なくともサ
スペンド/レジューム処理、又は、外部デバイスのドッ
キング/アンドッキング処理であることを特徴とする請
求項1記載のコンピュータシステム。 - 【請求項4】 前記割り込み制御処理を割り込み要求が
使用可能なモードで実行する手段は、割り込み制御処理
を並列して実行する手段とを具備することを特徴とする
請求項2記載のコンピュータシステム。 - 【請求項5】 前記CPUを割り込みが使用可能なモー
ドに設定する手段は、システムの初期化時、CPUステ
ートマップ情報をメモリの第2のエリアに保存する手段
とを具備することを特徴とする請求項4記載のコンピュ
ータシステム。 - 【請求項6】 前記CPUを割り込みが使用可能なモー
ドに設定する手段は、前記メモリ中の第1のエリアに保
存されたCPUステートマップ情報と前記第2のエリア
に保存されたCPUステートマップ情報を入れ替える手
段とを特徴とする請求項5記載のコンピュータシステ
ム。 - 【請求項7】 前記CPUを割り込みが使用可能なモー
ドに設定する手段は、前記CPUのモードをシステム管
理モード上で、復帰(RSM)命令を実行し、前記メモ
リ中の第1のエリアに保存されたCPUステートマップ
情報をCPUに設定する手段とを具備することを特徴と
する請求項6記載のコンピュータシステム。 - 【請求項8】 前記コンピュータシステムは、割り込み
要求が使用可能なCPUのモードで割り込み制御処理を
実行終了後、再度、前記CPUのモードをシステム管理
モードに変更するために、システム管理割り込み要求を
発生する手段と、前記システム管理割り込み要求に応答
して、前記メモリ中の第1のエリアにCPUステートマ
ップ情報を保存する手段と、前記メモリ中の第1のエリ
アに保存されたCPUステートマップ情報と前記第2の
エリアに保存されたCPUステートマップ情報を入れ替
える手段とを具備することを特徴とする請求項7記載の
コンピュータシステム。 - 【請求項9】 前記コンピュータシステムは、前記シス
テム管理モードから前記割り込み要求を発生する手段以
前のCPUモードへ復帰する時、前記メモリ中の第1の
エリアに格納されたCPUステートマップ情報を前記C
PUに設定する手段とを具備することを特徴とする請求
項8記載のコンピュータシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23428597A JP3930116B2 (ja) | 1997-08-29 | 1997-08-29 | コンピュータシステム |
US09/073,265 US6038632A (en) | 1997-05-07 | 1998-05-06 | Interrupt control on SMM |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23428597A JP3930116B2 (ja) | 1997-08-29 | 1997-08-29 | コンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1173330A true JPH1173330A (ja) | 1999-03-16 |
JP3930116B2 JP3930116B2 (ja) | 2007-06-13 |
Family
ID=16968592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23428597A Expired - Lifetime JP3930116B2 (ja) | 1997-05-07 | 1997-08-29 | コンピュータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3930116B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003216264A (ja) * | 2002-01-10 | 2003-07-31 | Internatl Business Mach Corp <Ibm> | コンピュータ、制御方法、及びプログラム |
US6832311B2 (en) | 2000-09-25 | 2004-12-14 | Kabushiki Kaisha Toshiba | Information processing system and resume processing method used in the system |
JP2006040063A (ja) * | 2004-07-28 | 2006-02-09 | Toshiba Corp | 情報処理装置および情報処理装置のsmi処理方法 |
JP2010033576A (ja) * | 2008-07-30 | 2010-02-12 | Pegatron Corp | バイオスの更新を行う電子機器及び方法 |
EP2239662A3 (en) * | 2009-04-08 | 2012-05-23 | Intel Corporation | System management mode inter-processor interrupt redirection |
JP6316522B1 (ja) * | 2017-01-25 | 2018-04-25 | 三菱電機株式会社 | 計算機装置、タスク起動方法およびタスク起動プログラム |
-
1997
- 1997-08-29 JP JP23428597A patent/JP3930116B2/ja not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6832311B2 (en) | 2000-09-25 | 2004-12-14 | Kabushiki Kaisha Toshiba | Information processing system and resume processing method used in the system |
JP4580528B2 (ja) * | 2000-09-25 | 2010-11-17 | 株式会社東芝 | コンピュータシステムおよびそのレジューム処理方法 |
JP2003216264A (ja) * | 2002-01-10 | 2003-07-31 | Internatl Business Mach Corp <Ibm> | コンピュータ、制御方法、及びプログラム |
JP2006040063A (ja) * | 2004-07-28 | 2006-02-09 | Toshiba Corp | 情報処理装置および情報処理装置のsmi処理方法 |
JP4585249B2 (ja) * | 2004-07-28 | 2010-11-24 | 株式会社東芝 | 情報処理装置 |
US7886100B2 (en) | 2004-07-28 | 2011-02-08 | Kabushiki Kaisha Toshiba | Information processing apparatus and SMI processing method thereof |
JP2010033576A (ja) * | 2008-07-30 | 2010-02-12 | Pegatron Corp | バイオスの更新を行う電子機器及び方法 |
EP2239662A3 (en) * | 2009-04-08 | 2012-05-23 | Intel Corporation | System management mode inter-processor interrupt redirection |
JP6316522B1 (ja) * | 2017-01-25 | 2018-04-25 | 三菱電機株式会社 | 計算機装置、タスク起動方法およびタスク起動プログラム |
WO2018138798A1 (ja) * | 2017-01-25 | 2018-08-02 | 三菱電機株式会社 | 計算機装置、タスク起動方法およびタスク起動プログラム |
US10983823B2 (en) | 2017-01-25 | 2021-04-20 | Mitsubishi Electric Corporation | Computer apparatus, task initiation method, and computer readable medium |
Also Published As
Publication number | Publication date |
---|---|
JP3930116B2 (ja) | 2007-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5764968A (en) | Clock supply permission/inhibition control system | |
JP3264272B2 (ja) | コンピュータ及びコンピュータの電源制御方法 | |
US6832311B2 (en) | Information processing system and resume processing method used in the system | |
JP2838375B2 (ja) | Scsiディスクドライブパワーダウン装置 | |
US6128732A (en) | Implementing universal serial bus support with a minimum of system RAM | |
JP3869049B2 (ja) | コンピュータシステムにおけるスタンバイ中のデバイス構成のロス防止方法およびデバイス構成の捕捉のためのコントローラ回路 | |
JP2001222346A (ja) | コンピュータ、コンピュータシステム、および省電力制御方法 | |
JPH11202965A (ja) | 情報処理システム及びその制御方法 | |
US6038632A (en) | Interrupt control on SMM | |
JP2001229117A (ja) | 拡張ユニットの制御方法、コンピュータ、記録媒体及び伝送媒体 | |
US6895517B2 (en) | Method of synchronizing operation frequencies of CPU and system RAM in power management process | |
JP3618878B2 (ja) | コンピュータシステムおよびバス接続方法 | |
JP2631085B2 (ja) | コンピュータのためのシステム管理モードアドレス訂正システムおよびコンピュータシステム | |
JPH0997127A (ja) | コンピュータシステム | |
JP2009524126A (ja) | モバイル計算装置及びそのデータパケッジ受け取り方法 | |
JPH096718A (ja) | ポータブルコンピュータシステム | |
US5878251A (en) | Computer system and stop clock signal control method for use in the system | |
JP3930116B2 (ja) | コンピュータシステム | |
US6567868B1 (en) | Structure and method for automatically setting the CPU speed | |
TWI823253B (zh) | 計算系統、由電腦執行的方法以及電腦程式產品 | |
US6438701B1 (en) | Method and apparatus for externally generating system control interrupts as resume events from power-on suspend mode | |
US5857116A (en) | Circuit for disabling an address masking control signal when a microprocessor is in a system management mode | |
JP3769541B2 (ja) | コンピュータ装置、miniPCIカード、自動電源オン回路、および自動立ち上げ方法 | |
JPH1185407A (ja) | コンピュータシステム及びそのシステムにおけるハードディスクドライブのパスワード制御方法 | |
JP3447835B2 (ja) | Ramチップ識別方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040623 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040623 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070308 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |