JPH02224170A - マルチプロセッサ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 を産業上の利用分野】 この発明は、主記憶装置を共有するメインプロセッサと
複数のスレーブプロセッサとを有するマルチプロセッサ
制御装置に関するものである。

を従来の技術】 第４図は例えば特開昭６２−２１２８６５号公報に示さ
れた従来のマルチプロセッサ制御装置を示すブロック接
続図であり、図において、ｌは主記憶装置を利用して各
種のデータ処理を行うメインプロセッサ、２１はメイン
プロセッサ１とともに主記憶装置を時分割的に共用し、
いくつかの処理を同時に処理する複数のスレーブプロセ
ッサ、３はメインプロセッサｌ、スレーブプロセッサ２
１が使用する制御プログラムや各種データを格納してい
る上記の主記憶装置、４．９はメインプロセッサ１およ
びスレーブプロセッサ２１が使用する各種プログラムや
データを主記憶装置３から読み出して格納するメモリ、
５はメインプロセッサ１から各スレーブプロセッサ２１
の１つのステップから他のステップへリセットするため
の、リセット情報をセットする複数のリセットレジスタ
５１を備えたリセットレジスタ部、６はスレーブプロセ
ッサ２１に対してメインプロセッサ１からコマンドやデ
ータなどを送出するインターフェイス部、７はメインプ
ロセッサ１から各スレーブプロセッサ２１の所定ステッ
プから再立ち上げを必要とする状態ヘリセットするため
の、システムリセット情報をセットする複数のシステム
リセットレジスタ７１を備えたシステムリセットレジス
タ部、８はメインプロセッサｌからのリセット情報とシ
ステムリセット情報との論理和をとる論理和回路、１３
はスレーブプロセッサ２１側からメインプロセッサ１側
をシステムリセットする情報をセットする機能と、その
システムリセットされたメインプロセッサの再立ち上げ
を指示する情報を格納する機能とを持ったメイン復旧処
理部で、メインプロセッサ１のシステムリセット情報を
格納するメイン復旧レジスタ１１と、そのシステムリセ
ット情報にもとづきエラー情報を主記憶装置３にセーブ
し、メインプロセッサ１を再立ち上げするための情報を
格納するエラー復旧フラグ１２とからなる。１０はメイ
ン復旧処理部１３にセットしたシステムセット情報をメ
インプロセッサ１に送出する論理和回路からなる送出部
である。

次に動作について、第５図のフロー図に従って説明する
。

メインプロセッサｌは各スレーブプロセッサ２１に対し
て、主記憶装置３から読みだして、メモリ４に格納して
いる制御プログラムに基づいて、定期的に診断コマンド
を対応する各インターフェイス６１を介して送出する（
ステップ５Ｔ３１）。メインプロセッサ１は同時に内部
のタイマをスタートさせ（ステップ５Ｔ３２）、そのス
レーブプロセッサ２１からインターフェイス６１を介し
て応答の有無を監視しくステップ５Ｔ３３）、応答が確
認されると、次の診断コマンドで同様の処理を繰り返す
。

一方、そのスレーブプロセッサ２１からの応答が確認さ
れない場合は、そのスレーブプロセッサ２１の機番やそ
のときの状態情報等の情報を主記憶装置３に保存すると
共に（ステップ５Ｔ３４）、そのシステムリセットレジ
スタ７１にシステムリセット情報をセットしくステップ
５Ｔ３５）、そのスレーブプロセッサ２１をシステムリ
セットする（ステップ５Ｔ３６）。

システムリセットが終了すると、メインプロセッサ１は
エラー復旧フラグがオンでないことを判定した後（ステ
ップ５Ｔ３７）、制御プログラムに基づき、そのスレー
ブプロセッサ２１の再立ち上げを行い（ステップ５Ｔ３
９）、定期的に診断コマンドを送出するルーチンに戻る
（ステップ５Ｔ４０）。また、エラー復旧フラグがオン
である場合には、メモリ４のデータをディスクに格納し
くステップ５７３８）、ステップ３９へ進む。

一方、メインプロセッサ１側からの診断コマンドが定期
的に来ていないことをスレーブプロセッサ２１側が認識
すると（ステップ５Ｔ４１）、そ吊 のスレーブブセッサ２１はメインプロセッサｌをシステ
ムリセットする情報を、メイン復旧レジスタ１１にセッ
トすると共に（ステップ５Ｔ４２）、エラー（夏旧フラ
グ１２のフラグをオンとする（ステップ５Ｔ４３）。

これにより、システムリセット情報が論理和回路として
の送出部１０を介してメインプロセッサｌとスレーブプ
ロセッサ２１とに送出され、システムリセットされる（
ステップ５Ｔ３６）。続いて、メインプロセッサｌ側は
システムリセット処理時にエラー復旧フラグ１２のフラ
グのオンを確認すると（ステップ５Ｔ３７）、その時の
メモリ４の状態を主記憶装置３に保存し、システムリセ
ット処理終了後、再立ち上げし処理に入る（ステップ５
Ｔ３８．５Ｔ３９）。一方、エラー復旧フラグ１２のフ
ラグがオンでない時は、システムリセット処理終了後、
直ちに再立ち上げ処理に入り、再立ち上げ終了後、通常
ルーチンに戻る（ステップ５Ｔ３９．５Ｔ４０）。

〔発明が解決しようとする課題〕

従来のマルチプロセッサ制御装置は以上のように構成さ
れているので、メインプロセッサ１を全てのスレーブプ
ロセッサ２１が監視している為に、メインプロセッサｌ
が異常を引き起こした時、複数のスレーブプロセッサ２
１からそのメインプロセッサ１に対して再起動を掛ける
危険性があり、いくつかの再起動命令が無駄になると共
に、保存されたレジスタ情報等が上書きされる危険性も
あるなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、複数のスレーブプロセッサ側からメインプロ
セッサ側に送出部を通して送出されるシステムリセット
する情報を有効とするかどうかの確認処理を行った上で
、初めて再立ち上げを行うことにより、メインプロセッ
サの異常時に誤って再起動がかかるのを防止できるマル
チプロセッサ制御装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るマルチプロセッサ制御装置は、スレーブ
プロセッサまたはメインプロセッサに対して、送出部を
通して送出されるシステムリセット情報を、リセット許
可確認処理部によって有効または無効にするような構成
としたものである。

（作用］ この発明におけるリセット許可確認処理部は、送出部を
通して得られる複数のスレーブプロセッサからのシステ
ムリセット情報が、順次メインプロセッサに送出される
のを防止し、従ってメインプロセッサに対する再立ち上
げの指示を防止でき、結果として、スレーブプロセッサ
側からメインプロセッサの復旧を速やかにし、障害原因
の確実な保存を可能にする。

〔発明の実施例］ 以下、この発明の一実施例を図について説明する。第１
図において、ｌはメインプロセッサ、２１は複数のスレ
ーブプロセッサ、３は主記憶装置、６はインターフェイ
ス部、１０は送出部、１３はメイン復旧処理部であり、
これらは従来の第４図に示したものと同一であり、その
重複する説明は省略する。一方、２０はこの発明におけ
るリセット許可確認処理部で、これがメインプロセッサ
ｌやスレーブプロセッサ２１に送出部１０を第２図は第
１図をさらに具体化したブロック接続図である。ここで
はリセット許可確認処理部２０が論理積回路２０ａとリ
セット許可スイッチ２０ｂとからなり、このほかは第４
図に示したものと同一である。すなわち、リセット許可
確認処理部２０において、論理積回路２０ａは論理和回
路ｌＯから送出されたシステムリセット情報が有効か無
効かを判断し、リセット許可スイッチ２０ｂはその判断
結果に従って、システムリセット情報のメインプロセッ
サ１に対する供給の許可、不許可を決定するものである
。

次に動作について、第３図のフロー図に従って説明する
。なお、この実施例では、リセット許可スイッチ２０ｂ
はシステムの立ち上がったときには、オフの状態になっ
ており、スレーブプロセッサ２１からメインプロセッサ
１へのシステムリセット命令が認められたときだけオン
になるように、論理積回路２０ａによって制御される。

まず、メインプロセッサｌは各スレーブプロセッサ２１
に対して、主記憶装置３から読みだして、メモリ４に格
納している制御プログラムに基づいて、定期的に診断コ
マンドを対応する各インターフェイス６１を介して送出
する（ステップＳＴ３１）。

メインプロセッサ１は同時に内部のタイマをスタートさ
せ（ステップ５Ｔ３２）、そのスレーブプロセッサ２１
からインターフェイス６１を介して応答の有無を監視し
くステップＳ　Ｔ　３３　）’　、応答が確認されると
、次の診断コマンドで同様の処理を繰り返す。

一方、そのスレーブプロセッサ２１がらの応答が確認さ
れない場合は、そのスレーブプロセッサ２１の磯番やそ
のときの状態情報等の情報を主記憶装置３に保存すると
共に（ステップ５Ｔ３４）、そのシステムリセットレジ
スタ７１にシステムリセット情報をセットしくステップ
５Ｔ３５）、そのスレーブプロセッサ２１をシステムリ
セットする（ステップ５Ｔ３６）。

システムリセットが終了すると、メインプロセッサ１は
エラー復旧フラグがオンでないと判定した後（ステップ
５Ｔ３７）　、制御プログラムに基づき、スレーブプロ
セッサ２１の再立ち上げを行い（ステップ５Ｔ３９）、
リセット許可スイッチ２０ｂをオフにして（ステップ５
Ｔ５０）、定期的に診断コマンドを送出するルーチンに
戻る（ステップ５Ｔ４０）。

逆にメインプロセッサｌ側からの診断コマンドが定期的
に来てないことをスレーブプロセッサ２１が認識すると
（ステップ５Ｔ４１）、他のスレーブプロセッサ２１が
リセットを掛けているか否かを判定し、掛けていない場
合には次のステップ５Ｔ４２の処理を実行する。一方、
上記能のスレーブプロセッサ２Ｉがリセットを既に掛け
ていれば何もしない（ステップＳＴ５１）。

また、他のスレーブプロセッサ２１がリセットを掛けて
いなければ、一方のスレーブプロセッサ２１は、メイン
プロセッサｌをシステムリセットする情報をメイン復旧
レジスタ１１にセットしくステップ５Ｔ４２）　、スレ
ーブプロセッサ２１からのリセット命令であることを示
すエラー復旧フラグ１２をオンにしくステップ５Ｔ４３
）、リセット許可スイッチをオンにする（ステップ５Ｔ
５２）。

これよって一方のスレーブプロセッサ２１がセットした
メイン復旧レジスタ１１内の情報が、論理和回路１０を
通して他のスレーブプロセッサ２１に送出され、またこ
の情報が論理積回路２０ａを通してメインプロセッサ１
に送出される。そして、メインプロセッサ１側はシステ
ムリセット処理時に（ステップ５Ｔ３６）　、エラー復
旧フラグ１２のフラグのオンを確認すると（ステップ５
Ｔ３７）、その時のメモリ４の状態を主記憶装置３に保
存しくステップ５Ｔ３８）　、システムリセット処理終
了後、すぐに再立ち上げ処理にはいる（ステップ５Ｔ３
９）。エラー復旧フラグ１２のフラグがオンのときは、
システムリセット処理終了後、再立ち上げを開始しリセ
ット許可スイッチをオフに設定しなおして（ステップ５
Ｔ５０）、通常ルーチンに戻る（ステップ５Ｔ４０）。

［発明の効果］ 以上のように、この発明によれば送出部を通して送出さ
れるシステムリセット情報を、リセット許可確認処理部
によって有効または無効にするように構成したので、メ
インプロセッサが異常を弓き起こした時、複数のスレー
ブプロセッサから再起動を掛ける危険性がなくなり、そ
の結果精度の高いレジスタ情報が得られるほか、スレー
ブプロセッサ側からメインプロセッサの復旧を速やかに
行わしめることができるものが得られる効果がある。

【図面の簡単な説明】

この発明の一実施例によるマルチプロセッサ制御装置の
概略を示すブロック接続図、第２図は第１図の詳細を示
すブロック接続図、第３図は第２図における動作を示す
フロー図、第４図は従来のマルチプロセッサ制御装置を
示すブロック接続図、第５図は第４図における動作を示
すフロー図である。 ｌはメインプロセッサ、２１はスレーブプロセッサ、３
は主記憶装置、６はインターフェイス部、ｌＯは送出部
、１３はメイン復旧処理部、２０はリセット許可確認処
理部。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人　　三菱電機株式会社 第 図 第 図 入し−ア゛４則 第 図 第 図 鵡 （方 年 式） ％式％ １、事件の表示 特−画一 特願平１−４５６３９号 ２、発明の名称 マルチプロセッサ制御装置 ３、補正をする者 事件との関係　特許出願人 住　所　　　　東京都千代田区丸の内皿丁目２番３号名
　称　　（６０１）三菱電機株式会社代表者　志岐守哉 ４、代 人　　　郵便番号　１０５ 補正の内容 明細書簡 ３頁第１ ５行に 「この発明の一実施 例」 とあるのを ［第１図はこの発明の一実施例」 と補正する。

Claims (1)

【特許請求の範囲】
1. 主記憶装置を共有するメインプロセッサおよび複数のス
   レーブプロセッサと、上記メインプロセッサから定期的
   に出力される診断コマンドを、上記スレーブプロセッサ
   に供給するインターフェイス部と、上記スレーブプロセ
   ッサ側から上記メインプロセッサをシステムリセットす
   る情報をセットし、かつこのシステムリセットされた上
   記メインプロセッサの再立ち上げを指示する情報を出力
   するメイン復旧処理部と、このメイン復旧処理部でセッ
   トしたシステムリセット情報をメインプロセッサへ送出
   する送出部とを備えたマルチプロセッサ制御装置におい
   て、上記メインプロセッサへ上記送出部を通して送出さ
   れるシステムリセット情報を、有効または無効にするリ
   セット許可確認処理部を設けたことを特徴とするマルチ
   プロセッサ制御装置。