JP2003256240A

JP2003256240A - 情報処理装置及びその障害回復方法

Info

Publication number: JP2003256240A
Application number: JP2002053211A
Authority: JP
Inventors: Koji Kato; 浩二加藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-02-28
Filing date: 2002-02-28
Publication date: 2003-09-10

Abstract

(57)【要約】【課題】この発明は、監視装置に対してリトライ処理
を実行する情報処理装置及びその障害回復方法を提供す
ることを目的とする。【解決手段】この発明の情報処理装置は、通常稼動す
る処理装置（ロジックＡ）と、前記通常稼動する処理装
置を監視する監視装置（監視ロジックＢ）と、前記監視
装置を監視する第２の監視装置（補助監視装置Ｃ）と、
それぞれの監視装置は、監視対象となる装置に対して、
異常状態を検出した際、リトライ処理を実行する手段
（電源ＯＦＦ／ＯＮ制御）とを具備したことを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、情報処理装置に
係わり、特に、情報処理装置のリトライ処理技術に関す
る。

【０００２】

【従来の技術】一般に、情報処理装置（以下、コンピュ
ータシステムと称す。）の電源は、電源投入スイッチの
手動操作によって投入される。

【０００３】しかし、コンピュータシステムは、電源を
投入して動作用の電源電圧が正常に供給されていたとし
ても、正常な動作状態になるとは限らない。これは、コ
ンピュータシステム内に使用している半導体素子や集積
回路素子等の電子デバイスがその温度特性に起因して正
常に動作できない状態、又は、電源投入時のノイズによ
って正常な初期処理（以下、ＰＯＳＴと称す。）を実行
できなかったことに起因する。

【０００４】従って、電源を投入しても、正常な動作状
態にならなかった場合は、手動で電源を一旦切断し、再
度投入する操作を行うことになる。

【０００５】しかしながら、集積回路素子等の電子デバ
イスが正常に動作できない状態が解消されていない場合
は、手動によって何回も電源の再投入操作を繰り返すこ
とが必要になるため、極めて面倒であるという問題があ
る。

【０００６】従来の問題点を解決する為、特開平９−３
２５８３４号公報には、情報処理装置のＰＯＳＴ失敗を
検出し、電源投入を自動的にリトライ処理させる技術を
開示する。特に、情報処理装置の電源投入後、特定のプ
ログラムから所定のコマンドが設定時間内に出力された
ならば、電源の投入状態を継続し、設定時間内に出力さ
れなければ、情報処理装置が正常な動作状態にならなか
ったものと見做し、リトライ処理を実行する。即ち、電
源を一旦切断し、その後、所定時間経過後に前記電源装
置の電源を再度投入する制御を実行する。又、所定のコ
マンドが設定時間内に出力されなければ、予め定めた通
電時間だけ電源の投入状態を継続した後、電源を切断
し、次の再投入制御に移行する。

【０００７】また、特開平６−２４２９７８号公報に
は、コンピュータシステム立ち上げ時に、電源回路障害
以外でも自動的にリトライ処理を所定の回数だけ繰返
し、一時的な障害ならそのまま運転開始可能にする障害
回復処理を開示する。特に、リトライ回数計数用カウン
タと所定リトライカウント値及び所定電源投入時間を記
憶するメモリと制御部からなり、計算機システムに、サ
ブ電源から電源供給を受ける電源制御装置を設ける。制
御部は、システム立ち上げ時に障害が発生した場合、カ
ウンタのリトライ回数を更新し、該リトライ回数が所定
リトライカウント値を超えない時リトライ処理を実行す
る。即ち、システムの電源をオフし、所定電源投入時間
経過後に電源をオンする処理を実行し、引続き障害が発
生する度にリトライ回数がリトライカウント値を超えな
い時、リトライ処理を繰り返す。超えたときシステムの
処理装置１０５に運転停止を指示し、障害が発生しない
場合には、システムの処理装置１０５に運転開始を指示
する。

【０００８】従って、従来のコンピュータシステムで
は、起動異常が発生した時のリトライ処理は、正常動作
と見なされている監視システム、例えば、電源制御装置
やサービスボードにより、リトライ処理が実行されてい
る。ここでのリトライ処理では、主電源を一旦遮断し、
所定時間後に再投入する電源のＯＦＦ／ＯＮリトライが
実行されている。

【０００９】しかしながら、従来技術では、補助電源で
駆動する監視システム自身に異常があり、例えば、一時
的な動作不良に落ち込んだ状態で、コンピュータシステ
ムが起動しない障害の場合、コンピュータシステムを救
うことが出来ない。

【００１０】監視システムが固定故障であれば、部品交
換をする必要があるが、一時的な、原因不明の非再現な
故障であれば、監視システムの駆動電源をＯＦＦ／ＯＮ
することで回復するケースが少なからず存在する。

【００１１】

【発明が解決しようとする課題】従って、上記した従来
技術では、情報処理装置を監視している補助電源で駆動
する監視装置が故障した場合、当該情報処理装置は電源
のＯＦＦ／ＯＮリトライを実行しても、障害を回復する
ことができないという問題があった。

【００１２】そこで、この発明は上記の問題を解決する
ためになされたものであり、本発明は、監視装置に対し
てリトライ処理を実行する情報処理装置及びその障害回
復方法を提供することを目的とする。

【００１３】

【課題を解決するための手段】この発明の情報処理装置
は、通常稼動する処理装置と、前記通常稼動する処理装
置を監視する監視装置と、前記監視装置を監視する第２
の監視装置と、それぞれの監視装置は、監視対象となる
装置に対して、異常状態を検出した際、リトライ処理を
実行する手段とを具備したことを特徴とする。

【００１４】このような構成にするからこそ、監視装置
の駆動電源に対してリトライ処理を実行することができ
る。

【００１５】また、この発明のリトライ処理を実行する
手段は、監視対象の各装置に対して、電源供給を一旦止
め、再度、供給することを特徴とする。

【００１６】また、更に、この発明の情報処理装置は、
各装置に対して、少なくとも２系統の電源を供給する電
源装置を有し、前記２系統の電源装置のうち、第１の電
源が前記通常稼動する処理装置と第２の監視装置に供給
され、第２の電源が前記監視回路に供給されることを特
徴とする。

【００１７】この発明の監視装置は、前記処理装置に対
する初期化処理の異常状態を検出する検出手段と、前記
検出手段により、異常状態を検出した場合、前記処理装
置に対してリトライ処理を実行することを特徴とする。

【００１８】この発明の第２の監視装置は、前記処理装
置に対する電源供給に伴い、計時するタイマと、前記タ
イマにより所定時間の経過後、タイムアウト信号を生成
する手段と、前記タイムアウト信号の生成に応答して、
前記監視装置に対してリトライ処理を実行することを特
徴とする。

【００１９】また、この発明では、通常稼動する処理装
置と、前記通常稼動する処理装置を監視する監視装置
と、前記監視装置を監視する第２の監視装置と有した情
報処理装置の障害回復方法に於いて、前記監視装置によ
り、前記通常稼動する処理装置を監視するステップと、
それぞれの監視装置により、監視対象となる装置に対し
て、異常状態を検出した際、リトライ処理を実行するス
テップとを具備することを特徴とする。

【００２０】このような構成にするからこそ、監視装置
の駆動電源に対してリトライ処理を実行することができ
る。

【００２１】更に、この発明のリトライ処理を実行する
ステップは、監視対象の各装置に対して、電源供給を一
旦止め、再度、供給することを特徴とする。

【００２２】また、更に、この発明では、監視装置によ
り、前記通常稼動する処理装置を監視するステップは、
前記処理装置に対する初期化処理の異常状態を検出する
検出ステップと、前記検出ステップにより、異常状態を
検出する場合、前記処理装置に対してリトライ処理を実
行することを特徴とする。

【００２３】この発明では、第２の監視装置は、前記処
理装置に対する電源供給に伴い、計時するタイマを有
し、前記タイマにより所定時間の経過後、タイムアウト
信号を生成するステップと、前記タイムアウト信号の生
成に応答して、前記監視装置に対してリトライ処理を実
行することを特徴とする。

【００２４】

【発明の実施の形態】以下、図面を参照してこの発明の
一実施形態を説明する。図１は、この発明の一実施形態
に係わる３階層監視システムの概念を示すブロック図で
ある。図２は、この発明の一実施形態に係わる３階層監
視システムのリトライシーケンスを示す。

【００２５】補助電源で動作する監視ロジック及びその
制御プログラム（以下、監視システムと称す。）Ｂは、
基本電源で動作するロジックＡ、例えば、オペレーショ
ンシステム（以下、ＯＳと称す。）、アプリケーション
ソフトウェア、ＢＩＯＳや各種回路を常時監視してい
る。ここでは、図２に示される通り、監視システムＢ
は、所定のタイミングＡで内蔵のタイマを動作させる。
所定時間内に、タイマが基本電源で動作するロジックＡ
によりリセット動作されなかった場合（図２の点線部
分）、タイマはタイムアウト信号を生成する。監視シス
テムＢは、タイムアウト信号に応答して、ロジックＡの
異常状態又は正常状態を判断する（以下、チェックポイ
ントと称す。）。即ち、監視ロジックＢは、ロジックＡ
の異常状態を監視し、初期化処理（以下、ＰＯＳＴと称
す。）失敗やＯＳのフリーズに伴う異常を検出した場
合、基本電源のＯＦＦ／ＯＮのリトライ処理を実行す
る。

【００２６】一方、図２に於いて、所定時間内、即ち、
タイミングＢでタイマが基本電源で動作するロジックＡ
によりリセット動作が実行された場合（図２の実線部
分）、監視システムＢは、ロジックＡに対して、基本電
源のＯＦＦ／ＯＮのリトライ処理を実行しない。

【００２７】本願発明の一実施形態に於いては、補助電
源で動作する開始ロジック及びその制御プログラムＢは
基本電源で動作する補助監視装置Ｃにより、常時監視さ
れている。即ち、３階層監視システムで異常状態を監視
する為、監視ロジックＢを監視する更なる監視ロジック
Ｃを設置し、監視ロジックＢが間欠故障した場合、基本
電源及び補助電源のＯＦＦ／ＯＮのリトライ処理を実行
できることを特徴とする。監視ロジックＣのリトライシ
ーケンスは、監視ロジックＢのそれと同様である。この
様な構成にするからこそ、基本電源で動作するロジック
Ａを監視する監視ロジックＢの異常状態のチェックポイ
ントを検出し、リトライ処理を実行できるので、コンピ
ュータシステムの保守性を向上することが出来る。

【００２８】次に、図３は、この発明の一実施形態に係
わる３階層監視システムの機能ブロックを示す。同実施
形態に於いては、最終監視装置の電源として基本電源を
用いている。

【００２９】メインロジックＡは、基本電源Ｄから各種
電源電圧を供給されている。補助電源駆動監視装置Ｂ
は、補助電源Ｅにより各種電源電圧が供給されており、
基本電源駆動のメインロジックＡを監視し、異常状態を
検出した場合、基本電源ＤとメインロジックＡの間に介
在する電源スイッチをＯＦＦ／ＯＮする。

【００３０】一方、基本電源駆動監視装置Ｃは、基本電
源Ｄにより各種の電源電圧が供給されており、補助電源
駆動監視装置Ｂを監視し、異常状態を検出した場合、補
助電源Ｅと補助電源駆動監視装置Ｂの間に介在する電源
スイッチをＯＦＦ／ＯＮする。

【００３１】なお、図３に於いては、電源スイッチを基
本電源ＤとメインロジックＡ及び補助電源Ｅと補助電源
駆動監視装置Ｂの間に別途設けたが、電源スイッチを各
電源回路内に設けることも出来る。また、基本電源駆動
監視装置Ｃは、補助電源駆動監視装置Ｂより信頼性を高
める為、単純なハードウェアのみで構成することもでき
る。

【００３２】図４は、図３に記載された３階層間システ
ムを情報処理装置に提供したシステム構成が示されてい
る。この情報処理装置は、ワークステーションタイプ、
または、サーバタイプのコンピュータシステムであり、
そのマザーボード上には、ホストバス３０、ＰＣＩバス
６０、７０、メモリバス８０、システム管理バス（以
下、ＳＭバスと称す。）１４０、業界標準アーキテクチ
ャバス（以下、ＩＳＡバスと称す。）１５０及び内部統
合回路バス（以下、Ｉ２Ｃバスと称す。）２５０が配線
される。

【００３３】このコンピュータ本体内には、ＣＰＵ１
０、２０、ＣＰＵ−ＰＣＩブリッジ装置（以下、ノース
ブリッジと称す。）４０、主メモリ５０、表示装置９
０、ＲＡＩＤ装置１００、ＬＡＮ装置１１０、カードバ
ス装置１２０、ＰＣＩ−ＩＳＡブリッジ装置（以下、サウ
スブリッジと称す。）１３０、各種入出力周辺装置をシ
ステム統合したＧＡ１６０、ＢＩＯＳ−ＲＯＭ１７０、
キーボード装置（以下、ＫＢと称す。）１８０、フロッ
ピディスクドライブ装置（以下、ＦＤＤと称す。）１９
０、二つのマザーボード管理コントローラ（以下、ＢＭ
Ｃと称す。）２００、２６０、フィールドリプレイスメ
ントユニット（以下、ＦＲＵと称す）２１０、センサデー
タ記憶装置（以下、ＳＤＲと称す。）２２０、センサ２３
０、システムイベントログ（以下、ＳＥＬと称す。）２
４０、電源回路２７０などが設けられている。

【００３４】次に、図４のコンピュータシステムに設け
られた各コンポーネントの機能及びその構成について説
明する。

【００３５】ＣＰＵ１０、２０は、例えば、米インテル
社によって製造販売されているマイクロプロセッサなど
によって実現される。このＣＰＵ１０、２０の入出力ピ
ンに直結されているホストバス３０は、１３３Ｍｈｚの
バンド幅を有する６４ビット幅のデータバスを有する。

【００３６】主メモリ５０は、オペレーティングシステ
ム、デバイスドライバ、実行対象のアプリケーションプ
ログラム及び処理データなどを格納するメモリデバイス
であり、複数のデュアル・インライ・メモリ・モジュー
ル（以下、ＤＩＭＭと称す。）によって構成される。こ
の主メモリ５０は、マザーボード上に予め実装されてい
るシステムメモリと、ユーザによって必要に応じて装着
される拡張メモリとから構成される。これらシステムメ
モリ及び拡張メモリを構成するＤＩＭＭとしては、シン
クロナスＤＲＡＭやＲａｍｂｕｓなど、バンク毎にメモ
リクロックの供給が必要な高速メモリが利用される。

【００３７】この主メモリ５０は、１３３Ｍｈｚのバン
ド幅を有する６４ビット幅のデータバスを有する専用の
メモリバス８０を介してノースブリッジ４０に接続され
る。メモリバス８０のデータバスとしては、ホストバス
３０のデータバスを利用することも出来る。この場合、
メモリバス８０は、アドレスバスと各種メモリ制御信号
線とから構成される。

【００３８】ノースブリッジ４０は、ホストバス３０と
二つのＰＣＩバス６０、７０との間を繋ぐブリッジＬＳ
Ｉであり、ＰＣＩバス６０、７０のバスマスタの１つと
して機能する。このノースブリッジ４０は、ＰＣＩバ６
０、７０に接続されたデバイス間のバス調停回路、ホス
トバス４０とＰＣＩバス６０、７０との間で、データ及
びアドレスを含むバスサイクルを双方向で変換する機能
及びメモリバス８０を介して主メモリ５０をアクセス制
御する機能などを有する。

【００３９】ＰＣＩバス６０、７０はクロック同期型の
入出力バスであり、ＰＣＩバス６０、７０上の全てのバ
スサイクルはバスクロックに同期して行われている。Ｐ
ＣＩバスクロックの周波数は、最大３３ＭＨｚである。
ＰＣＩバス６０、７０は、時分割的に使用されるアドレ
ス／データバスを有している。このアドレス／データバ
スは、３２ビット幅である。

【００４０】１９９８年１２月１８日、発行のＰＣＩ規
格書Ｒｅｖ２．２に従えば、ＰＣＩバス６０、７０上の
ＰＣＩデバイス（イニシエータとターゲット）間のデー
タ転送サイクルは、アドレスフェーズとそれに後続する
１以上のデータフェーズとから構成される。アドレスフ
ェーズに於いては、アドレス及び転送タイプが出力さ
れ、データフェーズでは８ビット、１６ビット、２４ビ
ットまたは３２ビットのデータが出力される。

【００４１】ＰＣＩバス６０に接続された表示装置９０
は、ビデオメモリ（以下、ＶＲＡＭと称す。）を内蔵
し、主メモリ５０に展開された画像データをＶＲＡＭに
格納し、該画像データを図示しないＬＣＤや外部のＣＲ
Ｔディスプレイに表示する。

【００４２】ＰＣＩバス６０に接続されたＲＡＩＤ装置
１００は、アレイ状に構成された複数のハードディスク
ドライブ（以下、ＨＤＤと称す。）を制御するＲＡＩＤ
コントローラを内蔵する。ＲＡＩＤコントローラは、Ｈ
ＤＤの故障対策として、元のデータを修復するための冗
長情報をアレイ構成するＨＤＤに記憶する。更に、ＲＡ
ＩＤ装置１００は、コンピュータシステムのオペレーテ
ィングシステムやアプリケーションプログラム及びデー
タを記憶する。この発明の一実施形態であるコンピュー
タシステムの初期診断化（以下、ＰＯＳＴと称す。）正
常終了時、ＢＭＣ２００のタイマをリセットする保守プ
ログラムがＲＡＩＤ装置１００に格納されている。保守
プログラムは、コンピュータシステム起動時、ＲＡＩＤ
装置１００からメモリ５０にロードされ、実行される。

【００４３】ＰＣＩバス７０に接続されたＬＡＮ装置１
１０は、パケットデータを１０Ｍｂｐｓ／１００Ｍｐｂ
ｓの非同期データ転送を制御する。ＬＡＮ装置１１０
は、図示しないＲＪ４５接続口を介して外部ＬＡＮ回線
に接続される。

【００４４】ＰＣＩバス７０に接続されたカードバス装
置１２０は、図示しないＰＣカードを挿抜する為、複数
のスロットを有し、ＰＣカードの各種設定やＰＣＩバス
７０とＰＣカード間のデータ転送の為のインタータフェ
ースとして機能する。

【００４５】サウスブリッジ１３０は、ＰＣＩバス６０
とＳＭバス１４０とＩＳＡバス１５０との間を繋ぐブリ
ッジＬＳＩである。このサウスブリッジ１３０には、Ｓ
Ｍバス１４０とＩＳＡバス１５０が接続され、各種バス
間のインターフェースとして機能する。また、サウスブ
リッジ１３０は、ＰＣＩバス６０、７０上のＰＥＲＲ信
号やＳＥＲＲ信号の検出に伴い、ＳＭＩ信号をＣＰＵ１
０、２０に発行する回路を内蔵する。

【００４６】ＩＳＡバス１５０には、ＫＢＣやＦＤＣ等
の各種入出力回路をインテグレーションされたＧＡ１６
０や、この発明の一実施形態である電源投入時のコンピ
ュータシステムの各構成回路を点検し、コンピュータの
コンフィグレーション設定のための初期診断化処理（Ｐ
ＯＳＴ）プログラムが格納されるＢＩＯＳ−ＲＯＭ１７
０が接続されている。ＫＢＣは、データ入力の為のＫＢ
１８０の制御を実行する。

【００４７】ＳＭバス１４０は、クロック信号とデータ
／アドレス線を有するシリアルバスであり、ＢＭＣ２０
０、２６０に接続される。サウスブリッジ１３０は、Ｂ
ＩＯＳ−ＲＯＭ１８０の制御の下、ＳＭバス１４０を介
して、ＢＭＣ２００との間で通信を実行し、ＰＣＩバス
６０、７０からの情報をＢＭＣ２００に通知する。更
に、Ｉ２Ｃバス２５０に接続されたＢＭＣ２００は、Ｓ
Ｍバス１４０とＩ２Ｃバスとの間のインターフェースと
して機能する。ＢＭＣ２００は、時間を計時するタイマ
Ｔ１、Ｔ２（図示せず）を内蔵し、コンピュータシステ
ムの電源投入時、又は、リセット信号の出力時、タイマ
Ｔ１、Ｔ２の計時動作を開始する。タイマＴ１は、所定
時間経過に伴い、割り込み信号をＢＭＣ２００に出力す
る。ＢＭＣ２００は、電源回路２７０の基本電源に対し
てリトライ処理を実行する。ＢＭＣ２００は、コンピュ
ータシステムの第２の保守プログラムを内蔵している。
第２の保守プログラムは、コンピュータシステムの電源
投入時、又は、システムリセット時、タイマＴ２により
時間を計時する。第２の所定時間経過後、ＢＭＣ２００
は、ＢＭＣ２６０のタイマＴ３に対してリセット処理を
実行する。

【００４８】また、ＢＭＣ２６０もＩ２Ｃバス２５０に
接続されている。ＢＭＣ２６０も、時間を計時するタイ
マＴ３（図示せず）を内蔵し、コンピュータシステムの
電源投入時、又は、リセット信号の出力時、タイマＴ３
の計時動作を開始する。タイマＴ３は、タイマＴ１の計
時時間より長い所定時間経過後、割り込み信号をＢＭＣ
２６０に出力する。ＢＭＣ２００は、電源回路２７０の
基本電源及び補助電源に対してリトライ処理を実行す
る。

【００４９】Ｉ２Ｃバス２５０は、１本のクロック信号
線と１本のデータ線から構成される双方向バスであり、
ＦＲＵ２１０、ＳＤＲ２２０、センサ２３０、及びＳＥ
Ｌ２４０に接続される。

【００５０】ＦＲＵ２１０は、シリアルバス接続タイプ
のＥＥＰＲＯＭであり、コンピュータを構成する各モジ
ュールの情報（マザーボードや各種デバイスの種類）を
記述する為、メーカ番号やシリアル番号等のベンダＩＤ
とデバイスＩＤを表す情報が製造時記憶される。

【００５１】ＳＤＲ２２０は、シリアルバス接続タイプ
のＥＥＰＲＯＭであり、ＢＭＣ２２０が管理しているセ
ンサの種類（温度や電圧等）や、異常を識別する為の閾
値などを製造時記憶する。

【００５２】センサ２３０は、電源回路２７０の基本電
源及び補助電源から出力される電圧値、ＰＣＩバス６
０、７０上で発行されたＳＥＲＲ信号／ＰＥＲＲ信号の
発行やＣＰＵ等の温度を監視する。このセンサ２３０
は、ＢＭＣ２００により、所定間隔でポーリングされ
る。

【００５３】ＳＥＬ２４０は、シリアルバスタイプのＥ
ＥＰＲＯＭであり、ＢＭＣ２００により、マザーボード
上で異常を検出した場合、例えば、ＰＯＳＴエラーの場
合、又は、センサ２３０で閾値を超えるエラーを検出し
た場合、エラー情報が記憶される。

【００５４】電源回路２７０は、二重化された電源回路
から構成されており、±１２、±５、＋３．３等の電圧
値をコンピュータシステムに供給している。電源回路２
７０の基本電源は、コンピュータシステムの通常使用さ
れる電源である。ＢＭＣ２６０は、基本電源からの電圧
値で動作駆動する。電源回路２７０の補助電源は、基本
電源の出力電圧と同じ電圧値がコンピュータシステムの
バックアップのために常時供給される。ＢＭＣ２００、
ＦＲＵ２１０、ＳＤＲ２２０、センサ２３０、ＳＥＬ２
４０は、補助電源からの電圧値で動作駆動する。電源回
路２７０は、基本電源をコンピュータシステムに出力す
る第１の電源スイッチ（図示せず）と補助電源をコンピ
ュータシステムに出力する第２の電源スイッチ（図示せ
ず）を備えている。また、基本電源は、補助電源で駆動
するＢＭＣ２００により制御される。基本電源は、ＢＭ
Ｃ２６０に駆動電源電圧を供給する。

【００５５】次に、図５及び図６は、本願発明の一実施
形態に係わる監視システムのリトライ処理の動作を示す
フォローチャートである。図５を参照して、本願発明の
一実施形態に係わるＢＭＣ２００のリトライ処理の動作
を説明する。

【００５６】オペレータは、電源回路２７０の電源スイ
ッチを操作し、基本電源を投入する。オペレータによる
電源投入後、ＢＭＣ２００がＣＰＵ１０からの電源投入
信号信号を受信し、内蔵のカウンタＣ１をクリアし、タ
イマＴ１、Ｔ２を動作させる（Ｓ１００）。この時点に
於いて、ＢＭＣ２００は、電源回路２７０の補助電源で
既に通常の動作を実行する。ＣＰＵ１０は、ＢＩＯＳ１
７０に記憶されているＰＯＳＴプログラムを実行し、コ
ンピュータシステムの各構成回路を診断する。

【００５７】ＢＭＣ２００は、Ｓ１００のタイマＴ１が
所定時間α経過し、タイムアウトに伴う割り込みが発生
したか判断する（Ｓ１１０）。ここでの、所定時間α
は、電源投入後、約２〜３分である。もし所定時間α経
過していないと判断されたならば、ＢＭＣ２００はＳ１
１０の動作を繰り返す（Ｓ１１０のＮｏ）。

【００５８】また、もし所定時間α経過したと判断され
たならば、ＢＭＣ２００は、タイマＴ１がＲＡＩＤ装置
１００に格納された保守プログラムにより、リセットさ
れたか判断する（Ｓ１１０のＹｅｓ→Ｓ１２０）。タイ
マＴ１がリセットされたと判断されたならば、ＢＭＣ２
００は、カウンタＣ１の値をクリアする（Ｓ１２０のＹ
ｅｓ→Ｓ１８０）。タイマＴ１がリセットとは、ＣＰＵ
１０によるコンピュータシステムのＰＯＳＴが正常に終
了したことを意味する。ＢＭＣ２００は、Ｓ１００のタ
イマＴ２が所定時間β経過し、タイムアウトに伴う割り
込みが発生したか判断する（Ｓ１９０）。ここでの、所
定時間βは、電源投入後、約５〜７分である。もし所定
時間β経過していないと判断されたならば、ＢＭＣ２０
０はＳ１９０の動作を繰り返す（Ｓ１９０のＮｏ）。

【００５９】また、もし所定時間β経過したと判断され
たならば、ＢＭＣ２００は、ＢＭＣ２６０に対して、タ
イマＴ３をリセット処理するコマンドを発行する（Ｓ１
９０のＹｅｓ→Ｓ２００）。その後、ＢＭＣ２００は、
通常の所定の各種動作を実行する。

【００６０】また、Ｓ１２０で、タイマＴ１がリセット
されていないと判断されたならば、ＢＭＣ２００はＣＰ
Ｕ１０によるＰＯＳＴで異常を発生したと判断し、カウ
ンタＣ１を＋１更新する（Ｓ１２０のＮＯ→Ｓ１３０→
Ｓ１４０）。次に、ＢＭＣ２００は、カウンタＣ１の値
が所定値を超えたか判断する。カウンタＣ１が所定値を
超えたと判断された場合、即ち、所定のリトライ処理の
回数を超えた場合、ＢＭＣ２００は電源回路２７０から
の電源供給を全て止め、コンピュータシステムの運転を
停止する（Ｓ１５０のＹｅｓ→Ｓ２１０）。

【００６１】また、カウンタＣ１が所定値を超えていな
いと判断された場合、ＢＭＣ２００は、コンピュータシ
ステムをリブートする為、電源回路２００の基本電源の
電源スイッチをＯＦＦ／ＯＮ制御し、リトライ処理を実
行する（Ｓ１５０のＮｏ→Ｓ１６０）。ＢＭＣ２００
は、リトライ処理を実行後、再度、タイマＴ１の計時動
作をスタートさせ、処理をＳ１１０に戻す（Ｓ１７０→
Ｓ１１０）。

【００６２】次に、図６を参照して、本願発明の一実施
形態に係わるＢＭＣ２６０のリトライ処理の動作を説明
する。

【００６３】オペレータによる電源投入後、ＢＭＣ２６
０がＣＰＵ１０からの電源投入信号信号、又は、リセッ
ト信号を受信し、内蔵のカウンタＣ２をクリアし、タイ
マＴ３を動作させる（Ｓ３００）。

【００６４】ＢＭＣ２６０は、Ｓ３００のタイマＴ３が
所定時間γ経過し、タイムアウトに伴う割り込みが発生
したか判断する（Ｓ３１０）。ここでの、所定時間γ
は、電源投入後、約７〜９分である。もし所定時間γ経
過していないと判断されたならば、ＢＭＣ２６０はＳ３
１０の動作を繰り返す（Ｓ３１０のＮｏ）。

【００６５】また、もし所定時間γ経過したと判断され
たならば、ＢＭＣ２６０は、タイマＴ３がＢＭＣ２００
により、リセットされたか判断する（Ｓ３１０のＹｅｓ
→Ｓ３２０）。タイマＴ３がリセットされたと判断され
たならば、ＢＭＣ２６０はカウンタＣ２の値をクリアす
る（Ｓ３２０のＹｅｓ→Ｓ３８０）。タイマＴ３がリセ
ットとは、ＢＭＣ２００が正常に動作していることを意
味する。コンピュータシステムは、所定の通常動作を実
行可能となる（Ｓ３８０）。

【００６６】また、Ｓ３２０で、タイマＴ３がリセット
されていないと判断されたならば、ＢＭＣ２６０はＢＭ
Ｃ２００で異常を発生したと判断し、カウンタＣ２を＋
１更新する（Ｓ３２０のＮＯ→Ｓ３３０→Ｓ３４０）。
次に、ＢＭＣ２６０は、カウンタＣ２の値が所定値を超
えたか判断する。カウンタＣ２が所定値を超えたと判断
された場合、即ち、所定のリトライ処理の回数を超えた
場合、ＢＭＣ２６０は電源回路２７０からの電源供給を
全て止め、コンピュータシステムの運転を停止する（Ｓ
３５０のＹｅｓ→Ｓ４００）。

【００６７】また、カウンタＣ２が所定値を超えていな
いと判断された場合、ＢＭＣ２６０は、コンピュータシ
ステムをリブートする為、電源回路２００の基本電源及
び補助電源の電源スイッチをＯＦＦ／ＯＮ制御し、リト
ライ処理を実行する（Ｓ３５０のＮｏ→Ｓ３６０）。Ｂ
ＭＣ２６０は、リトライ処理を実行後、再度、タイマＴ
３の計時動作をスタートさせ、処理をＳ３１０に戻す
（Ｓ３７０→Ｓ３１０）。

【００６８】尚、この発明の一実施形態において、コン
ピュータシステムの通常動作後も、ＢＭＣ２６０はＢＭ
Ｃ２００に対して正常動作であるか否か判断することも
可能である。この場合、ＢＭＣ２６０は、ＢＭＣ２００
に対して定期的にタイマリセットコマンドを発行するよ
う要請する。ＢＭＣ２００がタイマリセットコマンドを
発行しない場合、ＢＭＣ２６０はＢＭＣ２００が異常状
態になったと判断し、コンピュータシステムのリトライ
処理を実行する。

【００６９】また、この発明の一実施形態において、コ
ンピュータシステムの通常動作時、ＣＰＵ１０が、例え
ば、ＰＣＩバス上のパリティエラーや致命的なエラー
（バスロック）を検出した場合、ＣＰＵ１０をＢＩＯＳ
１７０のエラー処理プログラムを起動し、サウスブリッ
ジ１３０を経由してＢＭＣ２００にエラーを通知する。
ＢＭＣ２００は、致命的なシステムエラーであると判断
した場合、コンピュータシステムのリトライ処理を実行
することもできる。また、ＢＭＣ２００が、コンピュー
タのオペレーションシステムがフリーズ、即ち、ブルー
パニックになったことを検出し、同様に、コンピュータ
システムのリトライ処理を実行することもできる。

【００７０】

【発明の効果】以上説明したように、この発明によれ
ば、監視装置に対してリトライ処理を実行することがで
きるので、コンピュータシステムを正常に再起動させる
ことができる。

【図面の簡単な説明】

【図１】この発明の一実施形態に係わる３階層監視シス
テムの概念を示すブロック図。

【図２】この発明の一実施形態に係わる３階層監視シス
テムのリトライシーケンスを示す図。

【図３】この発明の一実施形態に係わる３階層監視シス
テムの機能を示すブロック図。

【図４】同実施形態を情報処理装置に適用したシステム
構成を示す図。

【図５】同実施形態に係わる第１の監視システムのリト
ライ処理を示すフォローチャート。

【図６】同実施形態に係わる第２の監視システムのリト
ライ処理を示すフォローチャート。

【符号の説明】

１０、２０…ＣＰＵ、３０…プロセッサバス、４０…ノ
ースブリッジ、５０…ＤＩＭＭ、６０…ＰＣＩバス０、
７０…ＰＣＩバス１、８０…メモリバス、９０…表示装
置、１００…ＲＡＩＤ装置、１１０…ＬＡＮコントロー
ラ装置、１２０…カードバスコントローラ装置、１３０
…サウスブリッジ、１４０…ＳＭバス、１５０…ＩＳＡ
バス、１６０…システムＩ／Ｏ、１７０…ＢＩＯＳ−Ｒ
ＯＭ、１８０…キーボード（ＫＢ）、１９０…ＦＤＤ、
２００、２６０…ＢＭＣ、２１０…ＦＲＵ、２２０…Ｓ
ＤＲ、２３０…センサ、２４０…ＳＥＬ、２５０…Ｉ２
Ｃバス、２７０…電源回路

Claims

【特許請求の範囲】

【請求項１】通常稼動する処理装置と、前記通常稼動
する処理装置を監視する監視装置と、前記監視装置を監
視する第２の監視装置と、それぞれの監視装置は、監視
対象となる装置に対して、異常状態を検出した際、リト
ライ処理を実行する手段と、を具備することを特徴とす
る情報処理装置。
【請求項２】前記リトライ処理を実行する手段は、監
視対象の各装置に対して、電源供給を一旦止め、再度、
供給することを特徴とする特許請求項１記載の情報処理
装置。
【請求項３】前記情報処理装置は、各装置に対して、
少なくとも２系統の電源を供給する電源装置を有し、前
記２系統の電源装置のうち、第１の電源が前記通常稼動
する処理装置と第２の監視装置に供給され、第２の電源
が前記監視回路に供給されることを特徴とする特許請求
項２記載の情報処理装置。
【請求項４】前記監視装置は、前記処理装置に対する
初期化処理の異常状態を検出する検出手段と、前記検出
手段により、異常状態を検出した場合、前記処理装置に
対してリトライ処理を実行することを特徴とする特許請
求項３記載の情報処理装置。
【請求項５】前記第２の監視装置は、前記処理装置に
対する電源供給に伴い、計時するタイマと、前記タイマ
により所定時間の経過後、タイムアウト信号を生成する
手段と、前記タイムアウト信号の生成に応答して、前記
監視装置に対してリトライ処理を実行することを特徴と
する特許請求項２記載の情報処理装置。
【請求項６】通常稼動する処理装置と、前記通常稼動
する処理装置を監視する監視装置と、前記監視装置を監
視する第２の監視装置と有した情報処理装置の障害回復
方法に於いて、前記監視装置により、前記通常稼動する
処理装置を監視するステップと、それぞれの監視装置に
より、監視対象となる装置に対して、異常状態を検出し
た際、リトライ処理を実行するステップと、を具備する
ことを特徴とする情報処理装置の障害回復方法。
【請求項７】前記リトライ処理を実行するステップ
は、監視対象の各装置に対して、電源供給を一旦止め、
再度、供給することを特徴とする特許請求項７記載の情
報処理装置の障害回復方法。
【請求項８】前記監視装置により、前記通常稼動する
処理装置を監視するステップは、前記処理装置に対する
初期化処理の異常状態を検出する検出ステップと、前記
検出ステップにより、異常状態を検出する場合、前記処
理装置に対してリトライ処理を実行することを特徴とす
る特許請求項７記載の情報処理装置の障害回復方法。
【請求項９】前記第２の監視装置は、前記処理装置に
対する電源供給に伴い、計時するタイマを有し、情報処
理装置の障害回復方法は、前記タイマにより所定時間の
経過後、タイムアウト信号を生成するステップと、前記
タイムアウト信号の生成に応答して、前記監視装置に対
してリトライ処理を実行することを特徴とする特許請求
項７記載の情報処理装置の障害回復方法。