CN114495855B - 视频数据转换电路、方法及显示设备 - Google Patents

视频数据转换电路、方法及显示设备 Download PDF

Info

Publication number
CN114495855B
CN114495855B CN202210081204.7A CN202210081204A CN114495855B CN 114495855 B CN114495855 B CN 114495855B CN 202210081204 A CN202210081204 A CN 202210081204A CN 114495855 B CN114495855 B CN 114495855B
Authority
CN
China
Prior art keywords
image
data
frame
image data
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210081204.7A
Other languages
English (en)
Other versions
CN114495855A (zh
Inventor
毕超
茆文艺
崔朋飞
陈哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haining Yisiwei Computing Technology Co ltd
Beijing Eswin Computing Technology Co Ltd
Original Assignee
Beijing Eswin Computing Technology Co Ltd
Haining Eswin IC Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Eswin Computing Technology Co Ltd, Haining Eswin IC Design Co Ltd filed Critical Beijing Eswin Computing Technology Co Ltd
Priority to CN202210081204.7A priority Critical patent/CN114495855B/zh
Publication of CN114495855A publication Critical patent/CN114495855A/zh
Priority to US18/157,183 priority patent/US20230237971A1/en
Application granted granted Critical
Publication of CN114495855B publication Critical patent/CN114495855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/026—Control of mixing and/or overlay of colours in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明公开了一种视频数据转换电路、方法及显示设备，该电路包括：像素拼接模块，依次接收输入视频数据中每帧图像数据中的每组像素数据，用于对接收的像素数据进行像素拼接处理，并输出拼接后的像素数据；数据转换模块，用于对拼接后的像素数据进行数据处理，以将每帧图像数据均转换成表征对应帧图像的第一部分的第一图像数据和表征对应帧图像的第二部分的第二图像数据，该第一部分至少包括该帧图像的左半部分，该第二部分至少包括该帧图像的右半部分。本发明能够满足对多像素视频数据进行动态对比度和锐化处理时的数据吞吐量要求，可适用于不同级数的滤波器。

Description

视频数据转换电路、方法及显示设备
技术领域
本发明涉及视频图像处理技术领域，具体涉及一种视频数据转换电路、方法及显示设备。
背景技术
随着人们对显示画质需求的提升，显示器物理分辨率从标清、高清一路升级到全高清、超高清、8K。因此，显卡与显示芯片之间的HDMI或DP接口带宽也在不断提升以满足上述需求。
一般LCD(Liquid Crystal Display，液晶显示器)视频控制器输入接口为HDMI或DP接口，对输入视频进行截取处理之后，最终通过LCD视频控制器与LCD屏之间的HDMI或DP接口输出到LCD屏，一般4Kx2K的分辨率视频如果通过千兆网口输出，需要近20根千兆网线才能将视频完整输出到LCD屏，其控制器的接口很多，如果单台视频控制器可以带载更大的分辨率，需要更多的千兆网络接口，将使得视频控制器体积更加庞大，所以一般单台LCD视频控制器的带载能力在4Kx2K分辨率及以内。同时，由于系统时钟受工艺等限制，无法通过提升频率的方式来增大数据吞吐量。
因此到了4K和8K时代，HDMI/DP通过将单像素视频数据转化为双像素视频数据(即使用两路传输通道同时进行像素数据传输)，并降频来满足剧增的数据量。但是，双像素视频数据在经过动态对比度和锐化处理时，其相应的处理装置的数据吞吐量往往小于双像素视频数据输入量，无法实现对输入的双像素视频数据的动态对比度和锐化处理。
因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
发明内容
为了解决上述技术问题，本发明提供了一种视频数据转换电路、方法及显示设备，能够满足对多像素视频数据进行动态对比度和锐化处理时的数据吞吐量要求，可适用于不同级数的滤波器，并且能够消除重新合成的视频图像上的中间亮线。
根据本公开第一方面，提供了一种视频数据转换电路，包括：像素拼接模块，依次接收输入视频数据中每帧图像数据中的每组像素数据，用于对接收的像素数据进行像素拼接处理，并输出拼接后的像素数据；
数据转换模块，用于对所述拼接后的像素数据进行数据处理，以将每帧图像数据均转换成表征对应帧图像的第一部分的第一图像数据和表征对应帧图像的第二部分的第二图像数据，所述第一图像数据和所述第二图像数据用于驱动显示面板完成对应帧图像的显示，
其中，所述第一部分至少包括该帧图像的左半部分，所述第二部分至少包括该帧图像的右半部分。
可选地，所述第一部分和所述第二部分存在重合区域。
可选地，所述数据转换模块包括：
第一静态存储器，用于在接收到有效的第一写使能信号时根据第一写地址顺序将接收到的所述拼接后的像素数据写入，以实现对每帧图像数据对应的第一图像数据的存储，以及在接收到有效的第一读使能信号时根据第一读地址顺序将存储的所述第一图像数据进行输出；
第二静态存储器，用于在接收到有效的第二写使能信号时根据第二写地址顺序将接收到的所述拼接后的像素数据写入，以实现对每帧图像数据对应的第二图像数据的存储，以及在接收到有效的第二读使能信号时根据第二读地址顺序将存储的所述第二图像数据进行输出；
第一写控制器，用于在接收到行使能信号时输出有效的所述第一写使能信号，以及在接收到第二标志信号时输出无效的所述第一写使能信号；
第一读控制器，用于在接收到第一标志信号时输出有效的所述第一读使能信号；
第二写控制器，用于在接收第一标志信号时输出有效的所述第二写使能信号，以及在接收到第三标志信号时输出无效的所述第二写使能信号；
第二读控制器，用于在接收到第一标志信号时输出有效的所述第二读使能信号；
标志信号生成单元，用于根据所述显示面板的行分辨率、所述行使能信号和图像交叠区域的大小生成所述第一标志信号、所述第二标志信号和所述第三标志信号，所述图像交叠区域为所述第一部分和所述第二部分的重合区域。
可选地，所述第一静态存储器和所述第二静态存储器均包括第一使能端和第二使能端；
所述第一静态存储器的第一使能端接收所述第一写使能信号，所述第一静态存储器的第二使能端接收所述第一读使能信号；
所述第二静态存储器的第一使能端接收所述第二写使能信号，所述第二静态存储器的第二使能端接收所述第二读使能信号。
可选地，所述第一静态存储器和所述第二静态存储器均包括第三使能端；以及
所述数据转换模块还包括：
第一选择器，所述第一选择器的第一输入端接收所述第一写使能信号，所述第一选择器的第二输入端接收所述第一读使能信号，所述第一选择器的输出端与所述第一静态存储器的第三使能端连接，所述第一选择器根据第一选通信号选择性地将所述第一写使能信号和所述第一读使能信号传输至所述第一静态存储器的第三使能端，以控制所述第一静态存储器分时的进行数据读写操作；
第二选择器，所述第二选择器的第一输入端接收所述第二写使能信号，所述第二选择器的第二输入端接收所述第二读使能信号，所述第二选择器的输出端与所述第二静态存储器的第三使能端连接，所述第二选择器根据第二选通信号选择性地将所述第二写使能信号和所述第二读使能信号传输至所述第二静态存储器的第三使能端，以控制所述第二静态存储器分时的进行数据读写操作，
其中，每组像素数据均包括N个相邻的像素数据，且所述像素拼接模块在每N个时钟周期内完成一次像素拼接，N大于等于2。
可选地，所述标志信号生成单元用于在检测到每帧图像数据中的每行像素数据对应的所述图像交叠区域的起始位置时生成所述第一标志信号，在检测到每帧图像数据中的每行像素数据对应的所述图像交叠区域的结束位置时生成所述第二标志信号，以及在检测到每帧图像数据中的每行像素数据的结束位置时生成所述第三标志信号。
可选地，所述标志信号生成单元通过比较器实现，所述比较器通过对每帧图像数据的读写地址与预设的基准地址的比较，和/或通过对每帧图像数据的读写时间与预设的时间阈值的比较来确定是否检测到每帧图像数据中的每行像素数据对应的所述图像交叠区域的起始位置和结束位置、以及确定是否检测到每帧图像数据中的每行像素数据的结束位置。
可选地，所述视频数据转换电路还包括：
数据对齐模块，用于根据目标图像的宽度以及所述图像交叠区域的大小确定所述图像交叠区域的起始位置对应的像素数据分别在所述第一静态存储器和所述第二静态存储器中的存储位置，并根据确定的存储位置对所述第一图像数据和所述第二图像数据对齐处理。
根据本公开第二方面，提供了一种显示设备，包括：接口电路，用于将输入视频数据的每帧图像数据中的多个像素数据进行分组输出；
如上所述的视频数据转换电路，用于对每组像素数据进行处理，以将每帧图像数据均转换成表征对应帧图像的第一部分的第一图像数据和表征对应帧图像的第二部分的第二图像数据；
合成电路，用于将所述第一图像数据和所述第二图像数据进行数据合成处理，以获得目标图像数据；
显示面板，基于所述目标图像数据完成对应帧图像的显示，
其中，所述第一部分至少包括该帧图像的左半部分，所述第二部分至少包括该帧图像的右半部分。
根据本公开第三方面，提供了一种视频数据转换方法，包括：依次接收输入视频数据中每帧图像数据中的每组像素数据，并对接收的像素数据进行像素拼接处理，获得拼接后的像素数据；
对所述拼接后的像素数据进行数据处理，以将每帧图像数据均转换成表征对应帧图像的第一部分的第一图像数据和表征对应帧图像的第二部分的第二图像数据，
其中，所述第一部分至少包括该帧图像的左半部分，所述第二部分至少包括该帧图像的右半部分。
可选地，所述第一部分和所述第二部分存在重合区域。
可选地，所述视频数据转换方法还包括：
将所述第一图像数据和所述第二图像数据进行对齐处理并输出。
采用本发明的技术方案，能够满足对多像素视频数据(即每次传输多个像素数据)进行动态对比度和锐化处理时的数据吞吐量要求。
应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
图1示出根据本发明实施例提供的显示设备的结构示意图；
图2示出根据本发明第一实施例提供的视频数据转换电路的结构示意图；
图3示出根据本发明第二实施例提供的视频数据转换电路的结构示意图；
图4示出根据本发明实施例提供的某帧图像对应的第一图像数据和第二图像数据的示意图；
图5a示出根据本发明实施例提供的第一静态存储器中存储器的第一图像数据的示意图；
图5b示出根据本发明实施例提供的第二静态存储器中存储器的第二图像数据的示意图；
图6示出根据本发明实施例提供的视频数据转换方法的流程示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
参考图1，本发明公开了一种显示设备，该显示设备包括：接口电路100、视频数据转换电路200、合成电路300和显示面板400。
其中，接口电路100用于将输入视频数据中的每帧图像数据中的多个像素数据进行分组输出。接口电路100连接显示设备中的显卡与显示芯片，例如为HDMI接口和DP接口中的任一，用于实现输入视频数据在显卡和显示芯片之间的传输。本实施例中，接口电路100接收单像素视频数据，输出多像素视频数据，也即接口电路100的输入端包括单路数据传输路径，每次基于该单路数据传输路径传输一个像素数据Pn，而接口电路100的输出端包括多路数据传输路径，每次基于该多路数据传输路径可同时传输多个相邻的像素数据(包括Pn、Pn+1)。如此，通过接口电路100能够实现单像素视频数据到多像素视频数据的转换，进而能够在显示面板400的分辨率提升时甚至以降频来满足所需传输的数据量剧增的需求，n为自然数。
视频数据转换电路200用于对接口电路100输出的每组像素数据进行处理，以将输入视频数据中的每帧图像数据均转换成表征对应帧图像的第一部分的第一图像数据Data1和表征对应帧图像的第二部分的第二图像数据Data2。其中，该第一部分至少包括对应帧图像的左半部分，该第二部分至少包括对应帧图像的右半部分。
合成电路300用于将第一图像数据Data1和第二图像数据Data2进行数据合成处理，以获得目标图像数据Data。本实施例中，合成电路300可分时的对第一图像数据Data1和第二图像数据Data2分别进行包括动态对比度、图像锐化、滤波等在内的处理后将第一图像数据Data1和第二图像数据Data2合并成具有目标尺寸的目标图像数据Data。
显示面板400基于目标图像数据Data完成对应帧图像的显示，进而基于对每帧图像的显示来完成对输入视频的显示。
参考图2和图3，本发明所公开的视频数据转换电路200进一步包括：像素拼接模块210、数据转换模块220和数据对齐模块230。
其中，像素拼接模块210依次接收输入视频数据中每帧图像数据中的每组像素数据，用于对接收的像素数据进行像素拼接处理，并输出拼接后的像素数据AP。其中，像素拼接模块210在每N个时钟周期内完成一次像素拼接，以及每组像素数据均包括对应一帧图像数据中的相邻的N个像素数据(Pn、Pn+1)，且每个像素数据仅进行一次像素拼接，N大于等于2。
示例性地，以每组像素数据中均包含相邻的两个像素为例，则像素拼接模块210在第一时钟周期内接收第一组像素数据(例如包括相邻的第一像素数据P0和第二像素数据P1)，在第二时钟周期内接收第二组像素数据(例如包括相邻的第三像素数据P2和第四像素数据P3)，以此类推，在第n个时钟周期内接收第n组像素数据。以及像素拼接模块210对接收的像素数据进行像素拼接处理包括每m个时钟周期内将该m个时钟周期内接收到的m组像素数据进行拼接组合后输出，m大于等于2。
数据转换模块220用于对拼接后的像素数据Ap进行数据处理，以将每帧图像数据均转换成表征对应帧图像的第一部分的第一图像数据Data1和表征对应帧图像的第二部分的第二图像数据Data2。可以理解，该第一图像数据Data1和该第二图像数据Data2用于驱动显示面板400完成对应帧图像的显示。本实施例中，通过将输入的多像素视频数据中的每帧图像数据均转换为至少包含该帧图像的左半部分的第一图像数据Data1和至少包含该帧图像的右半部分的第二图像数据Data2，使得在后续对每帧图像对应的数据进行动态对比度和锐化等处理时，可以通过对第一图像数据Data1和第二图像数据Data2进行分时分次处理的方式满足相应处理装置的数据吞吐量要求。
进一步地，上述每帧图像的第一部分和第二部分存在重合区域，也即转换后生成的表征对应帧图像的第一部分的第一图像数据Data1和表征对应帧图像的第二部分的第二图像数据Data2存在图像交叠区域，记为Overlap，如图4所示。本实施例中，通过设置重合区域即图像交叠区域Overlap，使得后续合成电路300在对第一图像数据Data1和第二图像数据Data2进行滤波及图像合成处理时，能够增强第一图像数据Data1和第二图像数据Data2的对应合成位置处的亮度的一致性，进而消除合成后图像的中间亮线，增强显示效果。
本发明中，为采用特定的读写顺序控制SRAM(Static Ramdon Access Memory，静态存储器)对拼接后的像素数据Ap进行特定格式的存储的方式来实现对每帧图像数据至第一图像数据Data1和第二图像数据Data2的转换，转换方法及所需的电路结构简单，且能够快速准确的完成相应的数据转换过程。如图2和图3所示，数据转换模块220进一步包括：第一写控制器221、第一读控制器222、第一静态存储器223、第二写控制器224、第二读控制器225、第二静态存储器226和标志信号生成单元227。
其中，第一静态存储器223用于在接收到有效的第一写使能信号ENW1时根据第一写地址顺序将接收到的拼接后的像素数据Ap写入，以实现对每帧图像数据对应的第一图像数据Data1的存储，以及在接收到有效的第一读使能信号ENR1时根据第一读地址顺序将存储的第一图像数据Data1进行输出。同理，第二静态存储器226用于在接收到有效的第二写使能信号ENW2时根据第二写地址顺序将接收到的拼接后的像素数据Ap写入，以实现对每帧图像数据对应的第二图像数据Data2的存储，以及在接收到有效的第二读使能信号ENR2时根据第二读地址顺序将存储的第二图像数据Data2进行输出。
本发明中，像素拼接模块210对接收的像素数据进行像素拼接处理包括每m个时钟周期内将该m个时钟周期内接收到的m组像素数据进行拼接组合后输出，m大于等于2，且m的具体取值可根据所选用的静态存储器的数据位宽及像素拼接模块210接收的每组像素数据中所包含的像素数据的个数决定。例如，假设所选用的静态存储器的数据位宽为4，且像素拼接模块210接收的每组像素数据中所包含的像素数据的个数为2，则m等于2，如此，可使得像素拼接模块210在每m个时钟周期内输出包含有4个像素数据的拼接后的像素数据Ap，以适应静态存储器的数据位宽，使得静态存储器的一个地址能够对应4个像素数据，从而为后续的读写控制确定好读写时序。
第一写控制器221用于在接收到行使能信号EN时输出有效的第一写使能信号ENW1，以及在接收到第二标志信号时输出无效的第一写使能信号ENW1。第一读控制器222用于在接收到第一标志信号时输出有效的第一读使能信号ENR1。第二写控制器224用于在接收第一标志信号时输出有效的第二写使能信号ENW2，以及在接收到第三标志信号时输出无效的第二写使能信号ENW2。第二读控制器225用于在接收到第一标志信号时输出有效的第二读使能信号ENR2。
在本发明第一实施例中，参考图2，第一静态存储器223和第二静态存储器226均包括第一使能端和第二使能端，也即，本实施例中第一静态存储器223和第二静态存储器226为双端口存储器。此时，第一静态存储器223的第一使能端接收第一写使能信号ENW1，第一静态存储器223的第二使能端接收第一读使能信号ENR1。第二静态存储器226的第一使能端接收第二写使能信号ENW2，第二静态存储器226的第二使能端接收第二读使能信号ENR2。本实施例中，具有双使能端的第一静态存储器223和第二静态存储器226可以同时接收读使能信号和写使能信号，进而能够实现对拼接后的像素数据AP的同时读写，读写速度快，且无需额外的选通信号进行读使能和写使能的选通控制，所需的控制信号数量较少。
在本发明第二实施例中，参考图3，第一静态存储器223和第二静态存储器226均包括第三使能端，也即，本实施例中第一静态存储器223和第二静态存储器226为单端口存储器(SPSRAM)。此时，数据转换模块220还包括：第一选择器228和第二选择器229，第一选择器229的第一输入端接收第一写使能信号ENW1，第一选择器228的第二输入端接收第一读使能信号ENR1，第一选择器228的输出端与第一静态存储器223的第三使能端连接，该第一选择器228根据第一选通信号SEL1选择性地将第一写使能信号ENW1和第一读使能信号ENR1传输至第一静态存储器223的第三使能端，以控制第一静态存储器223分时的进行数据读写操作；第二选择器229的第一输入端接收第二写使能信号ENW2，第二选择器229的第二输入端接收第二读使能信号ENR2，第二选择器229的输出端与第二静态存储器226的第三使能端连接，该第二选择器229根据第二选通信号SEL2选择性地将第二写使能信号ENW2和第二读使能信号ENR2传输至第二静态存储器226的第三使能端，以控制第二静态存储器226分时的进行数据读写操作。本实施例中，由于像素拼接模块210为在每N个时钟周期内完成一次像素拼接，因此可在每N个时钟周期内分别实现对第一静态存储器223和第二静态存储器226的至少一次读使能和写使能，进而通过设置合理的第一选通信号SEL1和第二选通信号SEL2的控制时序，即可控制第一静态存储器223和第二静态存储器226在每N个时钟周期内分别实现对拼接后的像素数据AP的一次读写操作，可等效看作以N个时钟周期为周期实现对拼接后的像素数据AP的同时读写。且具有单使能端的第一静态存储器223和第二静态存储器226可以节省电路面积。
标志信号生成单元227用于根据所述显示面板的行分辨率、行使能信号EN和图像交叠区域Overlap的大小生成第一标志信号、第二标志信号和第三标志信号。标志信号生成单元227用于在检测到每帧图像数据中的每行像素数据对应的图像交叠区域Overlap的起始位置(如图4中Overlap区域的最左侧的边缘位置)时生成第一标志信号，在检测到每帧图像数据中的每行像素数据对应的图像交叠区域Overlap的结束位置(如图4中Overlap区域的最右侧的边缘位置)时生成第二标志信号，以及在检测到每帧图像数据中的每行像素数据的结束位置时生成第三标志信号。
示例性地，标志信号生成单元227通过比较器实现，例如由比较器通过对每帧图像数据的读写地址与预设的基准地址的比较，和/或通过对每帧图像数据的读写时间与预设的时间阈值的比较来确定是否检测到每帧图像数据中的每行像素数据对应的图像交叠区域Overlap的起始位置和结束位置、以及确定是否检测到每帧图像数据中的每行像素数据的结束位置。
参考图4，假设第一图像数据Data1所对应的多半帧图像的宽度为W1、高度为H，第二图像数据Data2所对应的多半帧图像的宽度为W2、高度为H，以及图像交叠区域Overlap的宽度W3、高度为H。可以理解，第一图像数据Data1、第二图像数据Data2和图像交叠区域Overlap中各自对应包含的像素数据行数以及每行中所包含的像素数据的个数可基于各自对应的图像尺寸获得(成正比关系)，同时，由于第一静态存储器223和第二静态存储器226中的每个存储地址所对应的像素数据的个数恒定，且每按照一个存储地址写入或读出对应的像素数据所需的时间恒定，因此可基于预设的第一图像数据Data1、第二图像数据Data2和图像交叠区域Overlap的尺寸确定预设的基准地址和预设的时间阈值。进而通过比较即可确定是否检测到每帧图像数据中的每行像素数据对应的图像交叠区域Overlap的起始位置和结束位置、以及确定是否检测到每帧图像数据中的每行像素数据的结束位置，以及输出对应的标志信号。
本发明实施例中，图像交叠区域Overlap的宽度W3可根据后续进行滤波处理时所应用的滤波器的级数进行调整，以适应不同级数的滤波器处理方案。示例性的，图像交叠区域Overlap的宽度W3与滤波器的级数成正比，且图像交叠区域Overlap的宽度W3至少大于滤波器的级数的一半。可以理解的是，该图像交叠区域Overlap的宽度W3越大，第一图像数据Data1和第二图像数据Data2中所包含的相对整个图像的中间部分的像素数据也就越多，进而在后续进行图像的合成滤波时，经滤波器处理后的第一图像数据Data1和第二图像数据Data2的对应合成位置处的亮度的一致性越高，从而可使得最终合成的图像中产生的中间亮线越暗，显示效果也就越高。
参考图5a和图5b，数据转换模块220对像素拼接模块210输出的拼接后的像素数据AP进行读写操作来对某一帧图像数据进行转换以获得第一图像数据Data1和第二图像数据Data2的过程示例如下：
当第一写控制器221接收到对应某一行的有效的行使能信号EN时，输出有效的第一写使能信号ENW1控制第一静态存储器223按照vesa标准，以第一写地址顺序从第一组像素数据(P0、P1、P2、P3)开始写入拼接后的像素数据AP，其中，每次按照一个写地址写入4个像素数据。同时，标志信号生成单元227开始对写入地址或数据写入时间进行与相应的阈值进行比较。
假设当第一静态存储器223按照某个写入地址写入某一组像素数据(Pn、Pn+1、Pn+2、Pn+3)时，标志信号生成单元227检测到图像交叠区域Overlap的起始位置，进而输出第一标志信号触发第二写控制器224输出有效的第二写使能信号ENW2控制第二静态存储器226按照vesa标准，以第二写地址顺序从当前组像素数据(Pn、Pn+1、Pn+2、Pn+3)开始写入拼接后的像素数据AP。同时也触发第一读控制器222输出有效的第一读使能信号ENR1控制第一静态存储器223按照第一读地址顺序从第一组像素数据(P0、P1、P2、P3)开始输出对应的像素数据，直至输出(Pn、Pn+1、Pn+2、Pn+3)对应组的像素数据或(Pn、Pn+1、Pn+2、Pn+3)对应组的后k组像素数据后，控制第一静态存储器223停止输出，以及触发第二读控制器225输出有效的第二读使能信号ENR2控制第二静态存储器226按照第二读地址顺序从(Pn、Pn+1、Pn+2、Pn+3)对应组的像素数据开始输出对应像素数据，直至输出(Pj、Pj+1、Pj+2、Pj+3)对应组的像素数据或(Pj、Pj+1、Pj+2、Pj+3)对应组的后k组像素数据后，控制第二静态存储器226停止输出。k为0到3中的任一自然数。
假设当第一静态存储器223按照某个写入地址写入某一组像素数据(Pi、Pi+1、Pi+2、Pi+3)时，标志信号生成单元227检测到图像交叠区域Overlap的结束位置，进而输出第二标志信号触发第一写控制器221输出无效的第一写使能信号ENW1控制第一静态存储器223停止写入拼接后的像素数据AP。以及，假设当第二静态存储器226按照某个写入地址写入某一组像素数据(Pj、Pj+1、Pj+2、Pj+3)时，标志信号生成单元227检测到该帧图像数据中对应当前行像素数据的结束位置，进而输出第三标志信号触发第二写控制器224输出无效的第二写使能信号ENW2控制第一静态存储器223停止写入拼接后的像素数据AP。之后，第一写控制器221接收到对应下一行的有效的行使能信号EN，重复上述过程。
可以理解，当进行对应该帧图像数据的行数次上述过程后，即可由第一静态存储器223和第二静态存储器226的输出分别获得第一图像数据Data1和第二图像数据Data2，完成对该帧图像数据的转换。之后，重复上述过程即可完成对输入视频数据中的其它帧图像数据的转换。
数据对齐模块230用于根据目标图像的宽度W以及图像交叠区域Overlap的大小(包括图像交叠区域Overlap的宽度W3)确定图像交叠区域Overlap的起始位置对应的像素数据分别在第一静态存储器223和第二静态存储器226中的存储位置，并根据确定的存储位置对第一图像数据Data1和第二图像数据Data2进行对齐处理后传输至后级电路。
本实施例中，由于采用了两个静态存储器来进行像素数据的存储且两个静态存储器每次均是同时输出对应一个地址中的多个像素数据(Pn、Pn+1、Pn+2、Pn+3)，以及图像交叠区域Overlap的起始位置所对应的像素在第一静态存储器223和第二静态存储器226的对应地址中的存储位置不固定，例如可以在Pn、Pn+1、Pn+2、Pn+3中的任一，因此，本发明实施例中设置数据对齐模块230根据目标图像的宽度W以及图像交叠区域Overlap的大小来对第一图像数据Data1和第二图像数据Data2重新进行数据排列等对齐处理措施，以确保能够输出完整、准确的目标图像Data。
基于上述描述，本发明能够满足对多像素视频数据进行动态对比度和锐化处理时的数据吞吐量要求，可适用于不同级数的滤波器，并且能够消除重新合成的视频图像上的中间亮线，有利于增强显示效果。
进一步地，本发明还公开了一种视频数据转换方法，该方法可应用于如图1至图4、以及图5a和图5b中所描述的视频数据转换电路和显示设备，且具体实施时，该视频数据转换方法中的各个步骤的具体实施可参见前述的视频数据转换电路实施例。参考图6，该方法具体包括执行如下步骤：
在步骤S1中，依次接收输入视频数据中每帧图像数据中的每组像素数据，并对接收的像素数据进行像素拼接处理，获得拼接后的像素数据。
本实施例中，步骤S1可参考前述对像素拼接模块210的描述进行理解，此处不再赘述。
在步骤S2中，对拼接后的像素数据进行数据处理，以将每帧图像数据均转换成表征对应帧图像的第一部分的第一图像数据和表征对应帧图像的第二部分的第二图像数据。其中，第一部分至少包括该帧图像的左半部分，第二部分至少包括该帧图像的右半部分，且第一部分和第二部分存在重合区域。
本实施例中，步骤S2可参考前述对数据转换模块220的描述进行理解，此处不再赘述。
在步骤S3中，将第一图像数据和第二图像数据进行对齐处理并输出。本实施例中，步骤S3可参考前述对数据对齐模块230的描述进行理解，此处不再赘述。
综上，1、本发明技术方案将经由接口电路例如HDMI接口或DP接口输入的多像素视频数据中的每帧图像数据均转换为至少包含该帧图像的左半部分和至少包含该帧图像的右半部分的两个多半帧图像数据(第一图像数据和第二图像数据)，使得后续可以分时分次地对该两个多半帧图像数据进行处理以满足动态对比度和锐化等处理时的数据吞吐量要求。
2、本发明技术方案在第一图像数据和第二图像数据中设置重合区域，使得后续在进行视频图像合成时能够消除合成后图像的中间亮线，增强显示效果。
3、本发明技术方案中第一图像数据和第二图像数据之间的重合区域的大小可调，能够适用于不同级数的滤波器处理方案。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种视频数据转换电路，其中，包括：
像素拼接模块，依次接收输入视频数据中每帧图像数据中的每组像素数据，所述每组像素数据包括相邻的多个像素数据，所述像素拼接模块用于对接收的像素数据进行像素拼接处理，并输出拼接后的像素数据；
数据转换模块，用于对所述拼接后的像素数据进行数据处理，以将每帧图像数据均转换成表征对应帧图像的第一部分的第一图像数据和表征对应帧图像的第二部分的第二图像数据，所述第一图像数据和所述第二图像数据用于驱动显示面板完成对应帧图像的显示，
其中，所述第一部分至少包括该帧图像的左半部分，所述第二部分至少包括该帧图像的右半部分，且所述第一部分和所述第二部分存在重合区域。
2.根据权利要求1所述的视频数据转换电路，其中，所述数据转换模块包括：
第一静态存储器，用于在接收到有效的第一写使能信号时根据第一写地址顺序将接收到的所述拼接后的像素数据写入，以实现对每帧图像数据对应的第一图像数据的存储，以及在接收到有效的第一读使能信号时根据第一读地址顺序将存储的所述第一图像数据进行输出；
第二静态存储器，用于在接收到有效的第二写使能信号时根据第二写地址顺序将接收到的所述拼接后的像素数据写入，以实现对每帧图像数据对应的第二图像数据的存储，以及在接收到有效的第二读使能信号时根据第二读地址顺序将存储的所述第二图像数据进行输出；
第一写控制器，用于在接收到行使能信号时输出有效的所述第一写使能信号，以及在接收到第二标志信号时输出无效的所述第一写使能信号；
第一读控制器，用于在接收到第一标志信号时输出有效的所述第一读使能信号；
第二写控制器，用于在接收第一标志信号时输出有效的所述第二写使能信号，以及在接收到第三标志信号时输出无效的所述第二写使能信
号；
第二读控制器，用于在接收到第一标志信号时输出有效的所述第二读使能信号；
标志信号生成单元，用于根据所述显示面板的行分辨率、所述行使能信号和图像交叠区域的大小生成所述第一标志信号、所述第二标志信号和所述第三标志信号，其中所述图像交叠区域为所述第一部分和所述第二部分的重合区域。
3.根据权利要求2所述的视频数据转换电路，其中，所述第一静态存储器和所述第二静态存储器均包括第一使能端和第二使能端；
所述第一静态存储器的第一使能端接收所述第一写使能信号，所述第一静态存储器的第二使能端接收所述第一读使能信号；
所述第二静态存储器的第一使能端接收所述第二写使能信号，所述第二静态存储器的第二使能端接收所述第二读使能信号。
4.根据权利要求2所述的视频数据转换电路，其中，所述第一静态存储器和所述第二静态存储器均包括第三使能端；以及
所述数据转换模块还包括：
第一选择器，所述第一选择器的第一输入端接收所述第一写使能信号，所述第一选择器的第二输入端接收所述第一读使能信号，所述第一选择器的输出端与所述第一静态存储器的第三使能端连接，所述第一选择器根据第一选通信号选择性地将所述第一写使能信号和所述第一读使能信号传输至所述第一静态存储器的第三使能端，以控制所述第一静态存储器分时的进行数据读写操作；
第二选择器，所述第二选择器的第一输入端接收所述第二写使能信号，所述第二选择器的第二输入端接收所述第二读使能信号，所述第二选择器的输出端与所述第二静态存储器的第三使能端连接，所述第二选择器根据第二选通信号选择性地将所述第二写使能信号和所述第二读使能信号传输至所述第二静态存储器的第三使能端，以控制所述第二静态存储器分时的进行数据读写操作，
其中，每组像素数据均包括N个相邻的像素数据，且所述像素拼接模块在每N个时钟周期内完成一次像素拼接，N大于等于2。
5.根据权利要求2所述的视频数据转换电路，其中，所述标志信号生成单元用于在检测到每帧图像数据中的每行像素数据对应的所述图像交叠区域的起始位置时生成所述第一标志信号，在检测到每帧图像数据中的每行像素数据对应的所述图像交叠区域的结束位置时生成所述第二标志信号，以及在检测到每帧图像数据中的每行像素数据的结束位置时生成所述第三标志信号。
6.根据权利要求5所述的视频数据转换电路，其中，所述标志信号生成单元通过比较器实现，所述比较器通过对每帧图像数据的读写地址与预设的基准地址的比较，和/或通过对每帧图像数据的读写时间与预设的时间阈值的比较来确定是否检测到每帧图像数据中的每行像素数据对应的所述图像交叠区域的起始位置和结束位置、以及确定是否检测到每帧图像数据中的每行像素数据的结束位置。
7.根据权利要求2所述的视频数据转换电路，其中，所述视频数据转换电路还包括：
数据对齐模块，用于根据目标图像的宽度以及所述图像交叠区域的大小确定所述图像交叠区域的起始位置对应的像素数据分别在所述第一静态存储器和所述第二静态存储器中的存储位置，并根据确定的存储位置对所述第一图像数据和所述第二图像数据对齐处理。
8.一种显示设备，其中，包括：
接口电路，用于将输入视频数据的每帧图像数据中的多个像素数据进行分组输出；
如权利要求1-7中任一项所述的视频数据转换电路，用于对每组像素数据进行处理，以将每帧图像数据均转换成表征对应帧图像的第一部分的第一图像数据和表征对应帧图像的第二部分的第二图像数据；
合成电路，用于将所述第一图像数据和所述第二图像数据进行数据合成处理，以获得目标图像数据；
显示面板，基于所述目标图像数据完成对应帧图像的显示，
其中，所述第一部分至少包括该帧图像的左半部分，所述第二部分至少包括该帧图像的右半部分，且所述第一部分和所述第二部分存在重合区域。
9.一种视频数据转换方法，其中，包括：
依次接收输入视频数据中每帧图像数据中的每组像素数据，并对接收的像素数据进行像素拼接处理，获得拼接后的像素数据，其中，所述每组像素数据包括相邻的多个像素数据；
对所述拼接后的像素数据进行数据处理，以将每帧图像数据均转换成表征对应帧图像的第一部分的第一图像数据和表征对应帧图像的第二部分的第二图像数据，
其中，所述第一部分至少包括该帧图像的左半部分，所述第二部分至少包括该帧图像的右半部分，且所述第一部分和所述第二部分存在重合区域。
10.根据权利要求9所述的视频数据转换方法，其中，所述视频数据转换方法还包括：
将所述第一图像数据和所述第二图像数据进行对齐处理并输出。
CN202210081204.7A 2022-01-24 2022-01-24 视频数据转换电路、方法及显示设备 Active CN114495855B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210081204.7A CN114495855B (zh) 2022-01-24 2022-01-24 视频数据转换电路、方法及显示设备
US18/157,183 US20230237971A1 (en) 2022-01-24 2023-01-20 Circuit and method for video data conversion and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210081204.7A CN114495855B (zh) 2022-01-24 2022-01-24 视频数据转换电路、方法及显示设备

Publications (2)

Publication Number Publication Date
CN114495855A CN114495855A (zh) 2022-05-13
CN114495855B true CN114495855B (zh) 2023-08-04

Family

ID=81475626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210081204.7A Active CN114495855B (zh) 2022-01-24 2022-01-24 视频数据转换电路、方法及显示设备

Country Status (2)

Country Link
US (1) US20230237971A1 (zh)
CN (1) CN114495855B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102665031A (zh) * 2012-04-28 2012-09-12 华为技术有限公司 视频信号处理方法和摄像设备
CN106791437A (zh) * 2017-01-20 2017-05-31 维沃移动通信有限公司 一种全景图像拍摄方法及移动终端
CN111294644A (zh) * 2018-12-07 2020-06-16 腾讯科技（深圳）有限公司 视频拼接方法、装置、电子设备及计算机存储介质
CN112055159A (zh) * 2019-06-06 2020-12-08 海信视像科技股份有限公司 画质处理装置和显示设备
CN113672183A (zh) * 2020-05-14 2021-11-19 扬智科技股份有限公司 图像处理装置与图像处理方法
CN113946301A (zh) * 2020-07-16 2022-01-18 京东方科技集团股份有限公司 拼接显示系统及其图像处理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050008240A1 (en) * 2003-05-02 2005-01-13 Ashish Banerji Stitching of video for continuous presence multipoint video conferencing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102665031A (zh) * 2012-04-28 2012-09-12 华为技术有限公司 视频信号处理方法和摄像设备
CN106791437A (zh) * 2017-01-20 2017-05-31 维沃移动通信有限公司 一种全景图像拍摄方法及移动终端
CN111294644A (zh) * 2018-12-07 2020-06-16 腾讯科技（深圳）有限公司 视频拼接方法、装置、电子设备及计算机存储介质
CN112055159A (zh) * 2019-06-06 2020-12-08 海信视像科技股份有限公司 画质处理装置和显示设备
CN113672183A (zh) * 2020-05-14 2021-11-19 扬智科技股份有限公司 图像处理装置与图像处理方法
CN113946301A (zh) * 2020-07-16 2022-01-18 京东方科技集团股份有限公司 拼接显示系统及其图像处理方法

Also Published As

Publication number Publication date
CN114495855A (zh) 2022-05-13
US20230237971A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
CN100524434C (zh) 液晶显示中帧频转换或像素过激励的动态选择的装置和方法
US5488385A (en) Multiple concurrent display system
US8514331B2 (en) De-rotation adaptor and method for enabling interface of handheld multi-media device with external display
US20100128019A1 (en) Liquid crystal display device
CN107493448A (zh) 图像处理系统、图像显示方法及显示装置
CN111510773A (zh) 一种分辨率调整方法、显示屏、计算机存储介质和设备
CN107249107B (zh) 视频控制器和图像处理方法及装置
KR20080076848A (ko) 반도체 집적 회로 및 데이터 처리 시스템
CN112055159B (zh) 画质处理装置和显示设备
CN114495855B (zh) 视频数据转换电路、方法及显示设备
CN111477152B (zh) 一种时序控制器、时序控制方法及存储介质
CN110570793B (zh) 一种适配不同类型显示屏的测试方法、装置及终端设备
JP2000224477A (ja) 映像表示装置および方法
JP3384659B2 (ja) 縮小映像信号処理回路
CN115866318A (zh) 多路视频数据处理方法、装置、设备及可读存储介质
CN114125328B (zh) 一种多源输入的多屏幕拼接系统、方法及显示装置
CN113963650A (zh) 驱动装置以及显示设备
JP2996899B2 (ja) データ供給装置、液晶表示装置及びコンピュータ
KR100689591B1 (ko) 타이밍 컨트롤러 및 타이밍 컨트롤 방법
WO2023178576A1 (zh) 一种显示控制方法、显示控制装置及智能终端
JP4428624B2 (ja) 画像表示システム
KR100548249B1 (ko) 피디피의 화질 테스트 장치
WO1990012367A1 (en) System for raster imaging with automatic centering and image compression
CN105376551A (zh) 一种基于立体影视播放装置的视频流实时翻转方法及系统
JPH10170882A (ja) 液晶表示装置の駆動方法および駆動装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 314000 room 263, block B, science and innovation center, 128 Shuanglian Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province

Applicant after: Haining yisiwei IC Design Co.,Ltd.

Applicant after: Beijing ESWIN Computing Technology Co.,Ltd.

Address before: 314000 room 263, block B, science and innovation center, 128 Shuanglian Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province

Applicant before: Haining yisiwei IC Design Co.,Ltd.

Applicant before: Beijing yisiwei Computing Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 314000 room 263, block B, science and innovation center, 128 Shuanglian Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province

Patentee after: Haining Yisiwei Computing Technology Co.,Ltd.

Country or region after: China

Patentee after: Beijing ESWIN Computing Technology Co.,Ltd.

Address before: 314000 room 263, block B, science and innovation center, 128 Shuanglian Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province

Patentee before: Haining yisiwei IC Design Co.,Ltd.

Country or region before: China

Patentee before: Beijing ESWIN Computing Technology Co.,Ltd.