JP2996899B2 - データ供給装置、液晶表示装置及びコンピュータ - Google Patents
データ供給装置、液晶表示装置及びコンピュータInfo
- Publication number
- JP2996899B2 JP2996899B2 JP7183686A JP18368695A JP2996899B2 JP 2996899 B2 JP2996899 B2 JP 2996899B2 JP 7183686 A JP7183686 A JP 7183686A JP 18368695 A JP18368695 A JP 18368695A JP 2996899 B2 JP2996899 B2 JP 2996899B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- written
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に関し、
より詳しくは、液晶表示パネルのデータ・ドライバにデ
ータを供給する方法及び装置に関する。
より詳しくは、液晶表示パネルのデータ・ドライバにデ
ータを供給する方法及び装置に関する。
【０００２】
【従来の技術】近年液晶表示装置の表示領域の解像度は
より高いものになってきている。すなわち、従来、ＶＧ
Ａ（Video Graphic Array）で６４０×４８０画素表示
であったものが、ＳＶＧＡ（Super VGA）やＸＧＡ（eXt
ended Graphic Array）で８００×６００画素表示や、
１０２４×７６８画素表示等に対応しようとしている。
このような高解像度の表示では、各画素にデータを供給
するソース・ドライバの動作周波数が大きなものとな
り、ソース・ドライバが非常に高価であったり、また新
たに開発しなければならなくなる。また、動作周波数が
高くなると、ＥＭＣの規制を満足させることが困難にな
る。さらに、解像度の増加に伴い、表示領域の大型化が
進むので、信号の伝送経路が長くなり、インピーダンス
が高くなるので、正確な信号を高速に伝送することも難
しくなる。
より高いものになってきている。すなわち、従来、ＶＧ
Ａ（Video Graphic Array）で６４０×４８０画素表示
であったものが、ＳＶＧＡ（Super VGA）やＸＧＡ（eXt
ended Graphic Array）で８００×６００画素表示や、
１０２４×７６８画素表示等に対応しようとしている。
このような高解像度の表示では、各画素にデータを供給
するソース・ドライバの動作周波数が大きなものとな
り、ソース・ドライバが非常に高価であったり、また新
たに開発しなければならなくなる。また、動作周波数が
高くなると、ＥＭＣの規制を満足させることが困難にな
る。さらに、解像度の増加に伴い、表示領域の大型化が
進むので、信号の伝送経路が長くなり、インピーダンス
が高くなるので、正確な信号を高速に伝送することも難
しくなる。
【０００３】そこで従来からソース・ドライバの動作周
波数を下げる試みがなされてきた。例えば特開平５−１
００６３２号公報は、データ信号を一旦４つのメモリに
書き込み、４つのソース・ドライバにそのメモリからデ
ータを供給する方法を開示している。４つのソース・ド
ライバで１枚の液晶表示パネルを駆動するので、１つの
ソース・ドライバの動作周波数は従来の１／４である
が、このメモリの容量はそのソース・ドライバが１ライ
ン駆動する際の画素数の２倍必要であった。同様な方法
は、特開平５−１８１４３１号公報にも記載されてい
る。
波数を下げる試みがなされてきた。例えば特開平５−１
００６３２号公報は、データ信号を一旦４つのメモリに
書き込み、４つのソース・ドライバにそのメモリからデ
ータを供給する方法を開示している。４つのソース・ド
ライバで１枚の液晶表示パネルを駆動するので、１つの
ソース・ドライバの動作周波数は従来の１／４である
が、このメモリの容量はそのソース・ドライバが１ライ
ン駆動する際の画素数の２倍必要であった。同様な方法
は、特開平５−１８１４３１号公報にも記載されてい
る。
【０００４】また、特開平５−２３２８９８号公報に
は、２つのデータ駆動回路につき４つのメモリを設け、
そのメモリをスイッチにて切り換えて同様な効果を得る
方法が記載されている。
は、２つのデータ駆動回路につき４つのメモリを設け、
そのメモリをスイッチにて切り換えて同様な効果を得る
方法が記載されている。
【０００５】
【発明が解決しようとする課題】以上述べた従来技術で
は、確かにソース・ドライバの動作周波数は低くなる
が、ソース・ドライバの数が増えれば、メモリの全体容
量は増加し、又特開平５−２３２８９８号公報のような
方法であれば、スイッチを必要とするので制御回路が複
雑になる。
は、確かにソース・ドライバの動作周波数は低くなる
が、ソース・ドライバの数が増えれば、メモリの全体容
量は増加し、又特開平５−２３２８９８号公報のような
方法であれば、スイッチを必要とするので制御回路が複
雑になる。
【０００６】よって本発明の目的は、少ないメモリ容量
にてソース・ドライバの動作周波数を低くすることであ
る。
にてソース・ドライバの動作周波数を低くすることであ
る。
【０００７】また他の目的は、簡単な制御回路にてソー
ス・ドライバの動作周波数を低くすることである。
ス・ドライバの動作周波数を低くすることである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明は、各々液晶表示パネルの一部を駆動し、複数
の組に分けられた複数のソース・ドライバにデータを供
給するデータ供給装置であって、各々特定のソース・ド
ライバの組にデータを供給し、読み出し及び書き込みが
同時に行える、複数のメモリ・ブロックと、メモリ・ブ
ロックの各々に当該メモリ・ブロックが担当するソース
・ドライバ用のデータを書き込み、その間に当該書き込
まれたデータを同時に読み出すように制御する制御手段
とを有するデータ供給装置である。このようにすること
により、メモリ・ブロックの容量は全体として少なくす
ることができ、且つソース・ドライバの駆動周波数を下
げることができる。
の本発明は、各々液晶表示パネルの一部を駆動し、複数
の組に分けられた複数のソース・ドライバにデータを供
給するデータ供給装置であって、各々特定のソース・ド
ライバの組にデータを供給し、読み出し及び書き込みが
同時に行える、複数のメモリ・ブロックと、メモリ・ブ
ロックの各々に当該メモリ・ブロックが担当するソース
・ドライバ用のデータを書き込み、その間に当該書き込
まれたデータを同時に読み出すように制御する制御手段
とを有するデータ供給装置である。このようにすること
により、メモリ・ブロックの容量は全体として少なくす
ることができ、且つソース・ドライバの駆動周波数を下
げることができる。
【０００９】本発明の他の態様には、各々液晶表示パネ
ルの一部を駆動し、複数の組に分けられた複数のソース
・ドライバにデータを供給するデータ供給装置であっ
て、各々特定のソース・ドライバの組にデータを供給
し、読み出し及び書き込みが同時に行える、複数のメモ
リ・ブロックと、画像メモリに格納された、１のソース
・ドライバが１ライン駆動する際の担当画素分のデータ
が１のメモリ・ブロックに書き込まれるごとに書き込ま
れるべきメモリ・ブロックを切り換える制御手段とを有
し、メモリ・ブロックに書き込みがなされている間に当
該書き込まれたデータを書き込み速度より遅い速度で同
時に読み出すことを特徴とするデータ供給装置がある。
このようにすれば、先に述べた効果に加え、液晶表示装
置に接続されるコンピュータ・システムにおける構成に
何等の変更を加える必要がない。
ルの一部を駆動し、複数の組に分けられた複数のソース
・ドライバにデータを供給するデータ供給装置であっ
て、各々特定のソース・ドライバの組にデータを供給
し、読み出し及び書き込みが同時に行える、複数のメモ
リ・ブロックと、画像メモリに格納された、１のソース
・ドライバが１ライン駆動する際の担当画素分のデータ
が１のメモリ・ブロックに書き込まれるごとに書き込ま
れるべきメモリ・ブロックを切り換える制御手段とを有
し、メモリ・ブロックに書き込みがなされている間に当
該書き込まれたデータを書き込み速度より遅い速度で同
時に読み出すことを特徴とするデータ供給装置がある。
このようにすれば、先に述べた効果に加え、液晶表示装
置に接続されるコンピュータ・システムにおける構成に
何等の変更を加える必要がない。
【００１０】また、先の組及びメモリ・ブロックの数が
ｎ個である場合には、各メモリ・ブロックの容量は１の
ソース・ドライバが１ライン駆動する際の担当画素数の
（ｎ−１）／ｎ分以下であり、読み出し速度は書き込み
速度の１／ｎ以上としてもよい。
ｎ個である場合には、各メモリ・ブロックの容量は１の
ソース・ドライバが１ライン駆動する際の担当画素数の
（ｎ−１）／ｎ分以下であり、読み出し速度は書き込み
速度の１／ｎ以上としてもよい。
【００１１】このｎが２であることることも考えられ
る。この場合には、メモリ容量は全体としてソース・ド
ライバ１つ分であり、１つのメモリ・ブロックでは１／
２分となる。また、メモリ・ブロックはＦＩＦＯメモリ
であることが考えられるが、読み出し及び書き込みを同
時に行えるものであれば何でもよい。
る。この場合には、メモリ容量は全体としてソース・ド
ライバ１つ分であり、１つのメモリ・ブロックでは１／
２分となる。また、メモリ・ブロックはＦＩＦＯメモリ
であることが考えられるが、読み出し及び書き込みを同
時に行えるものであれば何でもよい。
【００１２】
【作用】液晶表示装置のソース・ドライバを複数の組に
分け、その組ごとに複数のメモリ・ブロックを設ける。
メモリ・ブロックには１つのソース・ドライバが１ライ
ン駆動する際の担当画素のデータを書き込みつつ、当該
書き込まれたデータを直ぐに読み出し、ソース・ドライ
バに供給する。１つのメモリ・ブロックに先のデータが
書き込まれた後に、書き込みを他のメモリ・ブロックに
切り換え、上述の動作を繰り返すようにする。但し、読
み出しの速度は書き込みの速度よりも遅くし、他のメモ
リ・ブロックに書き込みがなされている間に、書き込ま
れたデータが残らずソース・ドライバに供給されるよう
にする。
分け、その組ごとに複数のメモリ・ブロックを設ける。
メモリ・ブロックには１つのソース・ドライバが１ライ
ン駆動する際の担当画素のデータを書き込みつつ、当該
書き込まれたデータを直ぐに読み出し、ソース・ドライ
バに供給する。１つのメモリ・ブロックに先のデータが
書き込まれた後に、書き込みを他のメモリ・ブロックに
切り換え、上述の動作を繰り返すようにする。但し、読
み出しの速度は書き込みの速度よりも遅くし、他のメモ
リ・ブロックに書き込みがなされている間に、書き込ま
れたデータが残らずソース・ドライバに供給されるよう
にする。
【００１３】
【実施例】図１に本発明の一実施例を示す。画像メモリ
１は、表示すべきデータをディジタル形式にて格納し、
メモリ制御部３に接続されている。メモリ制御部３は画
像メモリ１に格納されたデータを液晶表示パネル２１に
て表示される順番にて読み出し、ＦＩＦＯ−Ｅ７及びＦ
ＩＦＯ−Ｏ９に接続されている。表示される順番とは、
液晶表示パネル２１内の矢印のように、パネルの左端か
ら右端といった順番である。このメモリ制御部３まで
が、コンピュータ・システム内における構成である。こ
のＦＩＦＯ−Ｅ７及びＦＩＦＯ−Ｏ９は、メモリ制御部
３が読み出したデータを一旦格納するものであり、この
要素から液晶表示装置内の構成である。ＦＩＦＯ−Ｅ７
は、ソース・ドライバ１５，１９に接続されており、制
御部５の制御の下にある。ＦＩＦＯ−Ｏ９は、ソース・
ドライバ１３，１７に接続されており、制御部５の制御
の下にある。この制御部５は、ソース・ドライバ１３，
１５，１７，１９及びゲート・ドライバ１１を制御す
る。ソース・ドライバ１３，１５，１７，１９により液
晶表示パネル２１の１／４づつ駆動する。
１は、表示すべきデータをディジタル形式にて格納し、
メモリ制御部３に接続されている。メモリ制御部３は画
像メモリ１に格納されたデータを液晶表示パネル２１に
て表示される順番にて読み出し、ＦＩＦＯ−Ｅ７及びＦ
ＩＦＯ−Ｏ９に接続されている。表示される順番とは、
液晶表示パネル２１内の矢印のように、パネルの左端か
ら右端といった順番である。このメモリ制御部３まで
が、コンピュータ・システム内における構成である。こ
のＦＩＦＯ−Ｅ７及びＦＩＦＯ−Ｏ９は、メモリ制御部
３が読み出したデータを一旦格納するものであり、この
要素から液晶表示装置内の構成である。ＦＩＦＯ−Ｅ７
は、ソース・ドライバ１５，１９に接続されており、制
御部５の制御の下にある。ＦＩＦＯ−Ｏ９は、ソース・
ドライバ１３，１７に接続されており、制御部５の制御
の下にある。この制御部５は、ソース・ドライバ１３，
１５，１７，１９及びゲート・ドライバ１１を制御す
る。ソース・ドライバ１３，１５，１７，１９により液
晶表示パネル２１の１／４づつ駆動する。
【００１４】このような装置の動作を以下に説明する。
上述したようにメモリ制御部３は画像メモリ１に格納さ
れたデータを先に述べたような順番で読み出す。そし
て、制御部５がＦＩＦＯ−Ｏ９を書き込みイネーブル
し、ソース・ドライバが１ライン駆動する際に担当する
画素のデータを書き込む。最初は、ソース・ドライバ１
３分のデータをＦＩＦＯ−Ｏ９に書き込む。しかし、制
御部５はＦＩＦＯ−Ｏ９の読み出しも同時にイネーブル
し、書き込まれたデータを同時に読み出し始める。ＦＩ
ＦＯ−Ｏ９への書き込みが終了すると制御部５は、ＦＩ
ＦＯ−Ｏ９への書き込みイネーブルを取り止め、ＦＩＦ
Ｏ−Ｅ７の書き込みをイネーブルする。そして、ＦＩＦ
Ｏ−Ｅ７にソース・ドライバ１５分のデータが書き込ま
れる。又、同時に制御部５はＦＩＦＯ−Ｅ７の読み出し
もイネーブルし、書き込まれたデータを同時に読み出し
始めるようにする。
上述したようにメモリ制御部３は画像メモリ１に格納さ
れたデータを先に述べたような順番で読み出す。そし
て、制御部５がＦＩＦＯ−Ｏ９を書き込みイネーブル
し、ソース・ドライバが１ライン駆動する際に担当する
画素のデータを書き込む。最初は、ソース・ドライバ１
３分のデータをＦＩＦＯ−Ｏ９に書き込む。しかし、制
御部５はＦＩＦＯ−Ｏ９の読み出しも同時にイネーブル
し、書き込まれたデータを同時に読み出し始める。ＦＩ
ＦＯ−Ｏ９への書き込みが終了すると制御部５は、ＦＩ
ＦＯ−Ｏ９への書き込みイネーブルを取り止め、ＦＩＦ
Ｏ−Ｅ７の書き込みをイネーブルする。そして、ＦＩＦ
Ｏ−Ｅ７にソース・ドライバ１５分のデータが書き込ま
れる。又、同時に制御部５はＦＩＦＯ−Ｅ７の読み出し
もイネーブルし、書き込まれたデータを同時に読み出し
始めるようにする。
【００１５】次に、制御部５はＦＩＦＯ−Ｏ９の書き込
みをイネーブルし、ソース・ドライバ１７分のデータを
ＦＩＦＯ−Ｏ９に書き込み可能なようにする。同時に、
ＦＩＦＯ−Ｏ９の読み出しをイネーブルし、書き込まれ
ているデータを読み出す。ＦＩＦＯ−Ｏ９への書き込み
が終了すると制御部５は、ＦＩＦＯ−Ｏ９への書き込み
イネーブルを取り止め、ＦＩＦＯ−Ｅ７の書き込みをイ
ネーブルする。そして、ＦＩＦＯ−Ｅ７にソース・ドラ
イバ１９分のデータが書き込まれる。又、同時に制御部
５はＦＩＦＯ−Ｅ７の読み出しもイネーブルし、書き込
まれたデータを同時に読み出し始めるようにする。以
下、この繰り返しである。
みをイネーブルし、ソース・ドライバ１７分のデータを
ＦＩＦＯ−Ｏ９に書き込み可能なようにする。同時に、
ＦＩＦＯ−Ｏ９の読み出しをイネーブルし、書き込まれ
ているデータを読み出す。ＦＩＦＯ−Ｏ９への書き込み
が終了すると制御部５は、ＦＩＦＯ−Ｏ９への書き込み
イネーブルを取り止め、ＦＩＦＯ−Ｅ７の書き込みをイ
ネーブルする。そして、ＦＩＦＯ−Ｅ７にソース・ドラ
イバ１９分のデータが書き込まれる。又、同時に制御部
５はＦＩＦＯ−Ｅ７の読み出しもイネーブルし、書き込
まれたデータを同時に読み出し始めるようにする。以
下、この繰り返しである。
【００１６】そして、各ソース・ドライバではディジタ
ル信号をアナログ信号に変換し、出力すべきソース線に
出力する。ゲート・ドライバ１１は、適当なタイミング
にてゲート線をアクティブにし、ソース線に出力された
アナログ信号で液晶表示パネル内の液晶を駆動するよう
にする。
ル信号をアナログ信号に変換し、出力すべきソース線に
出力する。ゲート・ドライバ１１は、適当なタイミング
にてゲート線をアクティブにし、ソース線に出力された
アナログ信号で液晶表示パネル内の液晶を駆動するよう
にする。
【００１７】このＦＩＦＯ−Ｏ及びＦＩＦＯ−Ｅからの
読み出しは、異なるＦＩＦＯへの書き込みが行われてい
る間に終了することにより、ＦＩＦＯのメモリ容量を減
少させる。このことを図２に示す。ここで、ＦＩＦＯへ
の書き込み速度はＦＩＦＯからの読み出し速度の２倍で
あるとする。
読み出しは、異なるＦＩＦＯへの書き込みが行われてい
る間に終了することにより、ＦＩＦＯのメモリ容量を減
少させる。このことを図２に示す。ここで、ＦＩＦＯへ
の書き込み速度はＦＩＦＯからの読み出し速度の２倍で
あるとする。
【００１８】図２（ａ）は、ＦＩＦＯ−Ｏ９の書き込み
及び読み出しの様子を示している。ＦＩＦＯ−Ｏ９への
データの書き込みとそこからの読み出しは同時に行われ
るが、先に述べたように書き込み速度が読み出し速度の
２倍であるから、ドライバ１３のためのデータを扱う時
刻２ｔまでのうち時刻ｔまではＦＩＦＯ−Ｏ９のメモリ
消費量は増加する。但し、読み出し及び書き込みを同時
に行うので、全く読み出しを行わない場合に比べメモリ
容量は１／２で済むことになる。時刻ｔから時刻２ｔま
ではＦＩＦＯ−Ｏ９に格納されたデータを読み出し、Ｆ
ＩＦＯ−Ｏ９のメモリ使用量を０にまで減らす。
及び読み出しの様子を示している。ＦＩＦＯ−Ｏ９への
データの書き込みとそこからの読み出しは同時に行われ
るが、先に述べたように書き込み速度が読み出し速度の
２倍であるから、ドライバ１３のためのデータを扱う時
刻２ｔまでのうち時刻ｔまではＦＩＦＯ−Ｏ９のメモリ
消費量は増加する。但し、読み出し及び書き込みを同時
に行うので、全く読み出しを行わない場合に比べメモリ
容量は１／２で済むことになる。時刻ｔから時刻２ｔま
ではＦＩＦＯ−Ｏ９に格納されたデータを読み出し、Ｆ
ＩＦＯ−Ｏ９のメモリ使用量を０にまで減らす。
【００１９】図２（ｂ）は、ＦＩＦＯ−Ｅ７の書き込み
及び読み出しの様子を示している。時刻ｔから時刻２ｔ
までは、ＦＩＦＯ−Ｅ７への書き込みも読み出しと同時
に行われ、書き込み速度は読み出し速度の２倍であるか
ら、ドライバ１５のためのデータを扱うこの期間中ＦＩ
ＦＯ−Ｅ７のメモリ使用量は増加する。同様に、１ライ
ン駆動する際の担当画素のデータの１／２のメモリ容量
しか使用しない。時刻２ｔから時刻３ｔまではＦＩＦＯ
−Ｅ７から読み出しのみを行い、ＦＩＦＯ−Ｅ７のメモ
リ使用量を０にまで減らす。
及び読み出しの様子を示している。時刻ｔから時刻２ｔ
までは、ＦＩＦＯ−Ｅ７への書き込みも読み出しと同時
に行われ、書き込み速度は読み出し速度の２倍であるか
ら、ドライバ１５のためのデータを扱うこの期間中ＦＩ
ＦＯ−Ｅ７のメモリ使用量は増加する。同様に、１ライ
ン駆動する際の担当画素のデータの１／２のメモリ容量
しか使用しない。時刻２ｔから時刻３ｔまではＦＩＦＯ
−Ｅ７から読み出しのみを行い、ＦＩＦＯ−Ｅ７のメモ
リ使用量を０にまで減らす。
【００２０】再度図２（ａ）を見ると、時刻２ｔから時
刻３ｔまではドライバ１７のためのデータを書き込み、
また読み出す期間である。その後の時刻３ｔから時刻４
ｔまでは、ＦＩＦＯ−Ｏ９に書き込まれたデータを読み
出す。
刻３ｔまではドライバ１７のためのデータを書き込み、
また読み出す期間である。その後の時刻３ｔから時刻４
ｔまでは、ＦＩＦＯ−Ｏ９に書き込まれたデータを読み
出す。
【００２１】また図２（ｂ）に戻ると、時刻３ｔから時
刻４ｔまではドライバ１９のためのデータを書き込み、
また読み出す期間である。その後の時刻４ｔから時刻５
ｔまでは、ＦＩＦＯ−Ｅ７に書き込まれたデータを読み
出す時間である。
刻４ｔまではドライバ１９のためのデータを書き込み、
また読み出す期間である。その後の時刻４ｔから時刻５
ｔまでは、ＦＩＦＯ−Ｅ７に書き込まれたデータを読み
出す時間である。
【００２２】これにて１ライン分のデータが各ソース・
ドライバに、最大書き込み速度の１／２で読み出され
る。この書き込み速度はある程度速くできるが、ソース
・ドライバの動作周波数は遅い方がよいので、このよう
な装置により、ソース・ドライバの動作速度を下げるこ
とができる。またメモリ容量も、２つのＦＩＦＯを合わ
せても１ライン駆動する際の１つのソース・ドライバの
担当する画素のデータ分で済み、コスト・ダウンが可能
となる。
ドライバに、最大書き込み速度の１／２で読み出され
る。この書き込み速度はある程度速くできるが、ソース
・ドライバの動作周波数は遅い方がよいので、このよう
な装置により、ソース・ドライバの動作速度を下げるこ
とができる。またメモリ容量も、２つのＦＩＦＯを合わ
せても１ライン駆動する際の１つのソース・ドライバの
担当する画素のデータ分で済み、コスト・ダウンが可能
となる。
【００２３】これまではＦＩＦＯが２つの場合を述べた
が、３つ以上にすることができる。例えば３の場合に
は、最大書き込み速度の１／３の読み出し速度で可能と
なる。しかし、ＦＩＦＯの全メモリ容量は、１ライン駆
動する際の担当画素のデータの２つ分（各々では２／
３）となってしまう。このメモリ使用の様子を図３に示
す。
が、３つ以上にすることができる。例えば３の場合に
は、最大書き込み速度の１／３の読み出し速度で可能と
なる。しかし、ＦＩＦＯの全メモリ容量は、１ライン駆
動する際の担当画素のデータの２つ分（各々では２／
３）となってしまう。このメモリ使用の様子を図３に示
す。
【００２４】以上述べたように、ＦＩＦＯへの書き込み
と同時に当該書き込んだデータをすぐに読み出すように
すると、ＦＩＦＯのメモリ容量は減少し且つソース・ド
ライバの駆動周波数も下げることができるが、このソー
ス・ドライバの駆動周波数を余り下げなければより少な
いメモリ容量でも実施可能である。例えば図２におい
て、読み出し速度が書き込み速度の１／２より速けれ
ば、ＦＩＦＯの使用量の山の高さが低くなり、時刻２ｔ
以前にＦＩＦＯの使用量が０となる。
と同時に当該書き込んだデータをすぐに読み出すように
すると、ＦＩＦＯのメモリ容量は減少し且つソース・ド
ライバの駆動周波数も下げることができるが、このソー
ス・ドライバの駆動周波数を余り下げなければより少な
いメモリ容量でも実施可能である。例えば図２におい
て、読み出し速度が書き込み速度の１／２より速けれ
ば、ＦＩＦＯの使用量の山の高さが低くなり、時刻２ｔ
以前にＦＩＦＯの使用量が０となる。
【００２５】また、各ＦＩＦＯへの入力は１つのバスに
て行うような態様にて説明したので、図２で示すように
ＦＩＦＯ−Ｏ９とＦＩＦＯ−Ｅ７への書き込みがずれて
いたが、複数のバスに各ＦＩＦＯへデータを供給するよ
うな形式にすることもできる。
て行うような態様にて説明したので、図２で示すように
ＦＩＦＯ−Ｏ９とＦＩＦＯ−Ｅ７への書き込みがずれて
いたが、複数のバスに各ＦＩＦＯへデータを供給するよ
うな形式にすることもできる。
【００２６】なお、図１にはコンピュータ・システム内
の構成と、液晶表示装置内の構成を分けて説明したが、
この境界は任意であり、この境界がないと考えることも
できる。すなわち、すべてコンピュータ・システム内に
あるものと考えることもできる。
の構成と、液晶表示装置内の構成を分けて説明したが、
この境界は任意であり、この境界がないと考えることも
できる。すなわち、すべてコンピュータ・システム内に
あるものと考えることもできる。
【００２７】
【効果】以上述べたように、少ないメモリ容量にてソー
ス・ドライバの動作周波数を低くすることができた。
ス・ドライバの動作周波数を低くすることができた。
【００２８】また、簡単な制御回路にてソース・ドライ
バの動作周波数を低くすることもできた。
バの動作周波数を低くすることもできた。
【図１】本発明の装置例を示したブロック図である。
【図２】ＦＩＦＯ−Ｏ９とＦＩＦＯ−Ｅ７の動作を説明
するためのチャート図である。
するためのチャート図である。
【図３】ＦＩＦＯが３つある場合のメモリ消費量を説明
するチャート図である。
するチャート図である。
１ 画像メモリ ３ メモリ制御部 ５ 制御部 ７ ＦＩＦＯ−Ｅ ９ ＦＩＦＯ−Ｏ １１ ゲート・ドライバ １３，１５，１７，１９ ソース・ドライバ ２１ 液晶表示パネル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 浩史 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (72)発明者 西 了 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (56)参考文献 特開 平５−27708（ＪＰ，Ａ) 特開 平４−331981（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G09G 3/20 H04N 5/66
Claims (4)
- 【請求項１】各々液晶表示パネルの一部を駆動し、複数
の組に分けられた複数のソース・ドライバにデータを供
給するデータ供給装置であって、 各々特定の前記ソース・ドライバの組にデータを供給
し、読み出し及び書き込みが同時に行える、複数のメモ
リ・ブロックと、 画像メモリに格納された、１の前記ソース・ドライバが
１ライン駆動する際の担当画素分のデータが１の前記メ
モリ・ブロックに書き込まれるごとに書き込まれるべき
前記メモリ・ブロックを切り換え、前記１のメモリ・ブ
ロックに書き込みがなされている間に当該１のメモリ・
ブロックに書き込まれたデータを書き込み速度より遅い
速度で同時に読み出すよう制御する制御手段とを有する
データ供給装置。 - 【請求項２】前記メモリ・ブロックがＦＩＦＯメモリで
あることを特徴とする請求項１記載のデータ供給装置。 - 【請求項３】液晶表示パネルと、 各々前記液晶表示パネルの一部分を駆動し、複数の組に
分けられた複数のソース・ドライバと、 前記液晶表示パネルにデータを供給するデータ供給装置
であって、 各々特定の前記ソース・ドライバの組にデータを供給
し、読み出し及び書き込みが同時に行える、複数のメモ
リ・ブロックと、画像メモリに格納された、１の前記ソ
ース・ドライバが１ライン駆動する際の担当画素分のデ
ータが１の前記メモリ・ブロックに書き込まれるごとに
書き込まれるべき前記メモリ・ブロックを切り換え、前
記１のメモリ・ブロックに書き込みがなされている間に
当該１のメモリ・ブロックに書き込まれたデータを書き
込み速度より遅い速度で同時に読み出すよう制御する制
御手段とを有するデータ供給装置とを含む液晶表示装
置。 - 【請求項４】液晶表示パネルと、 各々前記液晶表示パネルの一部分を駆動し、複数の組に
分けられた複数のソース・ドライバと、 前記液晶表示パネルにデータを供給するデータ供給装置
であって、 各々特定の前記ソース・ドライバの組にデータを供給
し、読み出し及び書き込みが同時に行える、複数のメモ
リ・ブロックと、 画像メモリに格納された、１の前記ソース・ドライバが
１ライン駆動する際の担当画素分のデータが１の前記メ
モリ・ブロックに書き込まれるごとに書き込まれるべき
前記メモリ・ブロックを切り換え、前記１のメモリ・ブ
ロックに書き込みがなされている間に当該１のメモリ・
ブロックに書き込まれたデータを書き込み速度より遅い
速度で同時に読み出すよう制御する制御手段とを有する
データ供給装置とを含む液晶表示装置とを有するコンピ
ュータ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7183686A JP2996899B2 (ja) | 1995-07-20 | 1995-07-20 | データ供給装置、液晶表示装置及びコンピュータ |
| TW084108790A TW297115B (ja) | 1995-07-20 | 1995-08-23 | |
| EP96304945A EP0756265B1 (en) | 1995-07-20 | 1996-07-04 | Liquid crystal display driver with improved data transfer |
| DE69626246T DE69626246T2 (de) | 1995-07-20 | 1996-07-04 | Steuerschaltung für eine Flüssigkristallanzeige mit verbesserter Datenübertragung |
| US08/682,988 US6049322A (en) | 1995-07-20 | 1996-07-16 | Memory controller for liquid crystal display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7183686A JP2996899B2 (ja) | 1995-07-20 | 1995-07-20 | データ供給装置、液晶表示装置及びコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0934410A JPH0934410A (ja) | 1997-02-07 |
| JP2996899B2 true JP2996899B2 (ja) | 2000-01-11 |
Family
ID=16140163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7183686A Expired - Fee Related JP2996899B2 (ja) | 1995-07-20 | 1995-07-20 | データ供給装置、液晶表示装置及びコンピュータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6049322A (ja) |
| EP (1) | EP0756265B1 (ja) |
| JP (1) | JP2996899B2 (ja) |
| DE (1) | DE69626246T2 (ja) |
| TW (1) | TW297115B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000074515A (ko) * | 1999-05-21 | 2000-12-15 | 윤종용 | 액정표시장치 및 그의 화상 신호 전송 배선 형성 방법 |
| JP3895897B2 (ja) * | 1999-12-22 | 2007-03-22 | Ｎｅｃ液晶テクノロジー株式会社 | アクティブマトリックス型表示装置 |
| EP2797288A1 (en) * | 2000-03-30 | 2014-10-29 | Sony Corporation | Apparatus and method for implementing a content providing schedule |
| US6943783B1 (en) | 2001-12-05 | 2005-09-13 | Etron Technology Inc. | LCD controller which supports a no-scaling image without a frame buffer |
| DE102018221609A1 (de) | 2018-12-13 | 2020-06-18 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Elektrodenfilms für einen Energiespeicher |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0291252A3 (en) * | 1987-05-12 | 1989-08-02 | Seiko Epson Corporation | Method of video display and video display device therefor |
| JP2702941B2 (ja) * | 1987-10-28 | 1998-01-26 | 株式会社日立製作所 | 液晶表示装置 |
| DE68923683T2 (de) * | 1988-11-05 | 1996-02-15 | Sharp Kk | Steuereinrichtung und -verfahren für eine Flüssigkristallanzeigetafel. |
| US5192945A (en) * | 1988-11-05 | 1993-03-09 | Sharp Kabushiki Kaisha | Device and method for driving a liquid crystal panel |
| JPH0362090A (ja) * | 1989-07-31 | 1991-03-18 | Toshiba Corp | フラットパネル表示制御回路 |
| US5504532A (en) * | 1989-09-07 | 1996-04-02 | Advanced Television Test Center, Inc. | Bi-directional television format digital signal converter with improved luminance signal-to-noise ratio |
| US5168270A (en) * | 1990-05-16 | 1992-12-01 | Nippon Telegraph And Telephone Corporation | Liquid crystal display device capable of selecting display definition modes, and driving method therefor |
| JP2673386B2 (ja) * | 1990-09-29 | 1997-11-05 | シャープ株式会社 | 映像表示装置 |
| JPH04331981A (ja) * | 1991-05-07 | 1992-11-19 | Casio Comput Co Ltd | 液晶表示装置 |
| US5488389A (en) * | 1991-09-25 | 1996-01-30 | Sharp Kabushiki Kaisha | Display device |
| CN1044292C (zh) * | 1993-05-13 | 1999-07-21 | 卡西欧计算机公司 | 显示器驱动设备 |
| JPH075850A (ja) * | 1993-06-14 | 1995-01-10 | Hitachi Ltd | 液晶表示装置 |
| US5537128A (en) * | 1993-08-04 | 1996-07-16 | Cirrus Logic, Inc. | Shared memory for split-panel LCD display systems |
| KR0171913B1 (ko) * | 1993-12-28 | 1999-03-20 | 사토 후미오 | 액정표시장치 및 그 구동방법 |
| TW270993B (en) * | 1994-02-21 | 1996-02-21 | Hitachi Seisakusyo Kk | Matrix liquid crystal display and driving circuit therefor |
| US5710604A (en) * | 1996-02-09 | 1998-01-20 | Texas Instruments Incorporated | Video memory device for color-sequential-type displays |
-
1995
- 1995-07-20 JP JP7183686A patent/JP2996899B2/ja not_active Expired - Fee Related
- 1995-08-23 TW TW084108790A patent/TW297115B/zh not_active IP Right Cessation
-
1996
- 1996-07-04 DE DE69626246T patent/DE69626246T2/de not_active Expired - Fee Related
- 1996-07-04 EP EP96304945A patent/EP0756265B1/en not_active Expired - Lifetime
- 1996-07-16 US US08/682,988 patent/US6049322A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69626246T2 (de) | 2003-10-30 |
| EP0756265A1 (en) | 1997-01-29 |
| US6049322A (en) | 2000-04-11 |
| TW297115B (ja) | 1997-02-01 |
| JPH0934410A (ja) | 1997-02-07 |
| DE69626246D1 (de) | 2003-03-27 |
| EP0756265B1 (en) | 2003-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100705617B1 (ko) | 액정구동장치 | |
| US5742274A (en) | Video interface system utilizing reduced frequency video signal processing | |
| US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
| KR100426913B1 (ko) | 표시 장치, 화상 제어 반도체 장치, 및 표시 장치의 구동방법 | |
| JP2982722B2 (ja) | 映像表示装置 | |
| TW200421245A (en) | Device for driving a display apparatus | |
| US20050068287A1 (en) | Multi-resolution driver device | |
| JPH08505255A (ja) | ウィンドウ動作用フレーム・バッファ・システム | |
| JP2996899B2 (ja) | データ供給装置、液晶表示装置及びコンピュータ | |
| CN102142238A (zh) | 图像显示系统 | |
| JP2000122030A (ja) | マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置 | |
| JPH05181431A (ja) | 液晶表示データ制御装置 | |
| JPH09506439A (ja) | 行アドレス・ストローブ・サイクルを必要としないでフレーム・バッファ動作を行う方法と装置 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JP2003223149A (ja) | データ線駆動装置および画像表示装置 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JPH08123359A (ja) | 映像表示装置 | |
| EP0805428A1 (en) | Vehicular navigation display system with clock selection depending on the display format | |
| KR0138935B1 (ko) | 씨알티및 엘씨디를동시에제어하기위한 이중패널이중드라이브그래픽제어장치 | |
| JPH0830254A (ja) | 表示効果発生回路 | |
| JPH07199864A (ja) | 表示装置 | |
| JPH11136643A (ja) | 映像信号走査変換回路 | |
| JPH07334138A (ja) | 画像表示装置 | |
| JP2000322034A (ja) | 液晶表示装置 | |
| JP2003280613A (ja) | 表示装置、駆動回路、および表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |