JPH0362090A - フラットパネル表示制御回路 - Google Patents
フラットパネル表示制御回路Info
- Publication number
- JPH0362090A JPH0362090A JP1198354A JP19835489A JPH0362090A JP H0362090 A JPH0362090 A JP H0362090A JP 1198354 A JP1198354 A JP 1198354A JP 19835489 A JP19835489 A JP 19835489A JP H0362090 A JPH0362090 A JP H0362090A
- Authority
- JP
- Japan
- Prior art keywords
- display
- flat panel
- data
- crt
- lcd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 51
- 230000009977 dual effect Effects 0.000 abstract description 31
- 239000000872 buffer Substances 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 30
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
- G06F3/1475—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
- G09G5/366—Graphics controllers with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Computer Graphics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、特にパーソナルコンピュータに用いて好適
なフラットパネル表示制御回路に関する。
なフラットパネル表示制御回路に関する。
(従来の技術)
近年パーソナルコンピュータの分野に於いて、ラップト
ツブと称されるタイプのデイスプレィ−体形のパーソナ
ルコンピュータが主流をしめつつある。この種ラップト
ツブタイプのパーソナルコンピュータに設けられるデイ
スプレィとしては、プラズマ、LCD等の表示器を用い
たフラットパネルタイプのデイスプレィが広く使用され
る。ところがパーソナルコンピュータの流通ソフトウェ
アは未だCRT用に作成されたものが多く、従って上記
したようなフラットパネルタイプのデイスプレィを設け
たデイスプレィ一体形のラップトツブパーソナルコンピ
ュータに於いては、CRT用に作成された流通ソフトウ
ェアに対処するための対策を講する必要がある。
ツブと称されるタイプのデイスプレィ−体形のパーソナ
ルコンピュータが主流をしめつつある。この種ラップト
ツブタイプのパーソナルコンピュータに設けられるデイ
スプレィとしては、プラズマ、LCD等の表示器を用い
たフラットパネルタイプのデイスプレィが広く使用され
る。ところがパーソナルコンピュータの流通ソフトウェ
アは未だCRT用に作成されたものが多く、従って上記
したようなフラットパネルタイプのデイスプレィを設け
たデイスプレィ一体形のラップトツブパーソナルコンピ
ュータに於いては、CRT用に作成された流通ソフトウ
ェアに対処するための対策を講する必要がある。
また、その他に、CRT用の表示コントローラをそのま
まフラットパネル用に使用する目的と、CRTデイスプ
レィとフラットパネルディスプレイに同時に同一画面を
表示する目的のいずれか一つ又は複数の目的のために、
フレームメモリと呼ばれる表示画面のデータを蓄えてお
く特殊なメモリが内蔵される。更に、そのフレームメモ
リをコントロール(リード・ライト)するコントローラ
を用い、画面のデータを一旦フレームメモリに蓄え、そ
れをフラットパネルディスプレイに必要なタイミングで
読み出し表示する回路を備える必要がある。このフレー
ムメモリは表示データを蓄えるためのデータ書込みと表
示のための読み出しの2つのポートが必要であり、通常
の1ポートのDRAMを使用したとき、この2つのポー
トを時分割で制御する必要がある。
まフラットパネル用に使用する目的と、CRTデイスプ
レィとフラットパネルディスプレイに同時に同一画面を
表示する目的のいずれか一つ又は複数の目的のために、
フレームメモリと呼ばれる表示画面のデータを蓄えてお
く特殊なメモリが内蔵される。更に、そのフレームメモ
リをコントロール(リード・ライト)するコントローラ
を用い、画面のデータを一旦フレームメモリに蓄え、そ
れをフラットパネルディスプレイに必要なタイミングで
読み出し表示する回路を備える必要がある。このフレー
ムメモリは表示データを蓄えるためのデータ書込みと表
示のための読み出しの2つのポートが必要であり、通常
の1ポートのDRAMを使用したとき、この2つのポー
トを時分割で制御する必要がある。
この際、一定時間内にアクセス(リード・ライト)する
スピードは、DRAM、SRAMによりそれぞれ決めら
れており、パネル表示のためのリードスピード約40n
s/ドツト(単色、単階調)を2分割すると約29n
s/ドツト(単色、単階調)の読み出しスピードが必要
となるため、標準的なアクセススピードを持つDRAM
(160ns:サイクルタイム)を使う場合、8ドツ
ト=160ns程度のデータを同時にリードする必要が
ある。16階調の表示を行なう場合は、この4倍で、8
ドツトX4−32ビツトのデータを一度にリードしなけ
ればならず、8ビツト幅のSRAM4個、又は、4ビツ
ト幅のDRAM8個が必要となる。640X480の解
像度で16階調(4ビツト)の表示を行なうためには、
640x480xl、17Mビットのメモリが必要で、
SRAMを使う場合は32KX8ビツト(256にビッ
ト)4個で1Mビットにしかならず、512にビットの
メモリは4倍単位のメモリ標準からはずれるため、32
KX8ビツトSRAM8個を使用せざるを得ない(IM
のSRAM4個は価格面から非現実的である)。結局、
フレームメモリとしては、32KX8ビツト(256に
ビット)8個、又は64KX4ビツト(256にビット
)8個のメモリ素子が必要となる。
スピードは、DRAM、SRAMによりそれぞれ決めら
れており、パネル表示のためのリードスピード約40n
s/ドツト(単色、単階調)を2分割すると約29n
s/ドツト(単色、単階調)の読み出しスピードが必要
となるため、標準的なアクセススピードを持つDRAM
(160ns:サイクルタイム)を使う場合、8ドツ
ト=160ns程度のデータを同時にリードする必要が
ある。16階調の表示を行なう場合は、この4倍で、8
ドツトX4−32ビツトのデータを一度にリードしなけ
ればならず、8ビツト幅のSRAM4個、又は、4ビツ
ト幅のDRAM8個が必要となる。640X480の解
像度で16階調(4ビツト)の表示を行なうためには、
640x480xl、17Mビットのメモリが必要で、
SRAMを使う場合は32KX8ビツト(256にビッ
ト)4個で1Mビットにしかならず、512にビットの
メモリは4倍単位のメモリ標準からはずれるため、32
KX8ビツトSRAM8個を使用せざるを得ない(IM
のSRAM4個は価格面から非現実的である)。結局、
フレームメモリとしては、32KX8ビツト(256に
ビット)8個、又は64KX4ビツト(256にビット
)8個のメモリ素子が必要となる。
(発明が解決しようとする課題)
このようにフラットパネルディスプレイを使用する表示
機構に於いては、フラットパネルディスプレイに表示す
るためだけに使用されるフレームメモリの他に、通常の
表示データを蓄えるVRAMと呼ばれるメモリが別途必
要であるため、ハードウェア構成に於いて、PCB (
プリントサーキットボード)の表示回路に占める実装領
域がきくなり、構成が繁雑化する等の問題があった。
機構に於いては、フラットパネルディスプレイに表示す
るためだけに使用されるフレームメモリの他に、通常の
表示データを蓄えるVRAMと呼ばれるメモリが別途必
要であるため、ハードウェア構成に於いて、PCB (
プリントサーキットボード)の表示回路に占める実装領
域がきくなり、構成が繁雑化する等の問題があった。
この本発明は上記実情に鑑みなされたもので、デュアル
ポートメモリと呼ばれる書き込み用と読み出し用の2つ
のポートを有するDRAMを使用して、コンパクトかつ
廉価な構成でフラットパネルディスプレイを表示ドライ
ブ制御できるフラットパネル表示制御回路を提供するこ
とを目的とする。
ポートメモリと呼ばれる書き込み用と読み出し用の2つ
のポートを有するDRAMを使用して、コンパクトかつ
廉価な構成でフラットパネルディスプレイを表示ドライ
ブ制御できるフラットパネル表示制御回路を提供するこ
とを目的とする。
[発明の構成]
(課題を解決するための手段)
本発明のフラットパネル表示制御回路は、ビデオRAM
と、ビデオRAMに書込まれた表示データをプログラマ
フルに設定された画面制御情報に従い表示するCRT表
示コントローラと、CRT表示コントローラにより生成
されるCRT表示データがCRT表示タイミングにて書
込まれるデュアルポートメモリと、デュアルポートメモ
リからフラットパネルディスプレイの表示タイミングに
て表示データを得、フラットパネルディスプレイにその
表示データを表示するフラットパネルディスプレイ表示
回路とで構成される。
と、ビデオRAMに書込まれた表示データをプログラマ
フルに設定された画面制御情報に従い表示するCRT表
示コントローラと、CRT表示コントローラにより生成
されるCRT表示データがCRT表示タイミングにて書
込まれるデュアルポートメモリと、デュアルポートメモ
リからフラットパネルディスプレイの表示タイミングに
て表示データを得、フラットパネルディスプレイにその
表示データを表示するフラットパネルディスプレイ表示
回路とで構成される。
(作用)
上述したように本発明に於いてはフラットパネル画面情
報を記憶するフレームバッファとしてデュアルポートメ
モリを使用することによって、フレームバッファの個数
を減らしPCBに占める表示用回路の実装面積を減じる
ことを特徴とする。
報を記憶するフレームバッファとしてデュアルポートメ
モリを使用することによって、フレームバッファの個数
を減らしPCBに占める表示用回路の実装面積を減じる
ことを特徴とする。
例えば、640X480X16階調の表示LCD上で実
現するためのフレームメモリの構成を説明すると以下の
ようになる。即ち、256Kx4ビツト(1Mビット)
のデュアルポートメモリ2個と、それをコントロールす
るLCD表示制御回路(1つのゲートアレイにおさめる
)を設け、表示LCDとして16階調インタフェースL
CDを使用し、コンパクトな16階調LCD表示回路を
実現する。これにより、従来技術では8個必要であった
LCD表示用フレームバッファを2個にすることができ
、LCD表示回路をコンパクトにすることができる。
現するためのフレームメモリの構成を説明すると以下の
ようになる。即ち、256Kx4ビツト(1Mビット)
のデュアルポートメモリ2個と、それをコントロールす
るLCD表示制御回路(1つのゲートアレイにおさめる
)を設け、表示LCDとして16階調インタフェースL
CDを使用し、コンパクトな16階調LCD表示回路を
実現する。これにより、従来技術では8個必要であった
LCD表示用フレームバッファを2個にすることができ
、LCD表示回路をコンパクトにすることができる。
(実施例)
以下、図面を参照して本発明の実施例について説明する
。
。
図に於いて、1はCRT表示コントローラであり、CP
Uバス100を通して図示せぬCPUからセットされた
レジスタの内容に従いVRAM(ビデオRAM、、)2
に書き込まれた情報を表示する。2は表示情報を貯える
VRAM (ビデオRA M )であり、VRAMデー
タバス10】を介して表示情報がリード/ライトされる
。3はLCD表示!II御回路であり、CR7表示コン
トローラ1から出力されたVRAM2上のCRT表示デ
ータを一旦デュアルポートメモリ4に記憶し、LCD表
示タイミングで読み出し、LCD5上に表示する。4は
LCD表示制御回路3の制御の下に画面情報を記憶する
デュアルポートメモリであり、表示データを蓄えるため
のデータ書込み用ポートと表示のための読み出し用ポー
トの2つのボートをもつ。このデュアルポートメモリ4
は、LCD表示制御回路3の制御の下に、CRT表示タ
イミングに従い表示すべきデータが書き込まれ、LCD
表示タイミングに従い読み出される。5はLCD表示制
御回路3の制御の下に、デュアルポートメモリ4より読
み出した画面情報を表示出力するLCDである。100
はCPUバスであり、CPUが必要に応じてCRT表示
表示表示コント−ローラ1蔵レジスタ及びVRAM2に
データをライト又はリードする場合に使用する。101
はCPUのVRAMライト/リード又は表示のためのリ
ードを目的としたVRAMデータバスであり、CR7表
示コントローラ1がVRAM2をライト/リードする場
合に使用される。102はCRT表示表示コントローラ
1から出力されるCRT表示データであり、CRTに表
示するタイミングで出力される。103はデュアルポー
トメモリライトデータであり、CRTに表示するタイミ
ングで画面データをデュアルポートメモリ4にライトす
る。104はデュアルポートメモリリードデータであり
、LCD5に表示するタイミングで画面データをデュア
ルポートメモリ4からリードする。
Uバス100を通して図示せぬCPUからセットされた
レジスタの内容に従いVRAM(ビデオRAM、、)2
に書き込まれた情報を表示する。2は表示情報を貯える
VRAM (ビデオRA M )であり、VRAMデー
タバス10】を介して表示情報がリード/ライトされる
。3はLCD表示!II御回路であり、CR7表示コン
トローラ1から出力されたVRAM2上のCRT表示デ
ータを一旦デュアルポートメモリ4に記憶し、LCD表
示タイミングで読み出し、LCD5上に表示する。4は
LCD表示制御回路3の制御の下に画面情報を記憶する
デュアルポートメモリであり、表示データを蓄えるため
のデータ書込み用ポートと表示のための読み出し用ポー
トの2つのボートをもつ。このデュアルポートメモリ4
は、LCD表示制御回路3の制御の下に、CRT表示タ
イミングに従い表示すべきデータが書き込まれ、LCD
表示タイミングに従い読み出される。5はLCD表示制
御回路3の制御の下に、デュアルポートメモリ4より読
み出した画面情報を表示出力するLCDである。100
はCPUバスであり、CPUが必要に応じてCRT表示
表示表示コント−ローラ1蔵レジスタ及びVRAM2に
データをライト又はリードする場合に使用する。101
はCPUのVRAMライト/リード又は表示のためのリ
ードを目的としたVRAMデータバスであり、CR7表
示コントローラ1がVRAM2をライト/リードする場
合に使用される。102はCRT表示表示コントローラ
1から出力されるCRT表示データであり、CRTに表
示するタイミングで出力される。103はデュアルポー
トメモリライトデータであり、CRTに表示するタイミ
ングで画面データをデュアルポートメモリ4にライトす
る。104はデュアルポートメモリリードデータであり
、LCD5に表示するタイミングで画面データをデュア
ルポートメモリ4からリードする。
105はLCD表示データであり、16階調の場合4ビ
ツトでLCD5にインタフェースする。
ツトでLCD5にインタフェースする。
以下、本発明の実施例に於ける動作について説明する。
先ずCPUによってCRT表示コントローラ1内蔵のレ
ジスタに表示タイミングを、VRAM2に表示情報を書
き込む。CR7表示コントローラ1はこの表示タイミン
グに従ってVRAM2より表示情報を読み出し、CRT
表示データ102を出力する。ここまでは通常のCRT
コントローラ1の動作であり、CRT表示データ102
はそのままCRTに表示することも可能である。このC
RTコントローラ1に書き込まれる各種レジスタの値は
CRT用のものであり、CRT用に作られたアプリケー
ションソフトウェア及び基本人出力制御システム(Bi
O2)は、そのまま処理できる。LCD表示制御回路3
はこのCRT表示データ102を受けてデュアルポート
メモリ4に同一タイミングで記憶する。
ジスタに表示タイミングを、VRAM2に表示情報を書
き込む。CR7表示コントローラ1はこの表示タイミン
グに従ってVRAM2より表示情報を読み出し、CRT
表示データ102を出力する。ここまでは通常のCRT
コントローラ1の動作であり、CRT表示データ102
はそのままCRTに表示することも可能である。このC
RTコントローラ1に書き込まれる各種レジスタの値は
CRT用のものであり、CRT用に作られたアプリケー
ションソフトウェア及び基本人出力制御システム(Bi
O2)は、そのまま処理できる。LCD表示制御回路3
はこのCRT表示データ102を受けてデュアルポート
メモリ4に同一タイミングで記憶する。
デュアルポートメモリ4は640x480x16階調の
表示を行なう場合、256Kx4ビツトのものを2個使
用する。各メモリのアドレスは表示画面の1画素(ビク
セル)を指定し、LCDの上画面用に1つ、LCDの子
画面用に1つ合計2個のデュアルポートメモリを使う。
表示を行なう場合、256Kx4ビツトのものを2個使
用する。各メモリのアドレスは表示画面の1画素(ビク
セル)を指定し、LCDの上画面用に1つ、LCDの子
画面用に1つ合計2個のデュアルポートメモリを使う。
各アドレスには4ビツトのデータを入れることができ、
4ビット−16階調のデータを1つのアドレスにライト
する。CRTの表示タイミングは1画素40nsのため
、8画素を1ブロツクとし、8画素おきにデータをライ
トし、デュアルポートメモリ4のパラレルライト(通常
160nsのサイクルタイム)のサイクルタイムを満足
させる。
4ビット−16階調のデータを1つのアドレスにライト
する。CRTの表示タイミングは1画素40nsのため
、8画素を1ブロツクとし、8画素おきにデータをライ
トし、デュアルポートメモリ4のパラレルライト(通常
160nsのサイクルタイム)のサイクルタイムを満足
させる。
この場合40n s X8=320n sのサイクルタ
イムのライトとなる。つまり1フレーム(画面)目は0
,8.16・・・画素をライトし、2フレ一ム回は1,
9.17・・・画素をライトし、3フレーム目は2,1
0.19・・・・・・のように、8フレームで1つの画
面全体をデュアルポートメモリ4に書き込む。CR7表
示データ102はCRTの表示テイミングで常に転送さ
れているため、このように8フレームで1画面データを
転送しても、LCDの画面イメージがくずれることはな
い。この書き込みの動作と同時に、LCD表示制御回路
3はデュアルポートメモリ4よりLCDの表示タイミン
グに従ってその画面データをリードする。この動作はL
CDの主画面用デュアルポートメモリと子画面用デュア
ルポートメモリが平行して行なわれ、デュアルポートメ
モリ4の読み出し用シリアルリードポートよりシリアル
に画素データをリードする。デュアルポートメモリ4の
シリアルリードボートのシリアルリードサイクルは約4
0nsのため、LCDの表示のためのリードサイクルに
十分間に合う。L CD′表示制御回路3はこのデュア
ルポートメモリリードデータ104を受けてLCD5に
LCD表示データ105を送り出す。16階調表示の場
合、このデータのビット幅は4ビツトになり、主画面と
子画面を合わせると8ビツトとなる。LCD5はこのL
CD表示データ105を受けて16階調の表示を行なう
。
イムのライトとなる。つまり1フレーム(画面)目は0
,8.16・・・画素をライトし、2フレ一ム回は1,
9.17・・・画素をライトし、3フレーム目は2,1
0.19・・・・・・のように、8フレームで1つの画
面全体をデュアルポートメモリ4に書き込む。CR7表
示データ102はCRTの表示テイミングで常に転送さ
れているため、このように8フレームで1画面データを
転送しても、LCDの画面イメージがくずれることはな
い。この書き込みの動作と同時に、LCD表示制御回路
3はデュアルポートメモリ4よりLCDの表示タイミン
グに従ってその画面データをリードする。この動作はL
CDの主画面用デュアルポートメモリと子画面用デュア
ルポートメモリが平行して行なわれ、デュアルポートメ
モリ4の読み出し用シリアルリードポートよりシリアル
に画素データをリードする。デュアルポートメモリ4の
シリアルリードボートのシリアルリードサイクルは約4
0nsのため、LCDの表示のためのリードサイクルに
十分間に合う。L CD′表示制御回路3はこのデュア
ルポートメモリリードデータ104を受けてLCD5に
LCD表示データ105を送り出す。16階調表示の場
合、このデータのビット幅は4ビツトになり、主画面と
子画面を合わせると8ビツトとなる。LCD5はこのL
CD表示データ105を受けて16階調の表示を行なう
。
このようなデュアルポートメモリを用いたLCDの表示
ドライブ制御機構により、従来8個必要であったLCD
表示用フレームバッファを2個にすることができ、これ
によりLCD表示回路を小さくすることができ実装エリ
アを削減できる。
ドライブ制御機構により、従来8個必要であったLCD
表示用フレームバッファを2個にすることができ、これ
によりLCD表示回路を小さくすることができ実装エリ
アを削減できる。
尚、上記した本発明の実施例ではLCDでの使用のみを
例示して説明したが、プラズマ等のフラットパネルディ
スプレイにても同様の手法により実現可能である。
例示して説明したが、プラズマ等のフラットパネルディ
スプレイにても同様の手法により実現可能である。
[発明の効果]
以上説明のように本発明のフラットパネル表示制御回路
によれば、ビデオRAMと、ビデオRAMに書込まれた
表示データをプログラマブルに設定された画面制御情報
に従い表示するCRT表示コントローラと、このCRT
表示コントローラにより生成されるCR7表示データが
CRT表示タイミングに同期して書込まれるデュアルポ
ートメモリと、このデュアルポートメモリからフラット
パネルディスプレイの表示タイミングに同期して表示デ
ータを得、この表示データをフラットパネルディスプレ
イに表示するフラットパネルディスプレイ表示回路とを
備えた構成としたことにより、LCD表示用フレームバ
ッファの使用メモリ個数を大幅に削減でき、これにより
LCD表示回路を小形化できる。
によれば、ビデオRAMと、ビデオRAMに書込まれた
表示データをプログラマブルに設定された画面制御情報
に従い表示するCRT表示コントローラと、このCRT
表示コントローラにより生成されるCR7表示データが
CRT表示タイミングに同期して書込まれるデュアルポ
ートメモリと、このデュアルポートメモリからフラット
パネルディスプレイの表示タイミングに同期して表示デ
ータを得、この表示データをフラットパネルディスプレ
イに表示するフラットパネルディスプレイ表示回路とを
備えた構成としたことにより、LCD表示用フレームバ
ッファの使用メモリ個数を大幅に削減でき、これにより
LCD表示回路を小形化できる。
第1図は本発明の実施例を示すブロック図である。
1・・・CRT表示コントローラ、2・・・VRAM。
3・・・LCD表示制御回路、4・・・デュアルポート
メモリ、5・・・LCD、100・・・CPUバス、1
01・・・VRAMデータバス、102・・・CR7表
示データ、103・・・デュアルポートメモリライトデ
ータ、104・・・デュアルポートメモリリ ードデータ、 5・・・ L CD表示データ。
メモリ、5・・・LCD、100・・・CPUバス、1
01・・・VRAMデータバス、102・・・CR7表
示データ、103・・・デュアルポートメモリライトデ
ータ、104・・・デュアルポートメモリリ ードデータ、 5・・・ L CD表示データ。
Claims (1)
- ビデオRAMと、ビデオRAMに書込まれた表示データ
をプログラマブルに設定された画面制御情報に従い表示
するCRT表示コントローラと、このCRT表示コント
ローラにより生成されるCRT表示データがCRT表示
タイミングに同期して書込まれるデュアルポートメモリ
と、このデュアルポートメモリからフラットパネルディ
スプレイの表示タイミングに同期して表示データを得、
この表示データをフラットパネルディスプレイに表示す
るフラットパネルディスプレイ表示回路とを具備するこ
とを特徴とするフラットパネル表示制御回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1198354A JPH0362090A (ja) | 1989-07-31 | 1989-07-31 | フラットパネル表示制御回路 |
EP19900114280 EP0411464A3 (en) | 1989-07-31 | 1990-07-25 | Flat panel display controller using dual-port memory |
US07/557,457 US5218274A (en) | 1989-07-31 | 1990-07-25 | Flat panel display controller using dual-port memory |
KR1019900011425A KR940000598B1 (ko) | 1989-07-31 | 1990-07-27 | 듀얼 포트 메모리를 사용한 플랫 패널 디스플레이 표시 제어장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1198354A JPH0362090A (ja) | 1989-07-31 | 1989-07-31 | フラットパネル表示制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0362090A true JPH0362090A (ja) | 1991-03-18 |
Family
ID=16389715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1198354A Pending JPH0362090A (ja) | 1989-07-31 | 1989-07-31 | フラットパネル表示制御回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5218274A (ja) |
EP (1) | EP0411464A3 (ja) |
JP (1) | JPH0362090A (ja) |
KR (1) | KR940000598B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014059510A (ja) * | 2012-09-19 | 2014-04-03 | Jvc Kenwood Corp | 表示装置及び表示方法 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5555460A (en) * | 1989-11-29 | 1996-09-10 | Chips And Technologies, Inc. | Method and apparatus for providing a reformatted video image to a display |
JP2899073B2 (ja) * | 1990-06-18 | 1999-06-02 | キヤノン株式会社 | 画像情報制御装置 |
JP2609478B2 (ja) * | 1990-06-22 | 1997-05-14 | 三菱電機株式会社 | テレビ画像表示装置 |
JPH0743581B2 (ja) * | 1990-10-31 | 1995-05-15 | ヤマハ株式会社 | ディスプレイ制御装置 |
US5309168A (en) * | 1990-10-31 | 1994-05-03 | Yamaha Corporation | Panel display control device |
JPH0519747A (ja) * | 1991-07-09 | 1993-01-29 | Toshiba Corp | 表示制御装置 |
DE4129459A1 (de) * | 1991-09-05 | 1993-03-11 | Thomson Brandt Gmbh | Verfahren und vorrichtung zur ansteuerung von matrixdisplays |
JPH0580720A (ja) * | 1991-09-18 | 1993-04-02 | Canon Inc | 表示制御装置 |
JPH05210085A (ja) * | 1992-01-30 | 1993-08-20 | Canon Inc | 表示制御装置 |
US5526024A (en) * | 1992-03-12 | 1996-06-11 | At&T Corp. | Apparatus for synchronization and display of plurality of digital video data streams |
US6078316A (en) * | 1992-03-16 | 2000-06-20 | Canon Kabushiki Kaisha | Display memory cache |
JPH05303348A (ja) * | 1992-04-24 | 1993-11-16 | Nec Eng Ltd | Lcdビデオ信号インタフェース装置 |
US5444458A (en) * | 1993-02-22 | 1995-08-22 | Casio Computer Co., Ltd. | Display data write control device |
US5500654A (en) * | 1993-12-27 | 1996-03-19 | Kabushiki Kaisha Toshiba | VGA hardware window control system |
TW270993B (en) * | 1994-02-21 | 1996-02-21 | Hitachi Seisakusyo Kk | Matrix liquid crystal display and driving circuit therefor |
FR2719928B1 (fr) * | 1994-05-10 | 1996-08-02 | Essilor Int | Procédé de transformation d'une image vidéo en une image pour matrice d'affichage. |
US6014126A (en) * | 1994-09-19 | 2000-01-11 | Sharp Kabushiki Kaisha | Electronic equipment and liquid crystal display |
US5841418A (en) * | 1995-06-07 | 1998-11-24 | Cirrus Logic, Inc. | Dual displays having independent resolutions and refresh rates |
JP2996899B2 (ja) * | 1995-07-20 | 2000-01-11 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ供給装置、液晶表示装置及びコンピュータ |
US5874928A (en) * | 1995-08-24 | 1999-02-23 | Philips Electronics North America Corporation | Method and apparatus for driving a plurality of displays simultaneously |
US5977933A (en) * | 1996-01-11 | 1999-11-02 | S3, Incorporated | Dual image computer display controller |
US5758135A (en) * | 1996-09-24 | 1998-05-26 | Seiko Epson Corporation | System and method for fast clocking a digital display in a multiple concurrent display system |
US6154225A (en) * | 1996-10-11 | 2000-11-28 | Silicon Motion, Inc. | Virtual refresh™ architecture for a video-graphics controller |
GB2329741A (en) * | 1997-09-29 | 1999-03-31 | Holtek Microelectronics Inc | Liquid crystal display driver |
US7554510B1 (en) * | 1998-03-02 | 2009-06-30 | Ati Technologies Ulc | Method and apparatus for configuring multiple displays associated with a computing system |
US6313813B1 (en) | 1999-10-21 | 2001-11-06 | Sony Corporation | Single horizontal scan range CRT monitor |
US6823525B1 (en) * | 2000-01-21 | 2004-11-23 | Ati Technologies Inc. | Method for displaying single monitor applications on multiple monitors driven by a personal computer |
EP1331624A1 (en) * | 2002-01-23 | 2003-07-30 | Koninklijke Philips Electronics N.V. | Method of and apparatus for driving a plasma display panel |
JP4620974B2 (ja) * | 2004-06-30 | 2011-01-26 | 富士通株式会社 | 表示パネル用制御装置及びそれを有する表示装置 |
KR100666603B1 (ko) * | 2005-03-24 | 2007-01-09 | 삼성전자주식회사 | 멀티 디스플레이 구동 회로 및 멀티 디스플레이 구동회로의 동작 방법 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3771145B1 (en) * | 1971-02-01 | 1994-11-01 | Wiener Patricia P. | Integrated circuit read-only memory |
US3928845A (en) * | 1974-12-11 | 1975-12-23 | Rca Corp | Character generator system selectively providing different dot-matrix size symbols |
US4121283A (en) * | 1977-01-17 | 1978-10-17 | Cromemco Inc. | Interface device for encoding a digital image for a CRT display |
US4430649A (en) * | 1978-07-21 | 1984-02-07 | Radio Shack | Video processing system |
JPS56122132U (ja) * | 1980-02-18 | 1981-09-17 | ||
US4344021A (en) * | 1980-07-21 | 1982-08-10 | Rca Corporation | System for compensating for transfer characteristic variations of electron guns |
US4454593A (en) * | 1981-05-19 | 1984-06-12 | Bell Telephone Laboratories, Incorporated | Pictorial information processing technique |
US4422163A (en) * | 1981-09-03 | 1983-12-20 | Vend-A-Copy, Inc. | Power down circuit for data protection in a microprocessor-based system |
US4536856A (en) * | 1982-06-07 | 1985-08-20 | Sord Computer Systems, Inc. | Method of and apparatus for controlling the display of video signal information |
US4562435A (en) * | 1982-09-29 | 1985-12-31 | Texas Instruments Incorporated | Video display system using serial/parallel access memories |
US4574279A (en) * | 1982-11-03 | 1986-03-04 | Compaq Computer Corporation | Video display system having multiple selectable screen formats |
US4566005A (en) * | 1983-03-07 | 1986-01-21 | International Business Machines Corporation | Data management for plasma display |
US4679038A (en) * | 1983-07-18 | 1987-07-07 | International Business Machines Corporation | Band buffer display system |
JPS6085678A (ja) * | 1983-10-17 | 1985-05-15 | Canon Inc | 画像表示装置 |
US4611203A (en) * | 1984-03-19 | 1986-09-09 | International Business Machines Corporation | Video mode plasma display |
KR930009159B1 (ko) * | 1984-04-20 | 1993-09-23 | 가부시기가이샤 히다찌세이사꾸쇼 | 입력일체화 평면 디스플레이시스템 |
JPS60227296A (ja) * | 1984-04-25 | 1985-11-12 | シャープ株式会社 | 表示制御方式 |
US4628534A (en) * | 1984-07-06 | 1986-12-09 | Honeywell Information Systems Inc. | Method for changing the resolution of compressed image data |
DE3587155T2 (de) * | 1984-12-06 | 1993-06-17 | Dainippon Screen Mfg | Verfahren und vorrichtung zum verdichten von bilddaten. |
US4847788A (en) * | 1985-03-01 | 1989-07-11 | Hitachi, Ltd. | Graphic data processing method and system |
JPS61213896A (ja) * | 1985-03-19 | 1986-09-22 | 株式会社 アスキ− | デイスプレイコントロ−ラ |
JPH0736104B2 (ja) * | 1985-03-27 | 1995-04-19 | 株式会社アスキ− | デイスプレイコントロ−ラ |
US4763279A (en) * | 1985-12-26 | 1988-08-09 | International Business Machines Corporation | Method and apparatus for converting dot matrix display data of one resolution to a format for displaying on a display device having a different resolution |
EP0244978B1 (en) * | 1986-04-25 | 1992-11-04 | Seiko Instruments Inc. | Interface, for example for a liquid crystal display device |
JPH0782306B2 (ja) * | 1986-05-30 | 1995-09-06 | 株式会社日立製作所 | ビデオインターフェース方法及び装置 |
JPS6313551A (ja) * | 1986-07-04 | 1988-01-20 | Hitachi Ltd | プリンタの受信制御装置 |
JPH01191195A (ja) * | 1988-01-27 | 1989-08-01 | Toshiba Corp | 表示システム |
-
1989
- 1989-07-31 JP JP1198354A patent/JPH0362090A/ja active Pending
-
1990
- 1990-07-25 US US07/557,457 patent/US5218274A/en not_active Expired - Fee Related
- 1990-07-25 EP EP19900114280 patent/EP0411464A3/en not_active Withdrawn
- 1990-07-27 KR KR1019900011425A patent/KR940000598B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014059510A (ja) * | 2012-09-19 | 2014-04-03 | Jvc Kenwood Corp | 表示装置及び表示方法 |
Also Published As
Publication number | Publication date |
---|---|
KR940000598B1 (ko) | 1994-01-26 |
KR910003559A (ko) | 1991-02-27 |
US5218274A (en) | 1993-06-08 |
EP0411464A3 (en) | 1992-05-06 |
EP0411464A2 (en) | 1991-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0362090A (ja) | フラットパネル表示制御回路 | |
US5587726A (en) | Method and apparatus for increasing the speed of operation of a double buffered display system | |
US5945974A (en) | Display controller with integrated half frame buffer and systems and methods using the same | |
US4620186A (en) | Multi-bit write feature for video RAM | |
KR100196686B1 (ko) | 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 하기 위한 장치 | |
US6157359A (en) | Display control apparatus | |
JP2889149B2 (ja) | 画像表示制御方法及び画像表示制御装置 | |
US5657044A (en) | Liquid crystal display converter | |
US6075508A (en) | Display control apparatus and method therefor | |
KR100490703B1 (ko) | 단일-칩프레임버퍼,프레임버퍼,디스플레이서브시스템및프레임버퍼구성방법 | |
EP0823116B1 (en) | Circuits, systems and methods for modifying data stored in a memory using logic operations | |
JP3030170B2 (ja) | 単純マトリクス駆動型液晶表示装置 | |
JPH08211849A (ja) | 表示制御装置 | |
JPH0683289A (ja) | 表示制御装置 | |
JPS6024586A (ja) | 表示デ−タの処理回路 | |
JPS62113193A (ja) | 記憶回路 | |
JPS6138987A (ja) | Crt制御装置 | |
JP3468667B2 (ja) | 表示制御装置および表示装置 | |
EP0201267A2 (en) | Row processor for bit-map display | |
JPS60173587A (ja) | デ−タ処理装置 | |
JPH03226847A (ja) | コンピュータシステム | |
JPS6247098A (ja) | 表示装置 | |
JPH07199907A (ja) | 表示制御装置 | |
JPH0683290A (ja) | 表示制御装置 | |
JPS61204685A (ja) | ビデオramのアクセス方法 |