JP4620974B2 - 表示パネル用制御装置及びそれを有する表示装置 - Google Patents
表示パネル用制御装置及びそれを有する表示装置 Download PDFInfo
- Publication number
- JP4620974B2 JP4620974B2 JP2004192916A JP2004192916A JP4620974B2 JP 4620974 B2 JP4620974 B2 JP 4620974B2 JP 2004192916 A JP2004192916 A JP 2004192916A JP 2004192916 A JP2004192916 A JP 2004192916A JP 4620974 B2 JP4620974 B2 JP 4620974B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- synchronization
- written
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 claims description 166
- 239000000872 buffer Substances 0.000 claims description 22
- 230000001360 synchronised effect Effects 0.000 claims description 14
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 43
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 21
- 239000004973 liquid crystal related substance Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 102100036467 Protein delta homolog 1 Human genes 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101000928535 Homo sapiens Protein delta homolog 1 Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
本発明は、表示パネルの駆動信号を生成する表示パネル用制御装置及びそれを有する表示装置に関し、特に、フレームメモリの容量を小さくすることができる表示パネル用制御装置及びそれを有する表示装置に関する。
表示装置の一つである液晶表示装置は、省エネルギー、省スペースの表示装置として広く普及している。近年においては、動画を表示する表示装置としても普及してきている。液晶表示パネルは、現フレームの画像データに対応する表示駆動電圧が印加されるソース線と、走査タイミングで駆動されるゲート線と、それらの交差位置に設けられたセルトランジスタ及び画素電極とを有し、セルトランジスタを介して画素電極間の液晶層に表示駆動電圧を印加して液晶層の透過率を変化させることで所望の画像を表示する。
液晶材料は一般に応答特性があまり良くなく、前フレームの状態によっては１フレーム期間内に入力階調データに対応する状態に変化することができない場合があり、かかる応答特性の悪さが動画表示の画質低下を招いている。このような遅い応答特性を解決するために、駆動補償方式が提案されている（例えば特許文献１、２、３）。
この駆動補償方式は、簡単にいえば、前フレームの表示データと現フレームの表示データとに基づいて、現フレームでの表示駆動データを生成し、その表示駆動データでパネルを駆動する方法である。このように、前フレームの表示データを参照することにより、前フレームの状態を考慮した表示駆動データを生成することができる。
また、特許文献１には、前フレームの駆動後状態データと現フレームの表示データとの組合せに応じた補償値を、現フレームの表示データに加算・減算して、現フレームの表示データに対する表示駆動データを求めることが記載されている。また、表示駆動データに対応する表示駆動電圧で駆動しても必ずしも液晶層が表示駆動データ通りの状態にならないので、前フレームの駆動後状態データと現フレームでの表示データとの組合せに応じた差分値を、現フレームの表示データに加算・減算して、駆動後状態データを求めて、フレームメモリに記憶することが記載されている。
特開２００２−２９７１０４号公報対応米国公開公報：ＵＳ−２００２−０１４０６５２−Ａ１
特開２００２−６２８５号公報
特開２００２−２０２７６３号公報
上記の通り、駆動補償方式などにより液晶表示パネルを駆動するためには、供給される現フレームの表示データ（またはそれから生成された現フレームの駆動後状態データなどの現フレームデータ）をフレームメモリに格納し、フレームメモリに格納されている前フレームの表示データ（または駆動後状態データなどの前フレームデータ）と現フレームの表示データとの関係から、現フレームの表示駆動データを生成する必要がある。そのため、フレームメモリは、少なくとも、前フレームの表示データ（または駆動後状態データなどの前フレームデータ）と、現フレームの表示データ（または駆動後状態データなどの現フレームデータ）とを格納する必要があり、大容量のフレームメモリを必要とし、コストアップになるという課題を有する。
そこで、本発明の目的は、フレームメモリの容量を小さくすることができる表示パネル用制御装置及びそれを有する表示装置を提供することにある。
上記の目的を達成するために、本発明の第１の側面によれば、供給される表示データにしたがって表示パネルを駆動する表示駆動データを生成する表示パネル用制御装置において、現フレームの表示データと、前フレームの表示データまたは当該表示データから生成された表示関連データのいずれかを有する前フレームデータとに基づいて、同期信号に同期して、前記表示パネルを駆動する表示駆動データを生成する駆動データ生成ユニットを有する。そして、前記現フレームの表示データまたは当該表示データから生成された表示関連データのいずれかを有する現フレームデータが、前記同期信号に同期して書き込まれ、当該書き込まれた現フレームデータが、前記同期信号より速い高速同期信号に同期して読み出され、フレームメモリに書き込まれる第１のバッファメモリと、前記フレームメモリから読み出された前フレームデータが、前記同期信号より速い高速同期信号に同期して書き込まれ、当該書き込まれた前フレームデータが、前記同期信号に同期して読み出され、前記駆動データ生成ユニットに供給される第２のバッファメモリとを有する。そして、前記フレームメモリでは、同期信号に対応する同期期間中に、前記前フレームデータが読み出され、その後、前記現フレームデータが書き込まれる。
上記の第１の側面において、好ましい実施例では、前記表示関連データは、例えば、表示駆動データや、表示駆動データから生成される駆動後状態データなど、表示データに関連するデータである。このような表示データまたは表示関連データのいずれかを有するフレームデータをフレームメモリに格納しておき、表示パネル用制御装置は、現フレームの表示データと、当該フレームメモリ内に格納しておいた前フレームデータとから、現フレームの表示駆動データを生成する。
上記の第１の側面において、好ましい実施例では、第１及び第２のバッファメモリは、表示パネルの１ライン分のデータを格納するラインメモリであり、前記同期期間は、１ラインの駆動期間に対応する水平同期期間である。このように、１対のラインメモリを設けて、その読み出し動作と書き込み動作とを異なる速度で並列に行うことで、同期期間の前半でフレームメモリから前フレームデータを読み出し、同期期間の後半でフレームメモリに現フレームデータを書き込むことができる。
上記発明の第１の側面によれば、同期期間中において、前フレームデータを第２のバッファメモリを介してフレームメモリから読み出し、その後、現フレームデータを第１のバッファメモリを介してフレームメモリに書き込むことができる。その結果、フレームメモリは１フレーム分のデータを格納する容量があればよく、その容量を小さくすることができる。この同期期間は、例えば、表示パネルの１ラインに対応する水平同期期間であることが好ましい。または、表示パネルの数ラインに対応する期間であってもよい。さらに、第１のバッファメモリの高速読み出しクロックと第２のバッファメモリの高速書き込みクロックとは、必ずしも同じ高速クロックである必要はなく、フレームメモリの高速読み出しに対応する第２のバッファメモリの高速書き込みと、フレームメモリの高速書き込みに対応する第１のバッファメモリの高速読み出しとが、同じ同期期間内で完了するような、別々の高速クロックであってもよい。
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。
図１は、本実施の形態における液晶表示装置の全体構成図である。液晶表示装置２０は、例えばＰＣなどの表示信号生成装置１０に接続され、表示入力信号として、クロックＣＬＫと、画素毎の表示データＤＡＴＡと、水平同期信号と垂直同期信号を含むイネーブル信号ENABLEとが表示信号生成装置１０から液晶表示装置２０に供給される。液晶表示装置２０は、液晶パネル２２と、ソースドライバＳＤを搭載するソースドライバ基板２４と、ゲートドライバＧＤを搭載するゲートドライバ基板２６と、入力信号からソースドライバＳＤやゲートドライバＧＤに供給するドライバ制御信号Ｓｃ，Ｇｃを生成する表示制御装置２８とを有する。液晶表示パネル２２は、図示されるように、水平方向に複数のゲート線ＧＬと、垂直方向に複数のソース線ＳＬと、それらの交差位置にセルトランジスタＴＦＴと液晶画素ＬＣとを有する。そして、表示制御装置２８は、表示信号生成装置１０からのクロックＣＬＫとイネーブル信号ENABLEとに同期して、または、それらの信号から生成した内部クロックと内部同期信号に同期して、ソースドライバＳＤやゲートドライバＧＤの駆動タイミングを制御する。したがって、ソースドライバ用の制御信号Ｓｃは、ソース線駆動信号とそのタイミング信号を有し、また、ゲートドライバ用の制御信号Ｇｃは、ゲート線駆動タイミング信号を有する。ソース線駆動信号は、液晶画素に印加される駆動電圧に対応する信号である。
図２は、本実施の形態における表示パネル用制御装置の構成図である。この表示制御装置２８は、供給される現フレームの表示データＤＡＴＡＣと、前フレームの表示データまたは表示関連データ（前フレームデータ）ＤＡＴＡＰとに基づいて、クロックＣＬＫとイネーブル信号ENABLEに同期して、表示用の駆動データＤdataを生成する駆動データ生成ユニット３０と、その駆動データＤdataと、クロックＣＬＫとイネーブル信号ENABLEとに基づいて、ドライバ制御信号Ｓｃ，Ｇｃを生成するドライバ制御信号生成ユニット３２とを有する。更に、表示制御装置２８は、前フレームの表示データまたは表示関連データ（前フレームデータ）を格納するためのフレームメモリＦＭにアクセス可能であり、そのアクセス制御のためのメモリ制御回路３４を有する。また、表示制御装置２８は、フレームメモリＦＭの容量を１フレーム分のフレームデータを格納できる容量に削減するために、１対のメモリバッファとして、ラインメモリＡとラインメモリＢとを有し、これらのラインメモリへの制御は、メモリ制御回路３４により行われる。更に、供給されるクロックＣＬＫから、それより高速の内部クロックＣＬＫ１を生成するＰＬＬ回路が設けられている。
フレームメモリＦＭは、例えば、同期型のＤＲＡＭであり、データ入出力端子Ｄと、クロック端子ＣＬＫと、リードイネーブル端子Ｒｆ、ライトイネーブル端子Ｗｆとを有する。リードイネーブル端子Ｒｆとライトイネーブル端子Ｗｆとは、共通の制御端子でもよい。そして、フレームメモリＦＭは、１フレーム分の表示データまたは関連表示データ（フレームデータ）を記憶する容量を有する。このような大容量のフレームメモリＦＭは、通常のメモリと同様に、共通のデータ入出力端子Ｄを介して書き込み動作と読み出し動作とを時分割で行う。
一方、バッファメモリであるラインメモリＡ，Ｂは、いずれもデュアルポートメモリであり、データ入力端子Ｄｉｎとデータ出力端子Ｄｏｕｔとを個別に有し、書き込み動作と読み出し動作とを同時に行うことが可能である。したがって、それぞれの端子Ｄｉｎ，Ｄｏｕｔに対応して、書き込みクロックＷＣＬＫと読み出しクロックＲＣＬＫとが入力され、ライトイネーブル信号Ｗａ、Ｗｂとリードイネーブル信号Ｒａ、Ｒｂとに基づいて、それぞれの書き込み動作と読み出し動作とが個別に制御される。
ラインメモリＡには、ライトクロックＷＣＬＫとして、クロックＣＬＫが供給され、供給される現フレームの表示データＤＡＴＡＣの供給速度にタイミングを合わせて、現フレームの表示データＤＡＴＡＣ（または表示関連データＤdata、ＤＣdataなどの現フレームデータ）が書き込まれる。また、ラインメモリＡには、リードクロックＲＣＬＫとして、高速クロックＣＬＫ１が供給され、表示データの供給速度より高速に現フレーム表示データＤＡＴＡＣ（または表示関連データＤdata、ＤＣdataなどの現フレームデータ）が読み出され、フレームメモリＦＭに書き込まれる。
また、ラインメモリＢには、ライトクロックＷＣＬＫとして、高速クロックＣＬＫ１が供給され、フレームメモリＦＭから読み出された前フレームの表示データＤＡＴＡＰ（または表示関連データＤdata、ＤＣdataなどの前フレームデータ）が書き込まれる。また、ラインメモリＢには、リードクロックＲＣＬＫとして、高速クロックＣＬＫ１が供給され、表示データの供給速度より高速に前フレーム表示データＤＡＴＡＣ（または表示関連データＤdata、ＤＣdataなどの前フレームデータ）が読み出され、駆動データ生成ユニット３０に供給される。
メモリ制御回路３４は、イネーブル信号ENABLEにしたがって、ラインメモリＡ，ＢとフレームメモリＦＭへのリードイネーブル信号Ｒａ，Ｒｂ，Ｒｆと、ライトイネーブル信号Ｗａ，Ｗｂ，Ｗｆを生成し、各メモリの制御を行う。なお、図中、メモリへのアドレスについては省略している。
図３は、本実施の形態における表示制御装置の動作波形図である。本実施の形態では、現フレームの表示データまたは表示関連データＤdata、ＤＣdataのいずれかを有する現フレームデータがフレームメモリに書き込まれ、同様の前フレームデータがフレームメモリから読み出されるが、以下の図３の動作説明では、現フレームデータとして現フレームの表示データを、前フレームデータとして前フレームの表示データを例にして説明する。また、図３は、ＰＬＬ回路が生成する高速クロックＣＬＫ１が、入力クロックＣＬＫの２倍の周波数を有する場合の例である。
入力信号であるイネーブル信号ENABLEは、水平同期期間Ｈ１，Ｈ２でＨレベルになり、ブランク期間でＬレベルになる信号である。図示されないが、垂直同期のタイミングは、水平同期期間の間のブランク期間よりも長いブランク期間で識別可能になっている。このイネーブル信号の水平同期期間Ｈ１，Ｈ２に同期して、現フレームの表示データDATAC1,DATAC2が入力される。
水平同期期間Ｈ１で入力される現フレームの表示データDATAC1は、クロックＣＬＫに同期して入力され、駆動データ生成ユニット３０に供給されると共に、ラインメモリＡを介して、フレームメモリＦＭに書き込まれる。つまり、入力される現フレームの表示データDATAC1は、水平同期期間Ｈ１の全期間においてクロックＣＬＫに同期してラインメモリＡに書き込まれる。一方、フレームメモリＦＭからは、水平同期期間Ｈ１の前半で、高速クロックＣＬＫ１に同期して、前フレームの表示データDATAP1が読み出され、その表示データDATAP1が同じ高速クロックＣＬＫ１に同期してラインメモリＢに書き込まれる。また、ラインメモリＢからは、水平同期期間Ｈ１の全期間において、クロックＣＬＫに同期して、前記書き込まれた前フレームの表示データDATAP1が読み出され、駆動データ生成ユニット３０に供給される。駆動データ表示ユニット３０は、クロックＣＬＫに同期して、現フレームの表示データDATAC1と、前フレームの表示データDATAP1とが供給され、それらの表示データに基づいて、表示駆動データＤdataと駆動後状態データＤＣdataとを生成する。そして、ラインメモリＡからは、水平同期期間Ｈ１の後半で、高速クロックＣＬＫ１に同期して、書き込まれた現フレームの表示データDATAC1が読み出され、その表示データが同じ高速クロックＣＬＫ１に同期して、フレームメモリＦＭに書き込まれる。
上記のように、表示制御装置２８は、デュアルポート構成のラインメモリＡとラインメモリＢとを設け、現フレームの表示データDATAC1を、ラインメモリＡを経由して、水平同期期間Ｈ１の後半でフレームメモリＦＭに書き込み、前フレームの表示データDATAP1を、水平同期期間Ｈ１の前半でフレームメモリＦＭから読み出し、ラインメモリＢを経由して、駆動データ生成ユニット３０に供給する。つまり、フレームメモリＦＭの前フレームデータの読み出しと現フレームデータの書き込みとを、同じ水平同期期間の前半と後半とで時分割で行うことで、フレームメモリの容量を、１フレーム分に削減することができる。したがって、高速クロックＣＬＫ１は、１つの水平同期期間内でフレームメモリへの１フレーム分のフレームデータの読み出しと書き込みとが完了する程度の高速クロックであればよい。つまり、同じ高速クロックＣＬＫ１でラインメモリＡ，Ｂとフレームメモリのアクセスを制御する場合は、当該高速クロックＣＬＫ１は、供給されるクロックＣＬＫの２倍以上の周波数を有する必要がある。または、別々の高速クロックでラインメモリＡ、Ｂのアクセスを制御する場合は、例えば、一方が３倍の周波数、他方が１．５倍の周波数のように、１つの水平同期期間内で、フレームメモリへの読み出し動作と書き込み動作とが完了するような周波数にする必要がある。ただし、その場合は、フレームメモリへのアクセスクロックもラインメモリＡ，Ｂへの高速クロックに対応させる必要がある。
駆動データ生成ユニット３０は、供給される現フレームの表示データDATAC1と、フレームメモリＦＭからラインメモリＢを介して読み出された前フレームの表示データDATAP1とに基づいて、表示駆動データＤdataを生成し、ドライバ制御信号生成ユニット３２に供給する。また、駆動データ生成ユニット３０は、必要に応じて、表示駆動データＤdataに加えて、その表示駆動データでパネルを駆動した結果の状態である駆動後状態データＤＣdataを、現フレームの表示データから生成する。そして、必要に応じて、表示駆動データＤdataまたは駆動後状態データＤＣdataが、表示関連データとして、フレームメモリＦＭに現フレームデータとして書き込まれる。その場合は、駆動データ生成ユニット３０は、現フレーム表示データと、フレームメモリに格納されている前フレームの表示関連データＤdataまたはＤＣdataとに基づいて、現フレームでの表示駆動データＤdataを生成する。この生成は、前述の特許文献１に記載されるとおりである。
なお、各メモリや駆動データ生成ユニットへの同期クロックは、外部から表示データと共に供給されるクロックＣＬＫとそれから生成された高速クロックＣＬＫ１ではなく、表示制御装置２８で独自に生成したクロックと高速クロックでもよい。
図４は、ラインメモリＡの動作を示すタイミング波形図である。書き込み用クロックＷＣＬＫは、供給クロックＣＬＫであり、ライトイネーブル信号ＷａがＬレベルの期間（水平同期期間Ｈ１の全期間）、書き込み用クロックＷＣＬＫに同期して、現フレームの８画素の表示データＤＡＴＡＣが書き込まれる。書き込みのイネーブル信号ENABLEは、ライトイネーブル信号ＷａがＬレベルの期間であって、クロックＤＬＫに同期する８画素の表示データが有効な期間を示す。また、ラインメモリＡは、水平同期期間Ｈ１の後半において、リードイネーブル信号ＲａがＬレベルの期間、２倍の周波数をもつ高速の読み出し用クロックＲＣＬＫに同期して、現フレームの１０画素の表示データＤＡＴＡＣが読み出されて、フレームメモリに書き込まれる。読み出しのイネーブル信号ENABLEも、リードイネーブル信号ＲａがＬレベルの期間であって、クロックＤＬＫ１に同期する８画素の表示データが有効な期間を示す。このように、ラインメモリＡを介することにより、フレームメモリへの書き込み期間を、水平同期期間Ｈ１の後半の短い期間にすることができる。なお、表示データに代えて、表示駆動データや駆動後状態データなどの表示関連データをラインメモリＡを介してフレームメモリに書き込んでもよいことは、前述した通りである。
図５は、ラインメモリＢの動作を示すタイミング波形図である。書き込み用クロックＷＣＬＫは、高速クロックＣＬＫ１であり、水平同期期間Ｈ１の前半にて、ライトイネーブル信号ＷｂがＬレベルの期間、書き込み用クロックＷＣＬＫに同期して、前フレームの８画素の表示データＤＡＴＡＰが書き込まれる。この前フレームデータは、高速クロックＣＬＫ１に同期してフレームメモリから読み出されたものである。また、ラインメモリＡは、水平同期期間Ｈ１の全期間において、リードイネーブル信号ＲａがＨレベルの期間、低速の読み出し用クロックＲＣＬＫに同期して、前フレームの８画素の表示データＤＡＴＡＰが読み出されて、駆動データ生成ユニット３０に供給される。なお、表示データに代えて、表示駆動データや駆動後状態データなどの表示関連データをラインメモリＡを介してフレームメモリから読み出してもよいことは、前述した通りである。
図６は、本実施の形態における表示制御装置の別の動作波形図である。この例は、ＰＬＬ回路により、供給クロックＣＬＫに対して３倍の周波数の高速クロックＣＬＫ１が生成される例である。この例においても、図３と同様に、水平同期期間Ｈ１の前半で、前フレームデータをフレームバッファから読み出し、ラインメモリＢを介して駆動データ生成ユニットに供給することと、水平同期期間Ｈ１の後半で、現フレームデータをラインメモリＡを介してフレームメモリに書き込む。但し、高速クロックＣＬＫ１が３倍の周波数を有するので、水平同期期間Ｈ１の最初の１／３の期間で、フレームメモリから前フレームデータＤＡＴＡＰが読み出され、ラインメモリＢに書き込まれる。また、水平同期期間Ｈ１の最後の１／３の期間で、ラインメモリＡから現フレームデータが読み出され、フレームメモリに書き込まれる。より速い高速クロックを利用することで、フレームメモリの読み出し動作期間と書き込み動作期間との間に、余裕を持たせることができる。
図７は、ラインメモリＡの動作を示すタイミング波形図である。図４と同様に、ラインメモリＡには、水平同期期間Ｈ１の全期間にわたり、クロックＣＬＫに同期して８画素の現フレームデータＤＡＴＡＣが書き込まれる。一方、図４とは異なり、水平同期期間Ｈ１の最後の１／３の期間で、高速クロックＣＬＫ１に同期して、８画素の現フレームデータＤＡＴＡＣが読み出され、フレームメモリに書き込まれる。
図８は、ラインメモリＢの動作を示すタイミング波形図である。図５とは異なり水平同期期間Ｈ１の最初の１／３の期間で、前フレームデータＤＡＴＡＰがフレームメモリから読み出され、ラインメモリＢに書き込まれる。一方、図５と同様に、水平同期期間Ｈ１の全期間にわたり、クロックＣＬＫに同期して、前フレームデータＤＡＴＡＰが読み出され、駆動データ生成ユニットに供給される。
なお、上記の前フレームデータＤＡＴＡＰと現フレームデータＤＡＴＡＣは、表示データまたは当該表示データから生成された表示関連データ（表示駆動データＤdataまたは駆動後状態データＤＣdata）のいずれかである。
ＰＬＬ回路により生成される高速クロックＣＬＫ１の周波数は、例えば、供給クロックＣＬＫが低速の場合は、３倍周波数にし、供給クロックＣＬＫが高速の場合は、２倍周波数にし、ラインメモリやフレームメモリへの高速アクセスを同等の速度に維持するようにすることが望ましい。その場合は、図２における周波数検出回路３５が、供給クロックＣＬＫの周波数を検出し、それに応じてＰＬＬ回路が生成する高速クロックＣＬＫ１の周波数を制御する。
以上の実施の形態をまとめると、以下の付記の通りである。
（付記１）供給される表示データにしたがって表示パネルを駆動する表示駆動データを生成する表示パネル用制御装置において、
現フレームの表示データと、前フレームの表示データまたは当該表示データから生成された表示関連データのいずれかを有する前フレームデータとに基づいて、同期信号に同期して、前記表示パネルを駆動する表示駆動データを生成する駆動データ生成ユニットと、
前記現フレームの表示データまたは当該表示データから生成された表示関連データのいずれかを有する現フレームデータが、前記同期信号に同期して書き込まれ、当該書き込まれた現フレームデータが、前記同期信号より速い高速同期信号に同期して読み出されフレームメモリに書き込まれる第１のバッファメモリと、
前記フレームメモリから読み出された前フレームデータが、前記同期信号より速い高速同期信号に同期して書き込まれ、当該書き込まれた前フレームデータが、前記同期信号に同期して読み出され前記駆動データ生成ユニットに供給される第２のバッファメモリとを有し、
前記フレームメモリに対して、同期信号に対応する同期期間中に、前記前フレームデータを読み出し、その後、前記現フレームデータを書き込むことを特徴とする表示パネル用制御装置。
現フレームの表示データと、前フレームの表示データまたは当該表示データから生成された表示関連データのいずれかを有する前フレームデータとに基づいて、同期信号に同期して、前記表示パネルを駆動する表示駆動データを生成する駆動データ生成ユニットと、
前記現フレームの表示データまたは当該表示データから生成された表示関連データのいずれかを有する現フレームデータが、前記同期信号に同期して書き込まれ、当該書き込まれた現フレームデータが、前記同期信号より速い高速同期信号に同期して読み出されフレームメモリに書き込まれる第１のバッファメモリと、
前記フレームメモリから読み出された前フレームデータが、前記同期信号より速い高速同期信号に同期して書き込まれ、当該書き込まれた前フレームデータが、前記同期信号に同期して読み出され前記駆動データ生成ユニットに供給される第２のバッファメモリとを有し、
前記フレームメモリに対して、同期信号に対応する同期期間中に、前記前フレームデータを読み出し、その後、前記現フレームデータを書き込むことを特徴とする表示パネル用制御装置。
（付記２）付記１において、
前記表示関連データは、前記表示駆動データ、当該表示駆動データで駆動された時の駆動後状態を示す駆動後状態データのいずれかを有する表示データに関連するデータであることを特徴とする表示パネル用制御装置。
前記表示関連データは、前記表示駆動データ、当該表示駆動データで駆動された時の駆動後状態を示す駆動後状態データのいずれかを有する表示データに関連するデータであることを特徴とする表示パネル用制御装置。
（付記３）付記１において、
前記第１及び第２のバッファメモリは、表示パネルの１ライン分のデータを格納するラインメモリであり、前記同期期間は、１ラインの駆動期間に対応する水平同期期間であることを特徴とする表示パネル用制御装置。
前記第１及び第２のバッファメモリは、表示パネルの１ライン分のデータを格納するラインメモリであり、前記同期期間は、１ラインの駆動期間に対応する水平同期期間であることを特徴とする表示パネル用制御装置。
（付記４）付記１において、
前記高速同期信号は、前記同期期間内で前記フレームメモリの読み出し動作と書き込み動作とが完了する程度に高速であることを特徴とする表示パネル用制御装置。
前記高速同期信号は、前記同期期間内で前記フレームメモリの読み出し動作と書き込み動作とが完了する程度に高速であることを特徴とする表示パネル用制御装置。
（付記５）供給される表示データにしたがって表示パネルを駆動する表示駆動データを生成する表示パネル用制御装置において、
現フレームの表示データと、前フレームの表示データに関連する前フレームデータとに基づいて、同期信号に同期して、前記表示パネルを駆動する表示駆動データを生成する駆動データ生成ユニットと、
前記現フレームの表示データに関連する現フレームデータが、水平同期期間に、前記同期信号に同期して書き込まれ、当該書き込まれた現フレームデータが、前記水平同期期間の後半期間中に、前記同期信号より速い高速同期信号に同期して読み出され、フレームメモリに書き込まれる第１のラインメモリと、
前記フレームメモリから読み出された前フレームデータが、前記水平同期期間の前半期間中に、前記同期信号より速い高速同期信号に同期して書き込まれ、当該書き込まれた前フレームデータが、前記水平同期期間中に、前記同期信号に同期して読み出され、前記駆動データ生成ユニットに供給される第２のラインメモリとを有し、
前記フレームメモリに対して、前記水平同期期間中に、前記前フレームデータを読み出し、その後、前記現フレームデータを書き込むことを特徴とする表示パネル用制御装置。
現フレームの表示データと、前フレームの表示データに関連する前フレームデータとに基づいて、同期信号に同期して、前記表示パネルを駆動する表示駆動データを生成する駆動データ生成ユニットと、
前記現フレームの表示データに関連する現フレームデータが、水平同期期間に、前記同期信号に同期して書き込まれ、当該書き込まれた現フレームデータが、前記水平同期期間の後半期間中に、前記同期信号より速い高速同期信号に同期して読み出され、フレームメモリに書き込まれる第１のラインメモリと、
前記フレームメモリから読み出された前フレームデータが、前記水平同期期間の前半期間中に、前記同期信号より速い高速同期信号に同期して書き込まれ、当該書き込まれた前フレームデータが、前記水平同期期間中に、前記同期信号に同期して読み出され、前記駆動データ生成ユニットに供給される第２のラインメモリとを有し、
前記フレームメモリに対して、前記水平同期期間中に、前記前フレームデータを読み出し、その後、前記現フレームデータを書き込むことを特徴とする表示パネル用制御装置。
（付記６）付記５において、
前記表示データに関連する現フレームデータまたは前フレームデータは、表示データ、表示駆動データ、または、当該表示駆動データで駆動された後の状態を示す駆動後状態データのいずれかであることを特徴とする表示パネル用制御装置。
前記表示データに関連する現フレームデータまたは前フレームデータは、表示データ、表示駆動データ、または、当該表示駆動データで駆動された後の状態を示す駆動後状態データのいずれかであることを特徴とする表示パネル用制御装置。
（付記７）付記５において、
前記第１のラインメモリと第２のラインメモリに対する前記高速同期信号が、共通の高速同期信号であり、当該高速同期信号は、前記同期信号より２倍以上速いクロック信号であることを特徴とする表示パネル制御装置。
前記第１のラインメモリと第２のラインメモリに対する前記高速同期信号が、共通の高速同期信号であり、当該高速同期信号は、前記同期信号より２倍以上速いクロック信号であることを特徴とする表示パネル制御装置。
（付記８）付記７において、
前記共通の高速同期信号の周波数は、前記供給される表示データに対応する同期信号の周波数に応じて、適宜選択されることを特徴とする表示パネル制御装置。
前記共通の高速同期信号の周波数は、前記供給される表示データに対応する同期信号の周波数に応じて、適宜選択されることを特徴とする表示パネル制御装置。
（付記９）表示パネルと、供給される表示データにしたがって前記表示パネルを駆動する表示駆動データを生成する表示パネル用制御装置を有する表示装置において、
前記表示パネル用制御装置は、
現フレームの表示データと、前フレームの表示データまたは当該表示データから生成された表示関連データのいずれかを有する前フレームデータとに基づいて、同期信号に同期して、前記表示パネルを駆動する表示駆動データを生成する駆動データ生成ユニットと、
前記現フレームの表示データまたは当該表示データから生成された表示関連データのいずれかを有する現フレームデータが、前記同期信号に同期して書き込まれ、当該書き込まれた現フレームデータが、前記同期信号より速い高速同期信号に同期して読み出されフレームメモリに書き込まれる第１のバッファメモリと、
前記フレームメモリから読み出された前フレームデータが、前記同期信号より速い高速同期信号に同期して書き込まれ、当該書き込まれた前フレームデータが、前記同期信号に同期して読み出され前記駆動データ生成ユニットに供給される第２のバッファメモリとを有し、
前記フレームメモリに対して、同期信号に対応する同期期間中に、前記前フレームデータを読み出し、その後、前記現フレームデータを書き込むことを特徴とする表示装置。
前記表示パネル用制御装置は、
現フレームの表示データと、前フレームの表示データまたは当該表示データから生成された表示関連データのいずれかを有する前フレームデータとに基づいて、同期信号に同期して、前記表示パネルを駆動する表示駆動データを生成する駆動データ生成ユニットと、
前記現フレームの表示データまたは当該表示データから生成された表示関連データのいずれかを有する現フレームデータが、前記同期信号に同期して書き込まれ、当該書き込まれた現フレームデータが、前記同期信号より速い高速同期信号に同期して読み出されフレームメモリに書き込まれる第１のバッファメモリと、
前記フレームメモリから読み出された前フレームデータが、前記同期信号より速い高速同期信号に同期して書き込まれ、当該書き込まれた前フレームデータが、前記同期信号に同期して読み出され前記駆動データ生成ユニットに供給される第２のバッファメモリとを有し、
前記フレームメモリに対して、同期信号に対応する同期期間中に、前記前フレームデータを読み出し、その後、前記現フレームデータを書き込むことを特徴とする表示装置。
（付記１０）付記９において、
前記表示パネルは、液晶表示パネルであることを特徴とする表示装置。
前記表示パネルは、液晶表示パネルであることを特徴とする表示装置。
（付記１１）表示パネルと、供給される表示データにしたがって前記表示パネルを駆動する表示駆動データを生成する表示パネル用制御装置を有する表示装置において、
前記表示パネル用制御装置は、
現フレームの表示データと、前フレームの表示データに関連する前フレームデータとに基づいて、同期信号に同期して、前記表示パネルを駆動する表示駆動データを生成する駆動データ生成ユニットと、
前記現フレームの表示データに関連する現フレームデータが、水平同期期間に、前記同期信号に同期して書き込まれ、当該書き込まれた現フレームデータが、前記水平同期期間の後半期間中に、前記同期信号より速い高速同期信号に同期して読み出され、フレームメモリに書き込まれる第１のラインメモリと、
前記フレームメモリから読み出された前フレームデータが、前記水平同期期間の前半期間中に、前記同期信号より速い高速同期信号に同期して書き込まれ、当該書き込まれた前フレームデータが、前記水平同期期間中に、前記同期信号に同期して読み出され、前記駆動データ生成ユニットに供給される第２のラインメモリとを有し、
前記フレームメモリに対して、前記水平同期期間中に、前記前フレームデータを読み出し、その後、前記現フレームデータを書き込むことを特徴とする表示装置。
前記表示パネル用制御装置は、
現フレームの表示データと、前フレームの表示データに関連する前フレームデータとに基づいて、同期信号に同期して、前記表示パネルを駆動する表示駆動データを生成する駆動データ生成ユニットと、
前記現フレームの表示データに関連する現フレームデータが、水平同期期間に、前記同期信号に同期して書き込まれ、当該書き込まれた現フレームデータが、前記水平同期期間の後半期間中に、前記同期信号より速い高速同期信号に同期して読み出され、フレームメモリに書き込まれる第１のラインメモリと、
前記フレームメモリから読み出された前フレームデータが、前記水平同期期間の前半期間中に、前記同期信号より速い高速同期信号に同期して書き込まれ、当該書き込まれた前フレームデータが、前記水平同期期間中に、前記同期信号に同期して読み出され、前記駆動データ生成ユニットに供給される第２のラインメモリとを有し、
前記フレームメモリに対して、前記水平同期期間中に、前記前フレームデータを読み出し、その後、前記現フレームデータを書き込むことを特徴とする表示装置。
（付記１２）付記１１において、
前記表示パネルは、液晶表示パネルであることを特徴とする表示装置。
前記表示パネルは、液晶表示パネルであることを特徴とする表示装置。
２８：表示パネル制御装置、３０：駆動データ生成ユニット
３２：ドライバ制御信号生成ユニット、ＣＬＫ：同期信号
ＣＬＫ１：高速同期信号、ＦＭ：フレームメモリ
ＤＡＴＡＣ：現フレームデータ、ＤＡＴＡＰ：前フレームデータ
３２：ドライバ制御信号生成ユニット、ＣＬＫ：同期信号
ＣＬＫ１：高速同期信号、ＦＭ：フレームメモリ
ＤＡＴＡＣ：現フレームデータ、ＤＡＴＡＰ：前フレームデータ
Claims (7)
- 供給される表示データにしたがって表示パネルを駆動する表示駆動データを生成する表示パネル用制御装置において、
現フレームの表示データと、前フレームの表示データまたは当該表示データから生成された表示関連データのいずれかを有する前フレームデータとに基づいて、同期信号に同期して、前記表示パネルを駆動する表示駆動データを生成する駆動データ生成ユニットと、
前記現フレームの表示データまたは当該表示データから生成された表示関連データのいずれかを有する現フレームデータが、前記同期信号に同期して書き込まれ、当該書き込まれた現フレームデータが、前記同期信号より速い高速同期信号に同期して読み出されフレームメモリに書き込まれる第１のバッファメモリと、
前記フレームメモリから読み出された前フレームデータが、前記同期信号より速い高速同期信号に同期して書き込まれ、当該書き込まれた前フレームデータが、前記同期信号に同期して読み出され前記駆動データ生成ユニットに供給される第２のバッファメモリとを有し、
前記フレームメモリに対して、同期信号に対応する同期期間中に、前記前フレームデータの読み出しと、その後の前記現フレームデータの書き込みとを行うことを特徴とする表示パネル用制御装置。 - 請求項１において、
前記表示関連データは、前記表示駆動データ、当該表示駆動データで駆動された時の駆動後状態を示す駆動後状態データのいずれかを有する表示データに関連するデータであることを特徴とする表示パネル用制御装置。 - 請求項１において、
前記第１及び第２のバッファメモリは、表示パネルの１ライン分のデータを格納するラインメモリであり、前記同期期間は、１ラインの駆動期間に対応する水平同期期間であることを特徴とする表示パネル用制御装置。 - 請求項１において、
前記高速同期信号は、前記同期期間内で前記フレームメモリの読み出し動作と書き込み動作とが完了する程度に高速であることを特徴とする表示パネル用制御装置。 - 供給される表示データにしたがって表示パネルを駆動する表示駆動データを生成する表示パネル用制御装置において、
現フレームの表示データと、前フレームの表示データに関連する前フレームデータとに基づいて、同期信号に同期して、前記表示パネルを駆動する表示駆動データを生成する駆動データ生成ユニットと、
前記現フレームの表示データに関連する現フレームデータが、水平同期期間に、前記同期信号に同期して書き込まれ、当該書き込まれた現フレームデータが、前記水平同期期間の後半期間中に、前記同期信号より速い高速同期信号に同期して読み出され、フレームメモリに書き込まれる第１のラインメモリと、
前記フレームメモリから読み出された前フレームデータが、前記水平同期期間の前半期間中に、前記同期信号より速い高速同期信号に同期して書き込まれ、当該書き込まれた前フレームデータが、前記水平同期期間中に、前記同期信号に同期して読み出され、前記駆動データ生成ユニットに供給される第２のラインメモリとを有し、
前記フレームメモリに対して、前記水平同期期間中に、前記前フレームデータの読み出しと、その後の前記現フレームデータの書き込みとを行うことを特徴とする表示パネル用制御装置。 - 表示パネルと、供給される表示データにしたがって前記表示パネルを駆動する表示駆動データを生成する表示パネル用制御装置を有する表示装置において、
前記表示パネル用制御装置は、
現フレームの表示データと、前フレームの表示データまたは当該表示データから生成された表示関連データのいずれかを有する前フレームデータとに基づいて、同期信号に同期して、前記表示パネルを駆動する表示駆動データを生成する駆動データ生成ユニットと、
前記現フレームの表示データまたは当該表示データから生成された表示関連データのいずれかを有する現フレームデータが、前記同期信号に同期して書き込まれ、当該書き込まれた現フレームデータが、前記同期信号より速い高速同期信号に同期して読み出されフレームメモリに書き込まれる第１のバッファメモリと、
前記フレームメモリから読み出された前フレームデータが、前記同期信号より速い高速同期信号に同期して書き込まれ、当該書き込まれた前フレームデータが、前記同期信号に同期して読み出され前記駆動データ生成ユニットに供給される第２のバッファメモリとを有し、
前記フレームメモリに対して、同期信号に対応する同期期間中に、前記前フレームデータの読み出しと、その後の前記現フレームデータの書き込みとを行うことを特徴とする表示装置。 - 表示パネルと、供給される表示データにしたがって前記表示パネルを駆動する表示駆動データを生成する表示パネル用制御装置を有する表示装置において、
前記表示パネル用制御装置は、
現フレームの表示データと、前フレームの表示データに関連する前フレームデータとに基づいて、同期信号に同期して、前記表示パネルを駆動する表示駆動データを生成する駆動データ生成ユニットと、
前記現フレームの表示データに関連する現フレームデータが、水平同期期間に、前記同期信号に同期して書き込まれ、当該書き込まれた現フレームデータが、前記水平同期期間の後半期間中に、前記同期信号より速い高速同期信号に同期して読み出され、フレームメモリに書き込まれる第１のラインメモリと、
前記フレームメモリから読み出された前フレームデータが、前記水平同期期間の前半期間中に、前記同期信号より速い高速同期信号に同期して書き込まれ、当該書き込まれた前フレームデータが、前記水平同期期間中に、前記同期信号に同期して読み出され、前記駆動データ生成ユニットに供給される第２のラインメモリとを有し、
前記フレームメモリに対して、前記水平同期期間中に、前記前フレームデータの読み出しと、その後の前記現フレームデータの書き込みとを行うことを特徴とする表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004192916A JP4620974B2 (ja) | 2004-06-30 | 2004-06-30 | 表示パネル用制御装置及びそれを有する表示装置 |
| US11/087,945 US7969427B2 (en) | 2004-06-30 | 2005-03-23 | Control device for display panel and display apparatus having same |
| TW094109589A TWI306587B (en) | 2004-06-30 | 2005-03-28 | Control device for display panel and display apparatus having same |
| KR1020050031157A KR100698984B1 (ko) | 2004-06-30 | 2005-04-14 | 표시 패널용 제어 장치 및 그것을 갖는 표시 장치 |
| CNB2005100655714A CN100385498C (zh) | 2004-06-30 | 2005-04-18 | 液晶显示板控制装置、控制方法以及液晶显示设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004192916A JP4620974B2 (ja) | 2004-06-30 | 2004-06-30 | 表示パネル用制御装置及びそれを有する表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006017804A JP2006017804A (ja) | 2006-01-19 |
| JP4620974B2 true JP4620974B2 (ja) | 2011-01-26 |
Family
ID=35513345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004192916A Active JP4620974B2 (ja) | 2004-06-30 | 2004-06-30 | 表示パネル用制御装置及びそれを有する表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7969427B2 (ja) |
| JP (1) | JP4620974B2 (ja) |
| KR (1) | KR100698984B1 (ja) |
| CN (1) | CN100385498C (ja) |
| TW (1) | TWI306587B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070176912A1 (en) * | 2005-12-09 | 2007-08-02 | Beames Michael H | Portable memory devices with polymeric displays |
| KR101243245B1 (ko) * | 2006-08-03 | 2013-03-14 | 삼성디스플레이 주식회사 | 신호입출력장치 및 이를 가지는 액정표시장치 |
| JP2008070561A (ja) * | 2006-09-13 | 2008-03-27 | Canon Inc | 表示装置及びその制御方法 |
| US7876313B2 (en) * | 2006-09-29 | 2011-01-25 | Intel Corporation | Graphics controller, display controller and method for compensating for low response time in displays |
| US8259040B2 (en) * | 2007-04-10 | 2012-09-04 | Samsung Mobile Display Co., Ltd. | Organic light emitting display and driving method thereof |
| DE102007045774B4 (de) * | 2007-09-25 | 2010-04-08 | Continental Automotive Gmbh | Verfahren und Vorrichtung zur Synchronisation einer Bildanzeige in einem Kraftfahrzeug |
| KR101528761B1 (ko) * | 2008-05-16 | 2015-06-15 | 삼성디스플레이 주식회사 | 콘트롤러 보드 및 이를 갖는 표시장치 |
| US8780093B2 (en) * | 2009-03-25 | 2014-07-15 | Himax Technologies Limited | Method for transmitting image data through RSDS transmission interfaces |
| US20110025697A1 (en) * | 2009-07-28 | 2011-02-03 | Ying-Lieh Chen | Method for transmitting image data through rsds transmission interfaces |
| TWI411991B (zh) * | 2009-09-09 | 2013-10-11 | Tatung Co | 場發射顯示面板的驅動電路和方法及場發射顯示器 |
| KR101742182B1 (ko) * | 2010-09-17 | 2017-06-16 | 삼성디스플레이 주식회사 | 영상 데이터 처리 방법, 및 이를 수행하는 표시 장치 |
| JP2013231918A (ja) * | 2012-05-01 | 2013-11-14 | Samsung R&D Institute Japan Co Ltd | フレームメモリの制御回路、表示装置及びフレームメモリの制御方法 |
| CN103680461B (zh) * | 2012-09-20 | 2017-06-23 | 广东新岸线计算机系统芯片有限公司 | 一种实现显示帧缓存切换的方法及显示系统 |
| DE102013224702A1 (de) | 2013-12-03 | 2015-06-03 | Robert Bosch Gmbh | Steuergerät für ein Kraftfahrzeug |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07121143A (ja) * | 1993-10-20 | 1995-05-12 | Casio Comput Co Ltd | 液晶表示装置及び液晶駆動方法 |
| JPH1090662A (ja) * | 1996-07-12 | 1998-04-10 | Tektronix Inc | プラズマ・アドレス液晶表示装置及びその表示パネルの動作方法 |
| JP2002116743A (ja) * | 2000-08-03 | 2002-04-19 | Sharp Corp | 液晶表示装置の駆動方法 |
| JP2003143556A (ja) * | 2001-11-01 | 2003-05-16 | Hitachi Ltd | 表示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362090A (ja) * | 1989-07-31 | 1991-03-18 | Toshiba Corp | フラットパネル表示制御回路 |
| US5522064A (en) * | 1990-10-01 | 1996-05-28 | International Business Machines Corporation | Data processing apparatus for dynamically setting timings in a dynamic memory system |
| US5309168A (en) * | 1990-10-31 | 1994-05-03 | Yamaha Corporation | Panel display control device |
| EP0502600A3 (en) | 1991-03-05 | 1993-02-03 | Nview Corporation | Method and apparatus for displaying rgb and sync video without auxiliary frame storage memory |
| US5812210A (en) * | 1994-02-01 | 1998-09-22 | Hitachi, Ltd. | Display apparatus |
| JP3253481B2 (ja) * | 1995-03-28 | 2002-02-04 | シャープ株式会社 | メモリインターフェイス回路 |
| US5805693A (en) * | 1996-07-09 | 1998-09-08 | Holtek Microelectronics, Inc | Monitor-controlling device |
| JPH1166289A (ja) * | 1997-08-25 | 1999-03-09 | Toshiba Corp | 画像信号処理回路 |
| JP4121590B2 (ja) * | 1997-10-30 | 2008-07-23 | 株式会社ルネサステクノロジ | 画像表示装置及びその特殊再生制御装置 |
| JP2002006285A (ja) | 2000-06-23 | 2002-01-09 | Kyocera Corp | 移動性液晶表示装置および情報機器 |
| JP4188566B2 (ja) * | 2000-10-27 | 2008-11-26 | 三菱電機株式会社 | 液晶表示装置の駆動回路および駆動方法 |
| JP3739297B2 (ja) * | 2001-03-29 | 2006-01-25 | シャープ株式会社 | 高速応答の為に駆動補償を行う液晶表示装置の制御回路 |
-
2004
- 2004-06-30 JP JP2004192916A patent/JP4620974B2/ja active Active
-
2005
- 2005-03-23 US US11/087,945 patent/US7969427B2/en active Active
- 2005-03-28 TW TW094109589A patent/TWI306587B/zh active
- 2005-04-14 KR KR1020050031157A patent/KR100698984B1/ko active IP Right Grant
- 2005-04-18 CN CNB2005100655714A patent/CN100385498C/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07121143A (ja) * | 1993-10-20 | 1995-05-12 | Casio Comput Co Ltd | 液晶表示装置及び液晶駆動方法 |
| JPH1090662A (ja) * | 1996-07-12 | 1998-04-10 | Tektronix Inc | プラズマ・アドレス液晶表示装置及びその表示パネルの動作方法 |
| JP2002116743A (ja) * | 2000-08-03 | 2002-04-19 | Sharp Corp | 液晶表示装置の駆動方法 |
| JP2003143556A (ja) * | 2001-11-01 | 2003-05-16 | Hitachi Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100698984B1 (ko) | 2007-03-26 |
| US7969427B2 (en) | 2011-06-28 |
| TWI306587B (en) | 2009-02-21 |
| KR20060045723A (ko) | 2006-05-17 |
| CN1716372A (zh) | 2006-01-04 |
| JP2006017804A (ja) | 2006-01-19 |
| US20060001632A1 (en) | 2006-01-05 |
| CN100385498C (zh) | 2008-04-30 |
| TW200601229A (en) | 2006-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100698984B1 (ko) | 표시 패널용 제어 장치 및 그것을 갖는 표시 장치 | |
| JP3229250B2 (ja) | 液晶表示装置における画像表示方法及び液晶表示装置 | |
| US9123308B2 (en) | Display memory, driver circuit, display, and portable information device | |
| JP2002351430A (ja) | 表示装置 | |
| JP2005166132A (ja) | 表示メモリ回路および表示コントローラ | |
| US8120599B2 (en) | Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same | |
| US20160217763A1 (en) | Display driver | |
| JP2007140192A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4890756B2 (ja) | 信号処理装置及び方法 | |
| JP2003108056A (ja) | 表示メモリ、ドライバ回路、及びディスプレイ | |
| US20060238479A1 (en) | Display device | |
| JPH09182004A (ja) | 走査回路および画像表示装置 | |
| US20140104256A1 (en) | Liquid crystal display device | |
| JP2003108091A (ja) | ドライバ回路及びディスプレイ | |
| JP2000322018A (ja) | 表示装置 | |
| US8068081B2 (en) | Driver for driving display panel and method for reading/writing in memory thereof and thin film transistor liquid crystal display using the same | |
| JP5138296B2 (ja) | 半導体装置 | |
| KR100223598B1 (ko) | 액정 표시 장치의 듀얼 스캔 구동 회로 | |
| JPH08328514A (ja) | 情報処理装置 | |
| JPH0535195A (ja) | 表示制御装置 | |
| JP2003302945A (ja) | 表示装置 | |
| JP2003108092A (ja) | ドライバ回路及びディスプレイ | |
| JP5962109B2 (ja) | 駆動回路、電気光学装置、電子機器、及び駆動方法 | |
| JP4854246B2 (ja) | 液晶表示装置、および液晶表示装置の表示データ制御方法 | |
| JPH0535197A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061023 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061023 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4620974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |