JPH0535197A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH0535197A JPH0535197A JP19425991A JP19425991A JPH0535197A JP H0535197 A JPH0535197 A JP H0535197A JP 19425991 A JP19425991 A JP 19425991A JP 19425991 A JP19425991 A JP 19425991A JP H0535197 A JPH0535197 A JP H0535197A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- access
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
する表示器の表示状態の保存性を有効に利用し、表示器
の長寿命化を図る。 【構成】 アクセス監視手段6を設けて、表示データ供
給手段2によるビデオメモリ3の非アクセス時間を監視
し、ある時間以上のアクセスがなければ、すなわち現在
の表示内容に変更がなければ、表示駆動制御手段4によ
り表示器駆動手段5に対し水平同期信号の供給を停止し
てFLCパネル1の駆動を停止させる。
Description
詳しくは、例えば強誘電性液晶を表示更新のための動作
媒体として用い電界の印加等によって更新された表示状
態を保持可能な表示素子を具えた表示装置のための表示
制御装置に関する。
報の視覚表示機能を果す情報表示手段として表示装置が
接続されている。このような表示装置としてはCRTが
広く利用されていたが、CRTは特に表示画面の厚み方
向の長さをある程度必要とするため全体としてその容積
が大きくなり、表示装置全体の小型化を図り難い。ま
た、これにより、このようなCRTを表示器として用い
た情報処理システムの使用にあたっての自由度、すなわ
ち設置場所,携帯性等の自由度が損われる。
下、LCDという)を用いることができる。すなわち、
LCDによれば、表示装置全体の小型化(特に薄型化)
を図ることができる。このようなLCDの中には、強誘
電性液晶(以下、FLC:Ferroelectric
Liquid Crystalという)の液晶セルを
用いた表示器(以下、FLCD:FLCディスプレイと
いう)があり、その特長の1つは、その液晶セルが電界
の印加に対して表示状態の保存性を有することにある。
そのため、FLCDを駆動する場合には、CRTや他の
液晶表示器と異なり、表示画面の連続的なリフレッシュ
駆動の周期に時間的な余裕ができ、また、その連続的な
リフレッシュ駆動とは別に、表示画面上の変更に当たる
部分のみの表示状態を更新する部分書き換え駆動が可能
となる。したがって、このようなFLCDは他の液晶表
示器と比較して大画面の表示器とすることができる。
に薄いものであり、その中の細長いFLCの分子は、電
界の印加方向に応じて第1の安定状態または第2の安定
状態に配向し、電界を切ってもそれぞれの配向状態を維
持する。このようなFLCの分子の双安定性により、F
LCDは記憶性を有する。このようなFLCおよびFL
CDの詳細は、例えば特開昭63−243919号に記
載されている。
における表示状態の保存性を有効に利用し、FLCD等
の表示パネルの長寿命化を実現できる表示制御装置を提
供することを目的とする。
更新された表示状態を保持可能な表示素子の複数が配列
される表示画面を具えた表示装置のための表示制御装置
において、表示データ供給源からの表示データの供給を
監視する監視手段を具備し、該監視手段は、当該供給が
所定時間以上途絶えたときに前記表示装置に与える同期
信号の供給を停止して前記表示素子の駆動を停止させる
ことを特徴とする。
手段による表示データのアクセスを監視し、ある時間以
上のアクセスがなければ、すなわち現在の表示内容に変
更がなければ、表示装置への同期信号(水平同期信号)
の供給を停止して表示素子の駆動を停止させる。FLC
等の表示素子では表示状態を保存可能であるから表示の
消失等の不都合は生じない。またそのような非駆動状態
を得ることで表示素子の劣化を遅らせ、長寿命化が達成
できる。
に説明する。
ここで、FLC素子を用いて構成した表示器(FLCパ
ネル)1に対してホスト装置をなす表示データ供給手段
(例えば図2のような情報処理システムを用いることが
できるが、これに限られるものではない)2は、データ
表示,消去,更新等にあたってビデオメモリ3をアクセ
スする。表示駆動制御手段4では、ビデオメモリ3の内
容について、表示器駆動手段5を介しFLCパネル1を
駆動(部分書換えまたはリフレッシュ)する。本例の特
徴の一つは、アクセス監視手段6を設けて表示データ供
給手段2によるビデオメモリ3の非アクセス時間を監視
し、ある時間以上のアクセスがなければ、すなわち現在
の表示内容に変更がなければ、水平同期信号HSYNC
の供給を停止して表示駆動制御手段4により表示器駆動
手段5に対しFLCパネル1の駆動を禁止させることで
ある。FLC素子は、前述のように、駆動を停止しても
一方の配向状態を保持しているので、FLCパネル1上
での表示データの消失等の不都合は生じず、いわゆるバ
ックライト等の光源さえ確保されていればオペレータの
視認性も損われることはない。
る状態(以下その状態をスタティックモードという)を
得ることで、連続的駆動によるFLC素子の劣化を遅ら
せ、FLCパネルの長寿命化を達成でき、かつ消費電力
を低減できる訳である。また、スタティックモードでは
リフレッシュによるちらつき等も生じないために、オペ
レータの目の疲労度も低下できることが期待される。
の時間を、情報処理システムの使用状態、例えばアプリ
ケーションの違いやオペレータの熟練度に応じて可変と
することができる。すなわち、使用しているアプリケー
ションによっては、またはオペレータの熟練度が高けれ
ば、頻繁に表示内容が更新されることがあるので、スタ
ティックモードに移行するまでの時間を長く設定し、表
示内容の更新に迅速に対応できるようにする。逆に、表
示内容の頻繁な変更が生じない場合やオペレータの熟練
度が低い場合には、スタティックモードに移行するまで
の時間を短く設定することにより比較的速やかにスタテ
ィックモードを得るようにする。もっとも、移行時間を
可変とする必要性が少ないシステムであれば、固定の所
定時間としてもよい。
だ情報処理システム全体のブロック構成図である。
を制御するCPU、12はアドレスバス,コントロール
バス,データバスからなるシステムバス、13はプログ
ラムを記憶したり、ワーク領域として使われるメインメ
モリ、14はCPU11を介さずにメモリとI/O機器
間でデータの転送を行うDMAコントローラ(Dire
ct Memory Access Controll
er,以下DMACという)、15はイーサネット(X
EROX社による)等のLAN(ローカルネットワー
ク)16との間のLANインターフェース、17はRO
M,SRAM,RS232C仕様のインタフェース等か
らなるI/O機器接続用のI/O装置、18はハードデ
ィスク装置、19はフロッピーディスク装置、20はハ
ードディスク装置18やフロッピーディスク装置19の
ためのディスクインターフェース、21は例えばレーザ
ビームプリンタ,インクジェットプリンタ等高解像度の
プリンタ、22はプリンタ21のためのプリンタインタ
ーフェース、23は文字,数字等のキャラクタその他の
入力を行うためのキーボード、24はポインティングデ
バイスであるマウス、25はキーボード23やマウス2
4のためのインターフェース、26は例えば本出願人に
より特開昭63−243993号等において開示された
表示器を用いて構成できるFLCD(FLCディスプレ
イ)、27はFLCD26のためのFLCDインターフ
ェースである。
インターフェース27の構成例を示すブロック図であ
る。
バ、32はコントロールバスドライバ、33,43,4
4はデータバスドライバである。CPU11からのアド
レスデータは、アドレスバスドライバ31から、メモリ
コントローラ40およびアドレスセレクタ35の一方の
入力部に与えられるとともに、第1のスイッチS1の切
り換えによってFIFO形態のメモリ36または37に
選択的に与えられて記憶される。すなわち、これらメモ
リ36および37(以下、それぞれFIFO(A)およ
びFIFO(B)ともいう)は、書き込んだ順番にデー
タを読み出すFIFO(First In First
Out)メモリであり、これらのメモリ36および3
7に書き込まれたアドレスデータは、第2のスイッチS
2の切り換えによって選択的に読み出される。
されたアドレスデータと、後述するアドレスカウンタ3
8からのアドレスデータは、第3のスイッチS3の切り
換えによって選択的にアドレスセレクタ35の他方の入
力部に与えられる。アドレスカウンタ38は、画面全体
をライン順次にリフレッシュするためのアドレスデータ
を発生するものであり、そのアドレスデータの発生タイ
ミングは同期制御回路39によって制御される。この同
期制御回路39は、前記スイッチS1,S2およびS3
の切り換え制御信号や後述するメモリコントローラ40
へのデータトランスファ要求信号をも発生する。
ントロールバスドライバ32からメモリコントローラ4
0に与えられ、そのメモリコントローラ40は、サンプ
リングカウンタ34と、アドレスセレクタ10の制御信
号、および後述するビデオメモリ41の制御信号を発生
する。サンプリングカウンタ34は、メモリコントロー
ラ40からの歩進信号に基づいて計数動作を行い、同期
制御回路39の制御信号を発生する。また、アドレスセ
レクタ35は、メモリコントローラ40からの制御信号
に基づいて、当該アドレスセレクタ35の入力部に与え
られる2つのアドレスデータの一方を選択してビデオメ
モリ41に与える。
ものであり、デュアルポートのDRAM(ダイナミック
RAM)で構成されていて、前記データバスドライバ3
3を介して表示データの書き込みと読み出しを行う。ビ
デオメモリ41に書き込まれた表示データは、ドライバ
42を介してFLCD26に転送されて表示される。ま
た、そのドライバ42は、同期制御回路39からの同期
信号をFLCD26に与える。FLCD26には、FL
Cの温度を検出する温度センサ26aが組み込まれてい
る。
は、データバスドライバ43を介して同期制御回路39
に与えられる。さらに、温度センサ26aの出力信号は
データバスドライバ44を介してCPU11に転送され
る。46はタイマであり、本例ではバスドライバ47を
介してCPU11によりその計時時間を設定可能なもの
とした。そして、このタイマ46はCPU11によりア
クセスされる度にメモリコントローラ40が発生するア
クセス信号Aによりリセット/リスタートされ、当該ア
クセス信号入力時より設定時間を計数したときにタイム
アップ信号Dを発生する。
期信号HSYNCをFLCDに向けて送出するようにす
るとともに、当該HSYNC信号を用いてスタティック
モードへの移行が行われるようにする。すなわち、本例
におけるFLCDはホストないしFLCDインタフェー
スに対して公知のLCDやCRTと同様HSYNC信号
を受取って動作する受動デバイスとして機能させ、その
機能の一部を用いてFLCパネルの非駆動状態が得られ
るようにする。
HSYNC信号を発生するための発振器,分周器等を具
備し、当該HSYNC信号をドライバ42を介してFL
CD26に供給する。そして、タイマ46が発生するタ
イムアップ信号Dに応じ、HSYNC信号の供給を停止
するように構成されている。このHSYNC信号停止の
ためには、信号Dに応じてHSYNC信号が消勢される
ような論理ゲートを付加すればよい。
合、所望するデータの書換えに対応するビデオメモリ4
1のアドレス信号がアドレスバスドライバ31を介して
メモリコントローラ40に与えられ、ここでCPU11
のメモリアクセス要求信号と同期制御回路39からのデ
ータトランスファ要求信号とのアービトレーションが行
われる。そしてCPUアクセス側が権利を得るとメモリ
コントローラ40はアドレスセレクタ35に対し、メモ
リ41へ与えるアドレスとしてCPUがアクセスしたア
ドレスを選択するよう切換えを行う。これと同時にメモ
リコントローラ40からビデオメモリ41の制御信号が
発生され、データバスドライバ33を介してデータの読
書きが行われる。このとき、CPUアクセスアドレス2
0はスイッチS1を介してFIFO(A)36またはF
IFO(B)37に記憶され、後述する表示データの転
送の際利用される。このようにCPU11から見た表示
データのアクセス方法はCRTの場合と少しも変わらな
い。
し、FLCD26へ転送する場合、同期制御回路39か
らメモリコントローラ40へデータトランスファ要求が
発生され、ビデオメモリ41に対するアドレスとしてア
ドレスカウンタ38またはFIFO側アドレスがアドレ
スセレクタ35において選択されるとともに、メモリコ
ントローラ40よりデータトランスファ用の制御信号が
生成されることで、メモリセルからシフトレジスタへ該
当アドレスのデータが転送され、シリアルポートの制御
信号によりドライバ42へ出力される。
平同期信号HSYNCに基づいて複数ラインを単位とし
て画面をライン順次に全面リフレッシュして行くサイク
ルとCPU11によりアクセスされたラインの書換えを
行う部分書換えサイクルとを交互に生じさせるタイミン
グを生成する。ここで、全面リフレッシュのサイクルと
は表示画面上一番上のライン(先頭ライン)から順次に
下方へ向けて書換えを行っていき、一番下のラインまで
至ると再び先頭ラインに戻って書換えを繰返して行くも
のである。また、アクセスラインの書換えサイクルとは
そのサイクルの直前の所定時間内にCPU11からアク
セスされたラインを書き換えるものである。
FLCディスプレイ26の画面全面を順次リフレッシュ
して行く動作と、表示内容の変更を行うべくCPU11
によりアクセスされたラインの書換えを行う動作とを時
分割に交互に行うが、さらにそれら動作の繰返し同期と
1周期内におけるそれら動作の時間的比率とを設定可能
とするとともに、ライン書換え(部分書換え)の動作期
間をCPU11によりアクセスされたラインの数等に応
じて調整するようにする。
とライン書換えの動作とを時分割に交互に行う本例の基
本的動作について説明する。ここでは、リフレッシュの
サイクルを4ラインを単位として、アクセスラインの書
換えサイクルを3ラインを単位として行う場合の例を示
す。
リフレッシュのサイクルとアクセスラインの書換えサイ
クルとを交互に生じさせるタイミングであり、“1”の
ときが全面リフレッシュのサイクルで、“0”のときが
アクセスラインの書換えサイクルであることを示す。ま
た、Ta は全面リフレッシュのサイクルの時間、Tbは
アクセスラインの書換えサイクルの時間を表わす。この
例においては、Ta :Tb =4:3としているが、要求
されるリフレッシュレート等によって最適な値を選ぶこ
とができる。すなわち、Ta の割合を大きくすればリフ
レッシュレートを上げることができ、Tb の割合を大き
くすれば部分的な変更の応答性を良くすることができ
る。この態様については後述する。
37の状態を説明するに、スイッチS1がFIFO
(A)36側に接続されると(状態A/反転B=1)、
CPU11がアクセスするラインのアドレスはFIFO
(A)36にサンプリングされて記憶される。一方スイ
ッチS1がFIFO(B)37側に接続されると(A/
反転B=0)、CPU11がアクセスするラインアドレ
スがFIFO(B)37に記憶される。また、スイッチ
S2がFIFO(A)36側に接続されると(A/反転
B=1)、FIFO(A)36に記憶されたアドレスが
出力され、スイッチS2がFIFO(B)37側に接続
されると(A/反転B=0)、FIFO(B)37に記
憶されたアドレスが出力される。
り、あるいはアドレスカウンタ38にキャリーが生じる
とアドレスカウンタ38がクリアされ、次の全面リフレ
ッシュのサイクルで出力されるラインは第0ラインに戻
り、同期制御回路39より与えられる水平同期信号HS
YNC毎に“1”,“2”,“3”と順次カウントアッ
プしていく。この間にCPU11よりラインL1,L
2,L3のアドレスがアクセスされると、スイッチS1
がFIFO(A)36に接続されているので、L1,L
2,L3のアドレスがここに記憶され、その後スイッチ
S2がFIFO(A)36に接続された時点でL1,L
2,L3のアドレスがここから出力され、出力ラインと
してL1,L2,L3が選ばれる。ここで、スイッチS
3の切換え信号は同期制御回路39からのREF/反転
ACSとして与えられ、ラインアクセスのサイクルでは
出力ラインアドレスとしてFIFO(A),FIFO
(B)側に切換えられる。
(B)37側に接続されているのでFIFO(B)37
側にアクセスアドレスが記憶される。REF/反転AC
Sが“1”となると、スイッチS3はアドレスカウンタ
38側に切換えられ、リフレッシュ動作を前サイクルの
続きのラインから行う。図4においては、L3のライン
出力後に前サイクルの続きである“4”,“5”,
“6”,“7”のラインが出力されている。以下同様に
して、上述の動作を繰返すが、FIFOを2つ用意した
のは、一方でメモリアクセスされたアドレスをサンプリ
ングし、同時に他方でサンプリングしたアドレスを出力
することを矛盾無く、かつ効率よく実行するためであ
る。すなわち、アドレスのサンプリング期間は他方のF
IFOのアクセスラインの出力開始から全面リフレッシ
ュサイクルの終了までであり、全面リフレッシュサイク
ルの終了後、直前のサンプリング期間でサンプリングし
たアドレスを出力するアクセスラインの書換えサイクル
に入ると同時に、他方のFIFOのアドレスサンプリン
グ期間が開始されることになる。
レッシュサイクルとライン書換えのサイクルとを交互に
繰返し、図4ではその繰返し周期を7ラインを1単位と
してTa :Tb =4:3として説明したが、本例ではさ
らに温度等の環境条件や表示するデータの種類、あるい
はさらにFLCDの表示デバイス素材の違い等に応じて
要求されるリフレッシュレート等によってTa とTb と
の比率を変更可能とする。すなわち、Ta の割合(1リ
フレッシュサイクル内のライン数Mに対応。すなわちT
a =M×(HSYNCの周期))を大きくすればリフレ
ッシュレートを向上することができ、例えば低温時等F
LC素子の応答性が低い場合やイメージ画像を表示する
場合においても良好な表示状態を得ることができる。逆
に、Tbの割合(1つの部分書換えサイクル内のライン
数Nに対応。すなわちTb =N×(HSYNCの周
期))を大とすれば部分的な表示の変更の応答性を高く
することができ、高温時や文字等キャラクタの表示時
等、リフレッシュレートが高くなくてもよい場合に対応
できることになる。
をも設定可能とすることで、リフレッシュサイクルおよ
び部分書換えの割合をより細かく変えることができるよ
うにし、より細やかな最適化を図るようにする。例え
ば、リフレッシュレートを優先させなければならない、
もしくは優先したい場合に、繰返し周期のライン数を4
0ラインにしてTa :Tb =4:1とすれば、全面リフ
レッシュを32ライン分行ってアクセスラインの書換え
を8ライン行うことができる。また、部分書換えを優先
できる、もしくは優先したい場合は繰返し周期のライン
数を10ラインにしてTa :Tb =3:2とすれば、全
面リフレッシュを6ライン分行ってアクセスラインの書
換えを4ライン行うことができる。
のライン数の範囲内において、CPU11にアクセスさ
れたライン数およびラインアクセス状態に応じ、リフレ
ッシュサイクル間に行われる実際の部分書換えライン数
Pを調整するようにすることもできる。すなわち、CP
U11がアクセスしたラインの数等に応じて動的にTb
時間を調整することで、例えばCPU11からあまりア
クセスされないときの無駄なライン書換えサイクルを省
き、リフレッシュレートを向上するようにする。これに
よって、動作の追従性とリフレッシュレートとの関係を
動的に最適化できるようになる。これらについては本出
願人による特願平2−105626号において開示され
ている。
FLCパネルであり、例えば特開昭63−243919
号に開示されたもののように、間にFLCを封入した偏
向子付きの上下一対のガラス基板、および上下のガラス
基板上に設けた透明電極配線群等から成っている。上部
ガラス基板上の配線群および下部ガラス基板上の配線群
の配線方向は互いに直交する方向であり、表示画面の大
きさ,解像度に応じて配線数は適宜定めることができ
る。本例では4pelの密度にて水平走査方向に960
本、垂直走査方向に1312本の配線を設けており、配
線の交叉部分に生じさせる電界の極性および強さによっ
てその部分でのFLCの配向状態を変えることができる
ので、本例のFLCパネルの表示画素数は1312×9
60となる。
本の配線群をコモン側配線と称し、これらに上記した順
次のラインアドレスが割当てられる。また、垂直走査方
向に延在する960本の配線群をセグメント側配線と称
し、あるコモン側配線(ライン)を選択してこれを駆動
するときにセグメント側配線群を駆動することにより当
該ラインの表示,消去,更新が行われる。
れぞれ、コモン側配線群およびセグメント側配線を駆動
するための駆動部(それぞれコモン駆動部,セグメント
駆動部という)であり、表示データに応じて適切な波形
の電圧信号にて各配線を駆動する。その波形等について
は、例えば特開昭63−243919号に開示されてい
る。
のラインアドレスを示す部分とそれに続くデータ群(9
60ドット分のデータ)とから構成されるシリアル信号
Address/Dataとしてビデオメモリ41から
入力される。また、当該信号のアドレス部分とデータ群
とを識別するために、アドレス部分でH、データ群部分
でLとなる識別信号AH/DLが供給される。データ変
換部1267では当該識別信号AH/DLに基づいて表
示データ信号Address/Dataからアドレス
(ラインアドレス)Adressおよびデータ群Dat
aを分離し、それぞれコモン駆動部263およびセグメ
ント駆動部265にセットする。また、水平走査信号H
SYNCは、このデータ変換部267に対してFLCD
インタフェース側より送出されてくる。
変換部1267に対する水平同期信号の非入力時にはコ
モン駆動部263およびセグメント駆動部265に対し
FLCパネルの駆動を停止させる。これによりスタティ
ックモードに移行する。この駆動停止のためには種々の
方式が考えられるが、例えば両駆動部に対しその出力電
圧を一定値に保持させるようにすることができる。この
場合コモンラインとセグメントラインとの間に電位差が
無くなるので、FLC素子は駆動されず、従って本発明
の主目的である長寿命化が達成できる。また、そのとき
の出力電圧を低いものとすれば、省電力化が達成でき
る。そして、このように駆動を止めても、FLC素子の
特性により配向状態には変化が生じないので、表示機能
が阻害されることはない。むしろ、非駆動状態とするこ
とで表示の更新(リフレッシュ)も行われないために、
ちらつきのない表示状態が得られることになる。
タイマ46にセットする時間を変更することにより可変
としている。タイマ46への時間設定は、図6のような
手順にて実行できる。すなわち、まずステップS1に
て、時間設定のための条件判別を行い、そしてステップ
S3にてこれを基にバスドライバ47を介しCPU11
によりタイマのセットを行うことである。
種々の態様が考えられる。例えば、システムに時間変更
を指示するためのボリウム,スイッチ等が設けられてい
ればそれらの操作に応じて、あるいは所定のキー操作を
受容可能であれば当該操作に応じて、その操作状態を判
別するものとすることができる。また、アプリケーショ
ンによっても表示内容の更新の頻度は異なることから、
現在使用しているアプリケーションを判別するものとす
ることもできる。さらに、カーソル移動などのグラフィ
ックイベントを判別するものであってもよい。加えて、
オペレータの習熟度によっても表示内容の更新のための
キー操作,マウス操作の速度が異なることから、表示更
新のインターバル等を判別するなどしてもよい。あるい
は、以上の組合せを採ることも可能である。
マ設定値を所定のメモリ上にテーブル化しておき、ステ
ップS3にて適切な値がタイマ46にセットされるよう
にすることができる。
じて、もしくは定期的に、あるいはアプリケーションの
変更に応じて、適宜起動することができるものである。
タティックモードでの動作を説明するためのフローチャ
ートおよびタイミングチャートである。すなわち、CP
U11から表示領域内へのアクセスがある場合には(動
作OP11)、前回のアクセス時からの計時動作の停
止、現在からの計時開始、およびスタティックモード移
行のための信号Dの消勢、およびHSYNC発生再開を
行う(動作OP13)。
させる(動作OP15)。そして図6のステップS3と
同様に設定された時間Tが経過した場合には(動作OP
17)、スタティックモードへの移行のための信号Dを
付勢して、HSYNC信号の発生を停止させる(動作O
P19)。
モリコントローラ40,タイマ46、および同期制御回
路39の動作として行われるものである。すなわち、メ
モリコントローラ40はCPU11によるビデオメモリ
41のアクセスをタイマ46に通知し、タイマ46は当
該通知に応じて計時している時間のリセットおよび計時
動作のリスタートを行い、設定時間のタイムアップとと
もにこれを信号Dとして同期制御回路39に通知する。
同期制御回路39ではこれに応じてHSYNC信号のF
LCD26への供給を停止し、さらにこれに伴ってFL
Cパネル26の駆動が停止される。そして、スタティッ
クモードであってもCPU11によるビデオメモリ41
のアクセスがあれば、タイマのリセット/リスタートが
行われて信号Dが消勢され、HSYNC信号の供給が再
開されてFLCD26のスタティックモードが解除され
るのは勿論である。
命化,省電力化,ちらつきの低減などの効果に加え、さ
らにスタティックモードを得るべくFLCD側に供給す
る特殊な信号が不要となるので、接続部の構成を簡単化
できる。また、HSYNC信号をFLCDインタフェー
ス側で発生するようにしたのでFLCDインタフェース
ないしホスト側でのHSYNC信号の監視やFLCD側
でのHSYNC信号の発生回路が不要となるとともに、
公知のLCDやCRTとのインタフェースの共通化も促
進できる。さらに、図5におけるAddress/Da
ta信号をData信号のみとし、FLCパネルのアク
セス方式を例えば固定のインタレース走査のみとすれ
ば、公知のLCDともインタフェースを共通化すること
ができる。
FLCD等の表示パネルにおける表示の保存性を有効に
利用し、表示の更新が生じない場合には表示パネルの駆
動を停止するようにしたので、表示パネルの長寿命化を
実現できる。
る。
情報処理装置全体のブロック図である。
ェースの構成を示すブロック図である。
動作を説明するためのタイミングチャートである。
示すブロック図である。
の一例を示すフローチャートである。
ーチャートである。
Claims (4)
- 【請求項1】 更新された表示状態を保持可能な表示素
子の複数が配列される表示画面を具えた表示装置のため
の表示制御装置において、 表示データ供給源からの表示データの供給を監視する監
視手段を具備し、該監視手段は、当該供給が所定時間以
上途絶えたときに前記表示装置に与える同期信号の供給
を停止して前記表示素子の駆動を停止させることを特徴
とする表示制御装置。 - 【請求項2】 前記表示画面に対応したビデオメモリを
具え、前記監視手段は、前記ビデオメモリへの前記表示
データ供給源のアクセスを検出する手段と、当該検出に
応じて計時動作のリセット/リスタートが可能な前記所
定時間の計時を行うタイマとを有することを特徴とする
請求項1に記載の表示制御装置。 - 【請求項3】 前記タイマは時間設定が可能であること
を特徴とする請求項2に記載の表示制御装置。 - 【請求項4】 前記表示素子は強誘電性液晶素子である
ことを特徴とする請求項1ないし3のいずれかに記載の
表示制御装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19425991A JP3740170B2 (ja) | 1991-08-02 | 1991-08-02 | 表示制御装置および方法 |
DE69222486T DE69222486T2 (de) | 1991-08-02 | 1992-07-31 | Anzeigesteuergerät |
EP92113059A EP0525786B1 (en) | 1991-08-02 | 1992-07-31 | Display control apparatus |
US08/301,031 US5686934A (en) | 1991-08-02 | 1994-09-06 | Display control apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19425991A JP3740170B2 (ja) | 1991-08-02 | 1991-08-02 | 表示制御装置および方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001225103A Division JP3745252B2 (ja) | 2001-07-25 | 2001-07-25 | 表示制御装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0535197A true JPH0535197A (ja) | 1993-02-12 |
JP3740170B2 JP3740170B2 (ja) | 2006-02-01 |
Family
ID=16321650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19425991A Expired - Fee Related JP3740170B2 (ja) | 1991-08-02 | 1991-08-02 | 表示制御装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3740170B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990012321A (ko) * | 1997-07-29 | 1999-02-25 | 윤종용 | 액정표시장치 |
US7545398B2 (en) | 2003-11-28 | 2009-06-09 | Seiko Epson Corporation | Display device |
-
1991
- 1991-08-02 JP JP19425991A patent/JP3740170B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990012321A (ko) * | 1997-07-29 | 1999-02-25 | 윤종용 | 액정표시장치 |
US7545398B2 (en) | 2003-11-28 | 2009-06-09 | Seiko Epson Corporation | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP3740170B2 (ja) | 2006-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5606343A (en) | Display device | |
EP0525786B1 (en) | Display control apparatus | |
US5552802A (en) | Display control device | |
JP3184613B2 (ja) | 表示制御装置及び方法 | |
JPH0635411A (ja) | 表示制御装置 | |
US5905483A (en) | Display control apparatus | |
JP3214871B2 (ja) | 表示制御装置および方法 | |
JP2001306038A (ja) | 液晶表示装置およびそれを用いた携帯機器 | |
JPH0535197A (ja) | 表示制御装置 | |
JP3214872B2 (ja) | 表示制御装置および方法 | |
JP3245230B2 (ja) | 表示制御装置および表示制御方法 | |
JPH08328514A (ja) | 情報処理装置 | |
JP3745252B2 (ja) | 表示制御装置および方法 | |
JP3164576B2 (ja) | 表示制御装置および表示制御方法 | |
JPH064047A (ja) | 表示装置 | |
JP2931363B2 (ja) | 表示制御装置および表示制御方法 | |
JP3227200B2 (ja) | 表示制御装置及び方法 | |
JP3187082B2 (ja) | 表示制御装置および表示制御方法 | |
JP2652220B2 (ja) | 強誘電性液晶表示装置および表示制御装置 | |
JP3264520B2 (ja) | 表示制御装置 | |
JPH064042A (ja) | 表示制御装置及び方法 | |
JP2931364B2 (ja) | 表示制御装置および表示制御方法 | |
JP3229341B2 (ja) | 表示制御装置および表示制御方法 | |
JP3140803B2 (ja) | 表示制御装置および表示制御方法 | |
JP2880245B2 (ja) | 表示制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20041029 |
|
A521 | Written amendment |
Effective date: 20041029 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20081111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20091111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101111 |
|
LAPS | Cancellation because of no payment of annual fees |