KR100698984B1 - 표시 패널용 제어 장치 및 그것을 갖는 표시 장치 - Google Patents

표시 패널용 제어 장치 및 그것을 갖는 표시 장치 Download PDF

Info

Publication number
KR100698984B1
KR100698984B1 KR1020050031157A KR20050031157A KR100698984B1 KR 100698984 B1 KR100698984 B1 KR 100698984B1 KR 1020050031157 A KR1020050031157 A KR 1020050031157A KR 20050031157 A KR20050031157 A KR 20050031157A KR 100698984 B1 KR100698984 B1 KR 100698984B1
Authority
KR
South Korea
Prior art keywords
data
display
synchronization
frame
written
Prior art date
Application number
KR1020050031157A
Other languages
English (en)
Other versions
KR20060045723A (ko
Inventor
고이찌 가따가와
Original Assignee
후지쯔 가부시끼가이샤
우 옵트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤, 우 옵트로닉스 코포레이션 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060045723A publication Critical patent/KR20060045723A/ko
Application granted granted Critical
Publication of KR100698984B1 publication Critical patent/KR100698984B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

프레임 메모리의 용량을 작게 할 수 있는 표시 패널용 제어 장치 및 그것을 갖는 표시 장치를 제공한다. 공급되는 표시 데이터에 따라서 표시 패널을 구동하는 표시 구동 데이터를 생성하는 표시 패널용 제어 장치에 있어서, 현 프레임의 표시 데이터와, 전 프레임의 표시 데이터 또는 그 표시 데이터로부터 생성된 표시 관련 데이터 중 어느 하나를 갖는 전 프레임 데이터에 기초하여, 동기 신호에 동기하여, 표시 패널을 구동하는 표시 구동 데이터를 생성하는 구동 데이터 생성 유닛을 갖는다. 그리고, 현 프레임의 표시 데이터 또는 그 표시 데이터로부터 생성된 표시 관련 데이터 중 어느 하나를 갖는 현 프레임 데이터 DATAC가, 동기 신호에 동기하여 기입되고, 그 기입된 현 프레임 데이터가, 동기 신호보다 빠른 고속 동기 신호에 동기하여 판독되어, 프레임 메모리에 기입되는 제1 버퍼 메모리(라인 메모리 A)와, 프레임 메모리로부터 판독된 전 프레임 데이터 DATAP가, 고속 동기 신호에 동기하여 기입되고, 그 기입된 전 프레임 데이터가, 동기 신호에 동기하여 판독되어, 구동 데이터 생성 유닛에 공급되는 제2 버퍼 메모리(라인 메모리 B)를 갖는다. 그리고, 프레임 메모리 FM에서는, 동기 신호에 대응하는 동기 기간중에, 전 프레임 데이터 DATAP가 판독되고, 그 후, 현 프레임 데이터 DATAC가 기입된다.
표시 패널 제어 장치, 구동 데이터 생성 유닛, 드라이버 제어 신호 생성 유닛, 동기 신호, 고속 동기 신호

Description

표시 패널용 제어 장치 및 그것을 갖는 표시 장치{CONTROL DEVICE FOR DISPLAY PANEL AND DISPLAY APPARATUS HAVING SAME}
도 1은 본 실시의 형태에 있어서의 액정 표시 장치의 전체 구성도.
도 2는 본 실시의 형태에 있어서의 표시 패널용 제어 장치의 구성도.
도 3은 본 실시의 형태에 있어서의 표시 제어 장치의 동작 파형도.
도 4는 라인 메모리 A의 동작을 나타내는 타이밍 파형도.
도 5는 라인 메모리 B의 동작을 나타내는 타이밍 파형도.
도 6은 본 실시의 형태에 있어서의 표시 제어 장치의 다른 동작 파형도.
도 7은 라인 메모리 A의 동작을 나타내는 타이밍 파형도.
도 8은 라인 메모리 B의 동작을 나타내는 타이밍 파형도.
<도면의 주요 부분에 대한 부호의 설명>
28: 표시 패널 제어 장치
30: 구동 데이터 생성 유닛
32: 드라이버 제어 신호 생성 유닛
CLK: 동기 신호
CLK1: 고속 동기 신호
FM: 프레임 메모리
DATAC: 현 프레임 데이터
DATAP: 전 프레임 데이터
[특허문헌1] 일본특허공개 제2002-297104호(미국공개공보: 2002-140652)
[특허문헌2] 일본특허공개 제2002-6285호
[특허문헌3] 일본특허공개 제2002-202763호
본 발명은, 표시 패널의 구동 신호를 생성하는 표시 패널용 제어 장치 및 그것을 갖는 표시 장치에 관한 것으로, 특히, 프레임 메모리의 용량을 작게 할 수 있는 표시 패널용 제어 장치 및 그것을 갖는 표시 장치에 관한 것이다.
표시 장치의 하나인 액정 표시 장치는, 에너지 절약, 공간 절약의 표시 장치로서 널리 보급되어 있다. 최근에는, 동화상을 표시하는 표시 장치로서도 보급되어 가고 있다. 액정 표시 패널은, 현 프레임의 화상 데이터에 대응하는 표시 구동 전압이 인가되는 소스선과, 주사 타이밍에 의해 구동되는 게이트선과, 이들의 교차 위치에 설치된 셀 트랜지스터 및 화소 전극을 갖고, 셀 트랜지스터를 통하여 화소 전극간의 액정층에 표시 구동 전압을 인가하여 액정층의 투과율을 변화시킴으로써 원하는 화상을 표시한다.
액정 재료는 일반적으로 응답 특성이 그다지 좋지 않고, 전 프레임의 상태에 따라서는 1 프레임 기간내에 입력 계조 데이터에 대응하는 상태로 변화할 수 없는 경우가 있어, 이러한 응답 특성의 불량이 동화상 표시의 화질 저하를 초래하고 있다. 이러한 느린 응답 특성을 해결하기 위해, 구동 보상 방식이 제안되어 있다(예를 들면 특허 문헌1, 2, 3).
이 구동 보상 방식은, 간단히 말하자면, 전 프레임의 표시 데이터와 현 프레임의 표시 데이터에 기초하여, 현 프레임에서의 표시 구동 데이터를 생성하여, 그 표시 구동 데이터에 의해 패널을 구동하는 방법이다. 이와 같이, 전 프레임의 표시 데이터를 참조함으로써, 전 프레임의 상태를 고려한 표시 구동 데이터를 생성할 수 있다.
또한, 특허문헌1에는, 전 프레임의 구동후 상태 데이터와 현 프레임의 표시 데이터와의 조합에 따른 보상값을, 현 프레임의 표시 데이터에 가산·감산하여, 현 프레임의 표시 데이터에 대한 표시 구동 데이터를 구하는 것이 기재되어 있다. 또한, 표시 구동 데이터에 대응하는 표시 구동 전압으로 구동하여도 반드시 액정층이 표시 구동 데이터대로의 상태로 되지 않기 때문에, 전 프레임의 구동후 상태 데이터와 현 프레임에서의 표시 데이터와의 조합에 따른 차분값을, 현 프레임의 표시 데이터에 가산·감산하여, 구동후 상태 데이터를 구하여, 프레임 메모리에 기억하는 것이 기재되어 있다.
상기와 같이, 구동 보상 방식 등에 의해 액정 표시 패널을 구동하기 위해서는, 공급되는 현 프레임의 표시 데이터(또는 그것으로부터 생성된 현 프레임의 구동후 상태 데이터 등의 현 프레임 데이터)를 프레임 메모리에 저장하고, 프레임 메 모리에 저장되어 있는 전 프레임의 표시 데이터(또는 구동후 상태 데이터 등의 전 프레임 데이터)와 현 프레임의 표시 데이터의 관계로부터, 현 프레임의 표시 구동 데이터를 생성할 필요가 있다. 그 때문에, 프레임 메모리는, 적어도, 전 프레임의 표시 데이터(또는 구동후 상태 데이터 등의 전 프레임 데이터)와, 현 프레임의 표시 데이터(또는 구동후 상태 데이터 등의 현 프레임 데이터)를 저장할 필요가 있어서, 대용량의 프레임 메모리를 필요로 하여, 코스트 업으로 된다고 하는 과제를 갖는다.
따라서, 본 발명의 목적은, 프레임 메모리의 용량을 작게 할 수 있는 표시 패널용 제어 장치 및 그것을 갖는 표시 장치를 제공하는 것에 있다.
상기의 목적을 달성하기 위해, 본 발명의 제1 측면에 따르면, 공급되는 표시 데이터에 따라서 표시 패널을 구동하는 표시 구동 데이터를 생성하는 표시 패널용 제어 장치에 있어서, 현 프레임의 표시 데이터와, 전 프레임의 표시 데이터 또는 그 표시 데이터로부터 생성된 표시 관련 데이터 중 어느 하나를 갖는 전 프레임 데이터에 기초하여, 동기 신호에 동기하여, 상기 표시 패널을 구동하는 표시 구동 데이터를 생성하는 구동 데이터 생성 유닛을 갖는다. 그리고, 상기 현 프레임의 표시 데이터 또는 그 표시 데이터로부터 생성된 표시 관련 데이터 중 어느 하나를 갖는 현 프레임 데이터가, 상기 동기 신호에 동기하여 기입되고, 그 기입된 현 프레임 데이터가, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 판독되어, 프레임 메모리에 기입되는 제1 버퍼 메모리와, 상기 프레임 메모리로부터 판독된 전 프레임 데이터가, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 기입되고, 그 기입된 전 프레임 데이터가, 상기 동기 신호에 동기하여 판독되어, 상기 구동 데이터 생성 유닛에 공급되는 제2 버퍼 메모리를 갖는다. 그리고, 상기 프레임 메모리에서는, 동기 신호에 대응하는 동기 기간중에, 상기 전 프레임 데이터가 판독되고, 그 후, 상기 현 프레임 데이터가 기입된다.
상기의 제1 측면에 있어서, 바람직한 실시예에서는, 상기 표시 관련 데이터는, 예를 들면 표시 구동 데이터나, 표시 구동 데이터로부터 생성되는 구동후 상태 데이터 등, 표시 데이터에 관련하는 데이터이다. 이러한 표시 데이터 또는 표시 관련 데이터 중 어느 하나를 갖는 프레임 데이터를 프레임 메모리에 저장해 놓고, 표시 패널용 제어 장치는, 현 프레임의 표시 데이터와, 그 프레임 메모리내에 저장해 놓은 전 프레임 데이터로부터, 현 프레임의 표시 구동 데이터를 생성한다.
상기의 제1 측면에 있어서, 바람직한 실시예에서는, 제1 및 제2 버퍼 메모리는, 표시 패널의 1 라인분의 데이터를 저장하는 라인 메모리이고, 상기 동기 기간은, 1 라인의 구동 기간에 대응하는 수평 동기 기간이다. 이와 같이, 1쌍의 라인 메모리를 설치하여, 그 판독 동작과 기입 동작을 상이한 속도로 병렬로 행함으로써, 동기 기간의 전반에서 프레임 메모리로부터 전 프레임 데이터를 판독하고, 동기 기간의 후반에서 프레임 메모리에 현 프레임 데이터를 기입할 수 있다.
이하, 도면에 따라서 본 발명의 실시 형태에 대하여 설명한다. 단, 본 발명의 기술적 범위는 이들의 실시 형태에 한정되지 않고, 특허 청구의 범위에 기재된 사항과 그 균등물까지 미치는 것이다.
도 1은, 본 실시의 형태에 있어서의 액정 표시 장치의 전체 구성도이다. 액정 표시 장치(20)는, 예를 들면 PC 등의 표시 신호 생성 장치(10)에 접속되고, 표시 입력 신호로서, 클럭 CLK와, 화소마다의 표시 데이터 DATA와, 수평 동기 신호와 수직 동기 신호를 포함하는 인에이블 신호 ENABLE가 표시 신호 생성 장치(10)로부터 액정 표시 장치(20)에 공급된다. 액정 표시 장치(20)는, 액정 패널(22)과, 소스 드라이버 SD를 탑재하는 소스 드라이버 기판(24)과, 게이트 드라이버 GD를 탑재하는 게이트 드라이버 기판(26)과, 입력 신호로부터 소스 드라이버 SD나 게이트 드라이버 GD에 공급하는 드라이버 제어 신호 Sc, Gc를 생성하는 표시 제어 장치(28)를 갖는다. 액정 표시 패널(22)은, 도시된 바와 같이, 수평 방향으로 복수의 게이트선 GL과, 수직 방향으로 복수의 소스선 SL과, 이들의 교차 위치에 셀 트랜지스터 TFT와 액정 화소 LC를 갖는다. 그리고, 표시 제어 장치(28)는, 표시 신호 생성 장치(10)로부터의 클럭 CLK과 인에이블 신호 ENABLE에 동기하여, 또는 이들의 신호로부터 생성한 내부 클럭과 내부 동기 신호에 동기하여, 소스 드라이버 SD나 게이트 드라이버 GD의 구동 타이밍을 제어한다. 따라서, 소스 드라이버용 제어 신호 Sc는, 소스선 구동 신호와 그 타이밍 신호를 갖고, 또한 게이트 드라이버용 제어 신호 Gc는, 게이트선 구동 타이밍 신호를 갖는다. 소스선 구동 신호는, 액정 화소에 인가되는 구동 전압에 대응하는 신호이다.
도 2는, 본 실시의 형태에 있어서의 표시 패널용 제어 장치의 구성도이다. 이 표시 제어 장치(28)는, 공급되는 현 프레임의 표시 데이터 DATAC와, 전 프레임 의 표시 데이터 또는 표시 관련 데이터(전 프레임 데이터) DATAP에 기초하여, 클럭 CLK과 인에이블 신호 ENABLE에 동기하여, 표시용 구동 데이터 Ddata를 생성하는 구동 데이터 생성 유닛(30)과, 그 구동 데이터 Ddata와, 클럭 CLK와 인에이블 신호 ENABLE에 기초하여, 드라이버 제어 신호 Sc, Gc를 생성하는 드라이버 제어 신호 생성 유닛(32)을 갖는다. 또한, 표시 제어 장치(28)는, 전 프레임의 표시 데이터 또는 표시 관련 데이터(전 프레임 데이터)를 저장하기 위한 프레임 메모리 FM에 액세스 가능하고, 그 액세스 제어를 위한 메모리 제어 회로(34)를 갖는다. 또한, 표시 제어 장치(28)는, 프레임 메모리 FM의 용량을 1 프레임분의 프레임 데이터를 저장할 수 있는 용량으로 삭감하기 위해, 1쌍의 메모리 버퍼로서, 라인 메모리 A와 라인 메모리 B를 갖고, 이들의 라인 메모리에의 제어는, 메모리 제어 회로(34)에 의해 행해진다. 또한, 공급되는 클럭 CLK로부터, 그보다 고속의 내부 클럭 CLK1을 생성하는 PLL 회로가 설치되어 있다.
프레임 메모리 FM은, 예를 들면 동기형 DRAM으로서, 데이터 입출력 단자 D와, 클럭 단자 CLK와, 리드 인에이블 단자 Rf, 라이트 인에이블 단자 Wf를 갖는다. 리드 인에이블 단자 Rf와 라이트 인에이블 단자 Wf는, 공통의 제어 단자이어도 된다. 그리고, 프레임 메모리 FM은, 1 프레임분의 표시 데이터 또는 관련 표시 데이터(프레임 데이터)를 기억하는 용량을 갖는다. 이러한 대용량의 프레임 메모리 FM은, 통상의 메모리와 마찬가지로, 공통의 데이터 입출력 단자 D를 통하여 기입 동작과 판독 동작을 시분할로 행한다.
한편, 버퍼 메모리인 라인 메모리 A, B는, 모두 듀얼 포트 메모리로서, 데이 터 입력 단자 Din과 데이터 출력 단자 Dout를 개별로 갖고, 기입 동작과 판독 동작을 동시에 행하는 것이 가능하다. 따라서, 각각의 단자 Din, Dout에 대응하여, 기입 클럭 WCLK와 판독 클럭 RCLK가 입력되고, 라이트 인에이블 신호 Wa, Wb와 리드 인에이블 신호 Ra, Rb에 기초하여, 각각의 기입 동작과 판독 동작이 개별로 제어된다.
라인 메모리 A에는, 라이트 클럭 WCLK로서, 클럭 CLK가 공급되고, 공급되는 현 프레임의 표시 데이터 DATAC의 공급 속도에 타이밍을 맞추어, 현 프레임의 표시 데이터 DATAC(또는 표시 관련 데이터 Ddata, DCdata 등의 현 프레임 데이터)가 기입된다. 또한, 라인 메모리 A에는, 리드 클럭 RCLK로서, 고속 클럭 CLK1이 공급되고, 표시 데이터의 공급 속도보다 고속으로 현 프레임 표시 데이터 DATAC(또는 표시 관련 데이터 Ddata, DCdata 등의 현 프레임 데이터)가 판독되어, 프레임 메모리 FM에 기입된다.
또한, 라인 메모리 B에는, 라이트 클럭 WCLK로서, 고속 클럭 CLK1이 공급되고, 프레임 메모리 FM으로부터 판독된 전 프레임의 표시 데이터 DATAP(또는 표시 관련 데이터 Ddata, DCdata 등의 전 프레임 데이터)가 기입된다. 또한, 라인 메모리 B에는, 리드 클럭 RCLK로서, 고속 클럭 CLK1이 공급되고, 표시 데이터의 공급 속도보다 고속으로 전 프레임 표시 데이터 DATAP(또는 표시 관련 데이터 Ddata, DCdata 등의 전 프레임 데이터)가 판독되어, 구동 데이터 생성 유닛(30)에 공급된다.
메모리 제어 회로(34)는, 인에이블 신호 ENABLE에 따라서, 라인 메모리 A, B 와 프레임 메모리 FM에의 리드 인에이블 신호 Ra, Rb, Rf와, 라이트 인에이블 신호 Wa, Wb, Wf를 생성하여, 각 메모리의 제어를 행한다. 또한, 도면에서, 메모리에의 어드레스에 대해서는 생략하고 있다.
도 3은, 본 실시의 형태에 있어서의 표시 제어 장치의 동작 파형도이다. 본 실시의 형태에서는, 현 프레임의 표시 데이터 또는 표시 관련 데이터 Ddata, DCdata 중 어느 하나를 갖는 현 프레임 데이터가 프레임 메모리에 기입되고, 동일한 전 프레임 데이터가 프레임 메모리로부터 판독되는데, 이하의 도 3의 동작 설명에서는, 현 프레임 데이터로서 현 프레임의 표시 데이터를, 전 프레임 데이터로서 전 프레임의 표시 데이터를 예로 하여 설명한다. 또한, 도 3은, PLL 회로가 생성하는 고속 클럭 CLK1이, 입력 클럭 CLK의 2배의 주파수를 갖는 경우의 예이다.
입력 신호인 인에이블 신호 ENABLE는, 수평 동기 기간 H1, H2에서 H 레벨로 되고, 블랭크 기간에서 L 레벨로 되는 신호이다. 도시되어 있지 않지만, 수직 동기의 타이밍은, 수평 동기 기간 동안의 블랭크 기간보다 긴 블랭크 기간에서 식별 가능하게 되어 있다. 이 인에이블 신호의 수평 동기 기간 H1, H2에 동기하여, 현 프레임의 표시 데이터 DATAC1, DATAC2가 입력된다.
수평 동기 기간 H1에서 입력되는 현 프레임의 표시 데이터 DATAC1은, 클럭 CLK에 동기하여 입력되어, 구동 데이터 생성 유닛(30)에 공급됨과 더불어, 라인 메모리 A를 통하여, 프레임 메모리 FM에 기입된다. 즉, 입력되는 현 프레임의 표시 데이터 DATAC1은, 수평 동기 기간 H1의 전체 기간에 있어서 클럭 CLK에 동기하여 라인 메모리 A에 기입된다. 한편, 프레임 메모리 FM으로부터는, 수평 동기 기간 H1의 전반에서, 고속 클럭 CLK1에 동기하여, 전 프레임의 표시 데이터 DATAP1이 판독되고, 그 표시 데이터 DATAP1이 동일한 고속 클럭 CLK1에 동기하여 라인 메모리 B에 기입된다. 또한, 라인 메모리 B로부터는, 수평 동기 기간 H1의 전체 기간에 있어서, 클럭 CLK에 동기하여, 상기 기입된 전 프레임의 표시 데이터 DATAP1이 판독되어, 구동 데이터 생성 유닛(30)에 공급된다. 구동 데이터 표시 유닛(30)은, 클럭 CLK에 동기하여, 현 프레임의 표시 데이터 DATAC1과, 전 프레임의 표시 데이터 DATAP1이 공급되고, 이들의 표시 데이터에 기초하여, 표시 구동 데이터 Ddata와 구동후 상태 데이터 DCdata를 생성한다. 그리고, 라인 메모리 A로부터는, 수평 동기 기간 H1의 후반에서, 고속 클럭 CLK1에 동기하여, 기입된 현 프레임의 표시 데이터 DATAC1이 판독되고, 그 표시 데이터가 동일한 고속 클럭 CLK1에 동기하여, 프레임 메모리 FM에 기입된다.
상기한 바와 같이, 표시 제어 장치(28)는, 듀얼 포트 구성의 라인 메모리 A와 라인 메모리 B를 설치하여, 현 프레임의 표시 데이터 DATAC1을, 라인 메모리 A를 경유하여, 수평 동기 기간 H1의 후반에서 프레임 메모리 FM에 기입하고, 전 프레임의 표시 데이터 DATAP1을, 수평 동기 기간 H1의 전반에서 프레임 메모리 FM으로부터 판독하여, 라인 메모리 B를 경유하여, 구동 데이터 생성 유닛(30)에 공급한다. 즉, 프레임 메모리 FM의 전 프레임 데이터의 판독과 현 프레임 데이터의 기입을, 동일한 수평 동기 기간의 전반과 후반에서 시분할로 행함으로써, 프레임 메모리의 용량을, 1 프레임분으로 삭감할 수 있다. 따라서, 고속 클럭 CLK1은, 1개의 수평 동기 기간내에 프레임 메모리에의 1 프레임분의 프레임 데이터의 판독과 기입 이 완료될 정도의 고속 클럭이면 된다. 즉, 동일한 고속 클럭 CLK1로 라인 메모리 A, B와 프레임 메모리의 액세스를 제어하는 경우에는, 해당 고속 클럭 CLK1은, 공급되는 클럭 CLK의 2배 이상의 주파수를 가져야 한다. 또는, 별개의 고속 클럭으로 라인 메모리 A, B의 액세스를 제어하는 경우에는, 예를 들면 한쪽이 3배의 주파수, 다른쪽이 1.5배의 주파수와 같이, 1개의 수평 동기 기간내에, 프레임 메모리에의 판독 동작과 기입 동작이 완료되는 주파수로 할 필요가 있다. 단, 그 경우에는, 프레임 메모리에의 액세스 클럭도 라인 메모리 A, B에의 고속 클럭에 대응시킬 필요가 있다.
구동 데이터 생성 유닛(30)은, 공급되는 현 프레임의 표시 데이터 DATAC1과, 프레임 메모리 FM으로부터 라인 메모리 B를 통하여 판독된 전 프레임의 표시 데이터 DATAP1에 기초하여, 표시 구동 데이터 Ddata를 생성하여, 드라이버 제어 신호 생성 유닛(32)에 공급한다. 또한, 구동 데이터 생성 유닛(30)은, 필요에 따라, 표시 구동 데이터 Ddata 이외에, 그 표시 구동 데이터에 의해 패널을 구동한 결과의 상태인 구동후 상태 데이터 DCdata를, 현 프레임의 표시 데이터로부터 생성한다. 그리고, 필요에 따라, 표시 구동 데이터 Ddata 또는 구동후 상태 데이터 DCdata가, 표시 관련 데이터로서, 프레임 메모리 FM에 현 프레임 데이터로서 기입된다. 그 경우에는, 구동 데이터 생성 유닛(30)은, 현 프레임 표시 데이터와, 프레임 메모리에 저장되어 있는 전 프레임의 표시 관련 데이터 Ddata 또는 DCdata에 기초하여, 현 프레임에서의 표시 구동 데이터 Ddata를 생성한다. 이 생성은, 전술한 특허문헌1에 기재된 대로이다.
또한, 각 메모리나 구동 데이터 생성 유닛에의 동기 클럭은, 외부로부터 표시 데이터와 함께 공급되는 클럭 CLK와 이로부터 생성된 고속 클럭 CLK1이 아니라, 표시 제어 장치(28)에 의해 독자적으로 생성한 클럭과 고속 클럭이어도 된다.
도 4는, 라인 메모리 A의 동작을 나타내는 타이밍 파형도이다. 기입용 클럭 WCLK은, 공급 클럭 CLK이고, 라이트 인에이블 신호 Wa가 L 레벨인 기간(수평 동기 기간 H1의 전체 기간), 기입용 클럭 WCLK에 동기하여, 현 프레임의 8 화소의 표시 데이터 DATAC가 기입된다. 기입의 인에이블 신호 ENABLE는, 라이트 인에이블 신호 Wa가 L 레벨인 기간으로서, 클럭 DLK에 동기하는 8 화소의 표시 데이터가 유효인 기간을 나타낸다. 또한, 라인 메모리 A는, 수평 동기 기간 H1의 후반에 있어서, 리드 인에이블 신호 Ra가 L 레벨인 기간, 2배의 주파수를 갖는 고속의 판독용 클럭 RCLK에 동기하여, 현 프레임의 10 화소의 표시 데이터 DATAC가 판독되어, 프레임 메모리에 기입된다. 판독의 인에이블 신호 ENABLE도, 리드 인에이블 신호 Ra가 L 레벨인 기간으로서, 클럭 DLK1에 동기하는 8 화소의 표시 데이터가 유효인 기간을 나타낸다. 이와 같이, 라인 메모리 A를 통함으로써, 프레임 메모리에의 기입 기간을, 수평 동기 기간 H1의 후반의 짧은 기간으로 할 수 있다. 또한, 표시 데이터 대신에, 표시 구동 데이터나 구동후 상태 데이터 등의 표시 관련 데이터를 라인 메모리 A를 통하여 프레임 메모리에 기입하여도 되는 것은, 전술한 대로이다.
도 5는, 라인 메모리 B의 동작을 나타내는 타이밍 파형도이다. 기입용 클럭 WCLK는, 고속 클럭 CLK1이고, 수평 동기 기간 H1의 전반에서, 라이트 인에이블 신호 Wb가 L 레벨인 기간, 기입용 클럭 WCLK에 동기하여, 전 프레임의 8 화소의 표시 데이터 DATAP가 기입된다. 이 전 프레임 데이터는, 고속 클럭 CLK1에 동기하여 프레임 메모리로부터 판독된 것이다. 또한, 라인 메모리 A는, 수평 동기 기간 H1의 전체 기간에 있어서, 리드 인에이블 신호 Ra가 H 레벨인 기간, 저속의 판독용 클럭 RCLK에 동기하여, 전 프레임의 8 화소의 표시 데이터 DATAP가 판독되어, 구동 데이터 생성 유닛(30)에 공급된다. 또한, 표시 데이터 대신에, 표시 구동 데이터나 구동후 상태 데이터 등의 표시 관련 데이터를 라인 메모리 A를 통하여 프레임 메모리로부터 판독하여도 되는 것은, 전술한 대로이다.
도 6은, 본 실시의 형태의 표시 제어 장치의 다른 동작 파형도이다. 이 예는, PLL 회로에 의해, 공급 클럭 CLK에 대하여 3배의 주파수의 고속 클럭 CLK1이 생성되는 예이다. 이 예에 있어서도, 도 3과 마찬가지로, 수평 동기 기간 H1의 전반에서, 전 프레임 데이터를 프레임 버퍼로부터 판독하여, 라인 메모리 B를 통하여 구동 데이터 생성 유닛에 공급하는 것과, 수평 동기 기간 H1의 후반에서, 현 프레임 데이터를 라인 메모리 A를 통하여 프레임 메모리에 기입한다. 단, 고속 클럭 CLK1이 3배의 주파수를 갖기 때문에, 수평 동기 기간 H1의 최초의 1/3의 기간에, 프레임 메모리로부터 전 프레임 데이터 DATAP가 판독되어, 라인 메모리 B에 기입된다. 또한, 수평 동기 기간 H1의 최후의 1/3의 기간에, 라인 메모리 A로부터 현 프레임 데이터가 판독되어, 프레임 메모리에 기입된다. 보다 빠른 고속 클럭을 이용함으로써, 프레임 메모리의 판독 동작 기간과 기입 동작 기간 사이에, 여유를 갖게 할 수 있다.
도 7은, 라인 메모리 A의 동작을 나타내는 타이밍 파형도이다. 도 4와 마찬 가지로, 라인 메모리 A에는, 수평 동기 기간 H1의 전체 기간에 걸쳐, 클럭 CLK에 동기하여 8 화소의 현 프레임 데이터 DATAC가 기입된다. 한편, 도 4와는 달리, 수평 동기 기간 H1의 최후의 1/3의 기간에, 고속 클럭 CLK1에 동기하여, 8 화소의 현 프레임 데이터 DATAC가 판독되어, 프레임 메모리에 기입된다.
도 8은, 라인 메모리 B의 동작을 나타내는 타이밍 파형도이다. 도 5와는 달리 수평 동기 기간 H1의 최초의 1/3의 기간에, 전 프레임 데이터 DATAP가 프레임 메모리로부터 판독되어, 라인 메모리 B에 기입된다. 한편, 도 5와 마찬가지로, 수평 동기 기간 H1의 전체 기간에 걸쳐, 클럭 CLK에 동기하여, 전 프레임 데이터 DATAP가 판독되어, 구동 데이터 생성 유닛에 공급된다.
또한, 상기의 전 프레임 데이터 DATAP와 현 프레임 데이터 DATAC는, 표시 데이터 또는 해당 표시 데이터로부터 생성된 표시 관련 데이터(표시 구동 데이터 Ddata 또는 구동후 상태 데이터 DCdata) 중 어느 하나이다.
PLL 회로에 의해 생성되는 고속 클럭 CLK1의 주파수는, 예를 들면, 공급 클럭 CLK가 저속인 경우에는, 3배 주파수로 하고, 공급 클럭 CLK가 고속인 경우에는, 2배 주파수로 하여, 라인 메모리나 프레임 메모리에의 고속 액세스를 동등한 속도로 유지하도록 하는 것이 바람직하다. 그 경우에는, 도 2에서의 주파수 검출 회로(35)가, 공급 클럭 CLK의 주파수를 검출하여, 그것에 따라서 PLL 회로가 생성하는 고속 클럭 CLK1의 주파수를 제어한다.
이상의 실시 형태를 통합하면, 이하의 부기와 같다.
(부기1) 공급되는 표시 데이터에 따라서 표시 패널을 구동하는 표시 구 동 데이터를 생성하는 표시 패널용 제어 장치에 있어서,
현 프레임의 표시 데이터와, 전 프레임의 표시 데이터 또는 해당 표시 데이터로부터 생성된 표시 관련 데이터 중 어느 하나를 갖는 전 프레임 데이터에 기초하여, 동기 신호에 동기하여, 상기 표시 패널을 구동하는 표시 구동 데이터를 생성하는 구동 데이터 생성 유닛과,
상기 현 프레임의 표시 데이터 또는 해당 표시 데이터로부터 생성된 표시 관련 데이터 중 어느 하나를 갖는 현 프레임 데이터가, 상기 동기 신호에 동기하여 기입되고, 그 기입된 현 프레임 데이터가, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 판독되어 프레임 메모리에 기입되는 제1 버퍼 메모리와,
상기 프레임 메모리로부터 판독된 전 프레임 데이터가, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 기입되고, 그 기입된 전 프레임 데이터가, 상기 동기 신호에 동기하여 판독되어 상기 구동 데이터 생성 유닛에 공급되는 제2 버퍼 메모리를 갖고,
상기 프레임 메모리에 대하여, 동기 신호에 대응하는 동기 기간중에, 상기 전 프레임 데이터를 판독하고, 그 후, 상기 현 프레임 데이터를 기입하는 것을 특징으로 하는 표시 패널용 제어 장치.
(부기2) 부기1에 있어서,
상기 표시 관련 데이터는, 상기 표시 구동 데이터, 해당 표시 구동 데이터에 의해 구동되었을 때의 구동후 상태를 나타내는 구동후 상태 데이터 중 어느 하나를 갖는 표시 데이터에 관련하는 데이터인 것을 특징으로 하는 표시 패널용 제어 장 치.
(부기3) 부기1에 있어서,
상기 제1 및 제2 버퍼 메모리는, 표시 패널의 1 라인분의 데이터를 저장하는 라인 메모리이고, 상기 동기 기간은, 1 라인의 구동 기간에 대응하는 수평 동기 기간인 것을 특징으로 하는 표시 패널용 제어 장치.
(부기4) 부기1에 있어서,
상기 고속 동기 신호는, 상기 동기 기간내에 상기 프레임 메모리의 판독 동작과 기입 동작이 완료될 정도로 고속인 것을 특징으로 하는 표시 패널용 제어 장치.
(부기5) 공급되는 표시 데이터에 따라서 표시 패널을 구동하는 표시 구동 데이터를 생성하는 표시 패널용 제어 장치에 있어서,
현 프레임의 표시 데이터와, 전 프레임의 표시 데이터에 관련하는 전 프레임 데이터에 기초하여, 동기 신호에 동기하여, 상기 표시 패널을 구동하는 표시 구동 데이터를 생성하는 구동 데이터 생성 유닛과,
상기 현 프레임의 표시 데이터에 관련하는 현 프레임 데이터가, 수평 동기 기간에, 상기 동기 신호에 동기하여 기입되고, 그 기입된 현 프레임 데이터가, 상기 수평 동기 기간의 후반 기간중에, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 판독되어, 프레임 메모리에 기입되는 제1 라인 메모리와,
상기 프레임 메모리로부터 판독된 전 프레임 데이터가, 상기 수평 동기 기간의 전반 기간중에, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 기입되고, 그 기입된 전 프레임 데이터가, 상기 수평 동기 기간중에, 상기 동기 신호에 동기하여 판독되어, 상기 구동 데이터 생성 유닛에 공급되는 제2 라인 메모리를 갖고,
상기 프레임 메모리에 대하여, 상기 수평 동기 기간중에, 상기 전 프레임 데이터를 판독하고, 그 후, 상기 현 프레임 데이터를 기입하는 것을 특징으로 하는 표시 패널용 제어 장치.
(부기6) 부기5에 있어서,
상기 표시 데이터에 관련하는 현 프레임 데이터 또는 전 프레임 데이터는, 표시 데이터, 표시 구동 데이터, 또는 해당 표시 구동 데이터에 의해 구동된 후의 상태를 나타내는 구동후 상태 데이터 중 어느 하나인 것을 특징으로 하는 표시 패널용 제어 장치.
(부기7) 부기5에 있어서,
상기 제1 라인 메모리와 제2 라인 메모리에 대한 상기 고속 동기 신호가, 공통의 고속 동기 신호이고, 해당 고속 동기 신호는, 상기 동기 신호보다 2배 이상 빠른 클럭 신호인 것을 특징으로 하는 표시 패널 제어 장치.
(부기8) 부기7에 있어서,
상기 공통의 고속 동기 신호의 주파수는, 상기 공급되는 표시 데이터에 대응하는 동기 신호의 주파수에 따라서, 적절하게 선택되는 것을 특징으로 하는 표시 패널 제어 장치.
(부기9) 표시 패널과, 공급되는 표시 데이터에 따라서 상기 표시 패널을 구동하는 표시 구동 데이터를 생성하는 표시 패널용 제어 장치를 갖는 표시 장치에 있어서,
상기 표시 패널용 제어 장치는,
현 프레임의 표시 데이터와, 전 프레임의 표시 데이터 또는 해당 표시 데이터로부터 생성된 표시 관련 데이터 중 어느 하나를 갖는 전 프레임 데이터에 기초하여, 동기 신호에 동기하여, 상기 표시 패널을 구동하는 표시 구동 데이터를 생성하는 구동 데이터 생성 유닛과,
상기 현 프레임의 표시 데이터 또는 해당 표시 데이터로부터 생성된 표시 관련 데이터 중 어느 하나를 갖는 현 프레임 데이터가, 상기 동기 신호에 동기하여 기입되고, 그 기입된 현 프레임 데이터가, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 판독되어 프레임 메모리에 기입되는 제1 버퍼 메모리와,
상기 프레임 메모리로부터 판독된 전 프레임 데이터가, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 기입되고, 그 기입된 전 프레임 데이터가, 상기 동기 신호에 동기하여 판독되어 상기 구동 데이터 생성 유닛에 공급되는 제2 버퍼 메모리를 갖고,
상기 프레임 메모리에 대하여, 동기 신호에 대응하는 동기 기간중에, 상기 전 프레임 데이터를 판독하고, 그 후, 상기 현 프레임 데이터를 기입하는 것을 특징으로 하는 표시 장치.
(부기10) 부기9에 있어서,
상기 표시 패널은, 액정 표시 패널인 것을 특징으로 하는 표시 장치.
(부기11) 표시 패널과, 공급되는 표시 데이터에 따라서 상기 표시 패널을 구동하는 표시 구동 데이터를 생성하는 표시 패널용 제어 장치를 갖는 표시 장치에 있어서,
상기 표시 패널용 제어 장치는,
현 프레임의 표시 데이터와, 전 프레임의 표시 데이터에 관련하는 전 프레임 데이터에 기초하여, 동기 신호에 동기하여, 상기 표시 패널을 구동하는 표시 구동 데이터를 생성하는 구동 데이터 생성 유닛과,
상기 현 프레임의 표시 데이터에 관련하는 현 프레임 데이터가, 수평 동기 기간에, 상기 동기 신호에 동기하여 기입되고, 그 기입된 현 프레임 데이터가, 상기 수평 동기 기간의 후반 기간중에, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 판독되어, 프레임 메모리에 기입되는 제1 라인 메모리와,
상기 프레임 메모리로부터 판독된 전 프레임 데이터가, 상기 수평 동기 기간의 전반 기간중에, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 기입되고, 그 기입된 전 프레임 데이터가, 상기 수평 동기 기간중에, 상기 동기 신호에 동기하여 판독되어, 상기 구동 데이터 생성 유닛에 공급되는 제2 라인 메모리를 갖고,
상기 프레임 메모리에 대하여, 상기 수평 동기 기간중에, 상기 전 프레임 데이터를 판독하고, 그 후, 상기 현 프레임 데이터를 기입하는 것을 특징으로 하는 표시 장치.
(부기12) 부기11에 있어서,
상기 표시 패널은, 액정 표시 패널인 것을 특징으로 하는 표시 장치.
상기 발명의 제1 측면에 따르면, 동기 기간중에, 전 프레임 데이터를 제2 버퍼 메모리를 통하여 프레임 메모리로부터 판독하고, 그 후, 현 프레임 데이터를 제1 버퍼 메모리를 통하여 프레임 메모리에 기입할 수 있다. 그 결과, 프레임 메모리는 1 프레임분의 데이터를 저장하는 용량이 있으면 되고, 그 용량을 작게 할 수 있다. 이 동기 기간은, 예를 들면 표시 패널의 1 라인에 대응하는 수평 동기 기간인 것이 바람직하다. 또는, 표시 패널의 수 라인에 대응하는 기간이어도 된다. 또한, 제1 버퍼 메모리의 고속 판독 클럭과 제2 버퍼 메모리의 고속 기입 클럭은, 반드시 동일한 고속 클럭일 필요는 없고, 프레임 메모리의 고속 판독에 대응하는 제2 버퍼 메모리의 고속 기입과, 프레임 메모리의 고속 기입에 대응하는 제1 버퍼 메모리의 고속 판독이, 동일한 동기 기간내에 완료하는, 별개의 고속 클럭이어도 된다.

Claims (7)

  1. 공급되는 표시 데이터에 따라서 표시 패널을 구동하는 표시 구동 데이터를 생성하는 표시 패널용 제어 장치로서,
    현 프레임의 표시 데이터와, 전 프레임의 표시 데이터 또는 상기 전 프레임의 표시 데이터로부터 생성된 표시 관련 데이터 중 어느 하나를 갖는 전 프레임 데이터에 기초하여, 동기 신호에 동기하여, 상기 표시 패널을 구동하는 표시 구동 데이터를 생성하는 구동 데이터 생성 유닛과,
    상기 현 프레임의 표시 데이터 또는 상기 현 프레임의 표시 데이터로부터 생성된 표시 관련 데이터 중 어느 하나를 갖는 현 프레임 데이터가, 상기 동기 신호에 동기하여 기입되고, 그 기입된 현 프레임 데이터가, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 판독되어 프레임 메모리에 기입되는 제1 버퍼 메모리와,
    상기 프레임 메모리로부터 판독된 전 프레임 데이터가, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 기입되고, 그 기입된 전 프레임 데이터가, 상기 동기 신호에 동기하여 판독되어 상기 구동 데이터 생성 유닛에 공급되는 제2 버퍼 메모리를 갖고,
    상기 프레임 메모리에 대하여, 동기 신호에 대응하는 수평 동기 기간중에, 상기 전 프레임 데이터를 판독하고, 그 후, 상기 현 프레임 데이터를 기입하는 것을 특징으로 하는 표시 패널용 제어 장치.
  2. 제1항에 있어서,
    상기 표시 관련 데이터는, 상기 표시 구동 데이터, 그 표시 구동 데이터에 의해 구동되었을 때의 구동후 상태를 나타내는 구동후 상태 데이터 중 어느 하나를 갖는 표시 데이터에 관련하는 데이터인 것을 특징으로 하는 표시 패널용 제어 장치.
  3. 제1항에 있어서,
    상기 제1 및 제2 버퍼 메모리는, 표시 패널의 1 라인분의 데이터를 저장하는 라인 메모리이고, 상기 수평 동기 기간은, 1 라인의 구동 기간에 대응하는 수평 동기 기간인 것을 특징으로 하는 표시 패널용 제어 장치.
  4. 제1항에 있어서,
    상기 고속 동기 신호는, 상기 수평 동기 기간내에 상기 프레임 메모리의 판독 동작과 기입 동작이 완료될 정도로 고속인 것을 특징으로 하는 표시 패널용 제어 장치.
  5. 공급되는 표시 데이터에 따라서 표시 패널을 구동하는 표시 구동 데이터를 생성하는 표시 패널용 제어 장치로서,
    현 프레임의 표시 데이터와, 전 프레임의 표시 데이터에 관련하는 전 프레임 데이터에 기초하여, 동기 신호에 동기하여, 상기 표시 패널을 구동하는 표시 구동 데이터를 생성하는 구동 데이터 생성 유닛과,
    상기 현 프레임의 표시 데이터에 관련하는 현 프레임 데이터가, 수평 동기 기간에, 상기 동기 신호에 동기하여 기입되고, 그 기입된 현 프레임 데이터가, 상기 수평 동기 기간의 후반 기간중에, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 판독되어, 프레임 메모리에 기입되는 제1 라인 메모리와,
    상기 프레임 메모리로부터 판독된 전 프레임 데이터가, 상기 수평 동기 기간의 전반 기간중에, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 기입되고, 그 기입된 전 프레임 데이터가, 상기 수평 동기 기간중에, 상기 동기 신호에 동기하여 판독되어, 상기 구동 데이터 생성 유닛에 공급되는 제2 라인 메모리를 갖고,
    상기 프레임 메모리에 대하여, 상기 수평 동기 기간중에, 상기 전 프레임 데이터를 판독하고, 그 후, 상기 현 프레임 데이터를 기입하는 것을 특징으로 하는 표시 패널용 제어 장치.
  6. 표시 패널과, 공급되는 표시 데이터에 따라서 상기 표시 패널을 구동하는 표시 구동 데이터를 생성하는 표시 패널용 제어 장치를 갖는 표시 장치로서,
    상기 표시 패널용 제어 장치는,
    현 프레임의 표시 데이터와, 전 프레임의 표시 데이터 또는 상기 전 프레임의 표시 데이터로부터 생성된 표시 관련 데이터 중 어느 하나를 갖는 전 프레임 데이터에 기초하여, 동기 신호에 동기하여, 상기 표시 패널을 구동하는 표시 구동 데이터를 생성하는 구동 데이터 생성 유닛과,
    상기 현 프레임의 표시 데이터 또는 상기 현 프레임의 표시 데이터로부터 생성된 표시 관련 데이터 중 어느 하나를 갖는 현 프레임 데이터가, 상기 동기 신호에 동기하여 기입되고, 그 기입된 현 프레임 데이터가, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 판독되어 프레임 메모리에 기입되는 제1 버퍼 메모리와,
    상기 프레임 메모리로부터 판독된 전 프레임 데이터가, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 기입되고, 그 기입된 전 프레임 데이터가, 상기 동기 신호에 동기하여 판독되어 상기 구동 데이터 생성 유닛에 공급되는 제2 버퍼 메모리를 갖고,
    상기 프레임 메모리에 대하여, 동기 신호에 대응하는 수평 동기 기간중에, 상기 전 프레임 데이터를 판독하고, 그 후, 상기 현 프레임 데이터를 기입하는 것을 특징으로 하는 표시 장치.
  7. 표시 패널과, 공급되는 표시 데이터에 따라서 상기 표시 패널을 구동하는 표시 구동 데이터를 생성하는 표시 패널용 제어 장치를 갖는 표시 장치로서,
    상기 표시 패널용 제어 장치는,
    현 프레임의 표시 데이터와, 전 프레임의 표시 데이터에 관련하는 전 프레임 데이터에 기초하여, 동기 신호에 동기하여, 상기 표시 패널을 구동하는 표시 구동 데이터를 생성하는 구동 데이터 생성 유닛과,
    상기 현 프레임의 표시 데이터에 관련하는 현 프레임 데이터가, 수평 동기 기간에, 상기 동기 신호에 동기하여 기입되고, 그 기입된 현 프레임 데이터가, 상기 수평 동기 기간의 후반 기간중에, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 판독되어, 프레임 메모리에 기입되는 제1 라인 메모리와,
    상기 프레임 메모리로부터 판독된 전 프레임 데이터가, 상기 수평 동기 기간의 전반 기간중에, 상기 동기 신호보다 빠른 고속 동기 신호에 동기하여 기입되고, 그 기입된 전 프레임 데이터가, 상기 수평 동기 기간중에, 상기 동기 신호에 동기하여 판독되어, 상기 구동 데이터 생성 유닛에 공급되는 제2 라인 메모리를 갖고,
    상기 프레임 메모리에 대하여, 상기 수평 동기 기간중에, 상기 전 프레임 데이터를 판독하고, 그 후, 상기 현 프레임 데이터를 기입하는 것을 특징으로 하는 표시 장치.
KR1020050031157A 2004-06-30 2005-04-14 표시 패널용 제어 장치 및 그것을 갖는 표시 장치 KR100698984B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00192916 2004-06-30
JP2004192916A JP4620974B2 (ja) 2004-06-30 2004-06-30 表示パネル用制御装置及びそれを有する表示装置

Publications (2)

Publication Number Publication Date
KR20060045723A KR20060045723A (ko) 2006-05-17
KR100698984B1 true KR100698984B1 (ko) 2007-03-26

Family

ID=35513345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050031157A KR100698984B1 (ko) 2004-06-30 2005-04-14 표시 패널용 제어 장치 및 그것을 갖는 표시 장치

Country Status (5)

Country Link
US (1) US7969427B2 (ko)
JP (1) JP4620974B2 (ko)
KR (1) KR100698984B1 (ko)
CN (1) CN100385498C (ko)
TW (1) TWI306587B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070176912A1 (en) * 2005-12-09 2007-08-02 Beames Michael H Portable memory devices with polymeric displays
KR101243245B1 (ko) * 2006-08-03 2013-03-14 삼성디스플레이 주식회사 신호입출력장치 및 이를 가지는 액정표시장치
JP2008070561A (ja) * 2006-09-13 2008-03-27 Canon Inc 表示装置及びその制御方法
US7876313B2 (en) * 2006-09-29 2011-01-25 Intel Corporation Graphics controller, display controller and method for compensating for low response time in displays
US8259040B2 (en) * 2007-04-10 2012-09-04 Samsung Mobile Display Co., Ltd. Organic light emitting display and driving method thereof
DE102007045774B4 (de) * 2007-09-25 2010-04-08 Continental Automotive Gmbh Verfahren und Vorrichtung zur Synchronisation einer Bildanzeige in einem Kraftfahrzeug
KR101528761B1 (ko) * 2008-05-16 2015-06-15 삼성디스플레이 주식회사 콘트롤러 보드 및 이를 갖는 표시장치
US8780093B2 (en) * 2009-03-25 2014-07-15 Himax Technologies Limited Method for transmitting image data through RSDS transmission interfaces
US20110025697A1 (en) * 2009-07-28 2011-02-03 Ying-Lieh Chen Method for transmitting image data through rsds transmission interfaces
TWI411991B (zh) * 2009-09-09 2013-10-11 Tatung Co 場發射顯示面板的驅動電路和方法及場發射顯示器
KR101742182B1 (ko) * 2010-09-17 2017-06-16 삼성디스플레이 주식회사 영상 데이터 처리 방법, 및 이를 수행하는 표시 장치
JP2013231918A (ja) * 2012-05-01 2013-11-14 Samsung R&D Institute Japan Co Ltd フレームメモリの制御回路、表示装置及びフレームメモリの制御方法
CN103680461B (zh) * 2012-09-20 2017-06-23 广东新岸线计算机系统芯片有限公司 一种实现显示帧缓存切换的方法及显示系统
DE102013224702A1 (de) * 2013-12-03 2015-06-03 Robert Bosch Gmbh Steuergerät für ein Kraftfahrzeug

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362090A (ja) * 1989-07-31 1991-03-18 Toshiba Corp フラットパネル表示制御回路
US5522064A (en) * 1990-10-01 1996-05-28 International Business Machines Corporation Data processing apparatus for dynamically setting timings in a dynamic memory system
US5309168A (en) * 1990-10-31 1994-05-03 Yamaha Corporation Panel display control device
EP0502600A3 (en) 1991-03-05 1993-02-03 Nview Corporation Method and apparatus for displaying rgb and sync video without auxiliary frame storage memory
JPH07121143A (ja) * 1993-10-20 1995-05-12 Casio Comput Co Ltd 液晶表示装置及び液晶駆動方法
US5812210A (en) * 1994-02-01 1998-09-22 Hitachi, Ltd. Display apparatus
JP3253481B2 (ja) * 1995-03-28 2002-02-04 シャープ株式会社 メモリインターフェイス回路
US5805693A (en) * 1996-07-09 1998-09-08 Holtek Microelectronics, Inc Monitor-controlling device
JPH1090662A (ja) * 1996-07-12 1998-04-10 Tektronix Inc プラズマ・アドレス液晶表示装置及びその表示パネルの動作方法
JPH1166289A (ja) * 1997-08-25 1999-03-09 Toshiba Corp 画像信号処理回路
JP4121590B2 (ja) * 1997-10-30 2008-07-23 株式会社ルネサステクノロジ 画像表示装置及びその特殊再生制御装置
JP2002006285A (ja) 2000-06-23 2002-01-09 Kyocera Corp 移動性液晶表示装置および情報機器
JP2002116743A (ja) * 2000-08-03 2002-04-19 Sharp Corp 液晶表示装置の駆動方法
JP4188566B2 (ja) 2000-10-27 2008-11-26 三菱電機株式会社 液晶表示装置の駆動回路および駆動方法
JP3739297B2 (ja) 2001-03-29 2006-01-25 シャープ株式会社 高速応答の為に駆動補償を行う液晶表示装置の制御回路
JP4320989B2 (ja) * 2001-11-01 2009-08-26 株式会社日立製作所 表示装置

Also Published As

Publication number Publication date
CN1716372A (zh) 2006-01-04
TW200601229A (en) 2006-01-01
JP2006017804A (ja) 2006-01-19
US20060001632A1 (en) 2006-01-05
KR20060045723A (ko) 2006-05-17
JP4620974B2 (ja) 2011-01-26
CN100385498C (zh) 2008-04-30
US7969427B2 (en) 2011-06-28
TWI306587B (en) 2009-02-21

Similar Documents

Publication Publication Date Title
KR100698984B1 (ko) 표시 패널용 제어 장치 및 그것을 갖는 표시 장치
KR100908793B1 (ko) 표시 메모리, 드라이버 회로, 디스플레이 및 휴대 정보 장치
KR100698420B1 (ko) 액정 표시 장치의 표시 제어 장치 및 그것을 갖는 액정표시 장치
CN101188082B (zh) 携带显示装置和携带电话装置
US8120599B2 (en) Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same
JPH10228012A (ja) Ｌｃｄ表示装置
JP2002341841A (ja) 液晶表示装置とその駆動装置
JP4890756B2 (ja) 信号処理装置及び方法
JP2008304763A (ja) 表示装置
JP2003108056A (ja) 表示メモリ、ドライバ回路、及びディスプレイ
JP3882642B2 (ja) 表示装置及び表示用駆動回路
US9111499B2 (en) Liquid crystal display device
JP2006301265A (ja) 表示装置
JP2001282171A (ja) 画像表示装置およびその駆動制御回路
JP2003108091A (ja) ドライバ回路及びディスプレイ
KR20050050885A (ko) 신호 처리 장치 및 방법
KR20120070767A (ko) 액정표시장치 및 그의 구동 방법
KR100223598B1 (ko) 액정 표시 장치의 듀얼 스캔 구동 회로
KR100968570B1 (ko) 신호 처리 장치
KR20100073644A (ko) 액정표시장치의 구동장치 및 그 구동방법
KR100973808B1 (ko) 액정 표시 장치
JP2003108092A (ja) ドライバ回路及びディスプレイ
JPH08328514A (ja) 情報処理装置
JP2003302945A (ja) 表示装置
KR20080049281A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 14