JP4320989B2 - 表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、インターレス形式の映像信号を表示する表示装置に係り、液晶表示素子、ＥＬ素子、プラズマ等を用いた表示装置に対し、フレームメモリ搭載数を抑えてインターレス−ノン・インターレス変換処理及び、オーバードライブ制御により動画質を向上し、更には定常的な直流電圧の印加を抑止し、残像（焼付き）の無い良好な表示を得るための表示装置に関するものである。
【０００２】
【従来の技術】
従来、映像信号発生装置からのインターレス形式動画像をノン・インターレス形式動画像にフォーマット変換する方法としては例えば、特開２０００−１５２２４６号公報に開示されているように、補間対象と異なったフレームまたはフィールドの画像信号から形成される画像間補間信号と、補間対象と同じフレームまたはフィールドの画像信号から形成される画像内補間信号とを、動き係数に応じて混合比を変化させて混合する動画像信号の適応処理制御装置において、入力画像信号のフレームまたはフィールド間の差を画像間差分信号として得る画像間差分信号手段と、入力映像信号のフレームまたはフィールド内の走査線間の差を空間アクティビティとして得るアクティビティ検出手段と、空間アクティビティが所定値以下の場合は、所定値で下限を制限して正規化信号に変換する正規化信号形成手段と、この正規化信号で画像間差分信号を除算し、正規化された動き係数ｋを得る正規化手段を有する手段が知られている。
【０００３】
図２８は前記特２０００−１５２２４６号公報に開示されているインターレス形式動画像をノン・インターレス形式動画像にフォーマット変換する走査線補間装置の概略構成図である。図中、2801は画像入力端子、2802はフィールド遅延器１、2803はライン遅延器、2804は加算器１、2805は乗算器１、2806は加算器２、2807は補間画像出力端子、2808は適応制御部、2809は減算器、2810は加算器３、2811は乗算器２、2812はフィールド遅延器２である。
【０００４】
適応制御部 2808は動き係数ｋを出力し、これによりフィールド間補間とフィールド内補間の混合比を変化させる。画像入力 2801から入力したインターレス動画像信号は、フィールド遅延器１ 2802で１フィールドと所定ライン遅延させられ、上ライン画像信号としてライン遅延器 2803、加算器１ 2804、適応制御部 2808に与えられる。ここで所定ライン数は動き補償処理の垂直エリアに依存して設定され、４ライン程度である。ライン遅延器 2803では上ライン信号を１ライン遅延させられ、下ライン画像信号として、加算器１ 2804と適応制御部 2808に与えられる。フィールド遅延器１ 2802からは、動き補償により所定ライン数±Ｙライン及び、±Ｘ画素遅延させられた画素が、後フィールド画像信号として、加算器３ 2810と適応制御部 2808に与えられる。フィールド遅延器２ 2812からは、動き補償により所定ライン数±Ｙライン及び、±Ｘ画素遅延させられた画素が、前フィールド画像信号として、加算器３ 2810と適応制御部 2808に与えられる。ここで、±Ｙ、±Ｘは動き補償の動きベクトルで、フィールド遅延器１ 2801と、フィールド遅延器２ 2812では、補間時間関係が逆になるので遅延量の正負も逆になる。加算器１ 2804は上ライン画像信号と、下ライン画像信号を加算して１／２倍し、フィールド内補間信号として、乗算器１ 2805と適応制御部 2808に与える。加算器３ 2810は前フィールド画像信号と、後フィールド画像信号を加算して１／２倍し、フィールド間補間信号として、乗算器２ 2811と、適応制御部 2808に与える。乗算器１ 2805は適応制御部 2808から与えられる動き係数ｋ（０〜１）を乗じて、加算器２ 2806に与える。乗算器２ 2811は減算器 2809から与えられる逆動き係数（１−ｋ）を乗じて、加算器２ 2806に与える。加算器２ 2806は動き係数ｋが乗じられたフィールド内補間信号と、逆動き係数（１−ｋ）が乗じられたフィールド間補間信号とを加算して、最終的な補間信号を形成して補間画像出力 2807より出力する。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記従来技術では、フィールドデータの遅延が２箇所に必要となり、これを実現するメモリ素子として、汎用的なシングルポートのメモリを用いた場合、書込みと読出しを独立した別々のメモリ素子で行う必要があり、多数のメモリを必要とするという問題がある。更に、本従来技術を液晶パネルに適用した場合、インターレス→ノン・インターレス変換処理に伴う画質向上については配慮されているが、液晶がホールド型デバイスであることや、応答速度が遅いことによる動画ぼけなどの画質改善に関しては配慮されていない。
【０００６】
本発明の目的は、液晶表示装置においてインターレス形式の入力映像信号をノン・インターレス形式に変換する際に、隣接フレームの同一フィールドデータによる動き検出及び、検出結果に対応したフィールド内補間処理もしくは、フィールド間補間処理を少数のフレームメモリで実現することである。
【０００７】
本発明の他の目的は、動きに適応したインターレス→ノン・インターレス変換処理に加え、液晶の応答速度を高速化するオーバードライブ処理を搭載し、これら双方の処理に必要な映像信号の動き情報の抽出を共通のメモリで行うことで低コストで高画質な動画対応液晶表示制御装置を提供することである。
【０００８】
【課題を解決するための手段】
本願において、開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００９】
すなわち、本発明は液晶表示装置において、連続するインターレス形式の映像信号を偶数フィールド及び、奇数フィールド各１画面つまり、１フレーム分を書き込む第１フレームメモリと、このタイミングで、１フレーム前の映像信号つまり、１フレーム前の偶数フィールド及び、奇数フィールドデータを交互に読み出す第２フレームメモリを各々独立に備える。更に第１フレームメモリに書き込みを行っているフィールドデータは同時に別のラインメモリに書き込み、次ライン後半の期間に２倍速で読み出す。ここでも書き込みと読出し用に各々独立した２ライン分の第１、第２ラインメモリを備える。前記１フレーム前の映像信号を格納した第２フレームメモリからの読出しは、現在書き込みを行っているフィールドが偶数フィールドであればまず奇数フィールドデータを書き込み時の２倍速で読出し、読み出したデータを別の第３ラインメモリに書き込む。次ラインにおいてこの第３ラインメモリから同じく２倍速で読み出すと同時に、第２フレームメモリからは１フレーム前の偶数フィールドデータを同じく２倍速で読み出す。これにより、同一位置の現偶数フィールドデータ、１フレーム前偶数及び、奇数フィールドデータの３つのデータを時間的に揃えることが可能となり、奇数フィールド画面をマスターとし、各偶数フィールドデータの比較により動き検出を行い、この結果に従ってフィールド内もしくは、フィールド間インターレス→ノン・インターレス変換処理（以下、Ｉ−Ｐ変換処理と称す）を行うことで、走査線ノイズ及び、フリッカーを抑えた良好な表示状態を得るようにしたものである（また、次フレームでは偶数、奇数の関係が全て逆転する）。
【００１０】
更に、上記同一位置の現偶数（奇数）フィールドデータと、１フレーム前の偶数（奇数）フィールドデータを比較することで得るフレーム間同一フィールドの動き検出結果を利用し、オーバードライブ処理を行うことで、応答速度の遅い液晶に対する動画ぼけを改善するようにしたものである。
【００１１】
更にはこれらＩ−Ｐ変換処理及び、オーバードライブ処理による表示データは、インターレス形式の映像信号をノン・インターレス形式で駆動する必要のある液晶パネルに対し、定常的な直流電圧の印加を抑止し、残像（焼付き）を防ぐことを可能にしたものである。
【００１２】
【発明の実施の形態】
以下、本発明の一実施例を図面を用いて詳細に説明する。
【００１３】
図１は、本発明技術による映像処理制御方法を用いた液晶表示システムの全体概略構成図であり、本発明技術の主要な部分を成すのは入力される映像信号 101を液晶モジュール 105に出力する前に、良好な表示を得るために設けた映像処理回路 103である。
【００１４】
図１において、101はパソコン（以下、ＰＣと称す）、テレビ放送（以下、ＴＶと称す）、ビデオ・テープ・レコーダー（以下、ＶＴＲと称す）などからの入力映像信号、102は前記入力映像信号 101を表示するための液晶表示装置、103は前記入力映像信号 101を取り込んで、映像フォーマット変換、コントラスト、輝度などの画質調整、アナログ−デジタル変換、色数変換及び、表示サイズ変換などを行う映像処理回路、104は前記映像処理回路 103により各種処理を施されたデジタル映像信号、105は前記デジタル映像信号を入力とした液晶モジュール、106は前記液晶モジュール 105に内包され、表示タイミングを生成するドライバー制御回路部、107は前記ドライバー制御回路 106より出力されるゲート・ドライバー制御信号、108は同じくデータ・ドライバー制御信号、109は前記ゲートドライバー制御信号 107を入力として動作するゲート・ドライバー、110は同じくデータ・ドライバー制御信号 108を入力として動作するデータ・ドライバー、111は液晶パネルを各々示す。
【００１５】
以下、図１を用いて本発明による第1の実施例についての全体動作を説明する。
【００１６】
まず、ＰＣ、ＴＶ、ＶＴＲなどからの入力映像信号 101を液晶表示装置 102内部の映像処理回路部 103に取り込む。ここで本発明では、入力される映像信号としてインターレス形式の映像信号を、液晶の駆動方式であるノン・インターレス形式の映像信号に変換する際の画質向上を目的としているため、前記入力映像信号 101としてはインターレス形式に限定して以下説明する。映像処理回路部 103では取り込んだ前記入力映像信号 101に対し本発明の目的を実現するためのインターレス→ノン・インターレス変換、液晶応答速度を改善するためのデータ補正などの映像処理を施す。映像処理されたデジタル映像信号 104は液晶モジュール 105内部のドライバー制御回路 106に入力され、ゲート・ドライバー 109及び、データ・ドライバー 110に必要なタイミングに変換及び、制御信号を生成し出力する。これにより液晶パネル 111ではインターレス形式の映像信号入力を順次走査で駆動し、更にフレーム前後の映像データによって、応答速度が遅いことによる液晶での動画表示ぼけを改善するような映像データ補正処理を行う。
【００１７】
図２にインターレス形式及び、ノン・インターレス形式映像信号の映像転送概略図を示す。
【００１８】
図２において、（ａ）のインターレス形式映像信号とは、奇数ラインと偶数ライン映像データを各々別々のタイミングで転送する（飛び越し走査）。図に示すように第１フィールドでは１、３、５・・・・ラインと奇数ラインのデータのみを転送し、第２フィールドでは２、４、６・・・・ラインと偶数ラインのデータのみを転送する。次に第３フィールドでは再度１、３、５・・・・ラインと奇数ラインのデータのみを転送し、以下、これを繰り返す。ここで各フィールド期間は一般的には６０Ｈｚ前後である。（ｂ）のノン・インターレス形式映像信号とは、毎フレーム奇数ラインと偶数ライン映像データを交互に転送する（順次走査）。ノン・インターレス形式の場合も各フレーム期間は一般的に６０Ｈｚ前後であり、従って、前記インターレス形式映像信号に比べ、２倍のデータを転送することになる。
【００１９】
次に、インターレス形式映像信号の動画を表示する際の画質について説明する。
【００２０】
図３にインターレス形式の動画像を入力順に表示（フィールド間補間）した際の表示画質劣化（走査線ノイズ発生）概略図を示す。図３において、第１画面及び、第２画面の各映像データは奇数ラインデータ及び、偶数ラインデータが合成された映像データであり、第１画面と第２画面間では映像データの移動（動画）があるものとする。この映像信号がインターレス形式で入力された場合、その表示出力順序は奇数１フィールド→偶数１→奇数２→偶数２・・・となる。ここで、これらインターレス形式映像信号を順次合成して表示する場合、液晶は順次走査で駆動する必要があるため、偶数１フィールド＋奇数２フィールドのような映像データを表示することになる。この場合、ライン毎にずれた映像信号表示となり、これが走査線ノイズとして認識される。
【００２１】
次に、インターレス形式映像信号の静止画像を表示する際の表示画質について説明する。
【００２２】
図４にインターレス形式の静止画像をフィールド内補間した際の表示画質劣化（フリッカー発生）概略図を示す。図４において、原画像は奇数ライン及び、偶数ラインに分けて転送される。各々のインターレス形式映像信号に対し間のラインデータ（奇数フィールドであれば偶数ラインデータ、偶数フィールドであれば奇数ラインデータ）を上下のラインデータを演算して補間するフィールド内補間を施す。これにより各フィールドデータのみで液晶に表示可能な状態となるが、特定の画素に注目した場合、フレーム毎に映像データ（階調データ）が異なるため、静止画像においてはこれがフリッカーとして認識されることになる。更に、交流化方式をフレーム毎に極性が反転するドット反転フレーム交流とした場合、液晶への印加電圧に偏りが生じ、定常的な直流電圧印加に伴う残像（焼付き）が発生することになる。
【００２３】
すなわち、インターレス形式の映像信号に対しては、動画である場合にフィールド間補間を施すと、走査線ノイズが発生し、静止画である場合にフィールド内補間を施すと、フリッカー及び、残像（焼付き）が発生する。従って、映像信号の動きに合わせてこれら２つの補間方法を組み合わせる動き適応３次元Ｉ−Ｐ変換処理が必要となる。
【００２４】
図５に動き適応３次元Ｉ−Ｐ変換処理の概略構成図を示す。
【００２５】
図５では（Ｎ＋１）フレーム奇数フィールドをマスターとして変換処理を施す場合について示す。まず表示データの１ライン目は、（Ｎ＋１）フレーム奇数フィールドの１ライン目データ１（２）を出力する。次に表示データの２ライン目は、（Ｎ）フレーム偶数フィールドデータと、（Ｎ＋１）フレーム偶数フィールドデータを比較し（動き検出）、その結果、所定の値以下の差であるため静止画と判断し、（Ｎ＋１）フレーム偶数フィールドの１ライン目データ２（２）を出力し、フリッカー及び、残像（焼付き）の発生を抑止する。次に表示データの３ライン目は前記１ライン目と同様に、（Ｎ＋１）フレーム奇数フィールドの２ライン目データ３（２）を出力する。更に表示データ４ライン目は前記２ライン目と同様に、（Ｎ）フレーム偶数フィールドデータと、（Ｎ＋１）フレーム偶数フィールドデータを比較し（動き検出）、その結果、所定の値以上の差であるため動画と判断し、（Ｎ＋１）フレーム奇数フィールド内上下ラインデータである３（２）及び、５（２）から生成した補間データを出力し、走査線ノイズの発生を抑止する。以下同様の処理を繰返し表示データを生成する。
【００２６】
前記図２８に示した従来技術では、これを実現するために汎用的なシングルポートのメモリを用いた場合、書込みと読出しを独立した別々のメモリ素子で行う必要があり、多数のメモリを必要とするという問題がある。
【００２７】
この問題を解決するための本発明による第１の実施例について以下説明する。図６に第１の実施例に対する概略構成図を示す。
【００２８】
図６において、101、103、104は前記図１に示した液晶表示システム全体概略構成図において、入力映像信号、映像処理回路、デジタル映像信号を各々示す。この映像処理回路 103内部において、601はフレームメモリ１、602はフレームメモリ２、603はラインメモリ１、604はラインメモリ２、605は前記フレームメモリ１ 601及び、フレームメモリ２ 602からのリードデータ切替え回路、606はラインメモリ３、607は前記ラインメモリ１ 603、ラインメモリ２ 604及び、リードデータ切替え回路 605各々から出力される映像データによってフレーム間の動き検出を行う動き検出制御部、608は前記ラインメモリ１ 603、ラインメモリ２ 604、ラインメモリ３ 606、及び、動き検出制御部 607から入力されるデータによりインターレス→ノン・インターレス変換処理を行う演算処理制御部を各々示す。
【００２９】
図７に前記図６において、現在の入力映像データが偶数フィールドの場合に対する各フレームメモリ内部の状態をまた、図８に動作タイミング図を示す。
【００３０】
図６、図７、図８においてまず、偶数フィールドの現入力映像データ1ライン目(NE-L1)はフレームメモリ２ 602に書き込むと同時にラインメモリ１ 603にも書き込む。次ラインにおいて前記フレームメモリ２ 602には、現入力映像データ２ライン目(NE-L2)を書き込むと同時にラインメモリ２ 604にも書き込む。一方このラインではフレームメモリ１ 601に既に格納されている１フレーム前の奇数フィールド及び、偶数フィールド映像データの内、奇数フィールド映像データの１ライン目（OO-L1）を書込み時の２倍速でライン前半に読出し、出力データとして映像出力すると同時にラインメモリ３ 606に書き込む。ライン後半では前記フレームメモリ１ 601から１フレーム前の偶数フィールド映像データの１ライン目(OE-L1)、ラインメモリ１ 603から１ライン前の映像データ(NE-L1)及び、ラインメモリ３ 606からライン前半に書き込んだ映像データ(OO-L1)をいずれも２倍速で読み出す。これら同時に読み出した３種類の映像データのうち、フレームメモリ１ 601からのデータ(OE-L1)とラインメモリ１ 603からのデータ(NE-L1)は１フレーム前後の同一位置画素データであり、これを比較することで動き検出が可能である。図８に示すタイミング図の例では、この比較結果は閾値以下である場合を示し、映像データは静止画であると判断し、前記ラインメモリ１ 603からの読出しデータ(NE-L1)を表示２ライン目の映像データとして出力する（フィールド間補間）。以下同様に現入力映像データの書込み１水平期間に対し、読出しは２倍速で処理し、ライン前半は前記フレームメモリ１ 601から読み出した奇数ラインデータ(OO-L*)を出力データとして映像出力し、ライン後半は同じく前記フレームメモリ１ 601から読み出した１フレーム前の偶数ラインデータ(OE-L*)と、前記ラインメモリ１ 603もしくは、ラインメモリ２ 604から読み出した現フレームの偶数ラインデータ(NE-L*)を比較する。この比較結果が閾値を越えた場合には動画、越えない場合には静止画と判断する。動画と判断された場合には、図８の出力データ４ライン目に示すように、ラインメモリ３ 606から読み出したデータ(OO-L2)を出力データとして表示出力する（フィールド内補間）。すなわち、フレーム間比較を行って動き有りと判断した際には、１ライン前と同じデータを出力するため、フィールド内補間処理はラインダブラー制御となる。
【００３１】
図９及び、図１０は前記図７の次のフレームに対するフレームメモリ１ 601、フレームメモリ２ 602の内部状態及び、動作タイミング図を示す。
【００３２】
図９及び、図１０において、現入力映像信号 101は奇数フィールドデータであり、このデータはフレームメモリ２ 602に続けて書き込む。また、フレームメモリ１ 601からの読出しは１フレーム前の映像データを、前記図７に示した現入力映像信号が偶数フィールドデータの場合と反対の関係で読み出す。すなわち、図７、図８において、フレームメモリ１ 601から読み出したデータをラインメモリ３ 606及び、演算処理制御部 608に出力するか、もしくは動き検出制御部 607に出力するかの制御は前記図６に示す切替え回路 605で行い、この切替え制御は映像入力 101の一部である垂直同期信号に合わせて行う。
【００３３】
以上、図６〜図１０に示した本発明第１の実施例によれば、フレームメモリを独立に２フレーム分及び、ラインメモリを独立に３ライン分用いるのみで、インターレス形式の映像信号に対し、その動きの状態に合わせたインターレス→ノン・インターレス変換処理を実現でき、動画時に問題となる走査線ノイズ及び、静止画時に問題となるフリッカー及び、残像（焼付き）を回避することができる。しかし、動画と判断した際のフィールド内補間であるラインダブラー処理は画質的な課題がある。
【００３４】
図１１にラインダブラー法による補間処理の概略図を示す。
【００３５】
図１１において、ラインダブラー法では同一ラインデータを繰返し表示することで、インターレス→ノン・インターレス変換処理を実現するため、特にエッジ部分の表示が階段状となり、表示全体が粗くなるような印象を与える。
【００３６】
この問題を解決する本発明による第２の実施例について以下説明する。
【００３７】
図１２に本発明第２の実施例に対する構成図を示す。前記図７に示した本発明第１の実施例に対し、ラインメモリ１ 603、ラインメモリ２ 604、ラインメモリ３ 606からの読出しデータを再度ラインメモリに格納する部分及び、フレームメモリ１／２ 601、602から読み出して動き検出部 607に入力するデータを一旦ラインメモリに格納する部分が異なる。
【００３８】
図１２において、1201は前記ラインメモリ３ 606から読み出したデータを格納するラインメモリ４、1202は前記ラインメモリ１ 603から読み出したデータを格納するラインメモリ５、1203は前記ラインメモリ２ 604から読み出したデータを格納するラインメモリ６また、1204は読出しを行っているフレームメモリ１ 601もしくは、フレームメモリ２ 602から読み出し、動き検出制御部 607に入力するデータを一旦格納するラインメモリ７を各々示す。
【００３９】
図１３に前記図１２に示した本発明第２の実施例構成図の動作タイミング図を示す。
【００４０】
図１２、図１３においてまず、偶数フィールドの現入力映像データ1ライン目(NE-L1)はフレームメモリ２ 602に書き込むと同時にラインメモリ１ 603にも書き込む。次ラインにおいて前記フレームメモリ２ 602には、現入力映像データ２ライン目(NE-L2)を書き込むと同時にラインメモリ２ 604にも書き込む。一方このラインではフレームメモリ１ 601に既に格納されている１フレーム前の奇数フィールド及び、偶数フィールド映像データの内、奇数フィールド映像データの１ライン目（OO-L1）を書込み時の２倍速でライン前半に読出し、同時にラインメモリ３ 606に書き込む。ライン後半では前記フレームメモリ１ 601から１フレーム前の偶数フィールド映像データの１ライン目(OE-L1)、ラインメモリ１ 603から１ライン前の映像データ(NE-L1)及び、ラインメモリ３ 606からライン前半に書き込んだ映像データ(OO-L1)をいずれも２倍速で読み出す。同時にフレームメモリ１ 601から読み出した偶数フィールド映像データの1ライン目(OE-L1)はラインメモリ７ 1204に、ラインメモリ１ 603から読み出した１ライン前の映像データ(NE-L1)はラインメモリ５ 1202に、ラインメモリ３ 606から読み出した映像データ(OO-L1)はラインメモリ４ 1201に各々書き込む。これら同時に読み出した３種類の映像データのうち、ラインメモリ３ 606から読み出したデータ(OO-L1)は出力データとして、直接映像出力する。出力２ライン目は、前記出力１ライン目で書き込んだラインメモリ７ 1204データ(OE-L1)及び、ラインメモリ５ 1202データ(NE-L1)を読み出して比較し、ここでは動き無しと判断したため前記ラインメモリ５ 1202読出しデータ(NE-L1)を出力２ライン目データとして出力する（フィールド間補間）。出力３ライン目については前記出力1ライン目同様ラインメモリ３ 606からの読出しデータ(OO-L2)を直接出力する。出力４ライン目については、前記ラインメモリ７ 1204からの読出しデータ(OE-L2)と、前記ラインメモリ６ 1203からの読出しデータ(NE-L2)を比較し、ここでは動き有りと判断したため、マスターフィールド(Old_ODD)内の上下のラインデータであるフレームメモリ１ 601読出しデータ(OO-L3)と、ラインメモリ４ 1201読出しデータ(OO-L2)とを演算して出力する（フィールド内補間）。ここで、動き有りと判断した際のフィールド内補間処理が、前記本発明第１の実施例ではラインダブラーによるものであったのに対し、本発明第２の実施例ではマスターフィールド内上下ラインデータによる演算処理で補間するため、前記図１１に示したようなラインダブラー方式でのエッジ部分階段状表示に伴う表示全体の粗さを回避することができる。
【００４１】
図１４及び、図１５に前記図１２及び、図１３の次フレームにおける構成図内フレームメモリ内部状態及び、その動作タイミング図を示す。
【００４２】
前記本発明第１の実施例同様、図１４及び、図１５において、現入力映像信号 101は奇数フィールドデータであり、このデータはフレームメモリ２ 602に続けて書き込む。また、フレームメモリ１ 601からの読出しは１フレーム前の映像データを、前記図１２に示した現入力映像信号が偶数フィールドデータの場合と反対の関係で読み出す。
【００４３】
以上、本発明第２の実施例によれば、前記本発明第１の実施例に対し、ラインメモリを独立に４ライン分追加で設けることで、動き検出の結果、動き有りと判断した際のマスターフィールドによるフィールド内補間処理において、上下ラインデータを用いた演算処理による補間が可能なため画質の向上が可能である。
【００４４】
次に本発明第３の実施例として、前記第１、第２の実施例によるインターレス→ノン・インターレス変換処理に加え、液晶モジュールにおいて動画表示を行う際に課題となっている、液晶の応答速度が遅いことに伴う表示ぼけ現象の回避方法について説明する。
【００４５】
ここでは応答速度の改善策として、隣接フレーム間のデータ変化量に対応した補正値を原表示データに加算して出力オーバードライブ制御方法を用いる。
図 １６にオーバードライブ制御による応答速度改善策概略図を示す。
【００４６】
図１６では特定画素に対し、変化前輝度値から次フレームで変化後の目的とする輝度値を得るために、変化前後の階調データの関係から求めたオーバードライブ補正値を加えた場合の輝度変化の一例を示したものである。オーバードライブ制御による補正が無い場合、液晶の応答速度が１フレーム期間（６０Ｈｚの場合→１６．７ｍｓ）を大きく越えてしまうため、変化後の目的輝度に到達するのに複数フレーム期間を要する。この過渡期間及び、波形の鈍りによる実効輝度不足が動画ぼけとして認識されることになる。これを改善するために隣接フレーム間データ値に従って、出力データに補正データを加味することで変化後目標輝度への到達時間を短縮（速度重視型補正→図１６（ａ））するかもしくは、輝度実効値を補正（輝度重視型補正→図１６（ｂ））する。
【００４７】
図１７に前記本発明第１の実施例に示すインターレス→ノン・インターレス変換処理部構成図に動画ぼけを改善するためのオーバードライブ処理回路を搭載した際の概略構成図を示す。
【００４８】
図１７において、1701はオーバードライブ処理回路全体、1702はフレームメモリ３、1703はフレームメモリ４、1704は補正処理制御部を各々示す。
【００４９】
Ｉ−Ｐ変換処理回路部 103から出力されたノン・インターレス形式の映像信号 104は、オーバードライブ処理回路 1701内部のフレームメモリ３ 1702もしくは、フレームメモリ４ 1703に書き込むと同時に、補正処理制御部 1704にも入力する。ここで、フレームメモリ３ 1702と、フレームメモリ４ 1703の関係は、フレーム同期で書込みと読出しが相反するものとする。従って、フレームメモリ３ 1702もしくは、フレームメモリ４ 1703から読み出したデータ(1st_Data)は、前記Ｉ−Ｐ変換処理回路部 103から読み出し、補正処理制御部 1704に入力するデータ(2nd_Data)に対し、常に１フレーム前のデータとなる。従って、この２つのデータにより前記図１６に示した変化前後の階調データを得ることが可能となり、これにより補正処理制御部 1704で出力データに対する最適補正値を確定できる。
【００５０】
しかし、図１７の構成では前段のＩ−Ｐ変換処理回路部 103及び、後段のオーバードライブ処理回路 1701の双方に各々２フレーム分のフレームメモリを設ける必要があり、コスト面で課題となる。この課題を解決する本発明による第３の実施例は、これら２箇所に存在するフレームメモリを統合しながら、インターレス→ノン・インターレス変換処理及び、オーバードライブ処理を実現するものである。
【００５１】
図１８は前記図１７に示した構成図の中で、前段のＩ−Ｐ変換処理回路部 103内部のメモリ動作を示した概略図を示す。
【００５２】
図１８において、動き検出を行うために１フレーム前後の同一フィールドデータ比較を行う。図１８の例ではフレームメモリ１ 601による（Ｎ）フレーム偶数フィールドデータと、ラインメモリ１ 603及び、ラインメモリ２ 604による（Ｎ＋１）フレーム偶数フィールドデータの比較である。すなわち、この比較結果を後段のオーバードライブ処理回路の1st_Dataと2nd_Dataとの比較結果の代用として用いることで、フレームメモリ３ 1702及び、フレームメモリ４ 1703を削減するものである。
【００５３】
図１９にフレームメモリ３ 1702及び、フレームメモリ４ 1703を削減した際のＩ−Ｐ変換処理及び、オーバードライブ処理を行う制御回路の構成図を示す。
【００５４】
図１９において、1901は隣接フレーム間の比較データを入力してＩ−Ｐ変換処理及び、オーバードライブ処理を行うデータ処理部、1902はオーバードライブ処理の中で、前記動き検出制御部 607からの比較結果を用いて出力データに対する補正値を算出する補正値算出部、1903は前記Ｉ−Ｐ変換処理回路 608から出力されたノン・インターレス映像信号及び、前記補正値算出部 1902から出力された補正値を入力し、オーバードライブ処理の施された映像信号を出力するオーバードライブ補正データ生成部を各々示す。
【００５５】
動き検出制御部 607からの検出結果は前記図６の場合と同じであり、この検出結果をＩ−Ｐ変換処理回路 608及び、補正値算出部 1902に兼用で入力する。
【００５６】
図２０に前記図１９に示した本発明第３の実施例に対する動作フローチャートを示す。
【００５７】
本フローチャートはスタートからエンドまでが１画素に対する処理を示し、画素毎にこのフローを繰り返す。
【００５８】
まず、動き検出処理により隣接フレームの同一フィールド間データを比較する。この同一フィールド間データはフレーム毎に奇数及び、偶数ラインが交代する。次に、動き検出処理による検出データと、動き判定の基準となる閾値を比較し、フレーム間での動きの有無を判断する。ここで、検出データとはフレーム間データの差であるため、この差が閾値より小さければ動き無しと判断し、Ｉ−Ｐ変換処理部ではフィールド間補間処理を行い１画素に対する処理を終了する。逆にフレーム間データの差が閾値より大きければ動き有りと判断し、Ｉ−Ｐ変換処理部ではフィールド内処理を行いノン・インターレス映像信号を生成する。この映像信号をオーバードライブ処理部に出力し、前記フレーム間データの差に対応したオーバードライブ補正値算出処理及び、この補正データを加味した映像データを生成し、表示データとして出力し１画素に対する処理を終了する。
【００５９】
図２１に本発明第３の実施例に対する動作概略図を示す。図２１は（Ｎ＋１）フレームの奇数フィールドをマスターフィールドとした一例を示す。
【００６０】
まず、Ｉ−Ｐ変換後データの１ライン目はマスターフィールドである（Ｎ＋１）フレーム奇数フィールドの１ライン目 1(2)となる。このラインのデータはフレーム間で比較したデータが無いためオーバードライブ処理を施さず、そのまま表示データとして出力する。次にＩ−Ｐ変換後データの２ライン目は、（Ｎ）フレーム偶数フィールドデータの１ライン目 2(1)と、（Ｎ＋１）フレーム偶数フィールドデータの１ライン目 2(2)を比較し、本例では動き無しと判断したため、（Ｎ＋１）フレーム偶数フィールドデータの１ライン目 2(2)をＩ−Ｐ変換後の２ライン目データとして出力する（フィールド間補間）。更に、動き無しと判断したため、オーバードライブによる補正処理も必要なく、（Ｎ＋１）フレーム偶数フィールドデータの１ライン目 2(2)をそのまま表示データとして出力する。次に表示３ライン目は前記１ライン目同様、（Ｎ＋１）フレーム奇数フィールドの２ライン目 3(2)を出力する。次にＩ−Ｐ変換後データの４ライン目は、（Ｎ）フレーム偶数フィールドデータの２ライン目 4(1)と、（Ｎ＋１）フレーム偶数フィールドデータの２ライン目 4(2)を比較し、本例では動き有りと判断したため、（Ｎ＋１）フレーム奇数フィールドデータの２ライン目 3(2)をＩ−Ｐ変換後の４ライン目データとして出力する（ラインダブラーによるフィールド内補間）。更に、動き有りと判断したため、この動き量を基ににオーバードライブ処理部で補正値 αを求め、これを加味したデータ 3(2)＋αを表示データとして出力する。以下、同様に処理することで、動き検出部を共有化してＩ−Ｐ変換処理及び、表示データ偶数ラインに対しオーバードライブ処理を実現可能とした。
【００６１】
図２２は前記図２１に示した（Ｎ＋１）フレーム奇数フィールドをマスターフィールドとした次フレームである、（Ｎ＋１）フレーム偶数フィールドをマスターフィールドとした場合の動作概略図である。基本的な動作は前記図２１に示した（Ｎ＋１）フレーム奇数フィールドをマスターフィールドとした場合と同様であり、比較の対象は（Ｎ＋１）フレーム奇数フィールドデータと、（Ｎ＋２）フレーム奇数フィールドデータである。表示データについては、奇数ラインに対しオーバードライブ処理を実現可能とした。
【００６２】
すなわち、前記図２１及び、図２２より、表示データに対するオーバードライブ処理は１フレーム毎に奇数ラインと偶数ラインを交互に行うものである。
【００６３】
図２３は本発明によるオーバードライブ制御方法アルゴリズムの一例である。
【００６４】
図２３において、補正後の出力表示データは、現フレームの入力映像データ ＮＤ及び、１フレーム前の入力映像データ ＯＤより、下記関係式によって求める。
【００６５】
出力表示データ＝ＮＤ＋α×（ＮＤ−ＯＤ）
すなわち、隣接フレーム間映像データの差分（ＮＤ−ＯＤ）に補正値 αを乗算し更に、現フレームの入力映像データ ＮＤを加算して求める。このときのα値が性能に大きく影響することになる。図２３ではα＝ａ〜ｄによって液晶の応答特性が異なり、ａは補正値がほぼゼロに近い状態、ｂは速度を重視した状態、ｃは輝度を補償した状態、ｄはｃに対し更に輝度を強調した状態の特性である。これらαの算出方法は現フレームの入力映像データ ＮＤと、１フレーム前の入力映像データ ＯＤ各階調データのマトリクスを組み合わせ、応答波形を観測することで求める。また、液晶は低階調から高階調への立ち上がり特性と、高階調から低階調への立下り特性が異なるため、図２３のマトリクス表に示すように、現フレームの入力映像データ ＮＤと、１フレーム前の入力映像データ ＯＤが等しいポイントを堺に、立ち上がり用と、立下り用に２種類の補正値 αを求める。
【００６６】
前記図２３においてα＝ｄの特性のように輝度を過剰に強調した場合、コントラストが強調され、メリハリのある映像状態となるが、液晶パネルのγ特性に起因した弊害も発生する。
【００６７】
図２４に液晶パネルγ特性の一例を示す。
【００６８】
図２４において、γ特性１（上凸）は入力低階調部分の輝度傾斜が大きく、入力高階調部分の輝度傾斜が小さい特性を有する例を示す。γ特性２（下凸）は入力低階調部分の輝度傾斜が小さく、入力高階調部分の輝度傾斜が大きい特性を有する例を示す。従って、入力階調の補正量をｘとした場合、入力低階調部分ではγ特性１（上凸）と、γ特性２（下凸）では輝度差がｂ対ａとなり同じ補正量ｘにおいてもγ特性１（上凸）の方が輝度変化量が大きい。一方、入力高階調部分ではγ特性１（上凸）と、γ特性２（下凸）では輝度差がｄ対ｃとなり同じ補正量ｘにおいてもγ特性２（下凸）の方が輝度変化量が大きい。従って、前記図２３において、α＝ｄ特性のように輝度を過剰に強調した場合、γ特性１（上凸）では低階調部分で過剰に補正したことにより、輝度変化量が大きいため色ずれが発生する。しかし、入力階調が低いため主観的には色ずれ現象は認められない。逆にγ特性２（下凸）では高階調部分で過剰に補正したことにより、輝度変化量が大きいため色ずれが発生すると共に、入力階調が高いため主観的に色ずれ現象が認められる。従って、前記図２３及び、図２４において補正値α＝ｄのように、輝度を過剰に強調し、コントラストを強調してメリハリのある映像とする場合、入力階調が高い領域に対しては、オーバードライブによる補正処理を禁止する制限回路を設けることで主観的な色ずれを防止する。
【００６９】
次に本発明による第３の実施例において、定常的な直流電圧の印加による残像（焼付き）現象も回避可能であることについて説明する。
【００７０】
図２５は液晶パネルで残像（焼付き）が発生する原因となる定常的な直流電圧が印加される状態を示す概略タイミング図である。
【００７１】
図２５では特定の画素に注目した際のタイミング図を示し、入力映像信号としては、フレーム毎に黒データ（最小階調）と、白データ（最大階調）を繰り返す。更に交流化駆動信号は、フレーム毎にプラス極性と、マイナス極性を繰り返すため、前述の階調データとの重畳による液晶パネルへの印加電圧は、定常的にマイナスの直流電圧が印加された状態となり、これが残像（焼付き）発生の原因となる。すなわち、前記図４に示したインターレス→ノン・インターレス変換にラインダブラー方式を用い、静止画を表示した際にこの状態となる。これに対し、前記図１９に示した本発明による第３の実施例では、この定常的な直流電圧の印加による残像（焼付き）現象も回避可能である。
【００７２】
図２６に本発明第３の実施例において、インターレス形式の静止画映像信号が入力された際の動作概略図を示す。
【００７３】
図２６において、（Ｎ＋１）フレーム奇数フィールドをマスターフィールドとし、表示データ１ライン目データはマスターフィールドの１ライン目データ 1(2)を出力する。表示２ライン目データは（Ｎ）フレーム偶数フィールドの１ライン目データ 2(1)と、（Ｎ＋１）フレーム偶数フィールド１ライン目データ 2(2)を比較するが、静止画であるため同じフィールドの隣接フレームデータは一致し、動き無しと判断する。従って、オーバードライブ処理も施さず、前記（Ｎ＋１）フレーム偶数フィールド１ライン目データ 2(2)を表示データとして出力する。以下、表示第１ライン目と第２ライン目同様の処理を繰り返す。すなわち、オーバードライブ処理を施さず、フィールド間補間を行うため前記図３の動作を静止画に適用した状態となり、残像（焼付き）現象を回避することができる。
【００７４】
図２７は前記図２６の次フレームの動作概略図を示す。この場合、（Ｎ＋１）フレーム偶数フィールドがマスターフィールドとなり、表示データを生成する動作は前記図２６の場合と同じである。
【００７５】
表１にＩ−Ｐ変換処理及び、オーバードライブ処理に必要なフレームメモリ数を、本発明と従来技術について示す。ここでは、高精細映像信号への対応を考慮し、２パラレルで処理するものとし色数については、メモリのバス幅を考慮したＲ−Ｇ−Ｂ＝５−６−５と、フルカラー対応である、Ｒ−Ｇ−Ｂ＝８−８−８の２通りをまた、メモリの構成についても容量的には十分な６４Ｍビット品でデータバス幅が１６ビット及び、３２ビットの２通りを想定する。
【００７６】
【表１】

表１において、本発明ではＩ−Ｐ変換処理部と、オーバードライブ処理部のフレームメモリを共通化することが特徴であり、そのため従来技術では最大６個のメモリチップを必要とするところを、本発明では全く必要としない（Ｉ−Ｐ変換処理部のメモリを共用する）。また、トータル数でもフルカラー仕様の場合、１６ビット品メモリを用いると本発明はメモリチップ１２個も削減することが可能である。
【００７７】
以上、本発明による液晶表示制御方法及び、それを搭載した液晶表示装置によれば、フレームメモリを２個、ラインメモリを３個用いることで、インターレス形式の映像信号を液晶パネルに表示するための動き適応３次元インターレス→ノン・インターレス変換処理を実現することが可能である（実施例１）。
【００７８】
更に、ラインメモリを４個新たに追加することで、動き検出において動画と判断した際のフィールド内補間において、単純なラインダブラー処理ではなく上下ラインデータを演算して補間ラインデータを生成することが可能である（実施例２）。
【００７９】
また、インターレス→ノン・インターレス変換処理で使用する隣接フレーム同一フィールド間データの比較による動き検出結果を、この後段に設けたオーバードライブ処理部の補正値算出データとして流用することで、必要メモリ数を削減でき、コスト低減を実現することが可能である（実施例３）。
【００８０】
また、いずれの実施例においてもインターレス形式の静止画映像信号入力による液晶パネルへの定常的な直流電圧の印加を防ぐことができ、残像（焼付き）の無い良好な表示を実現することが可能である。
【００８１】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００８２】
すなわち、本発明の液晶表示制御方法及び、それを用いた液晶表示装置によれば、インターレス形式の映像信号を液晶パネルの駆動形態であるノン・インターレス形式の映像信号に変換する際に、隣接フレーム間同一フィールドデータの比較により動き検出を行い、フィールド間補間処理及び、フィールド内補間処理を切替えて良好な表示を得る際に必要となるフレームメモリ搭載数を抑えることができ、大幅にコストを低減できるという効果が得られる。
【００８３】
更に、本発明の液晶表示制御方法及び、それを用いた液晶表示装置によれば、前記インターレス→ノン・インターレス変換用に搭載したフレームメモリによる動き検出結果を、後段に設けたオーバードライブ処理回路のフレーム間動き検出データとして利用することで、液晶パネルの応答速度もしくは輝度を補償することができ、新たにフレームメモリを搭載するなどのコスト上昇を招くことなく、動画ぼけを改善できるという効果が得られる。
【００８４】
更に、前記インターレス→ノン・インターレス変換処理及び、オーバードライブ処理を共通の動き検出結果を用いて制御する本発明の液晶表示制御方法及び、それを用いた液晶表示装置によれば、インターレス形式の映像信号が静止画状態で入力された際に、液晶パネルに定常的な直流電圧が印加されることなく、残像（焼付き）の無い良好な表示状態を得ることができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明技術を用いた液晶表示システムの全体概略構成図である。
【図２】インターレス形式及び、ノン・インターレス形式映像信号の映像転送概略図である。
【図３】インターレス形式の動画像を入力順に表示（フィールド間補間）した際の表示画質劣化（走査線ノイズ発生）概略図である。
【図４】インターレス形式の静止画像をフィールド内補間した際の表示画質劣化（フリッカー発生）概略図である。
【図５】動き適応３次元Ｉ−Ｐ変換処理の概略構成図である。
【図６】本発明による第１の実施例に対する概略構成図である。
【図７】本発明による第１の実施例に対する現在の入力映像データが偶数フィールドの場合に対する各フレームメモリ内部の状態を示す。
【図８】本発明による第１の実施例に対する現在の入力映像データが偶数フィールドの場合に対する各フレームメモリ内部のタイミングを示す。
【図９】本発明による第１の実施例に対する現在の入力映像データが奇数フィールドの場合に対する各フレームメモリ内部の状態を示す。
【図１０】本発明による第１の実施例に対する現在の入力映像データが奇数フィールドの場合に対する各フレームメモリ内部のタイミングを示す。
【図１１】ラインダブラー法による補間処理の概略図である。
【図１２】本発明による第２の実施例に対する概略構成図である。
【図１３】本発明による第２の実施例構成図の動作タイミング図である。
【図１４】本発明による第２の実施例に対する現在の入力映像データが奇数フィールドの場合に対する各フレームメモリ内部の状態を示す。
【図１５】本発明による第２の実施例に対する現在の入力映像データが奇数フィールドの場合に対する各フレームメモリ内部のタイミングを示す。
【図１６】オーバードライブ制御による応答速度改善策概略図である。
【図１７】本発明による第１の実施例に示すインターレス→ノン・インターレス変換処理部構成図に動画ぼけを改善するためのオーバードライブ処理回路を搭載した際の概略構成図である。
【図１８】前記図１７における前段のＩ−Ｐ変換処理回路部 103内部メモリ動作を示した概略図である。
【図１９】本発明による第３の実施例に対する概略構成図である。
【図２０】本発明による第３の実施例に対する動作フローチャートである。
【図２１】本発明による第３の実施例に対する動作概略図である。
【図２２】前記図２１の次フレームである（Ｎ＋１）フレーム偶数フィールドをマスターフィールドとした場合の動作概略図である。
【図２３】本発明による第３の実施例によるオーバードライブ制御方法アルゴリズムの一例である。
【図２４】液晶パネルγ特性の一例である。
【図２５】残像（焼付き）が発生する原因となる定常的な直流電圧が印加される状態を示す概略タイミング図である。
【図２６】本発明による第３の実施例において、インターレス形式の静止画映像信号が入力された際の動作概略図である。
【図２７】前記図２６の次フレームの動作概略図である。
【図２８】従来技術のインターレス→ノン・インターレス変換処理概略構成図である。
【符号の説明】
101…入力映像信号、102…液晶表示装置、103…映像処理回路、104…デジタル映像信号、105…液晶モジュール、106…ドライバー制御回路、107…ゲート・ドライバー制御信号、108…データ・ドライバー制御信号、109…ゲート・ドライバー、110…データ・ドライバー、111…液晶パネル、601…フレームメモリ１、602…フレームメモリ２、603…ラインメモリ１、604…ラインメモリ２、605…リードデータ切替え回路、606…ラインメモリ３、607…動き検出部、608…演算処理制御部、1201…ラインメモリ４、1202…ラインメモリ５、1203…ラインメモリ６、1204…ラインメモリ７、1701…オーバードライブ処理全体回路、1702…フレームメモリ３、1703…フレームメモリ４、1704…補正処理制御部、1901…オーバードライブ・データ処理部、1902…補正値算出部、1903…オーバードライブ補正データ生成部、2801〜2804…フレームメモリ１〜フレームメモリ４、2805〜2808…ラインメモリ１〜ラインメモリ４、2809…データ比較回路、2810…データ演算回路。

Claims (3)

1. 奇数フィールドのデータと偶数フィールドのデータを含む１フレーム分のデータを交互に書き込み、読み出し可能な２個のフレームメモリ、
   前記２個のフレームメモリと並列に配置され、１ライン分のデータを交互に書き込み、読み出し可能な２個のラインメモリと
   前記２個のフレームメモリに接続され、前記２個のフレームメモリから読み出された１ライン分のデータを格納可能な他のラインメモリと、
   前記２個のフレームメモリ及び前記２個のラインメモリに接続され、前記２個のフレームメモリから読み出されたデータ及び前記２個のラインメモリから読み出されたデータに基づいて、同一フィールド、同位置画素データを比較することで動き情報を検出する手段と、
   前記２個のフレームメモリ、前記２個のラインメモリ及び前記他のラインメモリに接続され、前記動き情報に従って、前記２個のフレームメモリから読み出されたデータ、前記２個のラインメモリから読み出されたデータ及び前記他のラインメモリから読み出されたデータに基づいて、各フィールドのデータに対してインターレス−ノン・インターレス変換を行うＩ−Ｐ変換処理手段と、
   前記動き情報に従ってＩ−Ｐ変換後のデータを補正するための補正値を算出する手段と、
   前記補正値を用いて、前記Ｉ−Ｐ変換後のデータを補正するオーバードライブ処理手段とを備え、
   前記Ｉ−Ｐ変換処理手段が奇数フィールドのデータに対してインターレス−ノン・インターレス変換を行う場合、
   １ライン分のデータが、前記２個のフレームメモリの一方に書き込まれると共に、前記２個のラインメモリの一方に書き込まれ、
   次の１ライン分のデータが、前記２個のフレームメモリの一方に書き込まれると共に、前記２個のラインメモリの他方に書き込まれ、
   前記偶数フィールドの次の１ライン分のデータが前記２個のフレームメモリの一方に書き込まれる１水平期間の前半に、１フレーム期間前の奇数フィールドのデータが前記２個のフレームメモリの他方から２倍速で読み出され、前記他のラインメモリに書き込まれると共に、前記Ｉ−Ｐ変換処理手段に入力され、
   前記偶数フィールドの次の１ライン分のデータが前記２個のフレームメモリの一方に書き込まれる１水平期間の後半に、１フレーム期間前の偶数フィールドのデータが前記２個のフレームメモリの他方から２倍速で読み出され、前記動き情報を検出する手段に入力され、１水平期間前の偶数フィールドのデータが前記２個のラインメモリの一方から２倍速で読み出され、前記動き情報を検出する手段及び前記Ｉ−Ｐ変換処理手段に入力され、さらに、前記１水平期間の前半に前記他のラインメモリに書き込まれた前記１フレーム期間前の奇数フィールドのデータが前記他のラインメモリから２倍速で読み出され、前記Ｉ−Ｐ変換処理手段に入力され、
   前記動き情報を検出する手段は、前記１フレーム期間前の偶数フィールドのデータと、前記１水平期間前の偶数フィールドのデータとの差分に基づいて、動き情報を検出し、
   前記Ｉ−Ｐ変換処理手段は、表示される映像の奇数ラインに対しては、前記２個のフレームメモリの他方から読み出された前記１フレーム期間前の奇数フィールドのデータを出力し、表示される映像の偶数ラインに対しては、前記動き情報が静止画を示す場合に前記２個のラインメモリの一方から読み出された前記１水平期間前の偶数フィールドのデータを出力し、前記動き情報が動画を示す場合に前記他のラインメモリから読み出された前記１フレーム期間前の奇数フィールドのデータを出力して、前記奇数フィールドのデータに対してインターレス−ノン・インターレス変換を行い、
   前記補正値を算出する手段は、前記動き情報を検出する手段で前記動き情報の検出に利用された前記差分を入力し、前記差分に応じて前記補正値を算出することを特徴とする表示装置。
2. 請求項１の表示装置において、
   前記動き情報を検出する手段は、前記差分が、所定値以下である場合に静止画であると判断し、前記所定値以上である場合に動画であると判断することを特徴とする表示装置。
3. 請求項１の表示装置において、
   前記Ｉ−Ｐ変換処理手段は、前記動き情報が静止画を示す場合にフィールド間補間によりインターレス−ノン・インターレス変換を行い、前記動き情報が動画を示す場合にフィールド内補間によりインターレス−ノン・インターレス変換を行うことを特徴とする表示装置。

Images