JP3898546B2 - 画像走査変換方法及び装置 - Google Patents
画像走査変換方法及び装置 Download PDFInfo
- Publication number
- JP3898546B2 JP3898546B2 JP2002089779A JP2002089779A JP3898546B2 JP 3898546 B2 JP3898546 B2 JP 3898546B2 JP 2002089779 A JP2002089779 A JP 2002089779A JP 2002089779 A JP2002089779 A JP 2002089779A JP 3898546 B2 JP3898546 B2 JP 3898546B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- image signal
- field
- pixel
- progressive image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Description
【発明の属する技術分野】
本発明は、インターレース画像をプログレッシブ画像に変換する画像走査変換方法及び装置に関する。
【0002】
【従来の技術】
コンピュータの性能の向上に伴い、コンピュータディスプレイ上でテレビジョンやビデオなどの画像を再生する機会が高まっている。一般的なテレビジョン信号やビデオ信号はインターレース画像信号であるのに対して、コンピュータの画像信号はプログレッシブ画像信号であることから、このような画像再生アプリケーションでは、インターレース画像信号をプログレッシブ画像信号に変換する、IP変換と呼ばれる手法が用いられる。
【0003】
インターレース画像信号とプログレッシブ画像信号とは、次のような点で異なる。まず、インターレース画像信号は図4に示されるように、垂直方向に互いに異なるオフセットを持つ1ラインおきの画素データをそれぞれ有する2つのフィールド、すなわち奇数番目のライン(奇数ラインという)の画素データからなるトップフィールドと、偶数番目のライン(偶数ラインという)の画素データからなるボトムフィールドによって1フレームが構成され、トップフィールド、ボトムフィールドの順で画素データが順次入力される。
【0004】
これに対して、プログレッシブ画像信号は図5に示されるように、1フレームの全ライン・全画素の画素データが画素順次で入力される。また、インターレース画像信号ではそれぞれのフィールドが表す画像のタイムスタンプがずれているのに対し、プログレッシブ画像信号では1フレームを構成する画像のタイムスタンプは一意である。このため、同一解像度かつ同一フレームレートのインターレース画像信号とプログレッシブ画像信号とでは、インターレース画像信号の方が時間解像度が高く、プログレッシブ画像信号の方が空間解像度が高い、という性質の違いがある。
【0005】
IP変換を行う場合、インターレース画像信号の一方のフィールドにしか存在しないラインの画素データを特定の処理によって補間することが必要となる。この補間処理の一般的な方法では、図6に従来のIP変換の手法を示すように、インターレース画像信号の現フィールドと2フィールド遅延させたフィールドとの間で垂直方向の位置が同一の画素データ同士の差分をとり、その差分の絶対値を算出することで、画素毎に動領域か静止領域かを判別する。動領域においては、現フィールドの画像と1フィールド遅延させた画像との間に動きによる変化が生じているため、現フィールドから画素を内挿する。静止領域においては、1フィールド遅延させた画像から画素を補間する。このような方法により、静止領域の空間解像度を損なわずに画素補間を行い、インターレース画像信号からプログレッシブ画像信号への変換が可能となる。
【0006】
このようなIP変換は、テレビジョン受像機や画像再生機器などの民生用AV機器などにおいては、NTSC信号のような60フィールド/秒のインターレース画像信号から60フレーム/秒のプログレッシブ画像信号を作成することにより、空間解像度を向上させるために用いられる。一方、コンピュータのモニタ上にインターレース画像を表示させる際には、60フィールド/秒のインターレース画像信号から30フレーム/秒のプログレッシブ画像信号を作成し、インターレースによる画面のちらつきを押さえる目的でIP変換が行われる場合もある。これは、コンピュータのバス上を流れる画像データの量を増加させないため、特にソフトウェアによるMPEG復号化などの動画像処理において良く用いられている。
【0007】
【発明が解決しようとする課題】
上述した従来のIP変換の手法に従って60フィールド/秒のインターレース画像信号から30フレーム/秒のプログレッシブ画像信号を作成する場合、プログレッシブ画像信号においてインターレース画像信号の一方のフィールドに対応するラインは、常に原画像であるインターレース画像信号の画素データがそのまま用いられる。一方、プログレッシブ画像信号においてインターレース画像信号の他方のフィールドに対応するラインは、静止領域では原画像の画素データが用いられるが、動領域では補間処理によって画素データが作成されるために、空間解像度が損なわれるという問題が発生する。
【0008】
例えば、図6の例ではプログレッシブ画像信号において、インターレース画像信号のトップフィールドに対応する奇数ラインは、原画像の画素データが用いられる。一方、インターレース画像信号のボトムフィールドに対応する偶数ラインは、動領域と判定された場合、そのラインを挟む上下の画素の画素値によって補間される。最も簡単な補間処理では、上下の画素の画素値の平均値をとるが、このような補間処理では補間画素の空間解像度が低下し、ぼけが発生する。このようにプログレッシブ画像信号において、原画像の画素で構成されるラインと補間画素で構成される空間解像度が損なわれたラインとが互い違いに配置されると、コーミングと呼ばれる歪が発生し、十分な品質が得られない。
【0009】
さらに、60フィールド/秒のインターレース画像信号から30フレーム/秒のプログレッシブ画像信号を作成した場合、動領域においては一方のフィールドの画素データが捨てられることになる。このようにして作成されるプログレッシブ画像信号を表示した場合においては、例えば物体が水平に移動した場合、解像度の高い物体が飛び飛びに表示されるために、コマ送りのような動きに知覚され、不自然さを感じさせてしまう。
【0010】
本発明は、このような従来の問題点を解消し、品質の高いプログレッシブ画像を得る画像走査変換方法及び装置を提供することを目的とする。
【0011】
本発明のより具体的な目的は、コーミングによる画質劣化を防止することにある。さらに、走査変換によって発生する動きの不自然さを抑制することにある。
【0012】
【課題を解決するための手段】
上記の課題を解決するため、本発明では奇数ラインの画素データからなる第1フィールド及び偶数ラインの画素データからなる第2フィールドにより構成されるインターレース画像信号を1フレームが奇数ライン及び偶数ラインの画素データからなるプログレッシブ画像信号に変換する際、インターレース画像信号の第1または第2フィールドの画素毎に静止領域か動領域かの判定を行う。静止領域と判定された画素については、第1フィールドまたは第2フィールドの画素データをそのままプログレッシブ画像信号の画素データとして出力する。一方、動領域と判定された画素については、プログレッシブ画像信号の奇数ライン及び偶数ラインの両方に対して第1及び第2フィールドの画素データより空間解像度及び時間解像度が制限された画素データをプログレッシブ画像信号の画素データとして出力する。
【0013】
このように静止領域については、インターレース画像信号の時間的に連続する二つのフィールドの画素データをそのまま合成することにより高い解像度を維持し、動領域については全てのラインの空間解像度を制限することによって、コーミングによる画質劣化が抑制される。さらに、動領域については時間解像度を制限することにより、例えば60フィールド/秒から30フレーム/秒へのIP変換においても、特に水平方向に移動する物体について動きの不自然さの少ないプログレッシブ画像が得られる。
【0014】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に従う画像走査変換装置(IP変換装置)の構成を示すブロック図である。入力端子10には、インターレース画像信号が入力される。インターレース画像信号は、第1フィールドメモリ11によって1フィールド期間遅延され、また第1ラインメモリ12によって1ライン期間遅延される。第1フィールドメモリ11の出力信号は、第2ラインメモリ13に入力され、さらに1ライン期間遅延される。
【0015】
第1補間器14は、第1フィールドメモリ11の出力信号と第2ラインメモリ13の出力信号を入力として、ボトムフィールドの画素データを推定する。第2補間器15は、入力端子10からのインターレース画像信号と第1ラインメモリ12及び第2ラインメモリ13の出力信号から、プログレッシブ画像信号の奇数ラインに対する補間画素データを作成する。第3補間器16は、入力端子10からのインターレース画像信号と第1補間器14の出力信号から、プログレッシブ画像信号の偶数ラインに対する補間画素データを作成する。
【0016】
静/動判定器17は、入力端子10からのインターレース画像信号と第1補間器14の出力信号を用いてボトムフィールドの各画素について動き検出を行い、ボトムフィールドの各画素が動領域か静止領域かを判定する。静/動判定器17の判定結果は制御回路20に入力され、制御回路20によって第1及び第2セレクタ18,19及び23が制御される。
【0017】
第1セレクタ18は、静/動判定器17によってボトムフィールドの画素が静止領域と判定されたときには第2ラインメモリ13の出力信号をプログレッシブ画像信号の奇数ラインの画素データとして選択し、動領域と判定されたときには第1補間器15の出力信号をプログレッシブ画像信号の奇数ラインの画素データとして選択する。第2セレクタ19は、静/動判定器17によってボトムフィールドの画素が静止領域と判定されたときには入力端子10からのインターレース画像信号をプログレッシブ画像信号の偶数ラインの画素データとして選択し、動領域と判定されたときには第2補間器16の出力信号をプログレッシブ画像信号の偶数ラインの画素データとして選択する。
【0018】
セレクタ18,19によって選択されたプログレッシブ画像信号の奇数ライン及び偶数ラインの画素データは、それぞれ第2及び第3フィールドメモリ21,22に入力される。第2及び第3フィールドメモリ21,22の出力信号は、第3セレクタ23に入力される。第3セレクタ23は、制御回路20によって第2及び第3フィールドメモリ21,22の出力信号を1ライン毎に選択するように制御される。第3セレクタ23の出力信号はプログレッシブ画像信号であり、出力端子24へ出力される。
【0019】
次に、図2を参照して本実施形態のIP変換装置の動作を説明する。
ここでは、第1フィールドメモリ11にインターレース画像信号におけるトップフィールド1の1フィールド分の画素データが保存されており、入力端子10にインターレース画像信号のボトムフィールド2の画素データが入力されているタイミングでの動作について述べる。
【0020】
第1フィールドメモリ11にボトムフィールド2の画素データが保存され、入力端子10にインターレース画像信号のトップフィールド2の画素データが入力されているているタイミングでは、図1の第2及び第3フィールドメモリ21,22と第3セレクタ23以外の要素は動作を行わないものとする。
【0021】
本実施形態のIP変換装置から出力されるプログレッシブ画像信号は、基本的には第2フィールドメモリ21の出力信号をインターレース画像信号のトップフィールドに対応する奇数番目のライン、第3フィールドメモリ22の出力をインターレース画像信号のボトムフィールドに対応する偶数番目のラインとして交互に出力することによって得られる。本実施形態では、このプログレッシブ画像信号出力動作について、動き検出に基づく静/動判定器17によって動き適応処理を行うことで高画質化を図っている。
【0022】
より詳しくは、静/動判定器17によって静止領域と判定された画素に対応して、本実施形態では入力端子10からのボトムフィールド2の画素データをそのままプログレッシブ画像信号の画素データとして出力し、動領域と判定された画素に対応して、プログレッシブ画像信号の奇数ライン及び偶数ラインの両方に対して空間解像度及び時間解像度が制限された画素データをプログレッシブ画像信号の画素データとして出力する。以下、この動作を詳しく述べる。
【0023】
図2に示すように、インターレース画像信号のうちのトップフィールド1の画素データをp0(h,v)、ボトムフィールド2の画素データをp1(h,v)でそれぞれ表すものとする。ただし、h,vはそれぞれ水平座標及び垂直座標を表す。トップフィールド1及びボトムフィールド2の画像の画素データは、空間的には図4に示したように垂直方向に互いに1画素ずつずれた位置に配置されている。
【0024】
第1フィールドメモリ11から読み出されるトップフィールド1の画素データは、第2ラインメモリ13によって1ライン期間だけ遅延される。第2ラインメモリ13から出力される画素データをp0(h,v)とすると、これより1ライン期間後のデータである第1フィールドメモリ11から出力される画素データはp0(h,v+1)で表される。
【0025】
第1補間器14では、第2ラインメモリ13及び第1フィールドメモリ11からそれぞれ出力される画素データp0(h,v),p0(h,v+1)に基づき、ボトムフィールド2の画素データp1(h,v)が推定される。この推定結果の画素データp1′(h,v)は、次式のように画素データp0(h,v),p0(h,v+1)の平均値として求められる。
【0026】
【数1】
【0027】
静/動判定器17では、第1補間器14によって推定されたボトムフィールド2の画素データp1′(h,v)と、入力端子10からのインターレース画像信号の実際のボトムフィールド2の画素データp1(h,v)との差分絶対値|p1(h,v)−p1′(h,v)|が計算され、この差分絶対値の大きさに応じて、実際のボトムフィールドの画素データp1(h,v)が動領域に属するか静止領域に属するかの判定が例えば次式に従って行われる。
【0028】
【数2】
【0029】
ここで、thは閾値(定数)とする。すなわち、静/動判定器17では差分絶対値|p1(h,v)−p1′(h,v)|が閾値thに満たなければ、ボトムフィールド2の画素データp1(h,v)は静止領域と判定され、閾値th以上であれば動領域と判定される。
【0030】
プログレッシブ画像信号の偶数ラインの画素データは、以下のようにして作成される。
まず、静/動判定器17によりボトムフィールド2の画素データp1(h,v)が静止領域に属すると判定された場合、第2セレクタ19では該ボトムフィールド2の画素データp1(h,v)がそのまま偶数ラインの画素データとして選択される。一方、静/動判定器17によって画素データp1(h,v)が動領域に属すると判定された場合には、第2セレクタ19では第3補間器16から出力される補間画素データp1″(h,v)が偶数ラインの画素データとして選択される。第2セレクタ19によって選択された偶数ラインの画素データは、第3フィールドメモリ22に格納される。
【0031】
第3補間器16では、入力端子10からのインターレース画像信号に含まれる実際のボトムフィールド2の画素データp1(h,v)と、第1補間器14によって推定されたボトムフィールド2の画素データp1′(h,v)から、プログレッシブ画像信号の偶数ラインに対する補間画素データp1″(h,v)が作られる。この第3補間器16での補間処理は、次式で与えられる。
【0032】
【数3】
【0033】
ここで、画素データp1′(h,v)は式(1)に示したようにトップフィールド1の隣接する2画素の画素データp0(h,v),p0(h,v+1)の平均値、すなわちトップフィールド1のフィルタ内内挿により予測される画素データであるから、空間解像度が制限されている。式(3)の補間画素データp1″(h,v)は、トップフィールド1の画素データp0(h,v),p0(h,v+1)から推定された画素データp1′(h,v)と実際のボトムフィールド2の画素データp1(h,v)との平均値、すなわち画素データp1′(h,v)と実際のボトムフィールド2の画素データp1(h,v)とを線形的に合成することにより得られたものであるから、時間解像度が制限されている。これらのことから、補間画素データp1″(h,v)は空間解像度及び時間解像度が共に制限された画素データであるということができる。
【0034】
一方、プログレッシブ画像信号の奇数ラインの画素データは、以下のようにして作成される。静/動判定器17の判定結果は、本実施形態では上述したプログレッシブ画像信号の偶数ラインの画素データを作成するためのボトムフィールド側の処理のみでなく、奇数ラインの画素データを作成するためのトップフィールド側の処理にも用いられる。
【0035】
すなわち、静/動判定器17によってボトムフィールド2の画素データp1(h,v)が静止領域に属すると判定された場合、第1セレクタ18では第2ラインメモリ13から出力されるトップフィールド1の画素データp0(h,v)が奇数ラインの画素データとして選択される。静/動判定器17により画素データp1(h,v)が動領域に属すると判定された場合には、第1セレクタ18では第2補間器15から出力される補間画素データp0′(h,v)が奇数ラインの画素データとして選択される。第1セレクタ18によって選択された奇数ラインの画素データは、第2フィールドメモリ21に格納される。
【0036】
ここで、入力端子10からのインターレース画像信号のトップフィールド1の画素データをp1(h,v)とすると、第1ラインメモリ11から出力される画素データはp1(h,v-1)で表される。第2ラインメモリ13からは、前述したようにボトムフィールド2の画素データp0(h,v)が出力される。
【0037】
第2補間器15では、第2ラインメモリ13から出力されるトップフィールド1の画素データp0(h,v)と、入力端子10及び第1ラインメモリ12から供給されるボトムフィールド2の画素データp1(h,v),p1(h,v-1)から、次式の補間処理によりプログレッシブ画像信号の奇数ラインに対する補間画素データp0′(h,v)が作成される。
【0038】
【数4】
【0039】
式(4)は、第3補間器16での補間処理を表す式(3)に対して、トップフィールドとボトムフィールドを反転させたような処理であることが分かる。従って、式(4)の補間画素データp0′(h,v)は、原画像である画素データp0(h,v)に対して空間解像度及び時間解像度を共に制限した画素データであるということができる。
【0040】
このようにして、第2及び第3フィールドメモリ21,22にはプログレッシブ画像信号の奇数ライン及び偶数ラインの画素データが格納される。この後、制御回路20からの制御に基づき第2セレクタ23によって第2及び第3フィールドメモリ21,22から1ライン分ずつ交互に画素データが読み出されることにより、出力端子24にプログレッシブ画像信号が出力される。
【0041】
このように本実施形態によれば、静止領域の空間解像度を高めつつ、動領域では奇数ラインも偶数ラインも同じ空間解像度を持つプログレッシブ画像を得ることができるため、コーミングの発生を抑制できる。さらに、動領域では時間解像度を低下させる処理が行われるため、60フィールド/秒のインターレース画像から30フレーム/秒のプログレッシブ画像へのIP変換によっても動きの不自然さを感じさせないプログレッシブ画像を得ることができる。
【0042】
(第2の実施形態)
図3に、本発明の第2の実施形態に係るIP変換装置の構成を示す。図1と同一部分に同一符号を付して説明すると、本実施形態では動き検出に基づく静/動判定をトップフィールドとボトムフィールドとで個別に行う点が第1の実施形態と異なる。このために本実施形態では、図1に示した第2補間器15に代えて第4補間器25及び第5補間器26が設けられ、さらに静/動判定器27が追加されている。
【0043】
第4補間器25では、入力端子10及び第1ラインメモリ12から供給されるボトムフィールド2の画素データp1(h,v),p1(h,v-1)に基づき、トップフィールド1の画素データp0(h,v)が推定される。推定結果の画素データp0′(h,v)は、次式のように画素データp1(h,v),p1(h,v-1)の平均値として求められる。
【0044】
【数5】
【0045】
新たに追加された静/動判定器27では、第4補間器25によって推定されたトップフィールド1の画素データp0′(h,v)と、第1ラインメモリ13からの実際のトップフィールド1の画素データp0(h,v)との差分絶対値|p0(h,v)−p0′(h,v)|が計算され、この差分絶対値の大きさに応じて、実際のトップフィールド1の画素データp0(h,v)が動領域に属するか静止領域に属するかの判定が例えば次式に従って行われる。
【0046】
【数6】
【0047】
すなわち、静/動判定器27では差分絶対値|p0(h,v)−p0′(h,v)|が閾値thに満たなければ、トップフィールド1の画素データp0(h,v)は静止領域と判定され、閾値th以上であれば動領域と判定される。
【0048】
第5補間器26では、第2ラインメモリ13から出力されるトップフィールド1の画素データp0(h,v)と、第4補間器25から出力されるトップフィールド1の推定された画素データp0′(h,v)から、次式の補間処理によりプログレッシブ画像信号の奇数ラインに対する補間画素データp0″(h,v)が作成される。
【0049】
【数7】
【0050】
ここで、画素データp0′(h,v)は式(5)に示したようにボトムフィールド2の隣接する2画素の画素データp1(h,v),p1(h,v-1)の平均値であるから、空間解像度が制限されている。一方、式(7)の補間画素データp0″(h,v)は、ボトムフィールド2の画素データp1(h,v),p1(h,v-1)から推定された画素データp0′(h,v)と実際のトップフィールド1の画素データp0(h,v)との平均値であるから、時間解像度が制限されている。これらのことから、補間画素データp0″(h,v)は空間解像度及び時間解像度が共に制限された画素データということになる。
【0051】
このように本実施形態によると、インターレース画像信号のトップフィールドとボトムフィールドに対する処理は全く対称となる。これによりフレームの全画素について動き検出による静/動判定を行い、それに基づいてより精度の高い補間画素データを生成することができる。
【0052】
上述の各実施形態では、IP変換処理をハードウェアの装置により行う例について説明したが、コンピュータを用いてソフトウェアにより同様のIP変換を行うこともできる。特に、本発明に基づくIP変換処理は画素毎に独立した処理となるため、SIMD(Single Instruction Multiple Data)型のプロセッサでIP変換を行う場合には、複数画素の画素データを同時に処理することで高速処理を実現することができる。
【0053】
【発明の効果】
以上説明したように、本発明によれば静止領域については高い解像度を維持しつつ、動領域について全てのラインの空間解像度及び時間解像度を制限することによって、コーミングによる画質劣化を抑制し、さらに60フィールド/秒から30フレーム/秒へのIP変換によって発生する動きの不自然さを抑制することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る画像走査変換装置の構成を示すブロック図
【図2】同実施形態におけるIP変換の様子を模式的に示す図
【図3】本発明の第2の実施形態に係る画像走査変換装置の構成を示すブロック図
【図4】インターレース画像信号の説明図
【図5】プログレッシブ画像信号の説明図
【図6】従来のIP変換の説明図
【符号の説明】
10…インターレース画像信号入力端子
11,21,22…フィールドメモリ
12,13…ラインメモリ
14,15,16,25,26…補間器
17,27…静/動判定器
18,19,23…セレクタ
20…制御回路
Claims (3)
- 奇数ラインの画素データからなる第1フィールド及び偶数ラインの画素データからなる第2フィールドにより構成される60フィールド/秒のインターレース画像信号を1フレームが奇数ライン及び偶数ラインの画素データからなる30フレーム/秒のプログレッシブ画像信号に変換する画像走査変換方法において、
前記インターレース画像信号の第1または第2フィールドの画素毎に静止領域か動領域かの判定を行う判定ステップと、
前記インターレース画像信号の前記静止領域と判定された第1画素に対応して、前記プログレッシブ画像信号の奇数ラインに対しては前記第1フィールドの画素データをそのまま出力し、前記プログレッシブ画像信号の偶数ラインに対しては前記第2フィールドの画素データをそれぞれ前記プログレッシブ画像信号の画素データとして出力する第1の出力ステップと、
前記インターレース画像信号の前記動領域と判定された第2画素に対応して、前記第1又は第2フィールドの一方の実際に存在する該第2画素と同一ライン上の画素データを、当該画素データと前記第1又は第2フィールドの他方のフィールドからフィールド内内挿により予測される該第2画素と同一ライン上の画素データとを線形的に合成した画素データに置き換えることにより、前記プログレッシブ画像信号の奇数ライン及び偶数ラインの両方に対して前記空間解像度及び時間解像度が制限された画素データを前記プログレッシブ画像信号の画素データとして出力する第2の出力ステップと
を具備する画像走査変換方法。 - 前記判定ステップ、第1及び第2の出力ステップの処理をSIMD型プロセッサを用いて前記インターレース画像信号の第1または第2フィールドの複数画素について同時に行う請求項1記載の画像走査変換方法。
- 奇数ラインの画素データからなる第1フィールド及び偶数ラインの画素データからなる第2フィールドにより構成される60フィールド/秒のインターレース画像信号を1フレームが奇数ライン及び偶数ラインの画素データからなる30フレーム/秒のプログレッシブ画像信号に変換する画像走査変換装置において、
前記インターレース画像信号の第1または第2フィールドの画素毎に静止領域か動領域かの判定を行う手段と、
前記インターレース画像信号の前記静止領域と判定された第1画素に対応して、前記プログレッシブ画像信号の奇数ラインに対しては前記第1フィールドの画素データをそのまま出力し、前記プログレッシブ画像信号の偶数ラインに対しては前記第2フィールドの画素データをそれぞれ前記プログレッシブ画像信号の画素データとして出力する手段と、
前記インターレース画像信号の前記動領域と判定された第2画素に対応して、前記第又は第2フィールドの一方の実際に存在する該第2画素と同一ライン上の画素データを、当該画素データと前記第1又は第2フィールドの他方のフィールドからフィールド内内挿により予測される該第2画素と同一ライン上の画素データとを線形的に合成した画素データに置き換えることにより、前記プログレッシブ画像信号の奇数ライン及び偶数ラインの両方に対して前記空間解像度及び時間解像度が制限された画素データを前記プログレッシブ画像信号の画素データとして出力する手段と
を具備する画像走査変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002089779A JP3898546B2 (ja) | 2002-03-27 | 2002-03-27 | 画像走査変換方法及び装置 |
US10/383,739 US7113222B2 (en) | 2002-03-27 | 2003-03-10 | Method and apparatus for converting an interlace image to a progressive image |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002089779A JP3898546B2 (ja) | 2002-03-27 | 2002-03-27 | 画像走査変換方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003289511A JP2003289511A (ja) | 2003-10-10 |
JP3898546B2 true JP3898546B2 (ja) | 2007-03-28 |
Family
ID=28449538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002089779A Expired - Fee Related JP3898546B2 (ja) | 2002-03-27 | 2002-03-27 | 画像走査変換方法及び装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7113222B2 (ja) |
JP (1) | JP3898546B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7663695B2 (en) * | 2000-05-05 | 2010-02-16 | Stmicroelectronics S.R.L. | Method and system for de-interlacing digital images, and computer program product therefor |
JP4217543B2 (ja) * | 2003-06-05 | 2009-02-04 | キヤノン株式会社 | 動き情報処理装置及び方法 |
DE60312981D1 (de) * | 2003-08-26 | 2007-05-16 | St Microelectronics Srl | Verfahren und System zum Aufheben des Zeilensprungverfahrens während der Darstellung von Videobildern |
JP2007504742A (ja) * | 2003-09-04 | 2007-03-01 | コニンクリユケ フィリップス エレクトロニクス エヌ.ブイ. | ビデオ信号の頑強なデインタレース |
US7349026B2 (en) * | 2004-01-30 | 2008-03-25 | Broadcom Corporation | Method and system for pixel constellations in motion adaptive deinterlacer |
US8233086B2 (en) * | 2007-06-08 | 2012-07-31 | Nintendo Co., Ltd. | Process for digitizing video over analog component video cables |
JP4374057B2 (ja) * | 2008-02-29 | 2009-12-02 | 株式会社東芝 | 映像信号処理装置及び処理方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0176568B1 (ko) * | 1996-01-27 | 1999-05-01 | 김광호 | 모션과 공간적인 상관도를 이용한 비월순차 변환장치 및 그 방법 |
US6288745B1 (en) * | 1997-04-24 | 2001-09-11 | Mitsubishi Denki Kabushiki Kaisha | Scanner line interpolation device |
US6414719B1 (en) * | 2000-05-26 | 2002-07-02 | Sarnoff Corporation | Motion adaptive median filter for interlace to progressive scan conversion |
JP4806849B2 (ja) * | 2001-01-15 | 2011-11-02 | ソニー株式会社 | 画像処理装置および方法、プログラム、並びに記録媒体 |
-
2002
- 2002-03-27 JP JP2002089779A patent/JP3898546B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-10 US US10/383,739 patent/US7113222B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003289511A (ja) | 2003-10-10 |
US7113222B2 (en) | 2006-09-26 |
US20030184676A1 (en) | 2003-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4083265B2 (ja) | 画像信号の方式変換方法および装置 | |
US6118488A (en) | Method and apparatus for adaptive edge-based scan line interpolation using 1-D pixel array motion detection | |
US6690427B2 (en) | Method and system for de-interlacing/re-interlacing video on a display device on a computer system during operation thereof | |
JP4900548B2 (ja) | ビデオ画像の改善される空間的な解像度 | |
US8373797B2 (en) | Image display apparatus, signal processing apparatus, image display method, and computer program product | |
CN101416523B (zh) | 具有抗补偿伪影保护的运动补偿帧速率转换 | |
JP2005318612A (ja) | ブロックモード適応動き補償 | |
KR101098630B1 (ko) | 색도 비디오 신호의 모션 적응적 업샘플링 | |
US7787048B1 (en) | Motion-adaptive video de-interlacer | |
KR100364762B1 (ko) | 순차주사 영상 변환 장치 및 방법과, 그를 이용한 수직주사율 변환 장치 | |
JP4119092B2 (ja) | 画像信号のフレーム数変換方法および装置 | |
US8325811B2 (en) | Method and apparatus for motion compensated frame interpolation of covered and uncovered areas | |
JP2007526705A (ja) | 補正インタレース解除装置による保護 | |
JP3293561B2 (ja) | 画像表示装置及び画像表示方法 | |
JP2013030862A (ja) | 画像処理装置、画像処理方法および画像表示装置 | |
JP3898546B2 (ja) | 画像走査変換方法及び装置 | |
KR20070043703A (ko) | 비월 비디오 이미지에서의 움직임 추정 | |
JP2002523947A (ja) | Mpegデータの復号化および走査変換の遂行に要するバッファメモリの量を減少させる方法および装置 | |
JP5241632B2 (ja) | 画像処理回路および画像処理方法 | |
JP2007288483A (ja) | 画像変換装置 | |
TWI245198B (en) | Deinterlace method and method for generating deinterlace algorithm of display system | |
JP4439603B2 (ja) | テレビジョン受信機 | |
JP4379677B2 (ja) | 画像処理装置および方法、記録媒体、プログラム、並びに表示装置 | |
KR101144435B1 (ko) | 가중치를 이용한 에지 기반 디인터레이싱 방법 및 이러한 방법을 사용하는 영상 처리 장치 | |
US8170370B2 (en) | Method and apparatus of processing interlaced video data to generate output frame by blending deinterlaced frames |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |