JP4439603B2 - テレビジョン受信機 - Google Patents
テレビジョン受信機 Download PDFInfo
- Publication number
- JP4439603B2 JP4439603B2 JP10758198A JP10758198A JP4439603B2 JP 4439603 B2 JP4439603 B2 JP 4439603B2 JP 10758198 A JP10758198 A JP 10758198A JP 10758198 A JP10758198 A JP 10758198A JP 4439603 B2 JP4439603 B2 JP 4439603B2
- Authority
- JP
- Japan
- Prior art keywords
- video
- video signal
- scanning
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、異なる走査方式の映像を１つの表示装置に同時に表示するテレビジョン受信機に関する。
【０００２】
【従来の技術】
近年、テレビジョン受信機の大型化、高画質化ならびに映像メディアの多様化にともない、これら多種多様な映像メディアを同時に視聴し楽しみたいという需要も増大してきている。これに応えるため、これら多種多様な映像メディアを１つの表示装置に同時に高画質に表示するための技術開発が盛んに行われている。
【０００３】
以下に、高画質化を図りながら２画面同時表示を可能とした従来の倍速走査変換を施した２画面表示が可能なテレビジョン受信機について説明する。
【０００４】
図１０〜１２は、高画質化を図りながら２画面同時表示を可能とした従来のテレビジョン受信機のブロック図を示すものである。図１０は本発明の一実施例のブロック図を示すものである。図１０において、１は２画面表示を行うときに表示同期の基準となる基準映像信号を入力しＡ／Ｄ変換するＡ／Ｄ変換器、２はＡ／Ｄ変換器１の出力映像を縮小処理するために前段処理として映像の帯域制限を行うローパスフィルタ、３はローパスフィルタ２の出力映像を間引き処理により縮小処理する映像縮小用画像メモリ、４はＡ／Ｄ変換器１に入力させる映像信号と同時表示する映像を入力しＡ／Ｄ変換するＡ／Ｄ変換器、５はＡ／Ｄ変換器４の出力映像を基準映像信号と映像のフレーム周波数周期で同期をとるための同期変換処理を行うフレームシンクロ用画像メモリ、６はＡ／Ｄ変換器２の出力映像を縮小処理するために前段処理として映像の帯域制限を行うローパスフィルタ、７はローパスフィルタ６の出力映像を間引き処理により縮小処理する映像縮小用画像メモリ、８は映像縮小用画像メモリ３及び７の出力映像を入力とし両信号を選択し映像表示途中に切り換えることにより映像合成を行うセレクタ、９は画像メモリ３、５及び７に対しデータ書き込み、読み出しに関する制御信号及びセレクタ８の切換制御信号を発生する制御回路、２０はセレクタ８により合成された映像信号を入力としてメモリを用いて１走査遅延、１フィールド遅延、１フレーム遅延等の信号を作り演算することにより倍速走査用の映像信号を算出する走査映像演算回路、４０は走査映像演算回路２０により算出された倍速走査用の２種類の映像信号（現ライン映像信号、補間ライン映像信号）の走査を２倍速にした後に上記２信号を合成する倍速走査変換回路、７１は倍速走査変換回路４０の出力映像信号を入力としてＤ／Ａ変換するＤ／Ａ変換器である。図１１は上記図７の走査映像演算回路２０の内部構成を示したブロック図であり、図１１において、２１は図１０のセレクタ８により合成された映像信号を入力とし１走査期間遅延させる画像メモリ、２２は画像メモリ２１の入力映像と出力映像を加算したのちに振幅を１／２に補正する加算器、２３は画像メモリ２２の出力映像信号を入力とし２６２走査期間遅延させる画像メモリ、２４は画像メモリ２３の出力映像信号を入力とし２６３走査期間遅延させる画像メモリ、２５は画像メモリ２３への入力映像信号と画像メモリ２４の出力映像信号を入力とし両信号の差分から表示画素単位で前フレームに対する動画・静止画判別を行う動き検出回路、２６は画像メモリ２３の出力映像信号と加算器２２の出力映像信号を入力とし動き検出回路２５からの制御信号により両信号の加算比率を制御しながら画素単位で両信号を加算処理するＭＩＸ回路である。また、図１２は上記図１０の倍速走査変換回路４０の内部構成を示したブロック図であり、図１２において、４１は入力されたそのままの映像情報を持つ走査映像演算回路２０からの出力現ライン走査映像の走査を２倍速に変換する画像メモリ、４２は走査映像演算回路２０での演算により算出された同回路からの出力補間ライン走査映像の走査を２倍速に変換する画像メモリ、４３は画像メモリ４１及び４２の制御信号である書き込みリセット信号、読み出しリセット信号、読み出しイネーブル信号を発生する制御回路、４４は画像メモリ４１への読み出しイネーブル信号を反転し画像メモリ４２の読み出しイネーブル信号入力に入力する反転回路、５２は制御回路４３からの信号を入力切換選択信号として画像メモリ４１及び４２の出力映像信号を選択し出力するセレクタである。
【０００５】
以上のように構成されたテレビジョン受信機について、以下にその動作について説明する。
【０００６】
１．画面表示
ユーザーにより１画面表示ならびに表示映像の種類が指定されると、Ａ／Ｄ変換器１から該当する映像信号が入力され画像メモリ３に書き込まれる。セレクタ８では常に画像メモリ３からの映像信号が選択され出力される。セレクタ８の出力映像信号はこの後走査映像変換回路２０に入力され、現ライン走査映像信号と動き適応した走査変換を施した補間ライン走査映像信号が算出される。図１１を用いて詳しく説明すると、セレクタ８の出力映像信号は、まず画像メモリ２１により１走査期間分だけ遅延される。この画像メモリ２１の出力映像信号が現ライン走査映像信号となる。一方、動き検出回路２５には画像メモリ２１の出力映像信号と同出力映像信号をさらに１フレーム走査期間遅らせた画像メモリ２４の出力映像信号が入力され、両信号の差分信号、つまりフレーム差分信号を画素単位で算出し、各画素の前フレームの映像に対する動き量を検出する。この時、差分値が大きい場合動きが大きい、差分値が小さい場合動きが小さいと判断する。一方、ＭＩＸ回路２６では上記動き検出回路２５の出力信号である動き量検出信号を制御信号として、同動き量検出信号に応じて画像メモリ２３の出力映像信号と加算器２２の出力映像信号を一定比率で加算する。ここで、加算器２２の出力映像信号は画像メモリ２１の入力及び出力映像信号を加算したのちに振幅を１／２に補正することにより求められる。つまり、以上の処理により補間走査映像信号は、静止画時には画像メモリ２１の出力映像信号に対し１フィールド遅延した画像メモリ２３の出力映像信号、つまりフィールド間内挿された映像信号が静止画映像として補間され、動画時には画像メモリ２１の入出力映像信号を加算し振幅補正した加算器２２の出力映像、つまりフィールド内内挿（ライン間内挿）された映像信号が動画映像として補間される。走査映像変換回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は倍速走査変換回路４０に入力され、画像メモリを用いて走査を２倍速する。その後さらに上記２信号を内部セレクタにより倍速走査毎に切り換え合成することにより、倍速走査映像信号を作成する。図１２を用いて詳しく説明すると、走査映像変換回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は共に、１走査周期でそれぞれ画像メモリ４１及び４２に書き込まれる。読み出しは書き込みに対し２倍の速度、周期で行う。さらに、読み出しに関しては出力イネーブル制御を行い、その制御信号は周期が画像メモリ４１及び４２への書き込みリセット信号と等しく、デューティ５０％の変化点が読み出しリセット信号に等しい信号となる。また同イネーブル信号の極性は画像メモリ４１及び４２で反転の関係になる。つまり、倍速走査において現ライン走査時に画像メモリの４１の出力がイネーブルになり、補間ライン走査時に画像メモリの４２の出力がイネーブルになる。後段のセレクタ５２ではそれぞれイネーブル状態の画像メモリ４１及び４２が入力信号として選択され、現ライン映像、補間ライン映像が合成された倍速走査の映像信号として出力される。
【０００７】
２．画面表示
ユーザーにより２画面表示、表示同期の基準となる基準映像（主画面側の表示映像）の種類ならびに基準映像信号と同時表示する映像（副画面側の表示映像）の種類が指定されると、Ａ／Ｄ変換器１から該当する主画面映像信号が入力され、ローパスフィルタ２により縮小比に応じた帯域制限を行った後画像メモリ３に書き込まれる。また、Ａ／Ｄ変換器４から該当する副画面映像信号が入力され画像メモリ５に書き込まれる。画像メモリ５ではメモリへの映像信号の書き込みを副画面映像の同期を用いて行い、メモリからの映像信号の読み出しを主画面映像の同期を用いて行うことにより、副画面映像に対し映像のフレーム周波数周期で主画面映像と同期をとる同期変換処理を行う（フレームシンクロ処理）。またこの時、主画面映像と副画面映像との間でフレーム周波数が異なる場合には、主画面映像及び副画面映像の垂直同期信号の位相を検出して表示副画面映像に１フィールド以上の位相差が発生しないように制御回路９で画像メモリ５の書き込み・読み出し制御信号を制御する（追い越し・追い越され制御）。画像メモリ５により主画面映像と同期された画像メモリ５の出力副画面映像はローパスフィルタ６により縮小比に応じた帯域制限を行った後画像メモリ７に書き込まれる。この後、主画面映像及び副画面映像の表示位相、表示境界線位相を制御回路９により画像メモリ３及び７の映像信号読み出し位相、セレクタ８の入力選択制御信号を制御することにより２画面合成映像を実現する。さらに、セレクタ８の出力映像信号はこの後走査映像変換回路２０に入力され、順次走査変換処理が行われるが、以降の処理については１画面表示時と同様の処理であるため省略する。また、この時の各部の映像信号を図１３に記載する。さらに、主画面映像入力が非標準信号と呼ばれる例えばある種のゲームから出力される１フレーム２６２本の順次走査信号、副画面映像信号入力がＮＴＳＣの飛び越し走査信号が入力された場合の各部の映像信号を図１４に記載する。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来例のような主・副画面の合成を行った後、その映像を１つの映像として画面全体に対し一様な倍速走査変換処理を行う構成では、例えば地上波放送と一部ＶＴＲのブルーバック時、地上波放送とゲーム映像時、等、主画面映像及び副画面映像の走査方式として飛び越し走査方式と順次走査方式が混在した場合に垂直方向に映像の重なりが生じる等の画質劣化が発生したり、またＨＤＴＶ等の高い映像走査周波数を有する映像に対しては前段処理として疑似ＮＴＳＣ方式に信号フォーマット変換した後に画面合成をしなければならない、という多画面表示時の画質劣化に関する課題を有していた。
【０００９】
本発明は上記課題に鑑み、多画面表示時の入力映像の映像及び同期信号を検出し、この検出結果に応じて走査変換方法を制御することにより、入力映像に最適な高画質を実現する倍速走査変換を施した多画面表示可能なテレビジョン受信機を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記課題を解決するために本発明のテレビジョン受信機は、
（１）本発明は、合成後の映像信号を１走査期間遅延させるラインメモリと、入力映像信号の走査方式を検出し判別する走査方式判別回路と、上記ラインメモリの入力映像信号と出力映像信号を上記走査方式判別回路の出力信号により選択し出力する第２のセレクタにより、上記走査方式判別回路における入力映像信号の走査方式判別結果に応じて基準映像信号のフィールド周波数で倍速度走査変換前の合成後映像信号を１走査期間遅延するしないを切り換える処理を行うか否かを制御したり、また合成前の入力映像の走査方式が順次走査方式の映像に関しては後段の倍速走査変換の処理を動き適応型順次走査変換から単純２度書き倍速走査変換に切り換える処理を行うものである。
【００１１】
本発明によれば、例えば地上波放送と一部ＶＴＲのブルーバック時、地上波放送とゲーム映像時、等、主画面映像及び副画面映像の走査方式として飛び越し走査方式と順次走査方式が混在した場合にも垂直方向に映像の重なりが生じる等の画質劣化が発生しない多画面表示を可能とするテレビジョン受信機を提供できる。
【００１２】
（２）本発明は、入力映像信号の走査方式を検出し判別する走査方式判別回路と、水平方向に縮小処理された多画面表示するそれぞれの映像信号に対し独立の遅延量で遅延させるメモリと、上記走査方式判別回路の出力信号を制御信号として上記メモリで遅延された上記水平方向に縮小処理された映像信号を入力として映像合成処理及び走査変換処理を行う映像合成・走査変換回路により、上記走査方式判別回路における入力映像信号の走査方式判別結果に応じて、上記メモリによるそれぞれの入力映像信号の遅延量を独立に切り換え制御するとともに多画面表示するそれぞれの入力映像信号の映像合成方法及び走査変換方法を切り換える処理を行うものである。
【００１３】
本発明によれば、ＨＤＴＶ等の高い映像走査周波数を有する映像の多画面表示時に従来前段処理として必要であった疑似ＮＴＳＣ方式への信号フォーマット変換を行うことなく多画面表示することが可能となり、高い映像走査周波数を有する映像に対しては走査レートのダウンコンバートによる画質及び解像度の劣化を防ぎ、また高い映像走査周波数を有する映像と同時表示するＮＴＳＣ方式のような従来構成においても走査レートのダウンコンバートなく表示可能であった映像についても走査レートのアップコンバートによりさらなる画質改善の可能性を生み出すことを可能とする、高画質な多画面表示を実現するテレビジョン受信機を提供できる。
【００１４】
（３）本発明は、入力映像信号の映像情報を分析して飛び越し走査方式の入力映像に対してはフィールドにおける、順次走査方式の入力映像に対してはフレームにおける映像開始走査線と垂直同期信号との位相及び有効映像走査線数を入力映像信号に対し検出し映像縮小処理を制御する制御回路にその検出結果を出力する映像開始ライン検出回路及び有効映像走査線数検出回路により、上記映像開始ライン検出回路における入力映像信号の映像開始走査線と垂直同期信号との位相検出結果に応じて映像縮小処理メモリからの映像信号の読み出し位相と映像の合成処理を行うセレクタの切り換え位相を制御したり、上記有効映像走査線数検出回路における入力映像信号の有効映像走査線数検出結果に応じて映像縮小処理メモリの縮小倍率を切り換えるものである。
【００１５】
本発明によれば、走査線数が同一であるが映像の有効位相あるいは有効走査線数が異なる場合にも入力される映像信号を分析し、その分析結果から多画面表示時の表示位相及び走査変換方法を算出し走査変換、映像合成することにより自動的に最適な多画面表示を可能とするテレビジョン受信機を提供できる。
【００１７】
【発明の実施の形態】
本発明の請求項１に記載の発明は、基準となる映像信号を縮小処理する第１のメモリと、上記基準映像信号に同時表示する映像信号を映像のフレーム周波数周期で同期をとるための処理を行う第２のメモリと、上記基準映像信号と同時表示する映像信号を縮小処理する第３のメモリと、上記第１のメモリにより縮小処理された基準映像信号と上記第３のメモリにより縮小処理された上記基準映像信号と同時表示する映像信号との合成処理を行うセレクタと、上記第１から第３のメモリの制御信号及び上記セレクタの選択信号を発生する制御回路と、上記基準映像信号及び同時表示する映像信号の走査方式を検出し判別する走査方式判別回路と、上記セレクタにより合成された映像信号を入力として同信号のフレーム間の動き量を検出して動き量が小さい時はフィールド間内挿により動き量が大きい時にはフィールド内内挿により補間ライン走査映像信号を算出すると共に入力映像を遅延させ補間ライン走査映像信号と同位相にした現ライン走査映像信号を出力する走査映像算出回路と、上記走査映像算出回路の出力である現ライン走査映像信号及び補間ライン走査映像信号の走査を２倍に速度変換した後に両信号を倍速走査毎に切換選択することにより合成を行う倍速走査変換回路とを備え、上記走査方式判別回路における上記基準映像信号の走査方式判別結果に応じて基準映像信号のフィールド周波数で倍速度走査変換前の合成後映像信号を１走査期間遅延するしないを切り換える処理を行うか否かを制御することを可能とするテレビジョン受信機であり、例えば地上波放送と一部ＶＴＲのブルーバック時、地上波放送とゲーム映像時、等、主画面映像及び副画面映像の走査方式として飛び越し走査方式と順次走査方式が混在した場合にも垂直方向に映像の重なりが生じる等の画質劣化が発生しない多画面表示が可能となるという作用を有する。
【００１８】
本発明の請求項２に記載の発明は、基準となる映像信号を縮小処理する第１のメモリと、上記基準映像信号に同時表示する映像信号を映像のフレーム周波数周期で同期をとるための処理を行う第２のメモリと、上記基準映像信号と同時表示する映像信号を縮小処理する第３のメモリと、上記第１のメモリにより縮小処理された基準映像信号と上記第３のメモリにより縮小処理された上記基準映像信号と同時表示する映像信号との合成処理を行うセレクタと、上記第１から第３のメモリの制御信号及び上記セレクタの選択信号を発生する制御回路と、上記基準映像信号及び同時表示する映像信号の走査方式を検出し判別する走査方式判別回路と、上記セレクタにより合成された映像信号を入力として同信号のフレーム間の動き量を検出して動き量が小さい時はフィールド間内挿により動き量が大きい時にはフィールド内内挿により補間ライン走査映像信号を算出すると共に入力映像を遅延させ補間ライン走査映像信号と同位相にした現ライン走査映像信号を出力する走査映像算出回路と、上記走査映像算出回路の出力である現ライン走査映像信号及び補間ライン走査映像信号の走査を２倍に速度変換した後に両信号を切換選択することにより合成を行う倍速走査変換回路とを備え、上記走査方式判別回路における上記基準映像信号及び同時表示する映像信号の走査方式判別結果に応じて、倍速走査変換の処理として動き適応型順次走査変換と単純２度書き倍速走査変換とを切り換えることを可能とするテレビジョン受信機であり、例えば地上波放送と一部ＶＴＲのブルーバック時、地上波放送とゲーム映像時、等、主画面映像及び副画面映像の走査方式として飛び越し走査方式と順次走査方式が混在した場合にも飛び越し走査方式の入力映像を倍速走査表示時には動き適応型順次走査変換による映像表示を、順次走査方式の入力映像を倍速走査表示時には動き映像に対しても周波数特性の劣化の生じない単純２度書き順次走査変換による映像表示を行い、多画面表示の各入力映像に対して最適な走査変換が行えるように処理を切り換えることにより高画質な多画面表示が可能となるという作用を有する。
【００１９】
本発明の請求項３に記載の発明は、基準となる映像信号を縮小処理する第１のメモリと、上記基準映像信号に同時表示する映像信号を映像のフレーム周波数周期で同期をとるための処理を行う第２のメモリと、上記基準映像信号と同時表示する映像信号を縮小処理する第３のメモリと、上記第１から第３のメモリの制御信号を発生する制御回路と、上記基準映像信号及び同時表示する映像信号の走査方式を検出し判別する走査方式判別回路と、上記第１のメモリにより縮小処理された基準映像信号及び上記第３のメモリにより縮小処理された上記基準映像信号と同時表示する映像信号をそれぞれ独立の遅延量で遅延させる第４のメモリと、上記走査方式判別回路の出力信号を制御信号として上記第４のメモリで遅延された上記基準映像信号及び同時表示する映像信号を入力として映像合成処理及び走査変換処理を行う映像合成・走査変換回路とを備え、上記走査方式判別回路における上記基準映像信号及び同時表示する映像信号の走査方式判別結果に応じて、上記第４のメモリによる上記基準映像信号及び同時表示する映像信号の遅延量をそれぞれ切り換え制御するとともに基準映像信号と同時表示する映像信号の映像合成方法及びそれぞれの走査変換方法を切り換えることを可能とするテレビジョン受信機であり、ＨＤＴＶ等の高い映像走査周波数を有する映像の多画面表示時に従来前段処理として必要であった疑似ＮＴＳＣ方式への信号フォーマット変換を行うことなく多画面表示することが可能となり、高い映像走査周波数を有する映像に対しては走査レートのダウンコンバートによる画質及び解像度の劣化を防ぎ、また高い映像走査周波数を有する映像と同時表示するＮＴＳＣ方式のような従来構成においても走査レートのダウンコンバートなく表示可能であった映像についても走査レートのアップコンバートによりさらなる画質改善の可能性を生み出すことが可能となるという、高画質な多画面表示を実現可能となるという作用を有する。
【００２０】
本発明の請求項４に記載の発明は、基準となる映像信号を縮小処理する第１のメモリと、上記基準映像信号に同時表示する映像信号を映像のフレーム周波数周期で同期をとるための処理を行う第２のメモリと、上記基準映像信号と同時表示する映像信号を縮小処理する第３のメモリと、上記第１のメモリにより縮小処理された基準映像信号と上記第３のメモリにより縮小処理された上記基準映像信号と同時表示する映像信号との合成処理を行うセレクタと、上記第１から第３のメモリの制御信号及び上記セレクタの選択信号を発生する制御回路と、上記基準映像信号及び同時表示する映像信号の映像情報を分析して飛び越し走査方式の入力映像に対してはフィールドにおける、順次走査方式の入力映像に対してはフレームにおける映像開始走査線と垂直同期信号との位相を上記基準映像信号及び同時表示する映像信号に対し検出し上記制御回路にその検出結果を出力する映像開始ライン検出回路とを備え、上記映像開始ライン検出回路における上記基準映像信号及び同時表示する映像信号の映像開始走査線と垂直同期信号との位相検出結果に応じて上記第１及び第３のメモリからの映像信号の読み出し位相と上記セレクタの切り換え位相を制御することを可能とするテレビジョン受信機であり、走査線数が同一であるが映像の有効位相が異なる場合にも入力される映像信号を分析し、その分析結果から多画面表示時の表示位相を算出し走査変換、映像合成することにより自動的に最適な多画面表示が可能となるという作用を有する。
【００２１】
本発明の請求項５に記載の発明は、基準となる映像信号を縮小処理する第１のメモリと、上記基準映像信号に同時表示する映像信号を映像のフレーム周波数周期で同期をとるための処理を行う第２のメモリと、上記基準映像信号と同時表示する映像信号を縮小処理する第３のメモリと、上記第１のメモリにより縮小処理された基準映像信号と上記第３のメモリにより縮小処理された上記基準映像信号と同時表示する映像信号との合成処理を行うセレクタと、上記第１から第３のメモリの制御信号及び上記セレクタの選択信号を発生する制御回路と、上記基準映像信号及び同時表示する映像信号の映像情報を分析して飛び越し走査方式の入力映像に対してはフィールドにおける、順次走査方式の入力映像に対してはフレームにおける有効映像走査線数を上記基準映像信号及び同時表示する映像信号に対し検出し上記制御回路にその検出結果を出力する有効映像走査線数検出回路とを備え、上記有効映像走査線数検出回路における上記基準映像信号及び同時表示する映像信号の有効映像走査線数検出結果に応じて上記第３のメモリで行う縮小処理の縮小倍率を切り換えることを可能とするテレビジョン受信機であり、走査線数が同一であるが映像有効走査線数が異なる場合にも入力される映像信号を分析し、その分析結果から多画面表示時の走査変換方法を算出し走査変換、映像合成することにより自動的に最適な多画面表示が可能となるという作用を有する。
以下、本発明の実施形態について、図１から図９を用いて説明する。
【００２２】
（実施の形態１）
図１から図３は本発明の一実施例のブロック図を示すものである。図１において、１は２画面表示を行うときに表示同期の基準となる基準映像信号を入力しＡ／Ｄ変換するＡ／Ｄ変換器、２はＡ／Ｄ変換器１の出力映像を縮小処理するために前段処理として映像の帯域制限を行うローパスフィルタ、３はローパスフィルタ２の出力映像を間引き処理により縮小処理する映像縮小用画像メモリ、４はＡ／Ｄ変換器１に入力させる映像信号と同時表示する映像を入力しＡ／Ｄ変換するＡ／Ｄ変換器、５はＡ／Ｄ変換器４の出力映像を基準映像信号と映像のフレーム周波数周期で同期をとるための同期変換処理を行うフレームシンクロ用画像メモリ、６はＡ／Ｄ変換器２の出力映像を縮小処理するために前段処理として映像の帯域制限を行うローパスフィルタ、７はローパスフィルタ６の出力映像を間引き処理により縮小処理する映像縮小用画像メモリ、８は映像縮小用画像メモリ３及び７の出力映像を入力とし両信号を選択し映像表示途中に切り換えることにより映像合成を行うセレクタ、９は画像メモリ３、５及び７に対しデータ書き込み、読み出しに関する制御信号及びセレクタ８の切換制御信号を発生する制御回路、２０はセレクタ８により合成された映像信号を入力としてメモリを用いて１走査遅延、１フィールド遅延、１フレーム遅延等の遅延信号を作り演算することにより倍速走査用の映像信号を算出する走査映像演算回路、４０は走査映像演算回路２０により算出された倍速走査用の２種類の映像信号（現ライン映像信号、補間ライン映像信号）の走査を２倍速にした後に上記２信号を合成する倍速走査変換回路、６１は基準映像信号及び同時表示する映像信号の走査方式を検出し判別する走査方式判別回路、７１は倍速走査変換回路４０の出力映像信号を入力としてＤ／Ａ変換するＤ／Ａ変換器である。図２は上記図１の走査映像演算回路２０の内部構成を示したブロック図であり、図２において、２１は図１のセレクタ８により合成された映像信号を入力とし１走査期間遅延させる画像メモリ、２２は画像メモリ２１の入力映像と出力映像を加算したのちに振幅を１／２に補正する加算器、２３は画像メモリ２２の出力映像信号を入力とし２６２走査期間遅延させる画像メモリ、２４は画像メモリ２３の出力映像信号を入力とし２６３走査期間遅延させる画像メモリ、２５は画像メモリ２３への入力映像信号と画像メモリ２４の出力映像信号を入力とし両信号の差分から表示画素単位で前フレームに対する動画・静止画判別を行う動き検出回路、２６は画像メモリ２３の出力映像信号と加算器２２の出力映像信号を入力とし動き検出回路２５からの制御信号により両信号の加算比率を制御しながら画素単位で両信号を加算処理するＭＩＸ回路である。また、図３は上記図１の倍速走査変換回路４０の内部構成を示したブロック図であり、図３において、４１は入力されたそのままの映像情報を持つ走査映像演算回路２０からの出力現ライン走査映像の走査を２倍速に変換する画像メモリ、４２は走査映像演算回路２０での演算により算出された同回路からの出力補間ライン走査映像の走査を２倍速に変換する画像メモリ、４３は画像メモリ４１及び４２の制御信号である書き込みリセット信号、読み出しリセット信号、読み出しイネーブル信号を発生する制御回路、４４は画像メモリ４１への読み出しイネーブル信号の極性を反転し画像メモリ４２の読み出しイネーブル信号入力に入力する反転回路、４５は制御回路４３からのメモリ読み出しイネーブル信号の極性を反転する反転回路、４６は反転回路４５の入力信号及び出力信号のいずれかを選択し出力するセレクタ、４７は制御回路４３からの画像メモリ４１及び４２の出力選択制御信号の極性を反転する反転回路、４８は反転回路４７の入力信号及び出力信号のいずれかを選択し出力するセレクタ、５２はセレクタ４８出力の入力選択制御信号により画像メモリ４１及び４２の出力映像信号を選択し出力するセレクタである。
以上のように構成されたテレビジョン受信機について、以下にその動作について説明する。
【００２３】
「１画面表示」
ユーザーにより１画面表示ならびに表示映像の種類が指定されると、Ａ／Ｄ変換器１から該当する映像信号が入力され画像メモリ３に書き込まれる。セレクタ８では常に画像メモリ３からの映像信号が選択され出力される。セレクタ８の出力映像信号はこの後走査映像変換回路２０に入力され、現ライン走査映像信号と動き適応した走査変換を施した補間ライン走査映像信号が算出される。図２を用いて詳しく説明すると、セレクタ８の出力映像信号は、まず画像メモリ２１により１走査期間分だけ遅延される。この画像メモリ２１の出力映像信号が現ライン走査映像信号となる。一方、動き検出回路２５には画像メモリ２１の出力映像信号と同出力映像信号をさらに１フレーム走査期間遅らせた画像メモリ２４の出力映像信号が入力され、両信号の差分信号、つまりフレーム差分信号を画素単位で算出し、各画素の前フレームの映像に対する動き量を検出する。この時、差分値が大きい場合動きが大きい、差分値が小さい場合動きが小さいと判断する。一方、ＭＩＸ回路２６では上記動き検出回路２５の出力信号である動き量検出信号を制御信号として、同動き量検出信号に応じて画像メモリ２３の出力映像信号と加算器２２の出力映像信号を一定比率で加算する。ここで、加算器２２の出力映像信号は画像メモリ２１の入力及び出力映像信号を加算したのちに振幅を１／２に補正することにより求められる。つまり、以上の処理により補間走査映像信号は、静止画時には画像メモリ２１の出力映像信号に対し１フィールド遅延した画像メモリ２３の出力映像信号、つまりフィールド間内挿された映像信号が静止画映像として補間され、動画時には画像メモリ２１の入出力映像信号を加算し振幅補正した加算器２２の出力映像、つまりフィールド内内挿（ライン間内挿）された映像信号が動画映像として補間される。走査映像演算回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は倍速走査変換回路４０に入力され、画像メモリを用いて走査を２倍速する。その後さらに上記２信号を内部セレクタにより倍速走査毎に切り換え合成することにより、倍速走査映像信号を作成する。図３を用いて詳しく説明すると、走査映像演算回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は共に、１走査周期でそれぞれ画像メモリ４１及び４２に書き込まれる。読み出しは書き込みに対し２倍の速度、周期で行う。さらに、読み出しに関しては出力イネーブル制御を行い、その制御信号は周期が画像メモリ４１及び４２への書き込みリセット信号と等しく、デューティ５０％の変化点が読み出しリセット信号に等しい信号となる。また同イネーブル信号の極性は画像メモリ４１及び４２で反転の関係になる。つまり、倍速走査において現ライン走査時に画像メモリの４１の出力がイネーブルになり、補間ライン走査時に画像メモリの４２の出力がイネーブルになる。後段のセレクタ５２ではそれぞれイネーブル状態の画像メモリ４１及び４２が入力信号として選択され、現ライン映像、補間ライン映像が合成された倍速走査の映像信号として出力される。この時、セレクタ４６及び４８の選択入力信号は極性反転していない制御回路４３からのそのままの信号を常に選択する。
【００２４】
「２画面表示」
ユーザーにより２画面表示、表示同期の基準となる基準映像（主画面側の表示映像）の種類ならびに基準映像信号と同時表示する映像（副画面側の表示映像）の種類が指定されると、Ａ／Ｄ変換器１から該当する主画面映像信号が入力され、ローパスフィルタ２により縮小比に応じた帯域制限を行った後画像メモリ３に書き込まれる。また、Ａ／Ｄ変換器４から該当する副画面映像信号が入力され画像メモリ５に書き込まれる。画像メモリ５ではメモリへの映像信号の書き込みを副画面映像の同期を用いて行い、メモリからの映像信号の読み出しを主画面映像の同期を用いて行うことにより、副画面映像に対し映像のフレーム周波数周期で主画面映像と同期をとる同期変換処理を行う（フレームシンクロ処理）。またこの時、主画面映像と副画面映像との間でフレーム周波数が異なる場合には、主画面映像及び副画面映像の垂直同期信号の位相を検出して表示副画面映像に１フィールド以上の位相差が発生しないように制御回路９で画像メモリ５の書き込み・読み出し制御信号を制御する（追い越し・追い越され制御）。画像メモリ５により主画面映像と同期された画像メモリ５の出力副画面映像はローパスフィルタ６により縮小比に応じた帯域制限を行った後画像メモリ７に書き込まれる。この後、主画面映像及び副画面映像の表示位相、表示境界線位相を制御回路９により画像メモリ３及び７の映像信号読み出し位相、セレクタ８の入力選択制御信号を制御することにより２画面合成映像を実現する。さらに、セレクタ８の出力映像信号はこの後走査映像演算回路２０に入力され、現ライン走査映像信号と動き適応した走査変換を施した補間ライン走査映像信号が算出される。詳細説明については１画面と同様の処理であるため省略する。走査映像演算回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は倍速走査変換回路４０に入力され、１画面時と同様、画像メモリを用いて走査を２倍速する。その後さらに上記２信号を内部セレクタにより倍速走査毎に切り換え合成することにより、倍速走査映像信号を作成する。図３を用いて詳しく説明すると、走査映像演算回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は共に、１走査周期でそれぞれ画像メモリ４１及び４２に書き込まれる。読み出しは書き込みに対し２倍の速度、周期で行う。さらに、読み出しに関しては出力イネーブル制御を行い、その制御信号は周期が画像メモリ４１及び４２への書き込みリセット信号と等しく、デューティ５０％の変化点が読み出しリセット信号に等しい信号となる。また同イネーブル信号の極性は画像メモリ４１及び４２で反転の関係になる。つまり、倍速走査において現ライン走査時に画像メモリの４１の出力がイネーブルになり、補間ライン走査時に画像メモリの４２の出力がイネーブルになる。後段のセレクタ５２ではそれぞれイネーブル状態の画像メモリ４１及び４２が入力信号として選択され、現ライン映像、補間ライン映像が合成された倍速走査の映像信号として出力される。ここで、セレクタ４６及び４８の入力選択制御は走査方式判別回路６１により主画面映像入力及び副画面映像信号の走査方式判別を行い、得られた結果により行う。主画面映像入力及び副画面映像信号入力共にＮＴＳＣの飛び越し走査信号が入力された場合、セレクタ４６及び４８の選択入力信号は極性反転していない制御回路４３からのそのままの信号を１画面時と同様、常に選択する。この時の各部の映像信号は従来例の図１０に記載するものと同様になる。主画面映像入力が非標準信号と呼ばれる例えばある種のゲームから出力される１フレーム２６２本の順次走査信号、副画面映像信号入力がＮＴＳＣの飛び越し走査信号が入力された場合には、走査方式判別回路６１ではこれを判別し、セレクタ４８及び４９の入力選択信号を主画面映像入力のフレーム単位で切り換え、副画面映像が奇フィールド映像を表示している場合はセレクタ４６及び４８の入力信号として極性反転しない制御回路４３からのそのままの信号を選択し、偶フィールド映像を表示している場合はセレクタ４６及び４８の入力信号として制御回路４３からの制御信号を極性反転した信号を選択するよう制御する。この時の各部の映像信号を図４に記載する。
【００２５】
（実施の形態２）
図１、図２及び図５は本発明の一実施例のブロック図を示すものである。図１及び図２の説明は（実施の形態１）と同様であるため、説明を省略する。図５において、４１は入力されたそのままの映像情報を持つ走査映像演算回路２０からの出力現ライン走査映像の走査を２倍速に変換する画像メモリ、４２は走査映像演算回路２０での演算により算出された同回路からの出力補間ライン走査映像の走査を２倍速に変換する画像メモリ、４３は画像メモリ４１及び４２の制御信号である書き込みリセット信号、読み出しリセット信号、読み出しイネーブル信号を発生する制御回路、４４は画像メモリ４１への読み出しイネーブル信号の極性を反転し画像メモリ４２の読み出しイネーブル信号入力に入力する反転回路、４５は制御回路４３からのメモリ読み出しイネーブル信号の極性を反転する反転回路、４６は反転回路４５の入力信号及び出力信号のいずれかを選択し出力するセレクタ、４７は制御回路４３からの画像メモリ４１及び４２の出力選択制御信号の極性を反転する反転回路、４８は反転回路４７の入力信号及び出力信号のいずれかを選択し出力するセレクタ、４９から５１は制御回路４３から出力される制御信号と走査方式判別回路６１から出力される走査方式判別結果との論理和演算を行う論理和ゲート、５２はセレクタ４８出力の入力選択制御信号により画像メモリ４１及び４２の出力映像信号を選択し出力するセレクタである。
以上のように構成されたテレビジョン受信機について、以下にその動作について説明する。
【００２６】
１画面表示及び２画面表示の主画面映像入力及び副画面映像信号入力共にＮＴＳＣの飛び越し走査信号が入力された場合については（実施の形態１）と同様の処理を行うため、説明を省略し、主画面映像入力が非標準信号と呼ばれる例えばある種のゲームから出力される１フレーム２６２本の順次走査信号、副画面映像信号入力がＮＴＳＣの飛び越し走査信号が入力された場合について説明する。さらに、走査映像演算回路２０の出力までの処理については同一であるので、以降の倍速走査変換回路４０の動作を図５を用いて説明すると、走査映像演算回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は共に、１走査周期でそれぞれ画像メモリ４１及び４２に書き込まれる。読み出しは書き込みに対し２倍の速度、周期で行う。さらに、読み出しに関しては出力イネーブル制御を行い、その制御信号は周期が画像メモリ４１及び４２への書き込みリセット信号と等しく、デューティ５０％の変化点が読み出しリセット信号に等しい信号となる。また同イネーブル信号の極性は画像メモリ４１及び４２で反転の関係になる。つまり、倍速走査において現ライン走査時に画像メモリの４１の出力がイネーブルになり、補間ライン走査時に画像メモリの４２の出力がイネーブルになる。後段のセレクタ５２ではそれぞれイネーブル状態の画像メモリ４１及び４２が入力信号として選択され、現ライン映像、補間ライン映像が合成された倍速走査の映像信号として出力される。ここで、セレクタ４６及び４８の入力選択制御は走査方式判別回路６１により主画面映像入力及び副画面映像信号の走査方式判別を行い、得られた結果により行う。主画面映像入力及び副画面映像信号入力共にＮＴＳＣの飛び越し走査信号が入力された場合、セレクタ４６及び４８の選択入力信号は極性反転していない制御回路４３からのそのままの信号を１画面時と同様、常に選択する。この時の各部の映像信号は従来例の図１０に記載するものと同様になる。主画面映像入力が非標準信号と呼ばれる例えばある種のゲームから出力される１フレーム２６２本の順次走査信号、副画面映像信号入力がＮＴＳＣの飛び越し走査信号が入力された場合には、走査方式判別回路６１ではこれを判別し、セレクタ４８及び４９の入力選択信号を主画面映像入力のフレーム単位で切り換え、副画面映像が奇フィールド映像を表示している場合はセレクタ４６及び４８の入力信号として極性反転しない制御回路４３からのそのままの信号を選択し、偶フィールド映像を表示している場合はセレクタ４６及び４８の入力信号として制御回路４３からの制御信号を極性反転した信号を選択するよう制御する。さらに画像メモリ４１及び４２の読み出しにおいて非標準の順次走査映像領域を読み出し時にHighレベルになる制御回路４３からの制御信号と２画面表示の主画面映像入力及び副画面映像信号入力の組み合わせとして飛び越し走査と順次走査が混在している入力の時にHighレベルになる走査方式判別回路６１からの制御信号の論理和演算を論理和ゲート４９から５１を用いて行い、非標準の順次走査映像領域を読み出し時にはセレクタ５２の入力選択信号として常に画像メモリ４１の出力を選択し、現ライン映像の倍速読み出し表示を行う。この時の各部の映像信号を図６に記載する。
【００２７】
（実施の形態３）
図１、図３及び図７は本発明の一実施例のブロック図を示すものである。図１及び図３の説明は（実施の形態１）と同様であるため、説明を省略する。図７において、３１はセレクタ８により合成された映像信号を入力としてシリアル−パラレル変換によりバス幅変換を行った後に映像ＲＡＭに書き込むと共に同信号を任意の期間遅延させた信号をパラレル−シリアル換により再度バス幅変換を行う処理を行うワイドバス幅画像メモリと映像信号とのインターフェースを行うメモリｉ／ｆ回路、３２は映像信号より広いバス幅を持つことにより高転送レートを実現した大容量画像メモリ、３３はセレクタ８により合成された映像信号をメモリｉ／ｆ回路３１を介して任意の期間遅延させた信号を入力としてフィールド内内挿、フィールド間内挿により走査変換を行い現ライン走査映像及び補間ライン走査映像を出力する内挿演算回路、３４はメモリｉ／ｆ回路３１、画像メモリ３２及び内挿演算回路３３の制御信号を発生する制御回路である。
以上のように構成されたテレビジョン受信機について、以下にその動作について説明する。
【００２８】
「１画面表示」
ユーザーにより１画面表示ならびに表示映像の種類が指定されると、Ａ／Ｄ変換器１から該当する映像信号が入力され画像メモリ３に書き込まれる。セレクタ８では常に画像メモリ３からの映像信号が選択され出力される。セレクタ８の出力映像信号はこの後走査映像演算回路２０に入力され、ＮＴＳＣ映像の場合には現ライン走査映像信号と動き適応した走査変換を施した補間ライン走査映像信号が算出され、ＨＤＴＶ、５２５Ｐ映像のような垂直解像度の高い信号は処理することなく出力される。図７を用いて説明すると、入力映像がＮＴＳＣ映像の場合にはメモリｉ／ｆ回路３１及び画像メモリ３２によりセレクタ８の出力映像信号に対し遅延のない信号、１走査期間遅延した信号、２６３走査期間遅延した信号、５２６走査期間遅延した信号が発生される。上記４信号を用いて動き適応型走査変換を行い、現ライン走査映像と補間ライン走査映像を出力する。詳細動作は（実施の形態１）と同様であるため、説明を省略する。また、ＨＤＴＶ、５２５Ｐ映像のような垂直解像度の高い信号は上記したように演算処理することなく現ライン走査映像より出力される。走査映像演算回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は倍速走査変換回路４０に入力され、ＮＴＳＣ映像の場合には画像メモリを用いて走査を２倍速変換する。詳細動作は（実施の形態１）と同様である。また、ＨＤＴＶ、５２５Ｐ映像のような垂直解像度の高い信号は現ライン走査映像として入力され、画像メモリ４１では遅延処理のみされ、セレクタ５２は常に画像メモリ４１の入力を選択し出力される。
【００２９】
「２画面表示」
ユーザーにより２画面表示、表示同期の基準となる基準映像（主画面側の表示映像）の種類ならびに基準映像信号と同時表示する映像（副画面側の表示映像）の種類が指定されると、Ａ／Ｄ変換器１から該当する主画面映像信号が入力され、ローパスフィルタ２により縮小比に応じた帯域制限を行った後画像メモリ３に書き込まれる。また、Ａ／Ｄ変換器４から該当する副画面映像信号が入力され画像メモリ５に書き込まれる。画像メモリ５ではメモリへの映像信号の書き込みを副画面映像の同期を用いて行い、メモリからの映像信号の読み出しを主画面映像の同期を用いて行うことにより、副画面映像に対し映像のフレーム周波数周期で主画面映像と同期をとる同期変換処理を行う（フレームシンクロ処理）。またこの時、主画面映像と副画面映像との間でフレーム周波数が異なる場合には、主画面映像及び副画面映像の垂直同期信号の位相を検出して表示副画面映像に１フィールド以上の位相差が発生しないように制御回路９で画像メモリ５の書き込み・読み出し制御信号を制御する（追い越し・追い越され制御）。画像メモリ５により主画面映像と同期された画像メモリ５の出力副画面映像はローパスフィルタ６により縮小比に応じた帯域制限を行った後画像メモリ７に書き込まれる。この後、主画面映像及び副画面映像の表示位相、表示境界線位相を制御回路９により画像メモリ３及び７の映像信号読み出し位相、セレクタ８の入力選択制御信号を制御することにより２画面合成映像を実現する。さらに、セレクタ８の出力映像信号はこの後走査映像演算回路２０に入力され、順次走査変換処理が行われるが、主画面側の表示映像がＮＴＳＣの場合には以降の処理については１画面表示時と同様の処理であるため省略する。主画面側の表示映像がＨＤＴＶ、５２５Ｐ映像のような垂直解像度の高い信号で、副画面側の表示映像がＮＴＳＣの場合には、主画面側の表示映像は内挿演算処理を行わず、副画面側の表示映像は主画面映像の走査線数に合わせ、フィールド内内挿演算を行い、現ライン走査映像より出力される。後段の倍速走査変換回路４０における処理は１画面時と同様である。
【００３０】
（実施の形態４）
図８、図３及び図７は本発明の一実施例のブロック図を示すものである。図８において、６２は主画面側の表示映像の各ラインの映像情報を検出し映像開始走査ラインを判別する映像開始ライン検出回路である。その他の処理ブロックは（実施の形態１）と同様の動作を行うため、説明を省略する。また、図３及び図７についても（実施の形態３）と同様の動作を行うため、説明を省略する。
以上のように構成されたテレビジョン受信機について、以下にその動作について説明する。
【００３１】
動作についても１画面表示時は（実施の形態３）と同様の動作を行う。
「２画面表示」
ユーザーにより２画面表示、表示同期の基準となる基準映像（主画面側の表示映像）の種類ならびに基準映像信号と同時表示する映像（副画面側の表示映像）の種類が指定されると、Ａ／Ｄ変換器１から該当する主画面映像信号が入力され、ローパスフィルタ２により縮小比に応じた帯域制限を行った後画像メモリ３に書き込まれる。また、Ａ／Ｄ変換器４から該当する副画面映像信号が入力され画像メモリ５に書き込まれる。画像メモリ５ではメモリへの映像信号の書き込みを副画面映像の同期を用いて行い、メモリからの映像信号の読み出しを主画面映像の同期を用いて行うことにより、副画面映像に対し映像のフレーム周波数周期で主画面映像と同期をとる同期変換処理を行う（フレームシンクロ処理）。またこの時、主画面映像と副画面映像との間でフレーム周波数が異なる場合には、主画面映像及び副画面映像の垂直同期信号の位相を検出して表示副画面映像に１フィールド以上の位相差が発生しないように制御回路９で画像メモリ５の書き込み・読み出し制御信号を制御する（追い越し・追い越され制御）。画像メモリ５により主画面映像と同期された画像メモリ５の出力副画面映像はローパスフィルタ６により縮小比に応じた帯域制限を行った後画像メモリ７に書き込まれる。この後、主画面映像及び副画面映像の表示位相、表示境界線位相を制御回路９により画像メモリ３及び７の映像信号読み出し位相、セレクタ８の入力選択制御信号を制御することにより２画面合成映像を実現する。さらに、セレクタ８の出力映像信号はこの後走査映像演算回路２０に入力され、順次走査変換処理が行われるが、主画面側の表示映像がＮＴＳＣの場合には以降の処理については１画面表示時と同様の処理であるため省略する。主画面側の表示映像がＨＤＴＶ、５２５Ｐ映像のような垂直解像度の高い信号で、副画面側の表示映像がＮＴＳＣの場合には、主画面側の表示映像は内挿演算処理を行わず、副画面側の表示映像は主画面映像の走査線数に合わせ、フィールド内内挿演算を行い、現ライン走査映像より出力される。後段の倍速走査変換回路４０における処理は１画面時と同様である。ここで、副画面側の表示映像は主画面映像の走査線数に合わせ、フィールド内内挿演算を行う時、両画像の映像信号の垂直合成位相は走査方式判別回路６１の出力判別結果及び映像開始ライン検出回路６２の出力検出結果を用いて検出する。例えば、１１２５本走査の飛び越し走査映像に対し、アナログＨＤＴＶ信号フォーマットとデジタルＨＤＴＶ信号フォーマットのように走査方式は同一で映像開始ラインが異なる信号の場合には映像開始ライン検出回路６２の出力検出結果を用いて主・副両画像の映像信号の垂直合成位相を決定する。特にＶＴＲ等の録画再生による方式判別信号劣化に伴う方式判別困難時にも精度の高い主・副両画像の合成を実現する。
【００３２】
（実施の形態５）
図９、図３及び図７は本発明の一実施例のブロック図を示すものである。図９において、６３は主画面側の表示映像の各ラインの映像情報を検出し有効映像ライン数を判別する有効映像ライン数検出回路である。その他の処理ブロックは（実施の形態４）と同様の動作を行うため、説明を省略する。また、図３及び図７についても（実施の形態３）と同様の動作を行うため、説明を省略する。
【００３３】
以上のように構成されたテレビジョン受信機について、以下にその動作について説明する。
【００３４】
動作についても１画面表示時は（実施の形態３）と同様の動作を行う。
「２画面表示」
ユーザーにより２画面表示、表示同期の基準となる基準映像（主画面側の表示映像）の種類ならびに基準映像信号と同時表示する映像（副画面側の表示映像）の種類が指定されると、Ａ／Ｄ変換器１から該当する主画面映像信号が入力され、ローパスフィルタ２により縮小比に応じた帯域制限を行った後画像メモリ３に書き込まれる。また、Ａ／Ｄ変換器４から該当する副画面映像信号が入力され画像メモリ５に書き込まれる。画像メモリ５ではメモリへの映像信号の書き込みを副画面映像の同期を用いて行い、メモリからの映像信号の読み出しを主画面映像の同期を用いて行うことにより、副画面映像に対し映像のフレーム周波数周期で主画面映像と同期をとる同期変換処理を行う（フレームシンクロ処理）。またこの時、主画面映像と副画面映像との間でフレーム周波数が異なる場合には、主画面映像及び副画面映像の垂直同期信号の位相を検出して表示副画面映像に１フィールド以上の位相差が発生しないように制御回路９で画像メモリ５の書き込み・読み出し制御信号を制御する（追い越し・追い越され制御）。画像メモリ５により主画面映像と同期された画像メモリ５の出力副画面映像はローパスフィルタ６により縮小比に応じた帯域制限を行った後画像メモリ７に書き込まれる。この後、主画面映像及び副画面映像の表示位相、表示境界線位相を制御回路９により画像メモリ３及び７の映像信号読み出し位相、セレクタ８の入力選択制御信号を制御することにより２画面合成映像を実現する。さらに、セレクタ８の出力映像信号はこの後走査映像演算回路２０に入力され、順次走査変換処理が行われるが、主画面側の表示映像がＮＴＳＣの場合には以降の処理については１画面表示時と同様の処理であるため省略する。主画面側の表示映像がＨＤＴＶ、５２５Ｐ映像のような垂直解像度の高い信号で、副画面側の表示映像がＮＴＳＣの場合には、主画面側の表示映像は内挿演算処理を行わず、副画面側の表示映像は主画面映像の走査線数に合わせ、フィールド内内挿演算を行い、現ライン走査映像より出力される。後段の倍速走査変換回路４０における処理は１画面時と同様である。ここで、副画面側の表示映像は主画面映像の走査線数に合わせ、フィールド内内挿演算を行う時、副画面映像信号のフィールド内内挿演算の方法は有効映像ライン数検出回路６３の出力検出結果を用いて決定する。例えば、１１２５本走査の飛び越し走査映像に対し、アナログＨＤＴＶ信号フォーマットとデジタルＨＤＴＶ信号フォーマットのように走査方式は同一で映像開始ラインが異なる信号の場合には有効映像ライン数検出回路６３の出力検出結果を用いて副画面映像信号のフィールド内内挿演算の方法を決定する。特にＶＴＲ等の録画再生による方式判別信号劣化に伴う方式判別困難時にも精度の高い主・副両画像の合成を実現する。
【００３５】
【発明の効果】
以上のように、本発明のテレビジョン受信機によれば、
（１）第１の発明では、入力映像信号の走査方式を検出し判別する走査方式判別回路の走査方式判別結果に応じて基準映像信号のフィールド周波数で倍速度走査変換前の合成後映像信号を１走査期間遅延するしないを切り換える処理を行うか否かを制御したり、また合成前の入力映像の走査方式が順次走査方式の映像に関しては後段の倍速走査変換の処理を動き適応型順次走査変換から単純２度書き倍速走査変換に切り換える処理を行うことにより、例えば地上波放送と一部ＶＴＲのブルーバック時、地上波放送とゲーム映像時、等、主画面映像及び副画面映像の走査方式として飛び越し走査方式と順次走査方式が混在した場合にも垂直方向に映像の重なりが生じる等の画質劣化が発生しない多画面表示が可能となる。
【００３６】
（２）第２の発明では、入力映像信号の走査方式を検出し判別する走査方式判別回路の走査方式判別結果に応じてメモリによる入力映像信号の遅延量を適応的に切り換え制御するとともに多画面表示するそれぞれの入力映像信号の映像合成方法及び走査変換方法を切り換える処理を行うことにより、ＨＤＴＶ等の高い映像走査周波数を有する映像の多画面表示時に従来前段処理として必要であった疑似ＮＴＳＣ方式への信号フォーマット変換を行うことなく多画面表示することが可能となり、高い映像走査周波数を有する映像に対しては走査レートのダウンコンバートによる画質及び解像度の劣化を防ぎ、また高い映像走査周波数を有する映像と同時表示するＮＴＳＣ方式のような従来構成においても走査レートのダウンコンバートなく表示可能であった映像についても走査レートのアップコンバートによりさらなる画質改善の可能性を生み出すことを可能とする、高画質な多画面表示が可能となる。
【００３７】
（３）第３の発明では、入力映像信号の映像情報を分析して飛び越し走査方式の入力映像に対してはフィールドにおける、順次走査方式の入力映像に対してはフレームにおける映像開始走査線と垂直同期信号との位相及び有効映像走査線数を入力映像信号に対し検出した結果に応じて映像縮小処理メモリからの映像信号の読み出し位相と映像の合成位相を制御したり映像縮小処理メモリの縮小倍率を切り換えることにより、走査線数が同一であるが映像の有効位相あるいは有効走査線数が異なる場合にも入力される映像信号を分析し、その分析結果から多画面表示時の表示位相及び走査変換方法を算出し走査変換、映像合成することにより自動的に最適な多画面表示が可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１のテレビジョン受信機の概略構成を示すブロック図
【図２】本発明の実施形態１のテレビジョン受信機における走査映像演算回路の概略構成を示すブロック図
【図３】本発明の実施形態１のテレビジョン受信機における倍速走査変換回路の概略構成を示すブロック図
【図４】本発明の実施形態１のテレビジョン受信機における各部信号波形図
【図５】本発明の実施形態２のテレビジョン受信機における倍速走査変換回路の概略構成を示すブロック図
【図６】本発明の実施形態１のテレビジョン受信機における各部信号波形図
【図７】本発明の実施形態３のテレビジョン受信機における走査映像演算回路の概略構成を示すブロック図
【図８】本発明の実施形態４のテレビジョン受信機の概略構成を示すブロック図
【図９】本発明の実施形態５のテレビジョン受信機の概略構成を示すブロック図
【図１０】従来のテレビジョン受信機の概略構成を示すブロック図
【図１１】従来のテレビジョン受信機における走査映像演算回路の概略構成を示すブロック図
【図１２】従来のテレビジョン受信機における倍速走査変換回路の概略構成を示すブロック図
【図１３】従来のテレビジョン受信機における各部信号波形図
【図１４】従来のテレビジョン受信機における各部信号波形図
【符号の説明】
１、４ Ａ／Ｄ変換器
２、６ ローパスフィルタ
３、５、７、２１、２３、２４、３２、４１、４２ 画像メモリ
８、４６，４８、５２ セレクタ
９、２７、３４、４３ 制御回路
２０ 走査映像演算回路
２２ 加算器
２５ 動き検出回路
２６ ＭＩＸ回路
３１ メモリｉ／ｆ回路
３３ 内挿演算回路
４０ 倍速走査変換回路
４４、４５、４７ 反転回路
４９、５０、５１ 論理和ゲート
６１ 走査方式判別回路
６２ 映像開始ライン検出回路
６３ 有効映像ライン数検出回路
７１ Ｄ／Ａ変換器
【発明の属する技術分野】
本発明は、異なる走査方式の映像を１つの表示装置に同時に表示するテレビジョン受信機に関する。
【０００２】
【従来の技術】
近年、テレビジョン受信機の大型化、高画質化ならびに映像メディアの多様化にともない、これら多種多様な映像メディアを同時に視聴し楽しみたいという需要も増大してきている。これに応えるため、これら多種多様な映像メディアを１つの表示装置に同時に高画質に表示するための技術開発が盛んに行われている。
【０００３】
以下に、高画質化を図りながら２画面同時表示を可能とした従来の倍速走査変換を施した２画面表示が可能なテレビジョン受信機について説明する。
【０００４】
図１０〜１２は、高画質化を図りながら２画面同時表示を可能とした従来のテレビジョン受信機のブロック図を示すものである。図１０は本発明の一実施例のブロック図を示すものである。図１０において、１は２画面表示を行うときに表示同期の基準となる基準映像信号を入力しＡ／Ｄ変換するＡ／Ｄ変換器、２はＡ／Ｄ変換器１の出力映像を縮小処理するために前段処理として映像の帯域制限を行うローパスフィルタ、３はローパスフィルタ２の出力映像を間引き処理により縮小処理する映像縮小用画像メモリ、４はＡ／Ｄ変換器１に入力させる映像信号と同時表示する映像を入力しＡ／Ｄ変換するＡ／Ｄ変換器、５はＡ／Ｄ変換器４の出力映像を基準映像信号と映像のフレーム周波数周期で同期をとるための同期変換処理を行うフレームシンクロ用画像メモリ、６はＡ／Ｄ変換器２の出力映像を縮小処理するために前段処理として映像の帯域制限を行うローパスフィルタ、７はローパスフィルタ６の出力映像を間引き処理により縮小処理する映像縮小用画像メモリ、８は映像縮小用画像メモリ３及び７の出力映像を入力とし両信号を選択し映像表示途中に切り換えることにより映像合成を行うセレクタ、９は画像メモリ３、５及び７に対しデータ書き込み、読み出しに関する制御信号及びセレクタ８の切換制御信号を発生する制御回路、２０はセレクタ８により合成された映像信号を入力としてメモリを用いて１走査遅延、１フィールド遅延、１フレーム遅延等の信号を作り演算することにより倍速走査用の映像信号を算出する走査映像演算回路、４０は走査映像演算回路２０により算出された倍速走査用の２種類の映像信号（現ライン映像信号、補間ライン映像信号）の走査を２倍速にした後に上記２信号を合成する倍速走査変換回路、７１は倍速走査変換回路４０の出力映像信号を入力としてＤ／Ａ変換するＤ／Ａ変換器である。図１１は上記図７の走査映像演算回路２０の内部構成を示したブロック図であり、図１１において、２１は図１０のセレクタ８により合成された映像信号を入力とし１走査期間遅延させる画像メモリ、２２は画像メモリ２１の入力映像と出力映像を加算したのちに振幅を１／２に補正する加算器、２３は画像メモリ２２の出力映像信号を入力とし２６２走査期間遅延させる画像メモリ、２４は画像メモリ２３の出力映像信号を入力とし２６３走査期間遅延させる画像メモリ、２５は画像メモリ２３への入力映像信号と画像メモリ２４の出力映像信号を入力とし両信号の差分から表示画素単位で前フレームに対する動画・静止画判別を行う動き検出回路、２６は画像メモリ２３の出力映像信号と加算器２２の出力映像信号を入力とし動き検出回路２５からの制御信号により両信号の加算比率を制御しながら画素単位で両信号を加算処理するＭＩＸ回路である。また、図１２は上記図１０の倍速走査変換回路４０の内部構成を示したブロック図であり、図１２において、４１は入力されたそのままの映像情報を持つ走査映像演算回路２０からの出力現ライン走査映像の走査を２倍速に変換する画像メモリ、４２は走査映像演算回路２０での演算により算出された同回路からの出力補間ライン走査映像の走査を２倍速に変換する画像メモリ、４３は画像メモリ４１及び４２の制御信号である書き込みリセット信号、読み出しリセット信号、読み出しイネーブル信号を発生する制御回路、４４は画像メモリ４１への読み出しイネーブル信号を反転し画像メモリ４２の読み出しイネーブル信号入力に入力する反転回路、５２は制御回路４３からの信号を入力切換選択信号として画像メモリ４１及び４２の出力映像信号を選択し出力するセレクタである。
【０００５】
以上のように構成されたテレビジョン受信機について、以下にその動作について説明する。
【０００６】
１．画面表示
ユーザーにより１画面表示ならびに表示映像の種類が指定されると、Ａ／Ｄ変換器１から該当する映像信号が入力され画像メモリ３に書き込まれる。セレクタ８では常に画像メモリ３からの映像信号が選択され出力される。セレクタ８の出力映像信号はこの後走査映像変換回路２０に入力され、現ライン走査映像信号と動き適応した走査変換を施した補間ライン走査映像信号が算出される。図１１を用いて詳しく説明すると、セレクタ８の出力映像信号は、まず画像メモリ２１により１走査期間分だけ遅延される。この画像メモリ２１の出力映像信号が現ライン走査映像信号となる。一方、動き検出回路２５には画像メモリ２１の出力映像信号と同出力映像信号をさらに１フレーム走査期間遅らせた画像メモリ２４の出力映像信号が入力され、両信号の差分信号、つまりフレーム差分信号を画素単位で算出し、各画素の前フレームの映像に対する動き量を検出する。この時、差分値が大きい場合動きが大きい、差分値が小さい場合動きが小さいと判断する。一方、ＭＩＸ回路２６では上記動き検出回路２５の出力信号である動き量検出信号を制御信号として、同動き量検出信号に応じて画像メモリ２３の出力映像信号と加算器２２の出力映像信号を一定比率で加算する。ここで、加算器２２の出力映像信号は画像メモリ２１の入力及び出力映像信号を加算したのちに振幅を１／２に補正することにより求められる。つまり、以上の処理により補間走査映像信号は、静止画時には画像メモリ２１の出力映像信号に対し１フィールド遅延した画像メモリ２３の出力映像信号、つまりフィールド間内挿された映像信号が静止画映像として補間され、動画時には画像メモリ２１の入出力映像信号を加算し振幅補正した加算器２２の出力映像、つまりフィールド内内挿（ライン間内挿）された映像信号が動画映像として補間される。走査映像変換回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は倍速走査変換回路４０に入力され、画像メモリを用いて走査を２倍速する。その後さらに上記２信号を内部セレクタにより倍速走査毎に切り換え合成することにより、倍速走査映像信号を作成する。図１２を用いて詳しく説明すると、走査映像変換回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は共に、１走査周期でそれぞれ画像メモリ４１及び４２に書き込まれる。読み出しは書き込みに対し２倍の速度、周期で行う。さらに、読み出しに関しては出力イネーブル制御を行い、その制御信号は周期が画像メモリ４１及び４２への書き込みリセット信号と等しく、デューティ５０％の変化点が読み出しリセット信号に等しい信号となる。また同イネーブル信号の極性は画像メモリ４１及び４２で反転の関係になる。つまり、倍速走査において現ライン走査時に画像メモリの４１の出力がイネーブルになり、補間ライン走査時に画像メモリの４２の出力がイネーブルになる。後段のセレクタ５２ではそれぞれイネーブル状態の画像メモリ４１及び４２が入力信号として選択され、現ライン映像、補間ライン映像が合成された倍速走査の映像信号として出力される。
【０００７】
２．画面表示
ユーザーにより２画面表示、表示同期の基準となる基準映像（主画面側の表示映像）の種類ならびに基準映像信号と同時表示する映像（副画面側の表示映像）の種類が指定されると、Ａ／Ｄ変換器１から該当する主画面映像信号が入力され、ローパスフィルタ２により縮小比に応じた帯域制限を行った後画像メモリ３に書き込まれる。また、Ａ／Ｄ変換器４から該当する副画面映像信号が入力され画像メモリ５に書き込まれる。画像メモリ５ではメモリへの映像信号の書き込みを副画面映像の同期を用いて行い、メモリからの映像信号の読み出しを主画面映像の同期を用いて行うことにより、副画面映像に対し映像のフレーム周波数周期で主画面映像と同期をとる同期変換処理を行う（フレームシンクロ処理）。またこの時、主画面映像と副画面映像との間でフレーム周波数が異なる場合には、主画面映像及び副画面映像の垂直同期信号の位相を検出して表示副画面映像に１フィールド以上の位相差が発生しないように制御回路９で画像メモリ５の書き込み・読み出し制御信号を制御する（追い越し・追い越され制御）。画像メモリ５により主画面映像と同期された画像メモリ５の出力副画面映像はローパスフィルタ６により縮小比に応じた帯域制限を行った後画像メモリ７に書き込まれる。この後、主画面映像及び副画面映像の表示位相、表示境界線位相を制御回路９により画像メモリ３及び７の映像信号読み出し位相、セレクタ８の入力選択制御信号を制御することにより２画面合成映像を実現する。さらに、セレクタ８の出力映像信号はこの後走査映像変換回路２０に入力され、順次走査変換処理が行われるが、以降の処理については１画面表示時と同様の処理であるため省略する。また、この時の各部の映像信号を図１３に記載する。さらに、主画面映像入力が非標準信号と呼ばれる例えばある種のゲームから出力される１フレーム２６２本の順次走査信号、副画面映像信号入力がＮＴＳＣの飛び越し走査信号が入力された場合の各部の映像信号を図１４に記載する。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来例のような主・副画面の合成を行った後、その映像を１つの映像として画面全体に対し一様な倍速走査変換処理を行う構成では、例えば地上波放送と一部ＶＴＲのブルーバック時、地上波放送とゲーム映像時、等、主画面映像及び副画面映像の走査方式として飛び越し走査方式と順次走査方式が混在した場合に垂直方向に映像の重なりが生じる等の画質劣化が発生したり、またＨＤＴＶ等の高い映像走査周波数を有する映像に対しては前段処理として疑似ＮＴＳＣ方式に信号フォーマット変換した後に画面合成をしなければならない、という多画面表示時の画質劣化に関する課題を有していた。
【０００９】
本発明は上記課題に鑑み、多画面表示時の入力映像の映像及び同期信号を検出し、この検出結果に応じて走査変換方法を制御することにより、入力映像に最適な高画質を実現する倍速走査変換を施した多画面表示可能なテレビジョン受信機を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記課題を解決するために本発明のテレビジョン受信機は、
（１）本発明は、合成後の映像信号を１走査期間遅延させるラインメモリと、入力映像信号の走査方式を検出し判別する走査方式判別回路と、上記ラインメモリの入力映像信号と出力映像信号を上記走査方式判別回路の出力信号により選択し出力する第２のセレクタにより、上記走査方式判別回路における入力映像信号の走査方式判別結果に応じて基準映像信号のフィールド周波数で倍速度走査変換前の合成後映像信号を１走査期間遅延するしないを切り換える処理を行うか否かを制御したり、また合成前の入力映像の走査方式が順次走査方式の映像に関しては後段の倍速走査変換の処理を動き適応型順次走査変換から単純２度書き倍速走査変換に切り換える処理を行うものである。
【００１１】
本発明によれば、例えば地上波放送と一部ＶＴＲのブルーバック時、地上波放送とゲーム映像時、等、主画面映像及び副画面映像の走査方式として飛び越し走査方式と順次走査方式が混在した場合にも垂直方向に映像の重なりが生じる等の画質劣化が発生しない多画面表示を可能とするテレビジョン受信機を提供できる。
【００１２】
（２）本発明は、入力映像信号の走査方式を検出し判別する走査方式判別回路と、水平方向に縮小処理された多画面表示するそれぞれの映像信号に対し独立の遅延量で遅延させるメモリと、上記走査方式判別回路の出力信号を制御信号として上記メモリで遅延された上記水平方向に縮小処理された映像信号を入力として映像合成処理及び走査変換処理を行う映像合成・走査変換回路により、上記走査方式判別回路における入力映像信号の走査方式判別結果に応じて、上記メモリによるそれぞれの入力映像信号の遅延量を独立に切り換え制御するとともに多画面表示するそれぞれの入力映像信号の映像合成方法及び走査変換方法を切り換える処理を行うものである。
【００１３】
本発明によれば、ＨＤＴＶ等の高い映像走査周波数を有する映像の多画面表示時に従来前段処理として必要であった疑似ＮＴＳＣ方式への信号フォーマット変換を行うことなく多画面表示することが可能となり、高い映像走査周波数を有する映像に対しては走査レートのダウンコンバートによる画質及び解像度の劣化を防ぎ、また高い映像走査周波数を有する映像と同時表示するＮＴＳＣ方式のような従来構成においても走査レートのダウンコンバートなく表示可能であった映像についても走査レートのアップコンバートによりさらなる画質改善の可能性を生み出すことを可能とする、高画質な多画面表示を実現するテレビジョン受信機を提供できる。
【００１４】
（３）本発明は、入力映像信号の映像情報を分析して飛び越し走査方式の入力映像に対してはフィールドにおける、順次走査方式の入力映像に対してはフレームにおける映像開始走査線と垂直同期信号との位相及び有効映像走査線数を入力映像信号に対し検出し映像縮小処理を制御する制御回路にその検出結果を出力する映像開始ライン検出回路及び有効映像走査線数検出回路により、上記映像開始ライン検出回路における入力映像信号の映像開始走査線と垂直同期信号との位相検出結果に応じて映像縮小処理メモリからの映像信号の読み出し位相と映像の合成処理を行うセレクタの切り換え位相を制御したり、上記有効映像走査線数検出回路における入力映像信号の有効映像走査線数検出結果に応じて映像縮小処理メモリの縮小倍率を切り換えるものである。
【００１５】
本発明によれば、走査線数が同一であるが映像の有効位相あるいは有効走査線数が異なる場合にも入力される映像信号を分析し、その分析結果から多画面表示時の表示位相及び走査変換方法を算出し走査変換、映像合成することにより自動的に最適な多画面表示を可能とするテレビジョン受信機を提供できる。
【００１７】
【発明の実施の形態】
本発明の請求項１に記載の発明は、基準となる映像信号を縮小処理する第１のメモリと、上記基準映像信号に同時表示する映像信号を映像のフレーム周波数周期で同期をとるための処理を行う第２のメモリと、上記基準映像信号と同時表示する映像信号を縮小処理する第３のメモリと、上記第１のメモリにより縮小処理された基準映像信号と上記第３のメモリにより縮小処理された上記基準映像信号と同時表示する映像信号との合成処理を行うセレクタと、上記第１から第３のメモリの制御信号及び上記セレクタの選択信号を発生する制御回路と、上記基準映像信号及び同時表示する映像信号の走査方式を検出し判別する走査方式判別回路と、上記セレクタにより合成された映像信号を入力として同信号のフレーム間の動き量を検出して動き量が小さい時はフィールド間内挿により動き量が大きい時にはフィールド内内挿により補間ライン走査映像信号を算出すると共に入力映像を遅延させ補間ライン走査映像信号と同位相にした現ライン走査映像信号を出力する走査映像算出回路と、上記走査映像算出回路の出力である現ライン走査映像信号及び補間ライン走査映像信号の走査を２倍に速度変換した後に両信号を倍速走査毎に切換選択することにより合成を行う倍速走査変換回路とを備え、上記走査方式判別回路における上記基準映像信号の走査方式判別結果に応じて基準映像信号のフィールド周波数で倍速度走査変換前の合成後映像信号を１走査期間遅延するしないを切り換える処理を行うか否かを制御することを可能とするテレビジョン受信機であり、例えば地上波放送と一部ＶＴＲのブルーバック時、地上波放送とゲーム映像時、等、主画面映像及び副画面映像の走査方式として飛び越し走査方式と順次走査方式が混在した場合にも垂直方向に映像の重なりが生じる等の画質劣化が発生しない多画面表示が可能となるという作用を有する。
【００１８】
本発明の請求項２に記載の発明は、基準となる映像信号を縮小処理する第１のメモリと、上記基準映像信号に同時表示する映像信号を映像のフレーム周波数周期で同期をとるための処理を行う第２のメモリと、上記基準映像信号と同時表示する映像信号を縮小処理する第３のメモリと、上記第１のメモリにより縮小処理された基準映像信号と上記第３のメモリにより縮小処理された上記基準映像信号と同時表示する映像信号との合成処理を行うセレクタと、上記第１から第３のメモリの制御信号及び上記セレクタの選択信号を発生する制御回路と、上記基準映像信号及び同時表示する映像信号の走査方式を検出し判別する走査方式判別回路と、上記セレクタにより合成された映像信号を入力として同信号のフレーム間の動き量を検出して動き量が小さい時はフィールド間内挿により動き量が大きい時にはフィールド内内挿により補間ライン走査映像信号を算出すると共に入力映像を遅延させ補間ライン走査映像信号と同位相にした現ライン走査映像信号を出力する走査映像算出回路と、上記走査映像算出回路の出力である現ライン走査映像信号及び補間ライン走査映像信号の走査を２倍に速度変換した後に両信号を切換選択することにより合成を行う倍速走査変換回路とを備え、上記走査方式判別回路における上記基準映像信号及び同時表示する映像信号の走査方式判別結果に応じて、倍速走査変換の処理として動き適応型順次走査変換と単純２度書き倍速走査変換とを切り換えることを可能とするテレビジョン受信機であり、例えば地上波放送と一部ＶＴＲのブルーバック時、地上波放送とゲーム映像時、等、主画面映像及び副画面映像の走査方式として飛び越し走査方式と順次走査方式が混在した場合にも飛び越し走査方式の入力映像を倍速走査表示時には動き適応型順次走査変換による映像表示を、順次走査方式の入力映像を倍速走査表示時には動き映像に対しても周波数特性の劣化の生じない単純２度書き順次走査変換による映像表示を行い、多画面表示の各入力映像に対して最適な走査変換が行えるように処理を切り換えることにより高画質な多画面表示が可能となるという作用を有する。
【００１９】
本発明の請求項３に記載の発明は、基準となる映像信号を縮小処理する第１のメモリと、上記基準映像信号に同時表示する映像信号を映像のフレーム周波数周期で同期をとるための処理を行う第２のメモリと、上記基準映像信号と同時表示する映像信号を縮小処理する第３のメモリと、上記第１から第３のメモリの制御信号を発生する制御回路と、上記基準映像信号及び同時表示する映像信号の走査方式を検出し判別する走査方式判別回路と、上記第１のメモリにより縮小処理された基準映像信号及び上記第３のメモリにより縮小処理された上記基準映像信号と同時表示する映像信号をそれぞれ独立の遅延量で遅延させる第４のメモリと、上記走査方式判別回路の出力信号を制御信号として上記第４のメモリで遅延された上記基準映像信号及び同時表示する映像信号を入力として映像合成処理及び走査変換処理を行う映像合成・走査変換回路とを備え、上記走査方式判別回路における上記基準映像信号及び同時表示する映像信号の走査方式判別結果に応じて、上記第４のメモリによる上記基準映像信号及び同時表示する映像信号の遅延量をそれぞれ切り換え制御するとともに基準映像信号と同時表示する映像信号の映像合成方法及びそれぞれの走査変換方法を切り換えることを可能とするテレビジョン受信機であり、ＨＤＴＶ等の高い映像走査周波数を有する映像の多画面表示時に従来前段処理として必要であった疑似ＮＴＳＣ方式への信号フォーマット変換を行うことなく多画面表示することが可能となり、高い映像走査周波数を有する映像に対しては走査レートのダウンコンバートによる画質及び解像度の劣化を防ぎ、また高い映像走査周波数を有する映像と同時表示するＮＴＳＣ方式のような従来構成においても走査レートのダウンコンバートなく表示可能であった映像についても走査レートのアップコンバートによりさらなる画質改善の可能性を生み出すことが可能となるという、高画質な多画面表示を実現可能となるという作用を有する。
【００２０】
本発明の請求項４に記載の発明は、基準となる映像信号を縮小処理する第１のメモリと、上記基準映像信号に同時表示する映像信号を映像のフレーム周波数周期で同期をとるための処理を行う第２のメモリと、上記基準映像信号と同時表示する映像信号を縮小処理する第３のメモリと、上記第１のメモリにより縮小処理された基準映像信号と上記第３のメモリにより縮小処理された上記基準映像信号と同時表示する映像信号との合成処理を行うセレクタと、上記第１から第３のメモリの制御信号及び上記セレクタの選択信号を発生する制御回路と、上記基準映像信号及び同時表示する映像信号の映像情報を分析して飛び越し走査方式の入力映像に対してはフィールドにおける、順次走査方式の入力映像に対してはフレームにおける映像開始走査線と垂直同期信号との位相を上記基準映像信号及び同時表示する映像信号に対し検出し上記制御回路にその検出結果を出力する映像開始ライン検出回路とを備え、上記映像開始ライン検出回路における上記基準映像信号及び同時表示する映像信号の映像開始走査線と垂直同期信号との位相検出結果に応じて上記第１及び第３のメモリからの映像信号の読み出し位相と上記セレクタの切り換え位相を制御することを可能とするテレビジョン受信機であり、走査線数が同一であるが映像の有効位相が異なる場合にも入力される映像信号を分析し、その分析結果から多画面表示時の表示位相を算出し走査変換、映像合成することにより自動的に最適な多画面表示が可能となるという作用を有する。
【００２１】
本発明の請求項５に記載の発明は、基準となる映像信号を縮小処理する第１のメモリと、上記基準映像信号に同時表示する映像信号を映像のフレーム周波数周期で同期をとるための処理を行う第２のメモリと、上記基準映像信号と同時表示する映像信号を縮小処理する第３のメモリと、上記第１のメモリにより縮小処理された基準映像信号と上記第３のメモリにより縮小処理された上記基準映像信号と同時表示する映像信号との合成処理を行うセレクタと、上記第１から第３のメモリの制御信号及び上記セレクタの選択信号を発生する制御回路と、上記基準映像信号及び同時表示する映像信号の映像情報を分析して飛び越し走査方式の入力映像に対してはフィールドにおける、順次走査方式の入力映像に対してはフレームにおける有効映像走査線数を上記基準映像信号及び同時表示する映像信号に対し検出し上記制御回路にその検出結果を出力する有効映像走査線数検出回路とを備え、上記有効映像走査線数検出回路における上記基準映像信号及び同時表示する映像信号の有効映像走査線数検出結果に応じて上記第３のメモリで行う縮小処理の縮小倍率を切り換えることを可能とするテレビジョン受信機であり、走査線数が同一であるが映像有効走査線数が異なる場合にも入力される映像信号を分析し、その分析結果から多画面表示時の走査変換方法を算出し走査変換、映像合成することにより自動的に最適な多画面表示が可能となるという作用を有する。
以下、本発明の実施形態について、図１から図９を用いて説明する。
【００２２】
（実施の形態１）
図１から図３は本発明の一実施例のブロック図を示すものである。図１において、１は２画面表示を行うときに表示同期の基準となる基準映像信号を入力しＡ／Ｄ変換するＡ／Ｄ変換器、２はＡ／Ｄ変換器１の出力映像を縮小処理するために前段処理として映像の帯域制限を行うローパスフィルタ、３はローパスフィルタ２の出力映像を間引き処理により縮小処理する映像縮小用画像メモリ、４はＡ／Ｄ変換器１に入力させる映像信号と同時表示する映像を入力しＡ／Ｄ変換するＡ／Ｄ変換器、５はＡ／Ｄ変換器４の出力映像を基準映像信号と映像のフレーム周波数周期で同期をとるための同期変換処理を行うフレームシンクロ用画像メモリ、６はＡ／Ｄ変換器２の出力映像を縮小処理するために前段処理として映像の帯域制限を行うローパスフィルタ、７はローパスフィルタ６の出力映像を間引き処理により縮小処理する映像縮小用画像メモリ、８は映像縮小用画像メモリ３及び７の出力映像を入力とし両信号を選択し映像表示途中に切り換えることにより映像合成を行うセレクタ、９は画像メモリ３、５及び７に対しデータ書き込み、読み出しに関する制御信号及びセレクタ８の切換制御信号を発生する制御回路、２０はセレクタ８により合成された映像信号を入力としてメモリを用いて１走査遅延、１フィールド遅延、１フレーム遅延等の遅延信号を作り演算することにより倍速走査用の映像信号を算出する走査映像演算回路、４０は走査映像演算回路２０により算出された倍速走査用の２種類の映像信号（現ライン映像信号、補間ライン映像信号）の走査を２倍速にした後に上記２信号を合成する倍速走査変換回路、６１は基準映像信号及び同時表示する映像信号の走査方式を検出し判別する走査方式判別回路、７１は倍速走査変換回路４０の出力映像信号を入力としてＤ／Ａ変換するＤ／Ａ変換器である。図２は上記図１の走査映像演算回路２０の内部構成を示したブロック図であり、図２において、２１は図１のセレクタ８により合成された映像信号を入力とし１走査期間遅延させる画像メモリ、２２は画像メモリ２１の入力映像と出力映像を加算したのちに振幅を１／２に補正する加算器、２３は画像メモリ２２の出力映像信号を入力とし２６２走査期間遅延させる画像メモリ、２４は画像メモリ２３の出力映像信号を入力とし２６３走査期間遅延させる画像メモリ、２５は画像メモリ２３への入力映像信号と画像メモリ２４の出力映像信号を入力とし両信号の差分から表示画素単位で前フレームに対する動画・静止画判別を行う動き検出回路、２６は画像メモリ２３の出力映像信号と加算器２２の出力映像信号を入力とし動き検出回路２５からの制御信号により両信号の加算比率を制御しながら画素単位で両信号を加算処理するＭＩＸ回路である。また、図３は上記図１の倍速走査変換回路４０の内部構成を示したブロック図であり、図３において、４１は入力されたそのままの映像情報を持つ走査映像演算回路２０からの出力現ライン走査映像の走査を２倍速に変換する画像メモリ、４２は走査映像演算回路２０での演算により算出された同回路からの出力補間ライン走査映像の走査を２倍速に変換する画像メモリ、４３は画像メモリ４１及び４２の制御信号である書き込みリセット信号、読み出しリセット信号、読み出しイネーブル信号を発生する制御回路、４４は画像メモリ４１への読み出しイネーブル信号の極性を反転し画像メモリ４２の読み出しイネーブル信号入力に入力する反転回路、４５は制御回路４３からのメモリ読み出しイネーブル信号の極性を反転する反転回路、４６は反転回路４５の入力信号及び出力信号のいずれかを選択し出力するセレクタ、４７は制御回路４３からの画像メモリ４１及び４２の出力選択制御信号の極性を反転する反転回路、４８は反転回路４７の入力信号及び出力信号のいずれかを選択し出力するセレクタ、５２はセレクタ４８出力の入力選択制御信号により画像メモリ４１及び４２の出力映像信号を選択し出力するセレクタである。
以上のように構成されたテレビジョン受信機について、以下にその動作について説明する。
【００２３】
「１画面表示」
ユーザーにより１画面表示ならびに表示映像の種類が指定されると、Ａ／Ｄ変換器１から該当する映像信号が入力され画像メモリ３に書き込まれる。セレクタ８では常に画像メモリ３からの映像信号が選択され出力される。セレクタ８の出力映像信号はこの後走査映像変換回路２０に入力され、現ライン走査映像信号と動き適応した走査変換を施した補間ライン走査映像信号が算出される。図２を用いて詳しく説明すると、セレクタ８の出力映像信号は、まず画像メモリ２１により１走査期間分だけ遅延される。この画像メモリ２１の出力映像信号が現ライン走査映像信号となる。一方、動き検出回路２５には画像メモリ２１の出力映像信号と同出力映像信号をさらに１フレーム走査期間遅らせた画像メモリ２４の出力映像信号が入力され、両信号の差分信号、つまりフレーム差分信号を画素単位で算出し、各画素の前フレームの映像に対する動き量を検出する。この時、差分値が大きい場合動きが大きい、差分値が小さい場合動きが小さいと判断する。一方、ＭＩＸ回路２６では上記動き検出回路２５の出力信号である動き量検出信号を制御信号として、同動き量検出信号に応じて画像メモリ２３の出力映像信号と加算器２２の出力映像信号を一定比率で加算する。ここで、加算器２２の出力映像信号は画像メモリ２１の入力及び出力映像信号を加算したのちに振幅を１／２に補正することにより求められる。つまり、以上の処理により補間走査映像信号は、静止画時には画像メモリ２１の出力映像信号に対し１フィールド遅延した画像メモリ２３の出力映像信号、つまりフィールド間内挿された映像信号が静止画映像として補間され、動画時には画像メモリ２１の入出力映像信号を加算し振幅補正した加算器２２の出力映像、つまりフィールド内内挿（ライン間内挿）された映像信号が動画映像として補間される。走査映像演算回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は倍速走査変換回路４０に入力され、画像メモリを用いて走査を２倍速する。その後さらに上記２信号を内部セレクタにより倍速走査毎に切り換え合成することにより、倍速走査映像信号を作成する。図３を用いて詳しく説明すると、走査映像演算回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は共に、１走査周期でそれぞれ画像メモリ４１及び４２に書き込まれる。読み出しは書き込みに対し２倍の速度、周期で行う。さらに、読み出しに関しては出力イネーブル制御を行い、その制御信号は周期が画像メモリ４１及び４２への書き込みリセット信号と等しく、デューティ５０％の変化点が読み出しリセット信号に等しい信号となる。また同イネーブル信号の極性は画像メモリ４１及び４２で反転の関係になる。つまり、倍速走査において現ライン走査時に画像メモリの４１の出力がイネーブルになり、補間ライン走査時に画像メモリの４２の出力がイネーブルになる。後段のセレクタ５２ではそれぞれイネーブル状態の画像メモリ４１及び４２が入力信号として選択され、現ライン映像、補間ライン映像が合成された倍速走査の映像信号として出力される。この時、セレクタ４６及び４８の選択入力信号は極性反転していない制御回路４３からのそのままの信号を常に選択する。
【００２４】
「２画面表示」
ユーザーにより２画面表示、表示同期の基準となる基準映像（主画面側の表示映像）の種類ならびに基準映像信号と同時表示する映像（副画面側の表示映像）の種類が指定されると、Ａ／Ｄ変換器１から該当する主画面映像信号が入力され、ローパスフィルタ２により縮小比に応じた帯域制限を行った後画像メモリ３に書き込まれる。また、Ａ／Ｄ変換器４から該当する副画面映像信号が入力され画像メモリ５に書き込まれる。画像メモリ５ではメモリへの映像信号の書き込みを副画面映像の同期を用いて行い、メモリからの映像信号の読み出しを主画面映像の同期を用いて行うことにより、副画面映像に対し映像のフレーム周波数周期で主画面映像と同期をとる同期変換処理を行う（フレームシンクロ処理）。またこの時、主画面映像と副画面映像との間でフレーム周波数が異なる場合には、主画面映像及び副画面映像の垂直同期信号の位相を検出して表示副画面映像に１フィールド以上の位相差が発生しないように制御回路９で画像メモリ５の書き込み・読み出し制御信号を制御する（追い越し・追い越され制御）。画像メモリ５により主画面映像と同期された画像メモリ５の出力副画面映像はローパスフィルタ６により縮小比に応じた帯域制限を行った後画像メモリ７に書き込まれる。この後、主画面映像及び副画面映像の表示位相、表示境界線位相を制御回路９により画像メモリ３及び７の映像信号読み出し位相、セレクタ８の入力選択制御信号を制御することにより２画面合成映像を実現する。さらに、セレクタ８の出力映像信号はこの後走査映像演算回路２０に入力され、現ライン走査映像信号と動き適応した走査変換を施した補間ライン走査映像信号が算出される。詳細説明については１画面と同様の処理であるため省略する。走査映像演算回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は倍速走査変換回路４０に入力され、１画面時と同様、画像メモリを用いて走査を２倍速する。その後さらに上記２信号を内部セレクタにより倍速走査毎に切り換え合成することにより、倍速走査映像信号を作成する。図３を用いて詳しく説明すると、走査映像演算回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は共に、１走査周期でそれぞれ画像メモリ４１及び４２に書き込まれる。読み出しは書き込みに対し２倍の速度、周期で行う。さらに、読み出しに関しては出力イネーブル制御を行い、その制御信号は周期が画像メモリ４１及び４２への書き込みリセット信号と等しく、デューティ５０％の変化点が読み出しリセット信号に等しい信号となる。また同イネーブル信号の極性は画像メモリ４１及び４２で反転の関係になる。つまり、倍速走査において現ライン走査時に画像メモリの４１の出力がイネーブルになり、補間ライン走査時に画像メモリの４２の出力がイネーブルになる。後段のセレクタ５２ではそれぞれイネーブル状態の画像メモリ４１及び４２が入力信号として選択され、現ライン映像、補間ライン映像が合成された倍速走査の映像信号として出力される。ここで、セレクタ４６及び４８の入力選択制御は走査方式判別回路６１により主画面映像入力及び副画面映像信号の走査方式判別を行い、得られた結果により行う。主画面映像入力及び副画面映像信号入力共にＮＴＳＣの飛び越し走査信号が入力された場合、セレクタ４６及び４８の選択入力信号は極性反転していない制御回路４３からのそのままの信号を１画面時と同様、常に選択する。この時の各部の映像信号は従来例の図１０に記載するものと同様になる。主画面映像入力が非標準信号と呼ばれる例えばある種のゲームから出力される１フレーム２６２本の順次走査信号、副画面映像信号入力がＮＴＳＣの飛び越し走査信号が入力された場合には、走査方式判別回路６１ではこれを判別し、セレクタ４８及び４９の入力選択信号を主画面映像入力のフレーム単位で切り換え、副画面映像が奇フィールド映像を表示している場合はセレクタ４６及び４８の入力信号として極性反転しない制御回路４３からのそのままの信号を選択し、偶フィールド映像を表示している場合はセレクタ４６及び４８の入力信号として制御回路４３からの制御信号を極性反転した信号を選択するよう制御する。この時の各部の映像信号を図４に記載する。
【００２５】
（実施の形態２）
図１、図２及び図５は本発明の一実施例のブロック図を示すものである。図１及び図２の説明は（実施の形態１）と同様であるため、説明を省略する。図５において、４１は入力されたそのままの映像情報を持つ走査映像演算回路２０からの出力現ライン走査映像の走査を２倍速に変換する画像メモリ、４２は走査映像演算回路２０での演算により算出された同回路からの出力補間ライン走査映像の走査を２倍速に変換する画像メモリ、４３は画像メモリ４１及び４２の制御信号である書き込みリセット信号、読み出しリセット信号、読み出しイネーブル信号を発生する制御回路、４４は画像メモリ４１への読み出しイネーブル信号の極性を反転し画像メモリ４２の読み出しイネーブル信号入力に入力する反転回路、４５は制御回路４３からのメモリ読み出しイネーブル信号の極性を反転する反転回路、４６は反転回路４５の入力信号及び出力信号のいずれかを選択し出力するセレクタ、４７は制御回路４３からの画像メモリ４１及び４２の出力選択制御信号の極性を反転する反転回路、４８は反転回路４７の入力信号及び出力信号のいずれかを選択し出力するセレクタ、４９から５１は制御回路４３から出力される制御信号と走査方式判別回路６１から出力される走査方式判別結果との論理和演算を行う論理和ゲート、５２はセレクタ４８出力の入力選択制御信号により画像メモリ４１及び４２の出力映像信号を選択し出力するセレクタである。
以上のように構成されたテレビジョン受信機について、以下にその動作について説明する。
【００２６】
１画面表示及び２画面表示の主画面映像入力及び副画面映像信号入力共にＮＴＳＣの飛び越し走査信号が入力された場合については（実施の形態１）と同様の処理を行うため、説明を省略し、主画面映像入力が非標準信号と呼ばれる例えばある種のゲームから出力される１フレーム２６２本の順次走査信号、副画面映像信号入力がＮＴＳＣの飛び越し走査信号が入力された場合について説明する。さらに、走査映像演算回路２０の出力までの処理については同一であるので、以降の倍速走査変換回路４０の動作を図５を用いて説明すると、走査映像演算回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は共に、１走査周期でそれぞれ画像メモリ４１及び４２に書き込まれる。読み出しは書き込みに対し２倍の速度、周期で行う。さらに、読み出しに関しては出力イネーブル制御を行い、その制御信号は周期が画像メモリ４１及び４２への書き込みリセット信号と等しく、デューティ５０％の変化点が読み出しリセット信号に等しい信号となる。また同イネーブル信号の極性は画像メモリ４１及び４２で反転の関係になる。つまり、倍速走査において現ライン走査時に画像メモリの４１の出力がイネーブルになり、補間ライン走査時に画像メモリの４２の出力がイネーブルになる。後段のセレクタ５２ではそれぞれイネーブル状態の画像メモリ４１及び４２が入力信号として選択され、現ライン映像、補間ライン映像が合成された倍速走査の映像信号として出力される。ここで、セレクタ４６及び４８の入力選択制御は走査方式判別回路６１により主画面映像入力及び副画面映像信号の走査方式判別を行い、得られた結果により行う。主画面映像入力及び副画面映像信号入力共にＮＴＳＣの飛び越し走査信号が入力された場合、セレクタ４６及び４８の選択入力信号は極性反転していない制御回路４３からのそのままの信号を１画面時と同様、常に選択する。この時の各部の映像信号は従来例の図１０に記載するものと同様になる。主画面映像入力が非標準信号と呼ばれる例えばある種のゲームから出力される１フレーム２６２本の順次走査信号、副画面映像信号入力がＮＴＳＣの飛び越し走査信号が入力された場合には、走査方式判別回路６１ではこれを判別し、セレクタ４８及び４９の入力選択信号を主画面映像入力のフレーム単位で切り換え、副画面映像が奇フィールド映像を表示している場合はセレクタ４６及び４８の入力信号として極性反転しない制御回路４３からのそのままの信号を選択し、偶フィールド映像を表示している場合はセレクタ４６及び４８の入力信号として制御回路４３からの制御信号を極性反転した信号を選択するよう制御する。さらに画像メモリ４１及び４２の読み出しにおいて非標準の順次走査映像領域を読み出し時にHighレベルになる制御回路４３からの制御信号と２画面表示の主画面映像入力及び副画面映像信号入力の組み合わせとして飛び越し走査と順次走査が混在している入力の時にHighレベルになる走査方式判別回路６１からの制御信号の論理和演算を論理和ゲート４９から５１を用いて行い、非標準の順次走査映像領域を読み出し時にはセレクタ５２の入力選択信号として常に画像メモリ４１の出力を選択し、現ライン映像の倍速読み出し表示を行う。この時の各部の映像信号を図６に記載する。
【００２７】
（実施の形態３）
図１、図３及び図７は本発明の一実施例のブロック図を示すものである。図１及び図３の説明は（実施の形態１）と同様であるため、説明を省略する。図７において、３１はセレクタ８により合成された映像信号を入力としてシリアル−パラレル変換によりバス幅変換を行った後に映像ＲＡＭに書き込むと共に同信号を任意の期間遅延させた信号をパラレル−シリアル換により再度バス幅変換を行う処理を行うワイドバス幅画像メモリと映像信号とのインターフェースを行うメモリｉ／ｆ回路、３２は映像信号より広いバス幅を持つことにより高転送レートを実現した大容量画像メモリ、３３はセレクタ８により合成された映像信号をメモリｉ／ｆ回路３１を介して任意の期間遅延させた信号を入力としてフィールド内内挿、フィールド間内挿により走査変換を行い現ライン走査映像及び補間ライン走査映像を出力する内挿演算回路、３４はメモリｉ／ｆ回路３１、画像メモリ３２及び内挿演算回路３３の制御信号を発生する制御回路である。
以上のように構成されたテレビジョン受信機について、以下にその動作について説明する。
【００２８】
「１画面表示」
ユーザーにより１画面表示ならびに表示映像の種類が指定されると、Ａ／Ｄ変換器１から該当する映像信号が入力され画像メモリ３に書き込まれる。セレクタ８では常に画像メモリ３からの映像信号が選択され出力される。セレクタ８の出力映像信号はこの後走査映像演算回路２０に入力され、ＮＴＳＣ映像の場合には現ライン走査映像信号と動き適応した走査変換を施した補間ライン走査映像信号が算出され、ＨＤＴＶ、５２５Ｐ映像のような垂直解像度の高い信号は処理することなく出力される。図７を用いて説明すると、入力映像がＮＴＳＣ映像の場合にはメモリｉ／ｆ回路３１及び画像メモリ３２によりセレクタ８の出力映像信号に対し遅延のない信号、１走査期間遅延した信号、２６３走査期間遅延した信号、５２６走査期間遅延した信号が発生される。上記４信号を用いて動き適応型走査変換を行い、現ライン走査映像と補間ライン走査映像を出力する。詳細動作は（実施の形態１）と同様であるため、説明を省略する。また、ＨＤＴＶ、５２５Ｐ映像のような垂直解像度の高い信号は上記したように演算処理することなく現ライン走査映像より出力される。走査映像演算回路２０から出力された現ライン走査映像信号及び補間ライン走査映像信号は倍速走査変換回路４０に入力され、ＮＴＳＣ映像の場合には画像メモリを用いて走査を２倍速変換する。詳細動作は（実施の形態１）と同様である。また、ＨＤＴＶ、５２５Ｐ映像のような垂直解像度の高い信号は現ライン走査映像として入力され、画像メモリ４１では遅延処理のみされ、セレクタ５２は常に画像メモリ４１の入力を選択し出力される。
【００２９】
「２画面表示」
ユーザーにより２画面表示、表示同期の基準となる基準映像（主画面側の表示映像）の種類ならびに基準映像信号と同時表示する映像（副画面側の表示映像）の種類が指定されると、Ａ／Ｄ変換器１から該当する主画面映像信号が入力され、ローパスフィルタ２により縮小比に応じた帯域制限を行った後画像メモリ３に書き込まれる。また、Ａ／Ｄ変換器４から該当する副画面映像信号が入力され画像メモリ５に書き込まれる。画像メモリ５ではメモリへの映像信号の書き込みを副画面映像の同期を用いて行い、メモリからの映像信号の読み出しを主画面映像の同期を用いて行うことにより、副画面映像に対し映像のフレーム周波数周期で主画面映像と同期をとる同期変換処理を行う（フレームシンクロ処理）。またこの時、主画面映像と副画面映像との間でフレーム周波数が異なる場合には、主画面映像及び副画面映像の垂直同期信号の位相を検出して表示副画面映像に１フィールド以上の位相差が発生しないように制御回路９で画像メモリ５の書き込み・読み出し制御信号を制御する（追い越し・追い越され制御）。画像メモリ５により主画面映像と同期された画像メモリ５の出力副画面映像はローパスフィルタ６により縮小比に応じた帯域制限を行った後画像メモリ７に書き込まれる。この後、主画面映像及び副画面映像の表示位相、表示境界線位相を制御回路９により画像メモリ３及び７の映像信号読み出し位相、セレクタ８の入力選択制御信号を制御することにより２画面合成映像を実現する。さらに、セレクタ８の出力映像信号はこの後走査映像演算回路２０に入力され、順次走査変換処理が行われるが、主画面側の表示映像がＮＴＳＣの場合には以降の処理については１画面表示時と同様の処理であるため省略する。主画面側の表示映像がＨＤＴＶ、５２５Ｐ映像のような垂直解像度の高い信号で、副画面側の表示映像がＮＴＳＣの場合には、主画面側の表示映像は内挿演算処理を行わず、副画面側の表示映像は主画面映像の走査線数に合わせ、フィールド内内挿演算を行い、現ライン走査映像より出力される。後段の倍速走査変換回路４０における処理は１画面時と同様である。
【００３０】
（実施の形態４）
図８、図３及び図７は本発明の一実施例のブロック図を示すものである。図８において、６２は主画面側の表示映像の各ラインの映像情報を検出し映像開始走査ラインを判別する映像開始ライン検出回路である。その他の処理ブロックは（実施の形態１）と同様の動作を行うため、説明を省略する。また、図３及び図７についても（実施の形態３）と同様の動作を行うため、説明を省略する。
以上のように構成されたテレビジョン受信機について、以下にその動作について説明する。
【００３１】
動作についても１画面表示時は（実施の形態３）と同様の動作を行う。
「２画面表示」
ユーザーにより２画面表示、表示同期の基準となる基準映像（主画面側の表示映像）の種類ならびに基準映像信号と同時表示する映像（副画面側の表示映像）の種類が指定されると、Ａ／Ｄ変換器１から該当する主画面映像信号が入力され、ローパスフィルタ２により縮小比に応じた帯域制限を行った後画像メモリ３に書き込まれる。また、Ａ／Ｄ変換器４から該当する副画面映像信号が入力され画像メモリ５に書き込まれる。画像メモリ５ではメモリへの映像信号の書き込みを副画面映像の同期を用いて行い、メモリからの映像信号の読み出しを主画面映像の同期を用いて行うことにより、副画面映像に対し映像のフレーム周波数周期で主画面映像と同期をとる同期変換処理を行う（フレームシンクロ処理）。またこの時、主画面映像と副画面映像との間でフレーム周波数が異なる場合には、主画面映像及び副画面映像の垂直同期信号の位相を検出して表示副画面映像に１フィールド以上の位相差が発生しないように制御回路９で画像メモリ５の書き込み・読み出し制御信号を制御する（追い越し・追い越され制御）。画像メモリ５により主画面映像と同期された画像メモリ５の出力副画面映像はローパスフィルタ６により縮小比に応じた帯域制限を行った後画像メモリ７に書き込まれる。この後、主画面映像及び副画面映像の表示位相、表示境界線位相を制御回路９により画像メモリ３及び７の映像信号読み出し位相、セレクタ８の入力選択制御信号を制御することにより２画面合成映像を実現する。さらに、セレクタ８の出力映像信号はこの後走査映像演算回路２０に入力され、順次走査変換処理が行われるが、主画面側の表示映像がＮＴＳＣの場合には以降の処理については１画面表示時と同様の処理であるため省略する。主画面側の表示映像がＨＤＴＶ、５２５Ｐ映像のような垂直解像度の高い信号で、副画面側の表示映像がＮＴＳＣの場合には、主画面側の表示映像は内挿演算処理を行わず、副画面側の表示映像は主画面映像の走査線数に合わせ、フィールド内内挿演算を行い、現ライン走査映像より出力される。後段の倍速走査変換回路４０における処理は１画面時と同様である。ここで、副画面側の表示映像は主画面映像の走査線数に合わせ、フィールド内内挿演算を行う時、両画像の映像信号の垂直合成位相は走査方式判別回路６１の出力判別結果及び映像開始ライン検出回路６２の出力検出結果を用いて検出する。例えば、１１２５本走査の飛び越し走査映像に対し、アナログＨＤＴＶ信号フォーマットとデジタルＨＤＴＶ信号フォーマットのように走査方式は同一で映像開始ラインが異なる信号の場合には映像開始ライン検出回路６２の出力検出結果を用いて主・副両画像の映像信号の垂直合成位相を決定する。特にＶＴＲ等の録画再生による方式判別信号劣化に伴う方式判別困難時にも精度の高い主・副両画像の合成を実現する。
【００３２】
（実施の形態５）
図９、図３及び図７は本発明の一実施例のブロック図を示すものである。図９において、６３は主画面側の表示映像の各ラインの映像情報を検出し有効映像ライン数を判別する有効映像ライン数検出回路である。その他の処理ブロックは（実施の形態４）と同様の動作を行うため、説明を省略する。また、図３及び図７についても（実施の形態３）と同様の動作を行うため、説明を省略する。
【００３３】
以上のように構成されたテレビジョン受信機について、以下にその動作について説明する。
【００３４】
動作についても１画面表示時は（実施の形態３）と同様の動作を行う。
「２画面表示」
ユーザーにより２画面表示、表示同期の基準となる基準映像（主画面側の表示映像）の種類ならびに基準映像信号と同時表示する映像（副画面側の表示映像）の種類が指定されると、Ａ／Ｄ変換器１から該当する主画面映像信号が入力され、ローパスフィルタ２により縮小比に応じた帯域制限を行った後画像メモリ３に書き込まれる。また、Ａ／Ｄ変換器４から該当する副画面映像信号が入力され画像メモリ５に書き込まれる。画像メモリ５ではメモリへの映像信号の書き込みを副画面映像の同期を用いて行い、メモリからの映像信号の読み出しを主画面映像の同期を用いて行うことにより、副画面映像に対し映像のフレーム周波数周期で主画面映像と同期をとる同期変換処理を行う（フレームシンクロ処理）。またこの時、主画面映像と副画面映像との間でフレーム周波数が異なる場合には、主画面映像及び副画面映像の垂直同期信号の位相を検出して表示副画面映像に１フィールド以上の位相差が発生しないように制御回路９で画像メモリ５の書き込み・読み出し制御信号を制御する（追い越し・追い越され制御）。画像メモリ５により主画面映像と同期された画像メモリ５の出力副画面映像はローパスフィルタ６により縮小比に応じた帯域制限を行った後画像メモリ７に書き込まれる。この後、主画面映像及び副画面映像の表示位相、表示境界線位相を制御回路９により画像メモリ３及び７の映像信号読み出し位相、セレクタ８の入力選択制御信号を制御することにより２画面合成映像を実現する。さらに、セレクタ８の出力映像信号はこの後走査映像演算回路２０に入力され、順次走査変換処理が行われるが、主画面側の表示映像がＮＴＳＣの場合には以降の処理については１画面表示時と同様の処理であるため省略する。主画面側の表示映像がＨＤＴＶ、５２５Ｐ映像のような垂直解像度の高い信号で、副画面側の表示映像がＮＴＳＣの場合には、主画面側の表示映像は内挿演算処理を行わず、副画面側の表示映像は主画面映像の走査線数に合わせ、フィールド内内挿演算を行い、現ライン走査映像より出力される。後段の倍速走査変換回路４０における処理は１画面時と同様である。ここで、副画面側の表示映像は主画面映像の走査線数に合わせ、フィールド内内挿演算を行う時、副画面映像信号のフィールド内内挿演算の方法は有効映像ライン数検出回路６３の出力検出結果を用いて決定する。例えば、１１２５本走査の飛び越し走査映像に対し、アナログＨＤＴＶ信号フォーマットとデジタルＨＤＴＶ信号フォーマットのように走査方式は同一で映像開始ラインが異なる信号の場合には有効映像ライン数検出回路６３の出力検出結果を用いて副画面映像信号のフィールド内内挿演算の方法を決定する。特にＶＴＲ等の録画再生による方式判別信号劣化に伴う方式判別困難時にも精度の高い主・副両画像の合成を実現する。
【００３５】
【発明の効果】
以上のように、本発明のテレビジョン受信機によれば、
（１）第１の発明では、入力映像信号の走査方式を検出し判別する走査方式判別回路の走査方式判別結果に応じて基準映像信号のフィールド周波数で倍速度走査変換前の合成後映像信号を１走査期間遅延するしないを切り換える処理を行うか否かを制御したり、また合成前の入力映像の走査方式が順次走査方式の映像に関しては後段の倍速走査変換の処理を動き適応型順次走査変換から単純２度書き倍速走査変換に切り換える処理を行うことにより、例えば地上波放送と一部ＶＴＲのブルーバック時、地上波放送とゲーム映像時、等、主画面映像及び副画面映像の走査方式として飛び越し走査方式と順次走査方式が混在した場合にも垂直方向に映像の重なりが生じる等の画質劣化が発生しない多画面表示が可能となる。
【００３６】
（２）第２の発明では、入力映像信号の走査方式を検出し判別する走査方式判別回路の走査方式判別結果に応じてメモリによる入力映像信号の遅延量を適応的に切り換え制御するとともに多画面表示するそれぞれの入力映像信号の映像合成方法及び走査変換方法を切り換える処理を行うことにより、ＨＤＴＶ等の高い映像走査周波数を有する映像の多画面表示時に従来前段処理として必要であった疑似ＮＴＳＣ方式への信号フォーマット変換を行うことなく多画面表示することが可能となり、高い映像走査周波数を有する映像に対しては走査レートのダウンコンバートによる画質及び解像度の劣化を防ぎ、また高い映像走査周波数を有する映像と同時表示するＮＴＳＣ方式のような従来構成においても走査レートのダウンコンバートなく表示可能であった映像についても走査レートのアップコンバートによりさらなる画質改善の可能性を生み出すことを可能とする、高画質な多画面表示が可能となる。
【００３７】
（３）第３の発明では、入力映像信号の映像情報を分析して飛び越し走査方式の入力映像に対してはフィールドにおける、順次走査方式の入力映像に対してはフレームにおける映像開始走査線と垂直同期信号との位相及び有効映像走査線数を入力映像信号に対し検出した結果に応じて映像縮小処理メモリからの映像信号の読み出し位相と映像の合成位相を制御したり映像縮小処理メモリの縮小倍率を切り換えることにより、走査線数が同一であるが映像の有効位相あるいは有効走査線数が異なる場合にも入力される映像信号を分析し、その分析結果から多画面表示時の表示位相及び走査変換方法を算出し走査変換、映像合成することにより自動的に最適な多画面表示が可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１のテレビジョン受信機の概略構成を示すブロック図
【図２】本発明の実施形態１のテレビジョン受信機における走査映像演算回路の概略構成を示すブロック図
【図３】本発明の実施形態１のテレビジョン受信機における倍速走査変換回路の概略構成を示すブロック図
【図４】本発明の実施形態１のテレビジョン受信機における各部信号波形図
【図５】本発明の実施形態２のテレビジョン受信機における倍速走査変換回路の概略構成を示すブロック図
【図６】本発明の実施形態１のテレビジョン受信機における各部信号波形図
【図７】本発明の実施形態３のテレビジョン受信機における走査映像演算回路の概略構成を示すブロック図
【図８】本発明の実施形態４のテレビジョン受信機の概略構成を示すブロック図
【図９】本発明の実施形態５のテレビジョン受信機の概略構成を示すブロック図
【図１０】従来のテレビジョン受信機の概略構成を示すブロック図
【図１１】従来のテレビジョン受信機における走査映像演算回路の概略構成を示すブロック図
【図１２】従来のテレビジョン受信機における倍速走査変換回路の概略構成を示すブロック図
【図１３】従来のテレビジョン受信機における各部信号波形図
【図１４】従来のテレビジョン受信機における各部信号波形図
【符号の説明】
１、４ Ａ／Ｄ変換器
２、６ ローパスフィルタ
３、５、７、２１、２３、２４、３２、４１、４２ 画像メモリ
８、４６，４８、５２ セレクタ
９、２７、３４、４３ 制御回路
２０ 走査映像演算回路
２２ 加算器
２５ 動き検出回路
２６ ＭＩＸ回路
３１ メモリｉ／ｆ回路
３３ 内挿演算回路
４０ 倍速走査変換回路
４４、４５、４７ 反転回路
４９、５０、５１ 論理和ゲート
６１ 走査方式判別回路
６２ 映像開始ライン検出回路
６３ 有効映像ライン数検出回路
７１ Ｄ／Ａ変換器
Claims (5)
- 異なる走査方式の２種類以上の映像信号を１つの表示装置に同時に表示することが可能なテレビジョン受信機において、
基準となる映像信号を縮小処理する第１のメモリと、
上記基準映像信号に同時表示する映像信号を映像のフレーム周波数周期で同期をとるための処理を行う第２のメモリと、
上記基準映像信号と同時表示する映像信号を縮小処理する第３のメモリと、
上記第１のメモリにより縮小処理された基準映像信号と上記第３のメモリにより縮小処理された上記基準映像信号と同時表示する映像信号との合成処理を行うセレクタと、
上記第１から第３のメモリの制御信号及び上記セレクタの選択信号を発生する制御回路と、上記基準映像信号及び同時表示する映像信号の走査方式を検出し判別する走査方式判別回路と、
上記セレクタにより合成された映像信号を入力として同信号のフレーム間の動き量を検出して、動き量が小さい時はフィールド間内挿により、動き量が大きい時にはフィールド内内挿により補間ライン走査映像信号を算出すると共に、入力映像を遅延させ補間ライン走査映像信号と同位相にした現ライン走査映像信号を出力する走査映像算出回路と、
上記走査映像算出回路の出力である現ライン走査映像信号及び補間ライン走査映像信号の走査を２倍に速度変換した後に両信号を倍速走査毎に切換選択することにより合成を行う倍速走査変換回路とを備え、
上記走査方式判別回路における上記基準映像信号及び同時表示する映像信号の走査方式判別結果に応じて、上記倍速度走査変換回路において、基準映像信号のフィールド周波数で、現ライン走査映像信号及び補間ライン走査映像信号の走査の順序を切り換える処理を行うか否かを制御することを特徴とするテレビジョン受信機。 - 異なる走査方式の２種類以上の映像信号を１つの表示装置に同時に表示することが可能なテレビジョン受信機において、
基準となる映像信号を縮小処理する第１のメモリと、
上記基準映像信号に同時表示する映像信号を映像のフレーム周波数周期で同期をとるための処理を行う第２のメモリと、
上記基準映像信号と同時表示する映像信号を縮小処理する第３のメモリと、
上記第１のメモリにより縮小処理された基準映像信号と上記第３のメモリにより縮小処理された上記基準映像信号と同時表示する映像信号との合成処理を行うセレクタと、
上記第１から第３のメモリの制御信号及び上記セレクタの選択信号を発生する制御回路と、上記基準映像信号及び同時表示する映像信号の走査方式を検出し判別する走査方式判別回路と、
上記セレクタにより合成された映像信号を入力として、フレーム間の動き量を検出して動き量が小さい時はフィールド間内挿により動き量が大きい時にはフィールド内内挿により補間ライン走査映像信号を算出すると共に、入力映像を遅延させ補間ライン走査映像信号と同位相にした現ライン走査映像信号を出力する走査映像算出回路と、
上記走査映像算出回路の出力である現ライン走査映像信号及び補間ライン走査映像信号の走査を２倍に速度変換した後に両信号を切換選択することにより合成を行う倍速走査変換回路とを備え、
上記走査方式判別回路における上記基準映像信号及び同時表示する映像信号の走査方式判別結果に応じて、上記倍速度走査変換回路において、動き適応型順次走査変換と単純２度書き倍速走査変換とを切り換えることを特徴とするテレビジョン受信機。 - 上記テレビジョン受信機はさらに、
上記第１のメモリにより縮小処理された基準映像信号及び上記第３のメモリにより縮小処理された上記基準映像信号と同時表示する映像信号をそれぞれ独立の遅延量で遅延させる第４のメモリと、
上記走査方式判別回路の出力信号を制御信号として上記第４のメモリで遅延された上記基準映像信号及び同時表示する映像信号を入力として映像合成処理及び走査変換処理を行う映像合成・走査変換回路とを備え、
上記走査方式判別回路における上記基準映像信号及び同時表示する映像信号の走査方式判別結果に応じて、上記映像合成・走査変換回路において、上記第４のメモリによる上記基準映像信号及び同時表示する映像信号の遅延量をそれぞれ切り換え制御するとともに基準映像信号と同時表示する映像信号の映像合成方法及びそれぞれの走査変換方法を切り換えることを特徴とする請求項１又は２のいずれかに記載のテレビジョン受信機。 - 上記テレビジョン受信機はさらに、
上記基準映像信号及び同時表示する映像信号の映像情報を分析して、飛び越し走査方式の入力映像に対してはフィールドにおける、順次走査方式の入力映像に対してはフレームにおける映像開始走査線と垂直同期信号との位相を、上記基準映像信号及び同時表示する映像信号に対し検出し、上記制御回路にその検出結果を出力する映像開始ライン検出回路とを備え、
上記映像開始ライン検出回路における上記基準映像信号及び同時表示する映像信号の映像開始走査線と垂直同期信号との位相検出結果に応じて、上記第１及び第３のメモリからの映像信号の読み出し位相と上記セレクタの切り換え位相を制御することを特徴とする請求項１から３のいずれかに記載のテレビジョン受信機。 - 上記テレビジョン受信機はさらに、
上記基準映像信号及び同時表示する映像信号の映像情報を分析して、飛び越し走査方式の入力映像に対してはフィールドにおける、順次走査方式の入力映像に対してはフレームにおける有効映像走査線数を、上記基準映像信号及び同時表示する映像信号に対し検出し、上記制御回路にその検出結果を出力する有効映像走査線数検出回路とを備え、
上記有効映像走査線数検出回路における上記基準映像信号及び同時表示する映像信号の有効映像走査線数検出結果に応じて、上記第３のメモリで行う縮小処理の縮小倍率を切り換えることを特徴とする請求項１から４のいずれかに記載のテレビジョン受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10758198A JP4439603B2 (ja) | 1998-04-17 | 1998-04-17 | テレビジョン受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10758198A JP4439603B2 (ja) | 1998-04-17 | 1998-04-17 | テレビジョン受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11308550A JPH11308550A (ja) | 1999-11-05 |
| JP4439603B2 true JP4439603B2 (ja) | 2010-03-24 |
Family
ID=14462804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10758198A Expired - Fee Related JP4439603B2 (ja) | 1998-04-17 | 1998-04-17 | テレビジョン受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4439603B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4688996B2 (ja) | 2000-01-31 | 2011-05-25 | キヤノン株式会社 | 映像表示装置、その制御方法および記憶媒体 |
| KR100442244B1 (ko) * | 2001-10-25 | 2004-07-30 | 엘지전자 주식회사 | 영상표시 기기의 트윈 픽쳐 구현장치 |
| CN1324886C (zh) * | 2002-08-30 | 2007-07-04 | 联发科技股份有限公司 | 数字视频数据的处理装置及方法 |
-
1998
- 1998-04-17 JP JP10758198A patent/JP4439603B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11308550A (ja) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255907B1 (ko) | 영상신호 변환장치와 텔레비젼신호처리장치 | |
| JP2912636B2 (ja) | ２画面テレビ | |
| JP4933209B2 (ja) | 映像処理装置 | |
| JP2005167887A (ja) | 動画像フォーマット変換装置及び方法 | |
| US6417887B1 (en) | Image display processing apparatus and method for converting an image signal from an interlaced system to a progressive system | |
| JP4439603B2 (ja) | テレビジョン受信機 | |
| JP3898546B2 (ja) | 画像走査変換方法及び装置 | |
| JP4339237B2 (ja) | 順次走査変換装置 | |
| JPH05137122A (ja) | 映像信号の信号処理方法及び回路 | |
| JP2007288483A (ja) | 画像変換装置 | |
| JP3347234B2 (ja) | 液晶表示装置 | |
| JP3500854B2 (ja) | 副画面映像信号垂直圧縮回路 | |
| JPH0865639A (ja) | 画像処理装置 | |
| JP2007019708A (ja) | 画像処理装置 | |
| JP4379677B2 (ja) | 画像処理装置および方法、記録媒体、プログラム、並びに表示装置 | |
| JP2552558B2 (ja) | 電子的に拡大撮影可能な撮像装置 | |
| JP2000165742A (ja) | 映像信号処理装置 | |
| JP4656759B2 (ja) | 走査線変換装置 | |
| JP2563606B2 (ja) | 倍密２画面テレビ | |
| JPH08317344A (ja) | ディスプレイ装置 | |
| JP2000148059A (ja) | ライン数変換処理回路およびこれを搭載した表示装置 | |
| JP3091700B2 (ja) | テレビジョン受像機 | |
| JP3018384B2 (ja) | ビデオ信号処理回路 | |
| JP3234149B2 (ja) | 映像信号処理方法及び装置 | |
| JP4206827B2 (ja) | 映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050415 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050512 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |