JP2003005723A

JP2003005723A - 液晶表示装置及び電子機器

Info

Publication number: JP2003005723A
Application number: JP2001190040A
Authority: JP
Inventors: Hiroyuki Nitta; 博幸新田; Takeshi Maeda; 武前田; Tsutomu Furuhashi; 勉古橋; Toshiaki Ohashi; 俊明大橋
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-06-22
Filing date: 2001-06-22
Publication date: 2003-01-08

Abstract

(57)【要約】【課題】液晶パネルに定常的な直流電圧を印加しない
ようし、輝度変化を抑えて、残像（焼き付き）及びフリ
ッカーのない良好な表示状態を得る。【解決手段】映像信号源４０１から入力される映像情
報を一旦フレームメモリ４０３、４０５に格納する。フ
レームメモリは、毎フレーム入力される映像データを逐
次格納すると共に、連続する複数フレーム分の映像デー
タを保持可能な容量を備える。フレームメモリの制御回
路４０２は、フレームメモリから２フレームに跨った映
像データを読み出すタイミングとなった場合に、直前の
１フレームの完結した映像データを読み出す機能を備え
る。このタイミングを、フレームメモリに対する入出力
フレーム周波数設定値によって一義的に決定する。フレ
ームメモリに対する入出力フレーム周波数設定値を最適
な状態にすることにより、定期的に入力映像データによ
る液晶パネルに印加される階調電圧を変更でき、定常的
な直流電圧の印加を抑えて残像の発生を防止することが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示素子を用
いた液晶表示装置及び電子機器に係り、特に、如何なる
状態の映像データが入力された場合にも、定常的な直流
電圧の印加を防ぎ、焼き付き（残像）のない良好な表示
を得ることを可能にした液晶表示装置及び該液晶表示装
置を用いた電子機器に関する。

【０００２】

【従来の技術】一般に、映像信号発生装置からの入力映
像情報を表示する液晶表示装置は、液晶パネルへの直流
電圧の印加を除去して液晶パネルの焼き付き、すなわ
ち、残像の表示を防止するように制御されている。この
種の液晶パネルへの直流電圧の印加を除去する制御が行
われている液晶表示装置に関する従来技術として、例え
ば、特開平０９−２７９３４号公報等に記載された技術
が知られている。

【０００３】この従来技術は、次のような処理動作を行
って液晶パネルを駆動するものである。すなわち、入力
された映像信号は、ガンマ補正回路により液晶パネルの
表示特性に合わせてガンマ補正された後、両極性映像信
号発生回路に供給される。両極性映像信号発生回路は、
所定振幅の正極性の第１映像信号と負極性の第２映像信
号とを発生し、この第１、第２映像信号をゲート回路に
供給する。ゲート回路は、反転制御信号により一定周期
で第１、第２映像信号を切り換え、この選択された第１
あるいは第２映像信号をリミッタ回路へ供給する。リミ
ッタ回路は、選択された第１、第２映像信号の振幅を制
限し、リミッタ回路により振幅制限された第１あるいは
第２映像信号がバッファ回路を介して液晶パネルに供給
される。

【０００４】図２５は従来技術による液晶表示装置にお
ける液晶パネルの焼き付きを防止可能とする映像信号処
理回路の構成例を示すブロック図である。図２５におい
て、２５０１は入力映像信号、２５０２はクランプ回路
部、２５０３はガンマ補正回路、２５０４は両極性映像
信号発生部、２５０５はゲート回路、２５０６は極性反
転制御信号、２５０７はリミッタ回路、２５０８はバッ
ファ回路である。通常映像処理回路は、各原色信号にそ
れぞれ１個ずつ必要であるため、合計３回路が必要とな
るが、図２５には１組の回路だけを示しており、１つの
回路についてのみ説明する。

【０００５】図２５において、入力される原色信号の１
つである入力映像信号は、クランプ回路２５０２により
所定の電位でペデスタルクランプされる。次に、ペデス
タル電位が所定の電位に揃えられた各原色信号は、ガン
マ補正回路２５０３に入力される。そして、ガンマ補正
回路２５０３は、ガンマ補正した映像信号を両極性映像
信号発生回路２５０４に出力する。両極性映像信号発生
回路２５０４は、ガンマ補正した映像信号から正極性、
負極性の映像信号を作成する。なお、両極性映像信号発
生回路２５０４には、各原色信号の振幅を同時に調整す
るゲイン調整回路、各原色信号の正負のペデスタルレベ
ルの相対電圧を変化させるブライト調整回路、回路間の
ばらつきや液晶パネルのホワイトバランスを調整するた
めに、例えば、原色信号のＧ信号に対して、Ｒ、Ｂ信号
のゲイン及びブライトを個々に調整する調整回路等が内
蔵されている。正、負極性の映像信号は、ゲート回路２
５０５に供給される。ゲート回路２５０５は、極性反転
制御信号２５０６によりフィールド毎あるいは水平周期
の整数倍の周期で正または負の映像信号を交互に選択し
て出力する。ゲート回路２５０５からの出力映像信号
は、リミッタ回路２５０７によりミッタ制御され、この
リミッタ制御された出力映像信号が、負荷回路を充分に
駆動できるようにバッファ回路２５０８を介した低イン
ピーダンスで出力される。

【０００６】従来技術による液晶表示装置の映像信号処
理回路は、前述したように、交流反転した映像信号の平
均電圧を基準として最終出力部でリミッタをかける処理
を行っており、これにより、映像信号処理回路の電源電
圧に依存することなく、映像信号中心電圧を電源電圧の
１／２電位の制約を受けることなく、また、各種ゲイ
ン、ブライト調整範囲を制限することなく、映像信号の
平均電圧を中心に正負の映像信号を対称にリミッタをか
けることができ、液晶パネルのコントラストの低下や焼
き付き（残像）のない理想的なリミッタ動作を行って液
晶パネルへの表示を制御することが可能である。

【０００７】

【発明が解決しようとする課題】前述した従来技術は、
一定周期間隔、例えば、フレーム周期での映像信号の階
調が近い場合、その平均電圧もほぼ等しくなり、リミッ
ト値を越える部分をスライスして正、負の映像信号を対
称として入力映像信号をほぼ忠実に再現することができ
る。しかし、前述した従来技術は、一定周期間隔で極端
に階調の異なる映像信号、例えば、白データと黒データ
とが入力された場合、リミット値を超える部分をスライ
ス処理しても正、負の映像信号を対称にすることができ
ず、焼き付き（残像）を防ぐことができないという問題
点を有している。

【０００８】本発明の目的は、前述した従来技術の問題
点を解決し、液晶表示装置に対して動画表示のようにフ
レーム毎に異なる映像データが入力される環境におい
て、フレームメモリを用いた動画表示の際に問題となる
隣接画面映像データ分割表示状態を防ぐための複数画面
分の映像データを保持するために備えられるフレームメ
モリを介した入出力フレーム周波数の制御方法、及び、
複数フレーム分保持された映像データの読み出し制御方
法を工夫することにより、液晶パネルに定常的な直流電
圧を印加しないようにすると共に、輝度変化を極力抑え
ることにより残像（焼き付き）及びフリッカーのない良
好な表示状態を得ることができる液晶表示装置及び該液
晶表示装置を用いた電子機器を提供することにある。

【０００９】本発明の他の目的は、液晶表示装置におい
て、フレーム間映像信号に対する階調データを比較し、
比較結果に従って残像（焼き付き）の発生の有無を判断
し、残像（焼き付き）の発生を抑止するように映像信号
処理を切り替えることにより良好な表示状態を得ること
ができる液晶表示装置及び該液晶表示装置を用いた電子
機器を提供することにある。

【００１０】本発明のさらに他の目的は、液晶表示装置
において、液晶パネルに定常的な直流電流が印加されな
いようにするための手段として、３次元インターレース
−ノンインターレース変換機能等のような高価な部品を
用いることなく、単に、入出力周波数変換及び拡大処理
等に必要なフレームメモリの兼用及び小規模な論理回路
を搭載するだけで実現することのできる液晶表示装置及
び該液晶表示装置を用いた電子機器を提供することにあ
る。

【００１１】

【課題を解決するための手段】本発明によれば前記目的
は、映像信号発生装置からの入力映像を表示する液晶表
示装置において、映像データの書き込み及び読み出しを
同時に行う独立したフレームメモリと、それぞれのフレ
ームメモリを制御するフレームメモリ制御手段と、フレ
ームメモリから読み出された映像データをある規則性に
従って交流化するための交流化制御手段を含む液晶用ド
ライバ制御手段と、このドライバ制御手段により制御さ
れる液晶パネルとを備えたことにより達成される。

【００１２】すなわち、本発明は、液晶表示装置におい
て、テレビ放送、ビデオ再生、パソコンなど映像信号源
から入力される映像情報を一旦フレームメモリに格納す
る。前記フレームメモリは、毎フレーム入力される映像
データを逐次格納すると共に、連続する複数フレーム分
の映像データを保持可能な容量を備える。さらに、前記
フレームメモリの制御回路は、前記フレームメモリから
の読み出しの際に２フレームに跨った映像データを読み
出すタイミングとなった場合に、直前の１フレーム完結
した映像データを読み出す機能を備える。このタイミン
グは、前記フレームメモリに対する入出力フレーム周波
数設定値によって、一義的に決定される。

【００１３】前述した構成において、フレームメモリに
対する入出力フレーム周波数設定値を最適な状態にする
ことにより、定期的に入力映像データによる液晶パネル
に印加される階調電圧を変更でき、定常的な直流電圧の
印加を抑えて残像（焼き付き）の発生を防止することが
できる。

【００１４】また、前述のフレームメモリに対する入出
力フレーム周波数設定制御による残像（焼き付き）除去
とは別に、隣接フレーム間の同一画素の階調データを合
成して液晶パネルに出力することにより、残像（焼き付
き）の発生を防止する手段を設け、連続する複数フレー
ムの入力映像データの状態を判断し、最適な制御方法を
選択することができる。

【００１５】

【発明の実施の形態】以下、本発明による液晶表示装置
の実施形態を図面により詳細に説明する。

【００１６】図１は本発明の第１の実施形態による液晶
表示装置の構成を示すブロック図である。図１におい
て、１０１は入力映像信号、１０２は液晶表示装置、１
０３は映像信号処理回路、１０４はデジタル映像信号、
１０５は液晶モジュール、１０６はドライバ制御回路、
１０７は交流化制御回路、１０８は交流化駆動信号、１
０９はドライバ制御信号（交流化駆動信号を除く）、１
１０はデータ・ドライバ、１１１はゲート・ドライバ、
１１２は液晶パネルである。

【００１７】本発明の第１の実施形態による液晶表示装
置は、映像信号１０１を液晶モジュール１０５に出力す
る前に、良好な表示を得るために映像信号の処理を行う
映像信号処理回路１０３を主要な構成要素として備えて
構成される。そして、図１に示すように、本発明の第１
の実施形態による液晶表示装置１０２は、パソコン（以
下、ＰＣという）、テレビ放送（以下、ＴＶという）、
ビデオ・テープ・レコーダー（以下、ＶＴＲという）等
からの入力映像信号１０１を受け取って本発明による処
理を行う映像信号処理回路１０３と、映像信号処理回路
１０３からのデジタル映像信号を入力とした液晶モジュ
ール１０５とにより構成される。

【００１８】前述において、映像処理回路１０３は、前
述の入力映像信号１０１を取り込んで、映像フォーマッ
ト変換、コントラスト、輝度等の画質調整、アナログ−
デジタル変換、色数変換及び表示サイズ変換などを行
い、デジタル映像信号１０４として出力する。液晶モジ
ュール１０５は、表示タイミングを生成し、液晶ドライ
バ制御信号１０９を出力するドライバ制御回路１０６
と、ドライバ制御回路１０６に内包され、液晶パネル１
１２に対する映像信号の交流化を行い、交流化駆動信号
１０８を出力する交流化制御回路１０７と、液晶ドライ
バ制御信号１０９の一部を受け取るデータ・ドライバ１
１０と、液晶ドライバ制御信号１０９の一部及び交流化
駆動信号１０８を受け取るゲート・ドライバ１１１と、
データ・ドライバ１１０及びゲート・ドライバ１１１に
より制御されて映像の表示を行う液晶パネル１１２とに
より構成される。

【００１９】以下、図１を参照して、本発明の第１の実
施形態による液晶表示装置１０２の動作の概要を説明す
る。

【００２０】映像信号処理回路１０３は、まず、ＰＣ、
ＴＶ、ＶＴＲ等からの入力映像信号１０１を取り込む。
映像処理回路１０３は、取り込んだ入力映像信号１０１
に対して、本発明の目的を実現するための映像処理及び
本来映像処理制御部で行うアナログ入力映像信号のデジ
タル映像信号への変換、液晶パネル１１２の表示サイズ
に合わせた拡大処理、コントラスト比向上を行うための
階調補正、更に、多階調表示を行うための色数変換処理
等を施して、映像処理されたデジタル映像信号１０４と
して出力する。液晶モジュール１０５内のドライバ制御
回路１０６は、デジタル映像信号１０４を受け取り、映
像信号１０４をデータ・ドライバ１１０及びゲート・ド
ライバ１１１に必要なタイミングに変換し、制御信号を
生成して出力する。ドライバ制御回路１０６の内部に
は、液晶パネル１１２に対して出力する映像信号の交流
化に必要な交流化制御回路１０７を含む。そして、ドラ
イバ制御回路１０６は、データ・ドライバ１１０には表
示データ、タイミング信号１０９を出力し、ゲート・ド
ライバ１１１には前記交流化制御回路１０７より出力さ
れる交流化駆動信号１０８を含む制御信号を出力する。

【００２１】なお、前述の交流化駆動信号１０８は、フ
リッカーの発生を最も抑えことができるように、各画素
の極性がフレーム毎に反転する“ドット反転フレーム交
流”での駆動信号を出力するものとする。

【００２２】図２はインターレース形式による入力映像
信号を例として、残像（焼き付き）発生原因について説
明する図、図３は奇数フレーム及び偶数フレームの各デ
ータが交互に液晶モジュール１０５に出力された際の液
晶パネル各ラインの特定画素に対する印加信号を説明す
る図であり、以下、図２、図３を参照して、残像（焼き
付き）発生について説明する。図２は説明を簡単にする
ため、一画面が８ラインで構成されているものとし、各
ライン内の映像データが全て同一（水平方向のデータが
同一）であるものとする。図２において、入力映像信号
の原画像は、前半（１ライン目〜３ライン目）の映像デ
ータを黒（階調値：００ｈ）とし、後半（４ライン目〜
８ライン目）までの映像データを白（階調値：ＦＦｈ）
とする。また、各フレームでの原画像データが、同じ状
態、すなわち、映像信号のポーズ状態を想定する。

【００２３】前述したような原画像データがインターレ
ース形式で図１に示した映像表示装置に入力された場
合、原画像データは、奇数フィールド及び偶数フィール
ドにそれぞれ時分割された状態で入力される。すなわ
ち、奇数フィールドでは原画像の奇数ラインの映像デー
タ、偶数フィールドでは原画像の偶数ラインの映像デー
タがそれぞれ入力される。各フィールドのデータは、図
１に示した映像表示装置内の映像信号処理回路１０３に
おいてプログレッシブ形式（ノン・インターレース形
式）の映像信号に変換され、奇数フレーム映像信号、偶
数フレーム映像信号１０４として順次液晶モジュール１
０５に出力されることになる。ここでのプログレッシブ
形式への変換は、映像処理回路１０３の内部において、
入力される奇数フィールド及び偶数フィールドの各イン
ターレース形式の映像信号を、フレームメモリに書き込
み、読み出しの際に各ラインの映像データを２度読み出
すことにより実現している（以降、この制御をラインダ
ブラー処理という）。このプログレッシブ形式化された
映像信号を、そのまま液晶モジュール１０５に出力し、
合わせて、交流化制御回路１０７での駆動を“ドット反
転フレーム交流駆動”とした場合、液晶パネル１１２に
は、定常的な直流電圧が印加されて残像（焼き付き）現
象が発生する。

【００２４】前述の図２における奇数フレーム及び偶数
フレームの各データが交互に前記液晶モジュール１０５
に出力された際の液晶パネル各ライン特定画素に対する
印加信号を図３に示しており、図３（ａ）は第１及び第
２ラインデータ、図３（ｂ）は第５〜第８ラインデー
タ、図３（ｃ）は第３、第４ラインデータをそれぞれ示
している。

【００２５】まず、図２により説明したような映像信号
が入力された場合、図３（ａ）に示す第１及び第２ライ
ンデータは、偶数フレームデータ、奇数フレームデータ
に係わらず、毎フレーム黒データ（階調：００ｈ）が液
晶モジュール１０５に出力される。この黒データに対し
て特定の画素に注目した場合、交流化駆動信号が、毎フ
レーム＋（プラス）極性と−（マイナス）極性とを繰返
す“ドット反転フレーム交流駆動”となり、これに映像
信号である常時黒データを重畳した場合の液晶パネル１
１２への印加信号は、実効値が等しく、フレーム毎に＋
極性、−極性を繰返す信号となる。このため、液晶パネ
ル１１２は、直流電圧が印加されることなく残像も発生
しない。

【００２６】図３（ｂ）に示す第５〜第８ラインデータ
についても、前述した図３（ａ）の場合と同様に、毎フ
レーム白データ（階調：ＦＦｈ）が液晶モジュール１０
５に出力されるため、液晶パネル１１２への印加信号
は、実効値が等しく、フレーム毎に＋極性、−極性を繰
返す信号となる。このため、液晶パネル１１２は、直流
電圧が印加されることなく残像も発生させない。図３
（ｂ）の場合、白データの表示であるため、図３（ａ）
の場合に対して、＋極性、−極性共に実効値が大きくな
っているが、直流成分が発生することはない。

【００２７】図３（ｃ）に示す第３、第４ラインデータ
の場合、奇数フレームが常時黒データ（階調：００
ｈ）、偶数フレームが常時白データ（階調：ＦＦｈ）と
なり、これらが交互に液晶モジュール１０５に出力され
る。液晶モジュール１０５の内部では、フレーム毎に
黒、白を繰返す映像データに対し、交流化制御回路１０
７が出力する“ドット反転フレーム交流駆動”による交
流化駆動信号が重畳されることになる。これにより、液
晶パネル１１２への印加信号は、常時黒データを＋極
性、白データを−極性とするため−極性の実効値が常に
大きくなり、定常的な直流電圧が発生することになる。
この直流電圧が印加されることにより、このラインに
は、残像（焼き付き）が発生することになり、第３、第
４ラインに横筋が発生する。

【００２８】なお、図２、図３により説明した残像（焼
き付き）発生原因は、インターレース形式の映像信号
（ＶＴＲ、ＤＶＤなどからのビデオ信号）をポーズ状態
で入力したときの条件と同一である。

【００２９】図４は残像（焼き付き）の発生を回避する
ことを可能にした映像信号処理回路の概略構成を示すブ
ロック図、図５はフレームメモリの構成例を示す図であ
り、以下、本発明の実施形態により残像（焼き付き）の
発生を回避することが可能であることを説明する。図４
において、４０１はＶＴＲ、ＤＶＤなどのインターレー
ス形式の映像信号を生成出力する映像出力源、４０２は
フレームメモリ制御回路、４０３、４０５は前記映像信
号源４０１からのインターレース形式映像信号１０１を
前記フレームメモリ制御回路４０２による制御で保持す
るためのフレームメモリＡ、Ｂ、４０４、４０６は前記
フレームメモリ制御回路４０２とフレームメモリ４０
３、４０５との間のインターフェース信号である。

【００３０】図４に示す映像信号処理回路１０３は、フ
レームメモリＡ４０３、Ｂ４０５を用いることにより、
映像信号源４０１からの入力映像信号１０１と、液晶モ
ジュール１０５への出力映像信号とのフレーム周波数変
換処理（非同期化）を行うことにより、残像回避の制御
を行うものであり、フレームメモリ制御回路４０２及び
フレームメモリＡ、Ｂ４０３、４０５は、液晶表示装置
では既知の技術となっているスケーリング制御処理機能
をも備えるものである。

【００３１】フレームメモリＡ４０３、Ｂ４０５の内部
構成例を示す図５において、図５（ａ）は単一フレーム
容量搭載メモリにより構成したフレームメモリの構成を
示している。すなわち、この例は、メモリチップａ、
ｂ、ｃの容量が、単一フレーム分であり、３つのメモリ
ａ〜ｃにより３フレーム分（フレーム１〜３）の表示デ
ータを保持することができるようにしている。図５
（ｂ）は複数フレーム容量搭載メモリにより構成したフ
レームメモリの構成を示している。すなわち、この例
は、メモリチップｄが、単独で３フレーム分（フレーム
１〜３）の表示データを保持することができようにして
いる。図５（ａ）、図５（ｂ）に示す例は、共に３フレ
ーム分の表示データを保持する点で共通であるが、それ
ぞれ特徴も有している。図５（ａ）に示す構成は、フレ
ームデータとメモリチップとが１対１に対応しているた
め、同時に複数フレームの映像データを読み出すことが
可能である。一方、図５（ｂ）に示す構成は、３フレー
ム分の映像データを１つのメモリチップに搭載している
ため、同時に複数フレームの映像データを読み出すこと
はできないが、メモリチップが１つであるためアドレス
バス数、データバス端子数が図５（ａ）の場合の約３分
の１で済むという特徴がある。なお、本発明の実施形態
による残像（焼き付き）回避の制御を行う映像信号処理
回路１０３は、いずれの形式のフレームメモリも使用可
能である。

【００３２】図６は図４に示すフレームメモリの動作タ
イミングの概略を説明する図、図７は液晶パネルへの印
加電圧及び輝度変化の一例を説明する図であり、以下、
図６、図７を参照して、本発明の第１の実施形態による
液晶表示装置が、残像（焼き付き）の発生を回避するこ
とが可能であることを説明する。

【００３３】図６に示すように、フレームメモリＡ４０
３とフレームメモリＢ４０５とは、書き込み動作と読み
出し動作とが相反して行われる。そして、、書き込みタ
イミングは、前記映像信号源４０１からのインターレー
ス映像信号１０１の入力タイミングに依存し、図６に示
す例では、この書き込みタイミングに合わせてフレーム
周期を記述している。これに対して読み出しタイミング
は、反対側のフレームメモリが書き込み動作を行ってい
る期間使用することができ、この期間であればフレーム
メモリに格納された映像データを任意に読み出すことが
できる。すなわち、図６の上段に示すフレーム周期にお
いて、第１〜第３フレームの期間、フレームメモリＡ４
０３が書き込み処理を行い、この間フレームメモリＢ４
０５は、任意タイミングで映像データの読み出し処理を
行う。次に、第４〜第６フレームの期間、逆に、フレー
ムメモリＢ４０５が書き込み処理を行い、この間フレー
ムメモリＡ４０３は、任意タイミングで映像データの読
み出し処理を行う。以降、この処理を繰返す。

【００３４】なお、乱れの無い表示制御を行うために
は、読み出し処理は、必ずフレーム完結する必要がある
ため、規定の書き込みフレーム数内での読み出しフレー
ム数は必ず整数倍である必要がある。一例として、図６
の下段に、４／３倍速処理時のタイミング図を示してい
る。４／３倍速処理とは、書き込みを３フレーム期間に
渡って行う間に、読み出しを４フレーム分行う処理であ
る。この場合、フレームメモリに必要な容量は３フレー
ム分であり、前述した図５（ａ）、図５（ｂ）に示した
構成のいずれの構成も対応可能である。図６の下段にお
いて、第１〜第３フレーム期間に、フレームメモリＡ４
０３に映像信号源４０１からのインターレース映像信号
１０１が書き込まれる。フレームメモリＢ４０５は、３
フレーム分の書き込み時間を４分割した各期間におい
て、メモリ内部に保持されている３フレーム分のデータ
の最も古いフレームデータのみを２度読みするようにし
て読み出す（図６では、ｎ、ｎ、ｎ＋１、ｎ＋２の各フ
レームの順に読み出している）。次に、第４〜第６フレ
ーム期間、入力されるインターレース映像信号１０１を
フレームメモリＢ４０５に書き込み、この間フレームメ
モリＡ４０３は、先に書き込まれた第１〜第３フレーム
のデータを、第１フレームデータを２度読みするように
して読み出す（図６では１ｓｔ、１ｓｔ、２ｎｄ、３ｒ
ｄの順に読み出す）。以降、前述の処理を繰返すことに
より４／３倍速処理が行われる。

【００３５】なお、前述の図２により説明したラインダ
ブラー処理は、フレームメモリＡ４０３、Ｂ４０５から
の読み出し制御時に、同じラインデータを連続して２度
読み出すことにより行っている。従って、入力されるイ
ンターレース映像信号１０１のフィールド周波数がＶＴ
Ｒ、ＤＶＤ等で一般的な６０Ｈｚの場合、ラインダブラ
ーのために読み出しクロック速度は２倍速となり、さら
に、出力フレーム周波数は、出力フレーム周波数＝６０
Ｈｚ（入力フィールド周波数）×４／３＝８０Ｈｚとな
る。液晶パネル１１２は、与えられるフレーム周波数と
しては６０Ｈｚが標準であり、これより低くするとフリ
ッカー現象が現れ、高過ぎると書き込み時間が不足して
所定の階調を表示できない等の不具合が発生する。この
ため、一般的には、液晶パネル１１２に与えられるフレ
ーム周波数は、６０Ｈｚ〜７０Ｈｚ程度とする必要があ
る（上限は、パネル毎のデバイス特性により異なる）。

【００３６】液晶パネルへの印加電圧及び輝度変化の一
例を説明する図７は、前記フレームメモリＡ４０３、Ｂ
４０５に対する書き込みを、７フレームを１つのサイク
ルとして行い、読み出しを、これに１フレーム加えた８
フレームについて書き込み１サイクル中に行っている例
である。図７において、フレーム周期は、書き込み側の
タイミングを示し、それ以外は読み出し側のタイミング
を示している。読み出し側の映像信号１０４は、図２に
より説明した偶数フレーム映像データが“ＥＶＮ＊”、
奇数フレーム映像データが“ＯＤＤ＊”として読み出さ
れる。ここで、前記＊は、偶数、奇数のフレーム映像デ
ータ番号を示している。

【００３７】従って、ＥＶＮ１から２度読みされるＥＶ
Ｎ４の１つ目のＥＶＮ４までは、１フレーム毎に黒デー
タ及び白データが交互に印加され、これに出力フレーム
毎に極性反転する“ドット反転フレーム交流駆動”の交
流化信号が重畳されるため、液晶に印加される電圧は、
図７（Ａ）として示すように、定常的にマイナス直流電
圧が印加されることになる（図３（ｃ）の状態）。しか
し、次の読み出しフレーム（８ＦＬＭ目）で再度ＥＶＮ
４データを読み出し、以降ＯＤＤ４からＯＤＤ７まで順
次読み出した場合、交流化信号が常時フレーム毎に＋極
性と−極性とを繰り返すため、液晶に印加される電圧
は、前述した８フレームとは反対の実効値電圧となり、
また、２つ目のＥＶＥＮ４から２度読みされるＯＤＤ７
の１つ目のＯＤＤ７までは定常的にプラス直流電圧が印
加されることになる。しかし、ＥＶＮ１から２つ目のＯ
ＤＤ７までを１つのサイクルとした場合に、８フレーム
毎に正負極性が反転し、実効値の等しい直流電圧が印加
されることになり、残像（焼き付き）の発生を抑止する
ことが可能である。

【００３８】しかし、前述した例は、輝度変化の観点か
ら考察した場合、ＥＶＮ１からＯＤＤ３までの６フレー
ムと、ＯＤＤ４からＥＶＮ７までの６フレームはコモン
電圧に対し対称であり同一の“輝度ａ”となる。また、
２フレーム連続するＥＶＮ４の“輝度ｂ”とＯＤＤ７の
“輝度ｃ”とは、“輝度ｂ”＜“輝度ｃ”の関係にあ
り、さらに、双方の輝度は前記“輝度ａ”とも異なるこ
とになる。従って、図６、図７により説明した例の場
合、前述の３種類の輝度差が一定のタイミングで発生す
ることとなって、フリッカーを引き起こすことになる。

【００３９】図８は図７とは別のタイミング制御を施し
た場合の液晶パネルへの印加電圧及び輝度変化の一例を
説明する図であり、以下、これについて説明する。

【００４０】図８に示す例は、フレームメモリＡ４０
３、Ｂ４０５に対する書き込みを２９９フレームを１つ
のサイクルとして行い、読み出しをこれに１フレーム加
えた３００フレームを前述の書き込み１サイクルの中で
行うものである。この例において特記するべきことは、
前述した図７の場合に対し“輝度ａ”の期間を長く設定
していることである。この場合、読み出しの６００フレ
ームが繰返し周期となり、図７の場合と同様に、“輝度
ａ”、“輝度ｂ”、“輝度ｃ”３種類の輝度差が一定の
タイミングで発生することになる。しかし、この例は、
輝度差の期間が“輝度ｂ”、“輝度ｃ”に比べ“輝度
ａ”が極端に長く、“輝度ａ”による安定した輝度表示
の中で一瞬“輝度ｂ”、“輝度ｃ”による輝度差が発生
することになるため、一瞬引きつったような表示となる
だけである。しかし、この例は、１つの“輝度ａ”の期
間に、プラスまたはマイナスの直流電圧が印加されるこ
とになるため、この期間が極端に長い場合、残像（焼き
付き）を回避することができないことになる。

【００４１】図９は図７、図８とは別のタイミング制御
を施した場合の液晶パネルへの印加電圧及び輝度変化の
一例を説明する図であり、次に、これについて説明す
る。

【００４２】図９に示す例は、フレームメモリＡ４０
３、Ｂ４０５に対する書き込みを３００フレームを１つ
のサイクルとして行い、読み出しをこれに１フレーム加
えた３０１フレームを前述の書き込み１サイクルの中で
行うものである。この例において特記するべきことは、
前述した図８の場合と同様に、“輝度ａ”の期間を長く
設定していること、及び、１つの読み出しサイクルが、
前述した図７、図８の例では偶数フレーム（８ＦＬＭ、
３００ＦＬＭ）であったのに対し、奇数フレーム（３０
１ＦＬＭ）としたことである。この結果、図９に示す例
は、読み出しが６０２フレームの繰返し周期となり、
“輝度ｂ”＝“輝度ｃ”となり、図７、図８の場合と異
なって２種類の輝度差が一定のタイミングで発生するこ
とになる。図９に示す例は、輝度差が２種類となるが輝
度差の期間が図８の場合と同様に“輝度ｂ”、“輝度
ｃ”に比べ“輝度ａ”が極端に長いため、“輝度ａ”に
よる安定した輝度表示の中で一瞬“輝度ｂ”、“輝度
ｃ”による輝度差が発生することになるため、表示状態
としては同様に一瞬引きつったような表示となる。

【００４３】図１０は図７〜図９とは別のタイミング制
御を施した場合の液晶パネルへの印加電圧及び輝度変化
の一例を説明する図であり、次に、これについて説明す
る。

【００４４】図１０に示す例はフレームメモリＡ４０
３、Ｂ４０５に対する書き込みを６フレームを１つのサ
イクルとして行い、読み出しをこれに１フレーム加えた
７フレームを前述の書き込み１サイクルの中で行うもの
である。この例において特記するべきことは、前述した
図７の場合と同様に“輝度ａ”の期間は短いが、１つの
読み出しサイクルを奇数フレーム（７ＦＬＭ）としたこ
とである。この結果、読み出しが１４フレームの繰返し
周期となり、また、前述した図８の場合と同様に、“輝
度ｂ”＝“輝度ｃ”となり、２種類の輝度差が一定のタ
イミングで発生することになる。さらに、輝度差の期間
は“輝度ａ”＝５ＦＬＭ、“輝度ｂ”及び“輝度ｃ”＝
２ＦＬＭと近い値となっている。従って、図１０に示す
例は、５：２の近い状態での交流化が行われるため図７
〜図９に示したタイミング設定の場合に比べフリッカー
及び引きつり状態の少ない良好な表示状態を得ることが
可能であり、また、液晶に直流電圧の印加される期間も
５ＦＬＭと短いため、残像（焼き付き）回避に対しても
有利な状態である。

【００４５】図７〜図１０により説明した各種タイミン
グ設定による例によると、本発明の実施形態によるフレ
ームメモリを用いた入出力フレーム周波数変換処理（ｎ
倍速処理）方法は、繰返し周期を短くし、１つの読み出
しサイクルを奇数フレームとすることにより、残像（焼
き付き）を回避し、フリッカー、引きつりなどの弊害を
最小限に抑えた良好な表示状態を得ることが可能であ
る。

【００４６】図１１は１つの読み出しサイクルのフレー
ム数と画質との関係を実験的に求めた結果を説明する図
であり、１つの読み出しサイクルを奇数フレームとし
て、残像（焼き付き）を回避した上で良好な表示状態と
なる設定値を求めた結果を示すものである。評価方法
は、１つのサイクルのフレーム数を小さい奇数値から大
きい奇数値へと変化させた際の各設定値での表示状態を
主観評価したものである。なお、入力映像信号として
は、図２に示した最小階調値（データ：００ｈ）と、最
大階調値（データ：ＦＦｈ）とによる最も厳しい条件と
した。

【００４７】図１１から判るように、表示状態として許
容可能な１つのサイクルのフレーム数の設定値は９ＦＬ
Ｍ以下であり、１１ＦＬＭ以上ではフリッカーが発生
し、３５ＦＬＭ程度の設定値となると引きつり現象が発
生する。９ＦＬＭ以下の奇数設定値で良好な表示状態を
得ることが可能であるが、液晶パネルの動作フレーム周
波数という観点では、この設定値が小さくなるほどフレ
ーム周波数が高くなる。前述したように、液晶パネルの
動作フレーム周波数としては６０Ｈｚを基準に、７０Ｈ
ｚ程度を上限とするものが一般的である。従って、図１
１の結果での５ＦＬＭ設定値は入力映像信号のフレーム
周波数を６０Ｈｚとした場合７５Ｈｚまで上昇すること
になり、液晶パネルの仕様を越えてしまうことになる。
この結果、表示状態及び液晶パネルの仕様双方を考慮し
た場合、設定値として７ＦＬＭ及び９ＦＬＭとした場合
が最適な状態となる。

【００４８】図１２は輝度差と画質（フリッカー）との
関係を実験的に求めた結果を説明する図であり、図２に
示したような階調差を持つ原画像に対し前述したような
本発明の実施形態による処理を施した場合の画質（フリ
ッカー）の状態を主観評価により実験で求めた結果であ
る。図１２から判るように、階調差が大きくなるにつれ
てフリッカーの状態が大きくなる傾向にある。また、前
述で説明した図１０に示したように最適なタイミング設
定を行った場合でも、一定周期の中で２種類の輝度デー
タ（“輝度ａ”と“輝度ｂ”、“輝度ｃ”）が存在する
ため、階調差が大きい場合に、フリッカーの発生を完全
に抑えることはできない。さらに、拡大処理によりフリ
ッカーは悪化の方向に働く。

【００４９】図１３は図２に示したインターレース形式
の映像信号をラインダブラー方式でＩ−Ｐ変換した映像
信号に拡大処理を施す際の状況について説明する図であ
る。

【００５０】図１３において、ラインダブラーによりフ
ィールドデータをフレームデータに変換するまでは図２
により説明した場合と同一である。この状態は、原画像
と同じ解像度（画面サイズ）であり、ビデオ入力の場合
であればＶＧＡ（６４０ドット×４８０ライン）相当の
サイズとなる。これをＸＧＡサイズの液晶パネルにフル
画面表示する場合、１．６倍の拡大処理が必要となる。
実際の処理は、原画像全てに対し１．６倍の拡大処理を
施すことが困難であるため、拡大処理を行わない部分と
２倍拡大処理を施す部分との割合により実現する（例え
ば、原画像１０ライン中６ラインに対し２倍拡大処理を
施す等）。従って、２倍拡大処理を施した部分について
は図１３の右に示す状態となり、奇数フレームと偶数フ
レームとの間で階調データの異なるライン数は、拡大を
行わない場合の２倍となる（図１３においては２ライン
から４ラインに増加）。この結果、異なる階調ライン部
分の増加が主観上フリッカー現象の悪化となることが想
定できる。

【００５１】図１４は拡大率と画質（フリッカー）との
関係を実験的に求めた結果を説明する図であり、前述で
説明した図１３における原画像に対する拡大を行って、
本発明の実施形態による処理を施した場合の画質（フリ
ッカー）の状態を主観評価により実験で求めた結果であ
る。図１４に示す評価は、等倍表示時に許容可能な表示
状態である映像データの拡大率を大きくしていった際の
表示状態を示したものである。図１４から判るように、
図１３に示した原理に従って拡大率を大きくするに従っ
て階調の異なるライン数が増加し、フリッカー現象が大
きくなることが認められた。そして、２倍の拡大の場
合、すでに許容できない程のフリッカーが発生する結果
となり、前述のビデオ入力（ＶＧＡ相等）をＸＧＡパネ
ルにフル画面表示する際の１．６倍拡大表示は、入力さ
れる映像データによっては許容できないことが想定でき
る。

【００５２】前述したように、本発明の第１の実施形態
は、残像（焼き付き）の回避を完全に行うことができる
ものの、フレーム毎に異なる２つの階調差、拡大率等の
条件によってはその弊害として許容できない程のフリッ
カーを発生する可能性があるものである。

【００５３】次に、フリッカーの発生を抑えて残像（焼
き付き）を回避することを可能にした本発明の第２の実
施形態について説明する。本発明の第２の実施形態は、
入力される映像データの状態を判断し、この判断結果に
対応した制御を行うものである。本発明の第２の実施形
態を説明する前に、まず、インターレース形式の入力映
像信号においても、前述で説明した本発明の第１の実施
形態で示したポーズ状態ではなく、動画状態（動きのあ
る状態）であれば残像（焼き付き）が発生しないことに
ついて説明する。

【００５４】図１５は動画状態である映像信号を入力し
た際に液晶パネル１１２に印加される電圧の状態を示す
図である。

【００５５】図１５において、入力されるデジタル映像
信号１０４は、動画状態であるために規則性はなく、フ
レーム毎に異なった階調レベルの信号が入力される。こ
れに対して交流化駆動信号は、前述したように“ドット
反転フレーム交流駆動”としているため、フレーム毎に
＋極性と−極性が反転し、これに各フレームでの映像信
号が重畳されることになる。従って、液晶パネル１１２
に印加される電圧は、規則性が無く＋側、−側にも図３
（ｃ）により説明したような定常的な直流電圧となるこ
とはなく残像（焼き付き）は発生しない。すなわち、残
像が発生する状態とは、インターレース形式の映像信号
をラインダブラー方式でインターレース−ノン・インタ
ーレース変換（Ｉ−Ｐ変換）した際の映像信号をポーズ
状態（静止状態）にしたような場合に発生する。これを
特定画素に注目した映像信号の観点でみると、１フレー
ムおきには同じ階調データでかつ隣接フレーム間では階
調差の大きいデータとなった場合が残像（焼き付き）発
生の条件であることになる。従って、これらの状態を検
出、判断することにより残像（焼き付き）発生の有無を
判断し、最適な制御を施すことが可能となる。

【００５６】図１６は本発明の第２の実施形態による残
像（焼き付き）の発生を回避することを可能にした映像
信号処理回路の概略構成を示すブロック図である。図１
６において、１６０１は残像回避制御回路であり、他の
符号は図４の場合と同一である。

【００５７】本発明の第２の実施形態は、図４に示した
第１の実施形態での映像信号処理回路の構成に対し、フ
レームメモリＡ４０３、Ｂ４０５から読み出した映像デ
ータをフレーム間で比較し、比較結果に基づいて残像
（焼き付き）が発生しないような制御を施す残像回避制
御回路１６０１を追加し、この出力映像データ１６０２
を液晶モジュール１０５に出力するようにしたものであ
る。

【００５８】図１６において、フレームメモリＡ４０
３、Ｂ４０５及びフレームメモリ制御回路４０２は、イ
ンターレース形式の偶数、奇数フィールド映像信号１０
１を交互に書き込み、保持した映像データをライン毎に
２度読みするラインダブラー方式で偶数、奇数フレーム
データに変換し出力すると共に、フレーム間の映像デー
タを比較して残像（焼き付き）の発生の有無を判断し、
後段の残像回避制御回路１６０１を制御する。前述した
ように、残像（焼き付き）発生の条件は、特定画素に注
目した映像信号の観点でみると１フレームおきには同一
階調データでかつ隣接フレーム間では階調差の大きいデ
ータとなった場合であるため、複数フレームの映像デー
タを同時に用いる必要がある。従って、図５により説明
した２つのメモリ構成のうち、図５（ｂ）に示す複数フ
レーム容量を搭載したメモリ構成では、複数フレームの
映像データを保持できるものの、これらを同時に読み出
すことが不可能なため、本発明の第２の実施形態におい
ては、図５（ａ）に示した単一フレーム容量を搭載した
メモリ構成を用いている。

【００５９】図１７は図１６に示す残像回避制御回路内
の映像データ比較による残像（焼き付き）発生検出、判
断処理について説明する図であり、次に、これについて
説明する。

【００６０】図１７において、１７０１は最も過去に入
力さ、フレームメモリＡ４０３あるいはフレームメモリ
Ｂ４０５に書き込まれたフレーム映像データの読み出し
状態（以下、＃１リードという）、１７０２、１７０３
は前記＃１リード１７０１に続くフレーム映像データの
読み出し状態（以下、＃２リード、＃３リードとい
う）、１７０４は前記＃１リード１７０１から＃３リー
ド１７０３が同時に読み出されているタイミングでの入
力インターレース映像信号１０１を前記フレームメモリ
Ａ４０３あるいはフレームメモリＢ４０５への書き込み
状態（以下、ライトという）、１７０５は前記＃１リー
ド１７０１と＃２リード１７０２との映像データを比較
する比較回路Ａ、１７０６は同じく前記＃１リード１７
０１と＃３リード１７０３との映像データを比較する比
較回路Ｂである。また、図１７において、経過時間は、
フレームメモリＡ４０３、Ｂ４０５に入力インターレー
ス映像信号１０１を書き込む順序（タイミング）を意味
する。ここで説明する本発明の第２の実施形態では、一
例として、フレームメモリＡ４０３に書き込み、フレー
ムメモリＢ４０５から読み出しを行うものとする。

【００６１】そして、＃１リード１７０１、＃２リード
１７０２、＃３リード１７０３は、すでにフレームメモ
リＢ４０５に書き込まれている映像データを同時に読み
出し、ライト１７０４は、このタイミングでフレームメ
モリＡ４０３に入力インターレース映像信号１０１の書
き込みを行う。前記＃１リード１７０１、＃２リード１
７０２、＃３リード１７０３により同時に読み出された
は映像データは、＃１リード１７０１、＃２リード１７
０２による映像データが比較回路Ａ１７０５で比較さ
れ、＃１リード１７０１、＃３リード１７０３による映
像データが比較回路Ｂ１７０６で比較される。比較回路
Ａ１７０５、比較回路Ｂ１７０６は、比較結果を
（ａ）、（ｂ）として出力する。各比較結果の意味は、
（ｂ）が１フレーム間隔同一画素の比較結果であり、映
像データが動画状態にあるか、ポーズ状態にあるかの判
断を行うためのものであり、（ａ）は隣接フレーム間同
一画素の比較結果であり、前記（ｂ）の結果と合わせて
残像（焼き付き）発生の有無を判断するものである。

【００６２】表１は前述の２つの比較結果に対する対応
の一覧を示しており、前述した２つの比較結果（ａ）、
（ｂ）に対する判定は、次のように行われる。

【００６３】

【表１】すなわち、比較結果（ｂ）が不一致の場合、比較結果
（ａ）の状態に係わらず、動画状態にあるものと判断
し、残像（焼き付き）の発生はないものとして、本発明
の実施形態による残像（焼き付き）回避制御を行わず、
通常状態での表示を行う（図１５の状態）。逆に、比較
結果（ｂ）が一致と判定された場合、もう１つの比較結
果（ａ）が関係し、比較結果（ａ）が不一致の場合、ポ
ーズ状態と判断し、残像（焼き付き）が発生するものと
して、本発明の実施形態による残像（焼き付き）回避制
御を行う（図３（ｃ）の状態）。さらに、比較結果
（ａ）、（ｂ）共に一致の場合、動画状態にあるものと
判断し、本発明による残像（焼き付き）回避制御は行わ
ず、通常状態での表示を行う（図１５の状態）。

【００６４】図１８は図１７に示す残像回避制御回路内
の映像データ比較による残像（焼き付き）発生検出、判
断処理に前述した映像比較結果に基づいた残像（焼き付
き）回避処理を行う演算処理回路１８０１を追加した場
合の処理を説明する図であり、次に、これについて説明
する。

【００６５】図１８において、演算回路１８０１の制御
アルゴリズムは、表１により説明した比較結果に対する
対応一覧に従う。すなわち、演算回路１８０１は、残像
（焼き付き）の発生がないと判断し、通常の表示を行う
場合、＃２リード１７０２の映像データを出力映像デー
タとして、前記液晶モジュール１０５に出力する。ま
た、演算回路１８０１は、残像（焼き付き）の発生があ
ると判断し、これを回避する演算処理を有効にする場
合、入力された＃３リード１７０１及び＃２リード１７
０２による映像データを演算処理し、残像（焼き付き）
の発生しない状態にして前記液晶モジュール１０５に出
力する。従って、液晶モジュール１０５に出力される映
像データは、いずれの状態においてもフレームメモリＡ
４０３、Ｂ４０５からの読み出しデータを用いるため、
色数は前記フレームメモリＡ４０３、Ｂ４０５に格納さ
れるビット数で制限される。従って、Ｒ、Ｇ、Ｂ各８ビ
ットのフルカラーで表示を行う行う場合、前記フレーム
メモリＡ４０３、Ｂ４０５のデータバス幅（図１８のｎ
ビット）は２４ビットとなる。

【００６６】図１９は図１８に示した演算処理回路１８
０１の構成と動作とを説明する図であり、以下、これに
ついて説明する。図１９において、１９０１は隣接する
２つのフレームデータを加算する加算回路、１９０２は
加算回路１９０１より出力される加算データを除算し、
液晶モジュール１０５に出力する除算回路である。

【００６７】図１９において、２つのフレームデータで
あるリードデータ１及びリードデータ２は、そのまま液
晶モジュール１０５に出力した場合、前記図３（ｃ）に
示した状態により残像（焼き付き）が発生するものとす
る。また、図１９では、リードデータ１が白データ（階
調値：ＦＦｈ）、リードデータ２が黒データ（階調値：
００ｈ）であるとする。これら２つのデータは、加算回
路１９０１に入力され、加算データとして出力される
（図示例では、ＦＦｈ（リードデータ１）＋００ｈ（リ
ードデータ２）＝ＦＦｈ（加算結果））。この加算結果
は、後段の除算回路１９０２に入力され、除算処理を施
して、液晶モジュール１０５への出力データとして出力
される。図１９に示す例では、除算処理の一例として２
分の１化処理を示す。従って、液晶モジュール１０５へ
の出力は、常に白データ（階調値：ＦＦｈ）と黒データ
（階調値：００ｈ）との中間調データ（階調値：７Ｆ
ｈ）となり、液晶パネルに定常的な直流電圧が印加され
ず、残像（焼き付き）のない良好な表示を実現すること
ができる。

【００６８】前述した本発明の第２の実施形態は、フレ
ームメモリＡ４０３、Ｂ４０５のデータバス幅で表示色
数が制限される。すなわち、Ｒ、Ｇ、Ｂ各８ビットのフ
ルカラー表示を実現しようとした場合、１つのフレーム
処理に２４ビットのデータバス幅が必要となり、多数の
メモリチップを搭載する必要がある。このメモリチップ
搭載量を抑えた上で残像（焼き付き）を回避することを
可能にした本発明の第３の実施形態について次に説明す
る。

【００６９】図２０は２フレーム間同一画素映像データ
の階調差（ビット精度）に対する残像（焼き付き）現象
検出結果を評価実験によって求めた結果を説明する図で
ある。図２０において、ビット精度とは、２フレーム間
映像データの上位から何ビットを比較するかを示したも
のであり、例えば、図２０に示したビット精度３とは全
８ビット中上位３ビットのみ比較し、残りの下位５ビッ
トについては比較対称外とするものである。図２０に示
すように、上位３ビットが一致（全て“１”）であれ
ば、下位５ビットが何れの状態（図のようにリードデー
タ１が全て“１”、リードデータ２が全て“０”）にあ
っても一致状態とするものである。

【００７０】図２０に示す評価結果から判るように、残
像（焼き付き）の発生を検出可能なビット精度は、上位
３ビット以上でフレーム間データの比較を行った場合で
ある。すなわち、Ｒ、Ｇ、Ｂ各上位３ビットの合計９ビ
ットのバス幅は最低でも必要である。これに対して、メ
モリチップのデータバス幅構成は、ＳＤ＿ＲＡＭを用い
た場合１６ビット幅が主流である。従って、Ｒ、Ｇ、Ｂ
各データバス幅の構成を５−６−５（＝１６ビット）、
あるいは、５−５−５（＝１５ビット）とすることによ
り、メモリチップ搭載数を抑えて、精度よく残像（焼き
付き）発生の有無を判断することができる。

【００７１】なお、図２０に示す評価は、液晶パネルと
して、容量値が大きく、残像（焼き付き）に厳しいとさ
れているスーパーＴＦＴ液晶（横電界液晶）を用いて行
ったが、他の液晶パネル（例えば、ノーマルＴＦＴ液晶
等）を用いた場合、評価結果が異なる可能性がある。

【００７２】図２１は本発明の第３の実施形態による残
像（焼き付き）の発生を回避することを可能にした映像
信号処理回路の概略構成を示すブロック図であり、この
例は、図２０での評価結果を踏まえて映像信号処理回路
を構成した例である。

【００７３】図２１に示す本発明の第３の実施形態は、
図１６に示した第２の実施形態に対し、読み出すフレー
ムメモリＡ４０３、Ｂ４０５の搭載数を削減し、このフ
レームメモリに、ノン・インターレース形式の映像デー
タを格納するために、フレームメモリ制御部４０２の前
段に２ライン分のラインメモリを搭載して構成したもの
である。図２１において、２１０１は映像信号源４０１
より出力されるインターレース形式の映像信号をノン・
インターレース形式に変換するための２ライン分のライ
ンメモリ、２１０２はラインメモリ２１０１を制御する
ラインメモリ制御回路、２１０３はラインメモリ２１０
１よりラインダブラー処理により出力されるノン・イン
ターレース形式の映像信号である。

【００７４】図２１に示す本発明の第３の実施形態にお
いて、ＶＴＲ、ＤＶＤなど映像信号源４０１からのイン
ターレース形式の映像信号は、ラインメモリ２１０１に
書き込まれる。書き込まれた１ライン分の映像データ
は、ライン単位で連続２回ずつ読み出れて、ノン・イン
ターレース形式の映像信号２１０３に変換される。この
変換されたノン・インターレース形式の映像信号２１０
３は、変換と同時にフレームメモリ制御回路４０２を介
してフレームメモリＡ４０３、Ｂ４０５の何れかに書き
込まれると同時に、後段の残像回避制御回路１６０１に
も出力される。フレームメモリＡ４０３、Ｂ４０５は、
それぞれ１フレーム分のメモリ容量が搭載されており、
片方のメモリに書き込みが行われているフレームで、反
対側のメモリから読み出しがおこなわれるように制御さ
れる。従って、残像回避制御回路１６０１に入力される
ノン・インターレース形式の映像信号１０４は、ライン
メモリ２１０１より出力されるノン・インターレース形
式の映像信号２１０３と、これに対し１フレーム前の映
像信号となるフレームメモリＡ４０３、Ｂ４０５からの
映像信号となる。残像回避制御回路１６０１は、これら
の隣接する２フレーム分の映像信号１０４が入力され、
この映像信号に対して残像（焼き付き）を回避するよう
に演算処理を行う（詳細は後述）。

【００７５】図２２は図２１に示したラインメモリ２１
０１の動作タイミングの概略を説明する図、図２３は図
２１に示した残像回避制御回路１６０１の動作の概略を
説明する図であり、以下、これらについて説明する。

【００７６】ラインメモリ２１０１は、片方が書き込み
動作時にもう片方が読み出し動作を行うように、各１ラ
イン容量の２つのメモリにより構成される。ラインメモ
リの読み出し動作は、図２２から判るように、書き込み
１ライン期間において２度の読み出し（ラインダブラ
ー）を行うようにするため、書き込み時の２倍相当のク
ロック速度で行われる。例えば、ビデオ映像であればＶ
ＧＡ相等であるため、書き込み時のクロック速度は３０
ＭＨｚ程度である。読み出し時は、これを２倍速で行う
ため６０ＭＨｚ相当となるが、この速度は、ＸＧＡ解像
度のグラフィック映像信号に相当し、映像データバス構
成はシングル構成で対応可能である。２つのラインメモ
リ２１０１から交互に読み出された映像データ２１０３
は、フレームメモリＡ４０３、Ｂ４０５のいずれかに書
き込まれると同時に、残像回避制御回路１６０１にも入
力される。

【００７７】本発明の第３の実施形態は、図２３に示す
ように、図１８に示した第２の実施形態での残像回避制
御回路１６０１の処理動作に対して、リードフレームを
１フレームのみとし、フレームメモリへ格納する映像デ
ータビット数を削減し、さらに、入力映像データをフレ
ームメモリを介さず直接演算回路２３０１に入力するよ
うにしており、これにより、フレーム間の映像データ比
較処理をなくし、全ての画素について演算処理を実施し
ている。

【００７８】図２３において、まず、前記ラインメモリ
２１０１によりノン・インターレース化された入力映像
データは、全ビット（本例ではＲ、Ｇ、Ｂ各８ビット）
が演算回路２３０１に入力される。これと並行に上位ｎ
ビット分の映像データがフレームメモリに書き込まれ
る。ここで、書き込む上位ｎビットは、図２０により説
明した２フレーム間同一画素映像データの階調差（ビッ
ト精度）に対する残像（焼き付き）現象検出結果に基づ
いて、Ｒ、Ｇ、Ｂ＝５−６−５の１６ビットあるいは５
−５−５の１５ビットとなる。これにより、残像（焼き
付き）の回避を実現可能なビット精度による隣接フレー
ム間の同一画素データを、演算回路２３０１に同時入力
することができる。

【００７９】図２４は図２３に示した演算処理回路２３
０１の構成と動作の概略を説明する図であり、以下、こ
れについて説明する。図２４において、２４０１はライ
ンメモリ２１０１から出力されるノン・インターレース
形式映像信号のＲ、Ｇ、Ｂ各上位５ビットの信号、２４
０２は同じく下位３ビットの信号、２４０３はフレーム
メモリＡ４０３、Ｂ４０５から読み出された上位５ビッ
トの信号１７０１と前記信号２４０１とを加算する加算
回路Ａ、２４０４は加算回路Ａ２４０３からの加算結果
を２分の１化する除算回路、２４０５は除算回路２４０
４から出力される除算結果、２４０６は除算結果２４０
５を上位データ、ラインメモリ２１０１から出力される
ノン・インターレース形式映像信号の下位３ビットを下
位データとして加算する加算回路Ｂである。

【００８０】図２４に示す演算処理回路において、加算
回路Ａ２４０３は、ラインメモリ２１０１から出力され
る映像信号のＲ、Ｇ、Ｂ各上位５ビットの信号２４０１
とフレームメモリＡ４０３、Ｂ４０５から読み出された
上位５ビットの信号１７０１とを加算し、すなわち、隣
接するフレームの同一画素の上位５ビットを加算し、そ
の加算結果を除算回路２４０４に出力する。除算回路２
４０４は、加算回路Ａ２４０３からの信号を２分の１化
する。２分の１化を処理する除算回路は１ビットシフト
による簡易回路で実現可能である。この２分の１化され
た除算結果２４０５は、隣接するフレームの同一画素デ
ータを平均化することになるため、これを上位データ
（図示例では上位５ビット）とした場合、隣接フレーム
間で下位データ（図示例では下位３ビット）がどのよう
な値となっても残像（焼き付き）は発生しない。従っ
て、加算回路Ｂ２４０６は、除算結果２４０５を上位５
ビットデータ、ラインメモリ２１０１から出力されるノ
ン・インターレース形式映像信号の下位３ビットの信号
２４０２を下位３ビットデータとして加算し、その出力
を液晶モジュール１０５へのＲ、Ｇ、Ｂ各８ビット出力
データ１６０２とする。これにより、残像（焼き付き）
を回避した良好な画像の表示を実現することが可能とな
る。

【００８１】また、加算回路Ｂ２４０６で加算する上位
５ビットと下位３ビットとの各データは、同一フレーム
のデータではなく隣接フレーム間のデータ（厳密には上
位５ビットは演算処理を施すため、どちらのデータでも
ない）となるが、残像が発生する原因が図３で説明した
ように、ラインダブラー処理によるポーズ（静止）状態
であることを考慮すると、この状態での画質への影響は
少なく許容可能である。さらに、動画である場合につい
ても、常に映像が変化しているため、連続するフレーム
映像データに規則性がなくても視覚上画質への影響は前
述と同様に少なく許容可能である。

【００８２】

【表２】表２に前述で説明した本発明の第２、第３の実施形態で
必要とするフレームメモリ数を示している。メモリチッ
プとしては、例えば、ＳＤ＿ＲＡＭで汎用性のある５１
２ｗｏｒｄ×１６ｂｉｔ×２ｂａｎｋ構成のものを使用
し、また、表示解像度としてはＸＧＡ（１０２４ドット
×７６８ライン）を想定した。表２から判るように、第
２の実施形態は、メモリチップを４個必要とするのに対
して、第３の実施形態は、別途ラインメモリが２チップ
（各１ライン分）必要であるが、フレームメモリとして
のＳＤ＿ＲＡＭを２チップのみとして実現可能である。
また、これらの必要なメモリ容量を内蔵したＬＳＩ化を
想定した場合、第３の実施形態は、第２の実施形態に比
較して、約１／３のメモリ容量で実現することができ
る。

【００８３】前述した本発明の第１の実施形態による液
晶表示装置によれば、通常マルチスキャン処理等の既知
の回路とされているフレームメモリを用いた入出力非同
期化のタイミング設定を工夫することにより、特別な回
路を追加することなく液晶に対する残像（焼き付き）を
回避した表示を行うことが可能となる。

【００８４】また、本発明の第２の実施形態による液晶
表示装置によれば、前述のマルチスキャン用に搭載した
フレームメモリの構成及び制御方法を変更することによ
り、残像（焼き付き）を回避するための処理に伴う画質
への弊害（フリッカーの発生等）を抑えることができ
る。

【００８５】さらに、本発明の第３の実施形態による液
晶表示装置によれば、残像（焼き付き）の発生する原因
を特定の条件でのものとすることにより、回路コストを
抑えた上で残像（焼き付き）を回避することができ、残
像の回避の処理に伴うフリッカーの発生等の弊害を抑え
ることができる。

【００８６】また、前述した本発明の第１〜第３の実施
形態のいずれにおいても、ＶＴＲ、ＤＶＤなどからのイ
ンターレース形式の映像信号がポーズ状態の場合を例に
説明したが、本発明は、これに限らず液晶モジュール１
０５に与える印加電圧の状態が同じであれば（例えば、
メニュー表示等）、同一のもと見なして適用することが
できる。

【００８７】前述した本発明の各実施形態による液晶表
示装置は、その応用例として、ＣＰＵ、メモリ、入力装
置（キーボード、マウス等）、表示装置等を備えるＰ
Ｃ、ＷＳ等の情報処理装置、テレビ、ＶＴＲ等の電子機
器の表示装置として使用することができ、残像（焼き付
き）を発生させることなく、鮮明な画像を表示させるこ
とができる。

【００８８】

【発明の効果】以上説明したように本発明によれば、入
力される映像信号の形態がインターレス形式で、かつ、
静止状態のあらゆる形態の入力映像信号に対し、特別な
回路を追加することなく、残像（焼き付き）のない良好
な表示状態を得ることができるという効果を得ることが
できる。

【００８９】また、本発明によれば、インターレース形
式の映像信号をノンインターレース形式の映像信号に変
換して表示を行う際にも、高価な部品を用いる回路を必
要とすることなく、残像（焼き付き）のない良好な表示
状態を得ることができるという効果を得ることができ
る。

【００９０】さらに、本発明によれば、残像（焼き付
き）発生のない良好な表示状態を得ることができ、残像
（焼き付き）発生を回避する処理に伴うフリッカーの発
生等の弊害をも抑えることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態による液晶表示装置の
構成を示すブロック図である。

【図２】インターレース形式による入力映像信号を例と
して、残像（焼き付き）発生原因について説明する図で
ある。

【図３】奇数フレーム及び偶数フレームの各データが交
互に液晶モジュールに出力された際の液晶パネル各ライ
ンの特定画素に対する印加信号を説明する図である。

【図４】残像（焼き付き）の発生を回避することを可能
にした映像信号処理回路の概略構成を示すブロック図で
ある。

【図５】フレームメモリの構成例を示す図である。

【図６】図４に示すフレームメモリの動作タイミングの
概略を説明する図である。

【図７】液晶パネルへの印加電圧及び輝度変化の一例を
説明する図である。

【図８】図７とは別のタイミング制御を施した場合の液
晶パネルへの印加電圧及び輝度変化の一例を説明する図
である。

【図９】図７、図８とは別のタイミング制御を施した場
合の液晶パネルへの印加電圧及び輝度変化の一例を説明
する図である。

【図１０】図７〜図９とは別のタイミング制御を施した
場合の液晶パネルへの印加電圧及び輝度変化の一例を説
明する図である。

【図１１】１つの読み出しサイクルのフレーム数と画質
との関係を実験的に求めた結果を説明する図である。

【図１２】輝度差と画質（フリッカー）との関係を実験
的に求めた結果を説明する図である。

【図１３】図２に示したインターレース形式の映像信号
をラインダブラー方式でＩ−Ｐ変換した映像信号に拡大
処理を施す際の状況について説明する図である。

【図１４】拡大率と画質（フリッカー）との関係を実験
的に求めた結果を説明する図である。

【図１５】動画状態である映像信号を入力した際に液晶
パネルに印加される電圧の状態を示す図である。

【図１６】本発明の第２の実施形態による残像（焼き付
き）の発生を回避することを可能にした映像信号処理回
路の概略構成を示すブロック図である。

【図１７】図１６に示す残像回避制御回路内の映像デー
タ比較による残像（焼き付き）発生検出、判断処理につ
いて説明する図である。

【図１８】図１７に示す残像回避制御回路内の映像デー
タ比較による残像（焼き付き）発生検出、判断処理に前
述した映像比較結果に基づいた残像（焼き付き）回避処
理を行う演算処理回路を追加した場合の処理を説明する
図である。

【図１９】図１８に示した演算処理回路の構成と動作と
を説明する図である。

【図２０】２フレーム間同一画素映像データの階調差
（ビット精度）に対する残像（焼き付き）現象検出結果
を評価実験によって求めた結果を説明する図である。

【図２１】本発明の第３の実施形態による残像（焼き付
き）の発生を回避することを可能にした映像信号処理回
路の概略構成を示すブロック図である。

【図２２】図２１に示したラインメモリの動作タイミン
グの概略を説明する図である。

【図２３】図２１に示した残像回避制御回路の動作の概
略を説明する図である。

【図２４】図２３に示した演算処理回路の構成と動作の
概略を説明する図である。

【図２５】従来技術による液晶表示装置における液晶パ
ネルの焼き付きを防止可能とする映像信号処理回路の構
成例を示すブロック図である。

【符号の説明】

１０２液晶表示装置１０３映像信号処理回１０５液晶モジュー部１０６ドライバ制御回路１０７交流化制御回路１１０データ・ドライバ１１１ゲート・ドライバ１１２液晶パネル４０１映像信号源４０２フレームメモリ制御回路４０３、４０５フレームメモリ１６０１残像回避制御回路１７０５、１７０６比較回路１８０１、２３０１演算回路１９０１、２４０３、２４０６加算回路１９０２、２４０４除算回路２１０１ラインメモリ２１０２ラインメモリ制御回路２５０２クランプ回路２５０３ガンマ補正回路２５０４両極性映像信号発生部２５０５ゲート回路２５０７リミッタ回路２５０８バッファ回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６２２Ｇ０９Ｇ 3/20 ６２２Ｒ６３１６３１Ｄ６５０６５０ＥＨ０４Ｎ 5/66 １０２Ｈ０４Ｎ 5/66 １０２Ｂ (72)発明者古橋勉神奈川県川崎市麻生区王禅寺1099番地株式会社日立製作所システム開発研究所内 (72)発明者大橋俊明神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所デジタルメディアシステム事業部内Ｆターム(参考） 2H093 NA16 NA31 NA51 NA58 NC29 ND06 ND12 NF05 NF13 5C006 AA16 AA22 AC26 AC28 AC30 AF03 AF04 AF07 AF44 AF46 AF47 BB11 BC12 BF02 FA04 FA34 5C058 AA06 BA01 BA05 BA09 BB12 BB13 5C080 AA10 BB05 CC03 DD18 EE29 FF09 GG15 GG17 JJ02 JJ04 JJ05

Claims

【特許請求の範囲】

【請求項１】映像信号発生装置からの入力映像を表示
する液晶表示装置において、映像データの書き込み及び
読み出しを同時に行う独立したフレームメモリと、それ
ぞれのフレームメモリを制御するフレームメモリ制御手
段と、フレームメモリから読み出された映像データをあ
る規則性に従って交流化するための交流化制御手段を含
む液晶用ドライバ制御手段と、このドライバ制御手段に
より制御される液晶パネルとを備えたことを特徴とする
液晶表示装置。
【請求項２】前記フレームメモリは、マルチスキャン
制御用として備えられているフレームメモリと兼用さ
れ、書き込み及び読み出し用にそれぞれが単一フレーム
分の容量を１つのメモリチップに搭載したものの複数、
あるいは、複数フレーム分の容量を１つのメモリチップ
に搭載したものの１つにより構成されることを特徴とす
る請求項１記載の液晶表示装置。
【請求項３】前記フレームメモリは、その読み出しタ
イミングが、書き込みタイミングより高速であり、か
つ、書き込みフレーム数と読み出しフレーム数との割合
が一定期間において整数比であり、かつ、前記一定期間
での読み出しフレーム数が書き込みフレーム数に１フレ
ーム加えたフレーム数であり、かつ、前記一定期間での
書き込みフレーム数が偶数、読み出しフレーム数が奇数
となるように制御されることを特徴とする請求項１記載
の液晶表示装置。
【請求項４】前記フレームメモリに保持された連続す
る複数フレームの映像データの各フレームの同一位置の
画素データを比較する比較手段と、その比較結果に従っ
て映像データを演算処理する手段とをさらに備えたこと
を特徴とする請求項１記載の液晶表示装置。
【請求項５】前記比較手段として２系統の比較手段を
備え、それぞれの比較手段は、表示のために出力するフ
レームを基準として、基準フレームと１つ前のフレーム
との間での比較及び基準フレームの前後のフレーム間で
の比較を行うことを特徴とする請求項４記載の液晶表示
装置。
【請求項６】入力される映像信号をその解像度に関係
なく表示パネルに対し全画面表示するための拡大処理を
を行う拡大処理手段をさらに備えることを特徴とする請
求項４記載の液晶表示装置。
【請求項７】前記フレームメモリは、入力される映像
データの色数に対応したデータバス幅を有し、かつ、そ
の書き込み速度と読み出し速度とを一致させ、あるい
は、不一致に制御されることを特徴とする請求項４記載
の液晶表示装置。
【請求項８】前記フレームメモリとは独立にラインメ
モリを備え、既ラインメモリによりインターレース−ノ
ン・インターレス変換を行い、その後段に位置するフレ
ームメモリの入出力データの形式は常にノン・インター
レース形式であることを特徴とする請求項４記載の液晶
表示装置。
【請求項９】前記ラインメモリは、書き込みと読み出
しとを同時に行うために２つが独立に備えられ、前記映
像信号発生装置により決められる書き込み速度に対し、
その２倍程度の速度で読み出されることを特徴とする請
求項８記載の液晶表示装置。
【請求項１０】前記フレームメモリは、書き込み及び
読み出しを同時に行うため、それぞれ１フレーム分の容
量を搭載したメモリチップを独立に１個ずつ備えられ、
その書き込み及び読み出し速度が一致していることを特
徴とする請求項８記載の液晶表示装置。
【請求項１１】前記フレームメモリは、残像発生の有
無を判断することができるだけの映像データのビット数
を、Ｒ、Ｇ、Ｂの各色データの上位ビットを優先して格
納保持することを特徴とする請求項８記載の液晶表示装
置。
【請求項１２】前記液晶パネルに出力される全ての画
素データは、その上位ビットが隣接フレーム間の２つの
階調データの中間調となるように隣接フレーム間で演算
処理が施され、その結果と入力映像データの下位ビット
そのものとであることを特徴とする請求項８記載の液晶
表示装置。
【請求項１３】表示装置を有する電子機器において、
前記表示装置が、請求項１ないし１２のうちいずれか１
記載の液晶表示装置であることを特徴とする電子機器。