JP5335293B2 - 液晶表示装置及びその駆動方法 - Google Patents

液晶表示装置及びその駆動方法 Download PDF

Info

Publication number
JP5335293B2
JP5335293B2 JP2008155883A JP2008155883A JP5335293B2 JP 5335293 B2 JP5335293 B2 JP 5335293B2 JP 2008155883 A JP2008155883 A JP 2008155883A JP 2008155883 A JP2008155883 A JP 2008155883A JP 5335293 B2 JP5335293 B2 JP 5335293B2
Authority
JP
Japan
Prior art keywords
image
frame
progressive
frequency component
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008155883A
Other languages
English (en)
Other versions
JP2009300785A (ja
Inventor
幸彦 坂下
良亮 水野
究 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008155883A priority Critical patent/JP5335293B2/ja
Priority to US12/475,926 priority patent/US8330856B2/en
Publication of JP2009300785A publication Critical patent/JP2009300785A/ja
Priority to US13/670,656 priority patent/US9538125B2/en
Application granted granted Critical
Publication of JP5335293B2 publication Critical patent/JP5335293B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0112—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)
  • Television Systems (AREA)

Description

本発明は、液晶表示装置に関し、特に、フレーム反転（フィールド反転）駆動方式の液晶表示装置及びその駆動方法に関するものである。
液晶表示装置では、ＤＣ電圧がかかると焼き付きが起こるため、１フィールドごとに正負の反転した電界をかける必要がある。１フィールド毎に反転して駆動する方法としては、（１）表示画面全体を同じ極性で駆動し、１フィールド毎に反転駆動する方法、（２）１ライン毎に異なる極性で駆動し、１フィールド毎に反転駆動する方法、（３）１画素毎に異なる極性で駆動し、１フィールド毎に反転する方法、等がある。このようなフィールド反転駆動を行う液晶表示装置には、例えば、特許文献１に記載の液晶表示装置がある。特許文献１では、駆動速度を速くする以外で、フリッカーのない対向電位の調整を可能とする液晶表示装置が提案されている。具体的には、当該液晶表示装置は、各々の画素電極に入力されるビデオ信号の極性を、１フィールドごとに反転する場合と、nフィールド（ｎは１でない正の整数）ごとに反転する場合とに切り換えている。
特開平１１−１３３３７６号公報
しかしながら、従来技術においては、以下に記載する問題がある。例えば、これらのフレーム（フィールド）反転駆動を行う液晶表示装置においては、シネマ映像の高画質な表示と、液晶表示装置の信頼性の対策とを両立できていない。また、２４Ｈｚのシネマ映像を、６０Ｈｚのインタレース信号又はプログレッシブ信号にテレシネ（２−３プルダウン）変換した場合、当該変換した映像には、２枚・３枚毎に同じ画像が連続し、不連続な動きになるという問題があった。
本発明は、上述の問題に鑑みて成されたものであり、フレーム反転駆動における信頼性を確保するとともに、シネマ映像の画質を向上させる液晶表示装置及びその駆動方法を提供することを目的とする。
本発明は、例えば、液晶表示装置として実現できる。液晶表示装置は、２−３プルダウン方式によるインタレース画像をＩ／Ｐ変換することによって得られたプログレッシブ画像のフレームのうち、２フレーム分変換された第１のプログレッシブ画像と３フレーム分変換された第２のプログレッシブ画像とが、同数のフレーム画像になるように倍速変換するフレーム倍速手段と、前記同数のフレーム画像のうち、前記第１のプログレッシブ画像を倍速変換したフレーム画像と前記第２のプログレッシブ画像を倍速変換したフレーム画像の最初のフレーム画像は高周波成分を強調した高周波成分強調画像に置き換え、前記第１のプログレッシブ画像を倍速変換したフレーム画像と前記第２のプログレッシブ画像を倍速変換したフレーム画像の最後のフレーム画像は低周波成分からなる低周波成分画像に置き換えるとともに、各フレーム画像ごとに電気的な極性を反転させて表示する表示手段とを備えることを特徴とする。
また、本発明は、液晶表示装置の駆動方法として実現できる。駆動方法は、２−３プルダウン方式によるインタレース画像をＩ／Ｐ変換することで得られたプログレッシブ画像のフレームのうち、２フレーム分変換された第１のプログレッシブ画像と３フレーム分変換された第２のプログレッシブ画像とが、同数のフレーム画像になるように倍速変換するステップと、前記同数のフレーム画像のうち、前記第１のプログレッシブ画像を倍速変換したフレーム画像と前記第２のプログレッシブ画像を倍速変換したフレーム画像の最初のフレーム画像は高周波成分を強調した高周波成分強調画像に置き換え、前記第１のプログレッシブ画像を倍速変換したフレーム画像と前記第２のプログレッシブ画像を倍速変換したフレーム画像の最後のフレーム画像は低周波成分からなる低周波成分画像に置き換えるとともに、各フレーム画像ごとに電気的な極性を反転させて表示するステップとを含むことを特徴とする。
本発明は、例えば、フレーム反転駆動における信頼性を確保するとともに、シネマ映像の画質を向上させる液晶表示装置及びその駆動方法を提供できる。
以下に本発明の一実施形態を示す。以下で説明される個別の実施形態は、本発明の上位概念、中位概念及び下位概念など種々の概念を理解するために役立つであろう。また、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。
＜第１の実施形態＞
以下では、図１乃至図３を参照して、第１の実施形態について説明する。図１は、第１の実施形態に係る液晶表示装置の構成例を示すブロック図である。ここでは、主に本発明に関するブロックについて説明する。したがって、本発明における液晶表示装置は、他のブロックを含んで構成されてもよい。なお、以下では、表示装置の一例として、液晶表示装置を例に説明する。
液晶表示装置１００は、映像入力端子１０１、Ａ／Ｄ変換器１０２、Ｉ／Ｐ変換部１０３、スケーラ１０４、フレーム倍速部１０５、メモリ１０６、１０７、反転増幅回路１０８、非反転増幅回路１０９、極性切換回路１１０、液晶パネル１１１、入力タイミング発生部１１２、出力タイミング発生部１１３、２−３プルダウン検出部１１４及び動き補正処理部１１５を備える。
映像入力端子１０１では、入力手段として機能し、例えば、液晶パネル１１１に表示させるオリジナルのシネマ画像が入力される。映像入力端子１０１から入力された画像（画像信号）は、Ａ／Ｄ変換器１０２に入力され、Ａ／Ｄ変換される。Ａ／Ｄ変換された画像信号は、Ｉ／Ｐ変換部１０３に入力され、インタレース信号からプログレッシブ信号に変換される。ここで、インタレースとは、液晶パネル１１１の走査線において、１本置きに上から下まで表示し、その後に残りの走査線を上から下まで表示する。つまり、１フレームの画面を表示するのに２回で描く表示方法を示す。また、プログレッシブとは、いわゆるノンインタレースであり、１回で１フレーム画面を表示する表示方法を示す。
スケーラ１０４は、Ｉ／Ｐ変換された画像信号の解像度を液晶パネル１１１の解像度に合わせるために、拡大・縮小等の解像度変換処理を行う。フレーム倍速部１０５は、入力画像（画面）の１フレームを複数のフレームに変換する。例えば、フレーム倍速部１０５は、スケーラ１０４からの出力画像信号におけるフレームレートを２倍に変換する。変換された画像信号は、メモリ１０６、１０７に書き込まれる。
動き補正処理部１１５は、複数のフレーム画像のうち少なくとも１つを異なる画像に置き換える。したがって、動き補正処理部１１５は、表示手段の一例である。また、本実施形態によれば、動き補正処理部１１５は、フレーム倍速部１０５から出力された画像信号を、高周波成分を強調した画像信号と、低周波成分からなる画像信号とに分けて、反転増幅回路１０８、非反転増幅回路１０９に出力する。したがって、動き補正処理部１１５は、補正手段の一例である。反転増幅回路１０８及び非反転増幅回路１０９は、入力された画像信号を液晶パネル１１１の駆動に適した信号レベルに増幅する。極性切換回路１１０は、反転増幅回路１０８及び非反転増幅回路１０９から出力された画像信号を、正極性及び負極性の信号となるように、電気的な極性を交互に切り換えて液晶パネル１１１に出力する。極性反転回路１１０は、表示手段の一例である。
２−３プルダウン検出部１１４は、画像信号における静止フィールドの周期パターンを検出し、当該画像信号がテレシネ変換画像であるか否かを識別し、検出情報を出力する。２−３プルダウン検出部１１４は、判定手段の一例である。入力タイミング発生部１１２は、図１に示すように、信号線で接続された各ブロックに画像信号を入力するための情報を出力する。当該各ブロックは、この情報に従って画像信号を入力する。一方、出力タイミング発生部１１３は、各ブロックから画像信号を出力するための情報を出力する。
次に、図２を参照して、動き補正処理部１１５の詳細について説明する。図２は、第１の実施形態に係る動き補正処理部１１５の動作を説明するための回路図である。動き補正処理部１１５は、フレーム倍速部１０５から出力された画像信号を、高周波成分を強調した画像と低周波成分からなる画像とに分けて交互に出力する。
動き補正処理部１１５は、入力端子２２１、２２２、ローパスフィルタ２２３、減算器２２４、乗算器２２５、２２７、２２８、加算器２２６、セレクタ２２９及び出力端子２１０を備える。入力端子２２１には、フレーム倍速部１０５から出力された画像（映像）信号が入力される。また、入力端子２２２には、高周波成分を強調した画像と、低周波成分からなる画像とを切り換えて出力するための選択信号が入力される。この選択信号は、例えば、出力タイミング発生部１１３によって出力される。
フレーム倍速部１０５から出力された画像（映像）信号は、入力端子２２１を介して入力され、ローパスフィルタ２２３により高周波成分を削除した低周波成分画像が抽出される。低周波成分画像は、乗算器（第１乗算器）２２８によって予め定められた係数Ｋ３を乗じて、セレクタ２２９により切り換えて出力される。
また、入力端子２２１から入力された画像信号は、減算器２２４に入力され、ローパスフィルタ２２３からの出力信号と減算される。これにより、動き補正処理部１１５は、高周波成分画像を抽出する。さらに、高周波成分画像は、乗算器（第２乗算器）２２５によって予め定められた係数Ｋ１が乗算された処理結果に、加算器２２６によって、入力端子２２１から入力された元画像が加算される。これにより、動き補正処理部１１５は、元画像に高周波成分画像を加えた高周波成分強調画像を得る。その後、高周波成分強調画像は、乗算器（第３乗算器）２２７によって予め定められた係数Ｋ２が乗算され、セレクタ２２９を介して出力される。
本実施形態では、テレシネ変換（２−３プルダウン）によりＮＴＳＣ信号等の６０Ｈｚのインタレース信号に変換された映像を入力した場合の処理方法について説明する。図３を参照して、テレシネ画像に対して行われる、フレーム反転倍速駆動処理及び動き改善駆動について説明する。
図３は、第１の実施形態に係るフレーム反転倍速駆動処理及び動き改善駆動の処理フローを説明するための図である。ここでは、６０Ｈｚインタレースのテレシネ画像信号に対して、フレーム反転倍速駆動処理及び動き改善駆動を行った例について説明する。
ここで、図３（ａ）は、オリジナルのシネマ画像を示す。図３（ｂ）は、画像信号入力端子１０１から入力されるテレシネ変換後の信号を示す。図３（ｃ）は、Ｉ／Ｐ変換部１０３から出力されるＩＰ変換後の画像信号の出力を示す。図３（ｄ）は、フレーム倍速部１０５によるメモリ１０６への書込を示す。図３（ｅ）は、フレーム倍速部１０５によるメモリ１０７への書込を示す。図３（ｆ）は、フレーム倍速部１０５によるメモリ１０６からの読出を示す。図３（ｇ）は、フレーム倍速部１０５によるメモリ１０７からの読出を示す。図３（ｈ）は、動き補正処理部１１５からの出力を示す。図３（ｉ）は、液晶パネル１１１の駆動信号となる極性反転回路１１０からの出力を示す。また、３０１、３０２は、シネマ画像を示す。３０３〜３０７は、インタレース画像を示す。３０８〜３１２は、プログレッシブ画像を示す。３１３〜３１７は、メモリ１０６又はメモリ１０７に書き込まれるプログレッシブ画像を示す。
図３（ａ）に示すように、オリジナルのシネマ映像の画像信号は、１秒間に２４フレームの画像で構成されており、２４Ｈｚで画像が更新される。ここで、シネマ映像をＮＴＳＣ信号等の６０Ｈｚのインタレース信号にテレシネ変換を行う場合には、２−３プルダウンという方式が用いられる。２−３プルダウン方式は、図３（ｂ）に示すように、シネマフィルムの１枚の画像を２枚繰り返す場合と３枚繰り返す場合とを交互に行うことにより、２４Ｈｚのフレームレートから６０Ｈｚのフレームレートに変換する。さらに、偶数ラインと奇数ラインとを６０Ｈｚのフレーム毎に交互に読み出すことにより、テレシネ変換後のインタレース信号を得ることができる。
上述のテレシネ変換後のインタレース信号は、画像信号入力端子１０１から入力され、Ａ／Ｄ変換器１０２に入力される。Ａ／Ｄ変換器１０２は、入力された画像信号をＡ／Ｄ変換し、Ｉ／Ｐ変換部１０３に入力する。ここで、図１に示すように、２−３プルダウン検出部１１４は、２−３プルダウン後のテレシネ変換された６０Ｈｚのインタレース信号を検出する。
２−３プルダウン方式により変換された画像（フィルム画像）の場合には、静止フィールドが５フィールド毎に発生する。２−３プルダウン検出部１１４は、この周期パターンを検出してフィルム画像（テレシネ変換画像）か、一般の画像かを識別して、検出情報を出力する。例えば、図３（ｂ）では、シネマ画像３０２から作成された画像３０５、３０７が同じ画像となるため、静止フィールドと判断され、２−３プルダウンの位相が検出される。
２−３プルダウン検出部１１４により検出された位相により、図３（ｃ）に示すように、Ｉ／Ｐ変換部１０３では、画像３０３、３０４のインタレース画像からプログレッシブ画像３０８、３０９を生成する。また、画像３０５、３０６のインタレース画像からプログレッシブ画像３１０、３１２、３１３を生成する。
ＩＰ変換後の画像信号は、スケーラ１０４に入力され、入力画像の解像度を液晶パネル１１１へ表示を行う解像度に合せて、拡大・縮小等の解像度変換処理が行われる。スケーラ１０４から出力される画像信号は、フレーム倍速部１０５に入力され、フレームレートが２倍に変換される。
ＩＰ変換後のプログレッシブ画像３０８〜３１２は、スケーラ１０４を経て、図３（ｄ）、図３（ｅ）に示すように、フレーム倍速部１０５により、メモリ１０６及びメモリ１０７に交互に書込まれる。なお、図３（ｄ）、図３（ｅ）は、フレーム倍速部１０５によってメモリ１０６及びメモリ１０７に書き込まれる画像のタイミングを示す。１フレーム毎に、メモリ１０６とメモリ１０７に交互にデータが書き込まれる。また、図３（ｆ）、図３（ｇ）は、フレーム倍速部１０５によってメモリ１０６及びメモリ１０７からデータを読み出す際のタイミングを示す。
図３（ｆ）、図３（ｇ）に示すように、フレーム倍速部１０５は、メモリ１０６に書き込まれたデータを書込みのフレームレートの２倍で、２回読み出すことにより、同じ画像を連続して２回出力する。続いて、フレーム倍速部１０５は、メモリ１０７に書き込まれたデータを連続して２回読み出す。このように、メモリからの読み出しを２倍の速度で行い、１フレームの書込の間に２フレーム分の画像を読み出すことにより、入力画像のフレームレートを２倍にすることが可能となる。
フレーム倍速部１０５により、倍速変換された画像３１８〜３２７は、動き補正処理部１１５へ入力される。動き補正処理部１１５は、図３（ｈ）に示すように、シネマ画像の切り換わりの最初のフレームの画像３２８、３３２を高周波成分を強調した画像に変換し、連続する５フレームの最後の画像３３１、３３７を低周波成分のみの画像に変換する。
動き補正処理部１１５から出力された画像３２８〜３３７は、反転増幅回路１０８及び非反転増幅回路１０９に入力され、液晶パネル１１１の駆動に適した信号レベルに増幅した後に、極性切換回路１１０に入力され、図３（ｉ）に示すように、２倍にされた画像が、各々、液晶パネルの共通電極電圧に対して、正極性及び負極性の信号となるように交互に切り換えて出力される。このように、正極性と負極性の画像を交互に出力することにより、フリッカーの無い表示を得ることができる。
以上説明したように、本実施形態に係る表示装置は、倍速変換された複数のフレーム画像のうち、少なくとも１つを異なる画像に置き換えて表示する。具体的には、本表示装置は、倍速変換された複数のフレーム画像のうち、少なくとも１つずつを高周波成分強調画像又は低周波成分強調画像に置き換えて表示する。さらに、本表示装置は、シネマ画像の切り換わり部分の画像に対して動き補正処理を行った画像を表示する。これにより、動画ぼけの改善した表示装置装置を得ることができる。また、６０Ｈｚの入力に対して、表示のリフレッシュレートを１２０Ｈｚとすることにより、フレーム毎に駆動極性を反転するフレーム反転駆動においても、フリッカーを目視では検知できなくすることが可能となり、フリッカーレスの高画質表示が可能となった。このように、本実施形態によれば、フレーム反転駆動による焼き付けやフリッカー等の対策とシネマ映像の高画質表示とを両立させて実現する表示装置を提供できる。また、１フレーム毎に反転して駆動する方法としては、（１）表示画面全体を同じ極性で駆動し、１フレーム毎に反転駆動する方法、（２）１ライン毎に異なる極性で駆動し、１フレーム毎に反転駆動する方法、（３）１画素毎に異なる極性で駆動し、１フレーム毎に反転する方法、等があるが、何れの方法にも適用できる。
＜第２の実施形態＞
次に、図４を参照して、第２の実施形態について説明する。本実施形態では、フレーム倍速を行う液晶表示装置において、テレシネ画像の動きを改善し、高画質表示を実現するとともに、ＡＣ駆動におけるＤＣ成分の偏りを改善した液晶表示装置について説明する。
第１の実施形態では、シネマ映像のホールド特性に起因した動きぼけについて改善しているが、２−３パターンがそのままフレーム倍速処理されるため、異なるパターン数が繰り返されるために生ずる不連続な動き映像が残っている。つまり、１枚のシネマ画像から作られた２枚又は３枚と交互に続く画像がそのままフレーム倍速化処理されることとなる。したがって、フレーム倍速後は、図３（ｈ）に示すように、４枚又は６枚と交互に画像が続くため、連続した動きが続く画像等では、動きが不自然に感じられる場合があり、画質劣化の可能性がある。本実施形態では、この不連続な動きによる画質劣化を改善する方法について説明する。
図４は、第２の実施形態に係るフレーム反転倍速駆動処理及び動き改善駆動の処理フローを説明するための図である。ここでは、２−３プルダウン検出部１１４において、テレシネ画像であることを検出し、２−３プルダウンの位相を検出した場合のテレシネ画像に対しての処理フローを説明する。なお、以下では、主に図３の説明と異なる部分について説明する。
ここで、図４（ａ）は、オリジナルのシネマ画像を示す。図４（ｂ）は、画像信号入力端子１０１から入力されるテレシネ変換後の信号を示す。図４（ｃ）は、Ｉ／Ｐ変換部１０３から出力されるＩＰ変換後の画像信号の出力を示す。図４（ｄ）は、フレーム倍速部１０５によるメモリ１０６への書込を示す。図４（ｅ）は、フレーム倍速部１０５によるメモリ１０７への書込を示す。図４（ｆ）は、フレーム倍速部１０５によるメモリ１０６からの読出を示す。図４（ｇ）は、フレーム倍速部１０５によるメモリ１０７からの読出を示す。図４（ｈ）は、動き補正処理部１１５からの出力を示す。図４（ｉ）は、液晶パネル１１１の駆動信号となる極性反転回路１１０からの出力を示す。また、４０１、４０２は、シネマ画像を示す。４０３〜４０７は、インタレース画像を示す。４０８〜４１２は、プログレッシブ画像を示す。４１３〜４１７は、メモリ１０６又はメモリ１０７に書き込まれるプログレッシブ画像を示す。
本実施形態によれば、２−３プルダウン検出部１１４によってテレシネ画像であると判断した場合、フレーム倍速部１０５は、図４（ｆ）、図４（ｇ）に示すように、メモリ１０６、１０７からデータを読み出す。具体的には、メモリ１０６から画像Ａを２フレーム分（４１８、４１９）読み出した後に、メモリ１０７から画像Ａを３フレーム分（４２０、４２１、４２２）連続して読み出す。そして、メモリ１０６から読み出すタイミングを１フレーム分ずらすことにより、メモリ１０６より画像Ｂを１フレームだけ読出し（４２３）、メモリ１０７から画像Ｂを２フレーム分（４２４、４２５）読み出す。続いて、メモリ１０６から画像Ｂを２フレーム分（４２６，４２７）読み出す。
上述のように読み出すことにより、画像Ａ（４１８〜４２２）及び画像Ｂ（４２３〜４２７）が各々５フレーム連続することになり、同数のフレームが連続して繰り返されるため、動きのスムーズな高画質の映像を得ることが可能となる。フレーム倍速部１０５により、倍速変換された画像は、動き補正処理部１１５へ入力される。
動き補正処理部１１５は、図４（ｈ）に示すように、シネマ画像の切り換わりの最初のフレーム４２８、４３３を高周波成分を強調した画像に変換し、連続する５フレームの最後の画像４３２及び４３７を低周波成分のみの画像に変換する。
図４（ｉ）に示すように、画像４３８〜４４２の連続する５フレームでは、高周波成分を強調した画像４３８と低周波成分の画像４４２とが正極性側で駆動される。逆に、画像４４３〜４４７の連続する５フレームでは、高周波成分を強調した画像４４３と低周波成分の画像４４７とが負極性側で駆動される。したがって、連続する５フレーム毎に、動き補正処理部１１５にて変換した画像を駆動する極性が逆になるため、ＤＣ成分の偏りは相殺されることになり、焼き付き等の信頼性の劣化が改善される。
本実施形態では、ＮＴＳＣのインタレース信号が入力される場合について説明したが、プログレッシブ信号が入力した場合においても、ＩＰ変換処理を行わないだけであり、同様の処理が可能である。この場合は、図３及び図４等において、ＩＰ変換後の信号がプログレッシブ入力信号となる。
また、本実施形態では、アナログ入力の場合について説明したが、ＤＶＩ等のデジタル信号が入力される場合においても、本発明を適用することができる。また、本実施形態では、２つのメモリを使用した例について説明したが、これに限定されず、１つのメモリで領域を分けて使用してもよい。
＜第３の実施形態＞
次に、図５及び図６を参照して、第３の実施形態について説明する。本実施形態では、動き補正処理として、黒挿入処理を用いた例について説明する。黒挿入処理とは、倍速されたフレームに、均一な階調の画像（例えば、黒画像）を挿入する処理を示す。
図５は、比較例となる黒挿入処理を説明するための図である。図５（ａ）は、フレーム倍速部１０５によってメモリ１０６、１０７から読み出された画像を示す。また、図５（ｂ）は、極性反転回路での出力を示す。
図５に示すように、比較例では、フレームを２倍にした後の後ろ側のフレームに黒挿入をおこなっている。この場合、黒挿入が、負極性側のみで行われるため、ＤＣ成分の偏りが生じ、焼き付き等の信頼性劣化の要因となる。
図６は、第３の実施形態に係る黒挿入処理を説明するための図である。図６（ａ）は、フレーム倍速部１０５によってメモリ１０６、１０７から読み出された画像を示す。また、図６（ｂ）は、極性反転回路での出力を示す。
図６に示すように、本実施形態では、２−３パタ‐ンの入力信号を、フレーム倍速後、５−５パターンに変換し、５−５パターンの切換え部において、黒挿入処理を実行する。そのため、黒挿入を行うフレームの極性が５フレーム毎に、入れ替わるため、ＤＣ成分の偏りが改善されるとともに、連続した５フレーム毎に画像が切り換わるため、不連続な動画表示による画質劣化も生じないという効果がある。
＜第４の実施形態＞
次に、図７及び図８を参照して、第４の実施形態について説明する。本実施形態では、動き補正処理として、少なくとも１つのフレーム画像をオーバードライブ駆動の画像に置き換える例について説明する。
図７は、比較例となるオーバードライブ処理を説明するための図である。図７（ａ）は、フレーム倍速部１０５によってメモリ１０６、１０７から読み出された画像を示す。また、図７（ｂ）は、極性反転回路での出力を示す。
比較例では、フレームを２倍にした後の４−６パターン映像において、画像が切り換わるフレームでオーバードライブ処理を実行する。この場合、オーバードライブが、正極性側のみで行われるため、ＤＣ成分の偏りが生じ、焼き付き等の信頼性劣化の要因となる。
図８は、第４の実施形態に係るオーバードライブ処理を説明するための図である。図８（ａ）は、フレーム倍速部１０５によってメモリ１０６、１０７から読み出された画像を示す。また、図８（ｂ）は、極性反転回路での出力を示す。
本実施形態では、２−３パタ‐ンの入力信号を、フレーム倍速後、５−５パターンに変換し、５−５パターンの切り換え部において、オーバードライブ処理を実行する。そのため、オーバードライブ処理を実行するフレームの極性が５フレーム毎に、入れ替わるため、ＤＣ成分の偏りが改善されるとともに、連続した５フレーム毎に画像が切り換わるため、不連続な動画表示による画質劣化も生じないという効果がある。
第１の実施形態に係る液晶表示装置の構成例を示すブロック図である。 第１の実施形態に係る動き補正処理部１１５の動作を説明するための回路図である。 第１の実施形態に係るフレーム反転倍速駆動処理及び動き改善駆動の処理フローを説明するための図である。 第２の実施形態に係るフレーム反転倍速駆動処理及び動き改善駆動の処理フローを説明するための図である。 比較例となる黒挿入処理を説明するための図である。 第３の実施形態に係る黒挿入処理を説明するための図である。 比較例となるオーバードライブ処理を説明するための図である。 第４の実施形態に係るオーバードライブ処理を説明するための図である。
符号の説明
１０１：映像信号入力端子
１０２：Ａ／Ｄ変換器
１０３：Ｉ／Ｐ変換部
１０４：スケーラ
１０５：フレーム倍速部
１０６：メモリ
１０７：メモリ
１０８：反転増幅回路
１０９：非反転増幅回路
１１０：極性切換回路
１１１：液晶パネル
１１２：入力タイミング発生部
１１３：出力タイミング発生部
１１４：２−３プルダウン検出部
１１５：動き補正処理部

Claims (3)

  1. ２−３プルダウン方式によるインタレース画像をＩ／Ｐ変換することによって得られたプログレッシブ画像のフレームのうち、２フレーム分変換された第１のプログレッシブ画像と３フレーム分変換された第２のプログレッシブ画像とが、同数のフレーム画像になるように倍速変換するフレーム倍速手段と、
    前記同数のフレーム画像のうち、前記第１のプログレッシブ画像を倍速変換したフレーム画像と前記第２のプログレッシブ画像を倍速変換したフレーム画像の最初のフレーム画像は高周波成分を強調した高周波成分強調画像に置き換え、前記第１のプログレッシブ画像を倍速変換したフレーム画像と前記第２のプログレッシブ画像を倍速変換したフレーム画像の最後のフレーム画像は低周波成分からなる低周波成分画像に置き換えるとともに、各フレーム画像ごとに電気的な極性を反転させて表示する表示手段と
    を備えることを特徴とする液晶表示装置。
  2. 前記フレーム画像を、前記高周波成分強調画像と、前記低周波成分画像とに補正する補正手段をさらに備え、
    前記補正手段は、
    前記インタレース画像をＩ／Ｐ変換することによって得られたプログレッシブ画像の低周波成分を抽出するローパスフィルタと、
    抽出された前記低周波成分に予め定められた係数を乗算して、前記低周波成分画像を出力する第１乗算器と、
    前記プログレッシブ画像から前記低周波成分を減算して、該プログレッシブの高周波成分を抽出する減算器と、
    抽出された前記高周波成分に予め定められた係数を乗算する第２乗算器と、
    前記第２乗算器の処理結果に前記プログレッシブを加算する加算器と、
    前記加算器の処理結果に予め定められた係数を乗算して、前記高周波成分強調画像を出力する第３乗算器と
    を備えることを特徴とする請求項１に記載の液晶表示装置。
  3. ２−３プルダウン方式によるインタレース画像をＩ／Ｐ変換することで得られたプログレッシブ画像のフレームのうち、２フレーム分変換された第１のプログレッシブ画像と３フレーム分変換された第２のプログレッシブ画像とが、同数のフレーム画像になるように倍速変換するステップと、
    前記同数のフレーム画像のうち、前記第１のプログレッシブ画像を倍速変換したフレーム画像と前記第２のプログレッシブ画像を倍速変換したフレーム画像の最初のフレーム画像は高周波成分を強調した高周波成分強調画像に置き換え、前記第１のプログレッシブ画像を倍速変換したフレーム画像と前記第２のプログレッシブ画像を倍速変換したフレーム画像の最後のフレーム画像は低周波成分からなる低周波成分画像に置き換えるとともに、各フレーム画像ごとに電気的な極性を反転させて表示するステップと
    を含むことを特徴とする液晶表示装置の駆動方法。
JP2008155883A 2008-06-13 2008-06-13 液晶表示装置及びその駆動方法 Expired - Fee Related JP5335293B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008155883A JP5335293B2 (ja) 2008-06-13 2008-06-13 液晶表示装置及びその駆動方法
US12/475,926 US8330856B2 (en) 2008-06-13 2009-06-01 Display apparatus and driving method thereof
US13/670,656 US9538125B2 (en) 2008-06-13 2012-11-07 Display apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008155883A JP5335293B2 (ja) 2008-06-13 2008-06-13 液晶表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JP2009300785A JP2009300785A (ja) 2009-12-24
JP5335293B2 true JP5335293B2 (ja) 2013-11-06

Family

ID=41414395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008155883A Expired - Fee Related JP5335293B2 (ja) 2008-06-13 2008-06-13 液晶表示装置及びその駆動方法

Country Status (2)

Country Link
US (2) US8330856B2 (ja)
JP (1) JP5335293B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011017936A (ja) * 2009-07-09 2011-01-27 Canon Inc 画像表示装置及びその制御方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5335293B2 (ja) * 2008-06-13 2013-11-06 キヤノン株式会社 液晶表示装置及びその駆動方法
JP5202347B2 (ja) * 2009-01-09 2013-06-05 キヤノン株式会社 動画像処理装置および動画像処理方法
JP2010286587A (ja) * 2009-06-10 2010-12-24 Sony Corp 画像表示装置、画像表示観察システム、画像表示方法、及びプログラム
JP5321269B2 (ja) 2009-06-16 2013-10-23 ソニー株式会社 画像表示装置、画像表示方法、及びプログラム
JP5411713B2 (ja) * 2010-01-08 2014-02-12 キヤノン株式会社 映像処理装置及び方法
JP5566165B2 (ja) * 2010-03-31 2014-08-06 キヤノン株式会社 液晶表示装置
JP5199327B2 (ja) 2010-05-28 2013-05-15 シャープ株式会社 表示装置および表示方法
JP5763933B2 (ja) * 2011-02-10 2015-08-12 キヤノン株式会社 画像処理装置、画像処理方法
JP2013137418A (ja) * 2011-12-28 2013-07-11 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
KR102080876B1 (ko) * 2013-05-08 2020-02-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10497329B2 (en) * 2013-11-25 2019-12-03 Lg Display Co., Ltd. Device for changing driving frequency
JP6085395B2 (ja) * 2014-06-04 2017-02-22 堺ディスプレイプロダクト株式会社 液晶表示装置及び表示方法
CN106803234B (zh) * 2015-11-26 2020-06-16 腾讯科技（深圳）有限公司 图片编辑中的图片显示控制方法及装置
KR102577981B1 (ko) * 2016-11-14 2023-09-15 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
JP2018139377A (ja) 2017-02-24 2018-09-06 キヤノン株式会社 投影装置およびその制御方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333088A (ja) * 1997-05-28 1998-12-18 Canon Inc 投射画像の表示方法および投射型画像表示装置
JP3478717B2 (ja) * 1997-10-27 2003-12-15 キヤノン株式会社 液晶表示装置の調整方法
JP5127089B2 (ja) * 2000-10-17 2013-01-23 キヤノン株式会社 表示装置、投射型表示装置、光変調装置の駆動装置、及び光変調装置の駆動方法
US7119837B2 (en) * 2002-06-28 2006-10-10 Microsoft Corporation Video processing system and method for automatic enhancement of digital video
JP2004159191A (ja) * 2002-11-07 2004-06-03 Seiko Epson Corp 画像データに応じたフレームレートの変換
JP2004212645A (ja) * 2002-12-27 2004-07-29 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法およびプラズマ表示装置
JP2004264725A (ja) * 2003-03-04 2004-09-24 Sharp Corp 液晶表示装置
JP4379677B2 (ja) * 2003-03-05 2009-12-09 ソニー株式会社 画像処理装置および方法、記録媒体、プログラム、並びに表示装置
US20050273657A1 (en) * 2004-04-01 2005-12-08 Hiroshi Ichiki Information processing apparatus and method, and recording medium and program for controlling the same
TW200623897A (en) * 2004-12-02 2006-07-01 Seiko Epson Corp Image display method, image display device, and projector
JP4677343B2 (ja) * 2005-01-14 2011-04-27 キヤノン株式会社 画像表示装置及び方法
JP4290140B2 (ja) * 2005-04-04 2009-07-01 キヤノン株式会社 表示装置及びその表示制御方法
JP4367948B2 (ja) 2005-08-05 2009-11-18 本田技研工業株式会社 一体成形ギヤ及び内燃機関用キック始動装置
JP2007047476A (ja) * 2005-08-10 2007-02-22 Canon Inc 液晶表示装置および液晶表示装置の駆動方法
JP2007133051A (ja) * 2005-11-09 2007-05-31 Hitachi Displays Ltd 画像表示装置
JP4131281B2 (ja) * 2006-05-09 2008-08-13 ソニー株式会社 画像表示装置、信号処理装置、および画像処理方法、並びにコンピュータ・プログラム
JP4172495B2 (ja) * 2006-05-09 2008-10-29 ソニー株式会社 画像表示装置、信号処理装置、および画像処理方法、並びにコンピュータ・プログラム
JP4438795B2 (ja) * 2006-12-28 2010-03-24 株式会社日立製作所 映像変換装置、映像表示装置、映像変換方法
JP5060200B2 (ja) * 2007-08-08 2012-10-31 キヤノン株式会社 画像処理装置および画像処理方法
JP5226361B2 (ja) 2008-04-09 2013-07-03 キヤノン株式会社 放送受信装置、放送受信方法
JP5335293B2 (ja) * 2008-06-13 2013-11-06 キヤノン株式会社 液晶表示装置及びその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011017936A (ja) * 2009-07-09 2011-01-27 Canon Inc 画像表示装置及びその制御方法

Also Published As

Publication number Publication date
US8330856B2 (en) 2012-12-11
US20090310018A1 (en) 2009-12-17
US20130063657A1 (en) 2013-03-14
US9538125B2 (en) 2017-01-03
JP2009300785A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
JP5335293B2 (ja) 液晶表示装置及びその駆動方法
US8063861B2 (en) Image display unit
JP4686800B2 (ja) 画像表示装置
US7817127B2 (en) Image display apparatus, signal processing apparatus, image processing method, and computer program product
JP5049703B2 (ja) 画像表示装置、画像処理回路およびその方法
JP2002351382A (ja) ディスプレイ装置
EP2262255B1 (en) Image processing apparatus and image processing method
JP2006337448A (ja) 画像表示装置
JP4367100B2 (ja) 画像表示装置
JP4320989B2 (ja) 表示装置
JP5149725B2 (ja) 画像処理装置及びその制御方法
JP5249166B2 (ja) 画像処理装置、画像処理方法
JP4548065B2 (ja) 画像処理装置
JP2007047476A (ja) 液晶表示装置および液晶表示装置の駆動方法
JP2003005723A (ja) 液晶表示装置及び電子機器
JP2002091392A (ja) 液晶駆動法及び駆動制御装置
JP2007094008A (ja) 表示装置
JP2008216648A (ja) 映像表示装置、映像表示方法、および映像表示システム
JP4306274B2 (ja) 液晶表示装置
JP2008009227A (ja) 画像データ出力装置及び液晶表示装置
JP4770290B2 (ja) 液晶表示装置
JP2012095035A (ja) 画像処理装置及びその制御方法
JP6101842B2 (ja) ビデオ振幅変調
JP2008118620A (ja) 画像表示装置及び方法、画像処理装置及び方法
JP4556198B2 (ja) 画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130607

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130731

R151 Written notification of patent or utility model registration

Ref document number: 5335293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees