CN115866318A - 多路视频数据处理方法、装置、设备及可读存储介质 - Google Patents
多路视频数据处理方法、装置、设备及可读存储介质 Download PDFInfo
- Publication number
- CN115866318A CN115866318A CN202211557666.8A CN202211557666A CN115866318A CN 115866318 A CN115866318 A CN 115866318A CN 202211557666 A CN202211557666 A CN 202211557666A CN 115866318 A CN115866318 A CN 115866318A
- Authority
- CN
- China
- Prior art keywords
- video
- data
- channel
- source
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Television Systems (AREA)
Abstract
本申请实施例提供了一种多路视频数据处理方法、装置、设备及可读存储介质,将多路源视频分别写入第一预设内存,再从所述第一预设内存中分别读取各路源视频的视频流数据进行预处理,得到对应的帧数据,接着将各路源视频的帧数据按照预设偏移规则写入第二预设内存,得到整合视频。通过离线通道和内存存储的方式实现对多路源视频的高效拼接处理,且同时支持各路视频单独预处理的动态调整,多路数据处理过程中相互不影响,在支持多路的场景下尽可能实现处理模块的复用。
Description
技术领域
本申请涉及视频处理领域,尤其涉及一种多路视频数据处理方法、装置、设备及可读存储介质。
背景技术
在机顶盒(Set Top Box简称STB)、电视机(Television,简称TV)等相关多媒体处理芯片出现越来越多的多路输入做同显、异显的需求。对于多路的要求逐渐的定制化,导致当前支持起来成本上升,或者支持难度大的问题。
现有的多路视频数据处理方案是图形层与视频层复用,即为将刷新频率没这么高的图形层用作视频层,将输出的多路其中一路放入图形层显示,同时使用图形处理器(Graphics Processing Unit,简称GPU)做叠加,可以实现多层视频层的叠加输出。由于视频层与图形层的处理重点不同,导致对视频的处理限制比较大,多路拼接的效果较差。
发明内容
为了解决上述技术问题,本申请实施例提供了一种多路视频数据处理方法、装置、设备及可读存储介质。
第一方面,本申请实施例提供了一种多路视频数据处理方法,所述方法包括:
接收多个视频输入端口的源视频,并分别写入第一预设内存;
从所述第一预设内存中分别读取各路源视频的视频流数据,对所述各路源视频的视频流数据并进行预处理,得到对应的帧数据;
将所述各路源视频的帧数据按照预设偏移规则写入第二预设内存,得到整合视频;
将所述整合视频发送至视频输出端口。
根据本申请的一种具体实施方式,所述对所述各路源视频的视频流数据进行预处理,得到对应的帧数据的步骤,包括:
对各路源视频的视频流数据进行帧率转换,得到输出帧率相同的多路帧数据。
根据本申请的一种具体实施方式,所述对各路源视频的视频流数据进行帧率转换的步骤之后,所述方法还包括:
对各路源视频的帧数据进行缩放处理。
根据本申请的一种具体实施方式,所述对各路源视频的视频流数据进行帧率转换,得到输出帧率相同的多路帧数据的步骤之后,所述方法还包括:
获取源视频的视频流数据的输入帧率和预设输出帧率;
根据所述预设输出帧率和所述输入帧率的比例关系确定数据输出策略;
根据各路源视频对应的所述数据输出策略对所述各路源视频的视频流数据进行相应处理,得到输出帧率相同的多路帧数据。
根据本申请的一种具体实施方式,所述输出策略包括丢帧输出,直接输出和重复输出。
根据本申请的一种具体实施方式,所述将各路源视频的帧数据按照预设偏移规则写入第二预设内存,得到整合视频的步骤,包括:
获取各路源视频的位置和尺寸参数;
按照各路源视频的视野位置,在参考坐标系中拼接得到中间视频;
按照各路源视频的尺寸参数调整所述中间视频中各路源视频的帧数据的显示尺寸,得到所述整合视频。
根据本申请的一种具体实施方式,所述第一预设内存和所述第二预设内存均为双倍速率同步动态随机存储器。
第二方面,本申请实施例提供了一种多路视频数据处理装置,包括:
接收模块,用于接收多个视频输入端口的源视频并分别写入第一预设内存;
处理模块,用于从所述第一预设内存中分别读取各路源视频的视频流数据,对所述各路源视频的视频流数据进行预处理,得到对应的帧数据;
拼接模块,用于将所述各路源视频的帧数据按照预设偏移规则写入第二预设内存,得到整合视频;
发送模块,用于将所述整合视频发送至视频输出端口。
第三方面,本申请实施例提供了一种多路视频数据处理设备,所述多路视频数据处理设备包括系统总线、多媒体处理芯片和存储器,所述多媒体处理芯片的离线处理IP通路分别与所述系统总线和存储器连接,所述离线处理IP通路用于执行第一方面中任一项所述的多路视频数据处理方法。
第四方面,本申请实施例提供了一种计算机可读存储介质,其存储有计算机程序,所述计算机程序在处理器上运行时执行第一方面中任一项所述的多路视频数据处理方法。
上述本申请提供的多路视频数据处理方法、装置、设备及可读存储介质,通过将多路源视频并分别写入第一预设内存,再从所述第一预设内存中分别读取各路源视频的视频流数据并进行预处理,得到对应的帧数据,接着将各路源视频的帧数据按照预设偏移规则写入第二预设内存,得到整合视频,最后将所述整合视频发送至视频输出端口。通过离线通道和内存存储的方式实现对多路源视频的高效拼接处理,且同时支持各路视频单独预处理的动态调整,多路数据处理过程中相互不影响,在支持多路的场景下尽可能实现处理模块的复用。
附图说明
为了更清楚地说明本申请的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对本申请保护范围的限定。在各个附图中,类似的构成部分采用类似的编号。
图1示出了本申请实施例提供的一种多路视频数据处理方法的流程示意图;
图2、图3、图4和图5示出了本申请实施例提供的多路视频数据处理方法的实施过程示意图;
图6示出了本申请实施例提供的一种多路视频数据处理装置的结构示意图。
具体实施方式
下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
在下文中,可在本申请的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合,并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
除非另有限定,否则在这里使用的所有术语(包括技术术语和科学术语)具有与本申请的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义,除非在本申请的各种实施例中被清楚地限定。
实施例1
本公开实施例提供了一种多路视频数据处理方法。
具体的,参见图1,所提供的多路视频数据处理方法包括:
步骤S101,接收多个视频输入端口的源视频,并分别写入第一预设内存;
本实施例提供的多路视频数据处理方法,用于接收不同采集视野位置的摄像头采集的多路视频,拼接得到整合视频,整合视频中不同子视频的视野位置匹配成完整视野的区域,且预设输出帧率相同,以提供完整区域的正常播放的视频。本申请提供的方法应用于多路视频数据处理设备,此处的多路视频数据处理设备可以为集成有数据处理功能的STB或者TV,或者可以为设备内部单独的处理芯片,多路视频数据处理设备具备离线数据处理通道,利用该离线数据处理通道能够在不增加设备硬件成本的前提下,提供一种有效的多路视频数据处理方案。
具体的,如图2所示,多路视频数据处理设备连接多个视频输入端口,例如可以为HDMI,YPBPR,CVBS等视频输入端口。多路视频数据处理设备可以从多个视频输入端口接收视频流数据,将所接收的视频流数据定义为源视频。接收到多路源视频后,先分别写入第一预设内存。第一预设内存可以为双倍速率同步动态随机存储器(Double Data RateSynchronousDynamic Random-Access Memory,简称DDR SDRAM),当然也可以为其他存储器,不作限定。
步骤S102,从所述第一预设内存中分别读取各路源视频的视频流数据,并对所述各路源视频的视频流数据进行预处理,得到对应的帧数据;
视频输入端口的源视频写入第一预设内存后,通过离线数据处理通道的视频处理单元(Video Process Unit,简称VPU)从第一预设内存中分别读取各路源视频的视频流数据,并进行预处理,得到对应的预处理后的帧数据,并将对应的帧数据写入第二预设内存实现拼接处理。其中,VPU读取各路源视频的视频流数据时,针对各输入端口的源视频,可以按照先进先出的原则进行读取。VPU针对各路源视频的帧数据分时串行地进行预处理,使得帧数据满足后续拼接步骤的数据格式要求,下面针对预处理的过程进行详细说明。
根据本申请的一种具体实施方式,所述对所述各路源视频的视频流数据进行预处理,得到对应的帧数据的步骤,可以包括:
对各路源视频的视频流数据进行帧率转换,得到输出帧率相同的多路帧数据。
另外,根据本申请的一种具体实施方式,所述对各路源视频的视频流数据进行帧率转换的步骤之后,所述方法还包括:
对各路源视频的帧数据进行缩放处理。
VPU作为多路视频数据处理方法的执行单元,具体实施时,VPU读取到各路源视频的视频流数据后,再执行预处理,其预处理过程主要包括:帧率转换和缩放处理。
因为获取到的各路源视频的大小和帧率都是各式各样的,针对帧率的范围不同,需要对各路源视频单独做帧率转换,以使得对应的源视频的预设输出帧率一致,进而使得拼接完成后的整合拼接的画面中每个子画面都是正常速度播放。
缩放处理是对视频画面大小进行处理。考虑到视频拼接过程中对不同源视频的显示画面的尺寸有相应的限制,例如四路拼接需要将各源视频的显示画面的尺寸全部统一到完整画面尺寸的四分之一,或者各路不统一缩放到相同尺寸但限制缩放后拼接的完整画面固定等,所以需要针对各源视频进行单独缩放。例如,视频输入端口的源视频的大小可以从典型的64*64扩展到3840*2160(W*H)。
由于VPU仅支持一条离线处理通路,各路源视频的预处理操作均需要在该条通路上分时进行。分时串行的预处理可以实现每一路的位置、大小的单独调整,最后将缩放完成后的各源视频的帧数据作为多路拼接的其中一路数据源写入第二预设内存。
为了匹配后级显示模块需要达到的输出效率,在串行处理需要逻辑时钟倍频,以使得输出效率达到后级通路的N倍速。即VPU要求达到N倍帧率,即要求VPU具备较高速的处理能力,相对常规的处理速度有至少N倍的提升,这就要求VPU的硬件参数满足相应要求。
步骤S103,将各路源视频的帧数据按照预设偏移规则写入第二预设内存,得到整合视频;
针对各路源视频执行帧率转换和缩放等预处理操作后,需要进一步执行数据写入操作,通过将各路源视频的帧数据按照预设偏移规则写入第二预设内存,得到整合视频,实现多路视频拼接处理。在进行帧数据写入时,根据各视野位置对应的坐标数据以及各源视频本身的尺寸参数,计算得到对应整合视频的帧数据的排布次序,需要以此来确定各路源视频的帧数据进行写入时的偏移调整规则,将此偏移调整的规则定义为预设偏移规则,按照该预设偏移规则写入第二预设内存,实现帧数据在存储区域的连续性与显示画面中的连续性的一一对应,这样,在后续直接按照存储顺序读取第二预设内存的帧数据即可得到画面连续的整合视频。
具体的,如图3所示,所述将各路源视频的帧数据按照预设偏移规则写入第二预设内存,得到整合视频的步骤,可以包括:
获取各路源视频的视野位置和尺寸参数;
根据预设的输出坐标计算行偏移和内存偏移;
根据所述行偏移和所述内存偏移,将各路源视频的帧数据写入所述第二预设内存,得到所述整合视频。
具体的,先根据各视频的高度和宽度,以及预设的整合视频的输出尺寸,来调整各源视频对应的帧数据作为子画面的显示尺寸,计算得到对应的内存偏移。再结合各路源视频对应的帧数据写入时的起始地址,计算对应的行偏移和内存偏移。
具体的预处理和拼接过程可以如图4所示,多路视频数据处理任务创建后,将每一路源视频作为一个视频实例执行预处理和拼接过程,遍历全部有效的视频实例直至全部实例都处理完成后统一推送给后级数据处理模块。针对各视频实例的处理过程主要包括,获取输入的各视频实例的输入宽高,即(Win,Hin),获取用户设置或者默认的对应视频实例的输出位置坐标和输出宽高,即(x,y,Wout,Hout),通过视频实例的输入宽高与输出宽高计算缩放比例,配置缩放处理模块,完成缩放处理。将预处理后的帧数据写入第二预设内存时,基于设置的输出位置坐标,计算对应第二预设内存的内存位置偏移和行偏移,最后写入数据。依次循环上述操作,直至完成所有的实例。
写入拼接中偏移计算的过程具体包括:
1.行偏移计算,stride=整个画布的宽度,默认设定好的尺寸如1920x1080;
2.ddr偏移计算,ddr_offset=(y*stride+x)*N,N为每个像素连续占用的byte数;
3.实际写入第二预设内存DDR的过程中,从ddr_offset开始写,每次写完一行,按照画布宽度参考值stride补空值对齐,之后再写下一行,且每行都需要在写完数据后按照画布宽度stride补空值对齐。
每一路源视频的帧数据写入都是按照这种方式,不同路的源视频在所述第二预设内存中的存储区域不同,但其存储区域的排布次序与对应的整合画面的显示次序对应,这样可以使得每一路源视频在任意的起始位置顺次写入的过程中,与显示尺寸的其他源视频在DDR写入的过程中实现帧数据的拼接,即后续的显示单元在DDR中依次读取帧数据后输出的就是整合视频的画面内容。
在视频拼接处理过程中,前后级的对齐要求比较低,例如以每2个像素的数据作为单行数据对齐写入,不需要像常规的视频拼接操作需要精确到仅能将1个像素作为单行数据对齐写入,当然在满足视频清晰度要求的前提下还可以进一步增多对齐的像素数量,以实现更快速的拼接操作。
步骤S104,将所述整合视频发送至视频输出端口。
在所有通路输出完成后,即可统一通过软件送帧的方式,将整合视频发送到视频输出端口,即发送至后级的显示设备进行显示。
如图2所示,在具体的实施例中,得到整合视频后,还需要对整合视频做后处理,再将后处理的数据发送给显示设备进行显示。其中,后处理主要是按照需求进行整合视频的缩放、锐化等处理,面板和端子的输出为媒体芯片的输出,例如TV芯片走panel显示,STB走端子显示。
在上述实施例的基础上,根据本申请的一种具体实施方式,对帧率转换的过程作进一步限定。具体的,所述对各路源视频的视频流数据进行帧率转换,得到输出帧率相同的多路帧数据的步骤包括:
获取源视频的视频流数据的输入帧率和预设输出帧率;
根据所述预设输出帧率和所述输入帧率的比例关系确定数据输出策略;
根据各路源视频对应的所述数据输出策略对所述各路源视频的视频流数据进行相应处理,得到输出帧率相同的多路帧数据。
根据本申请的一种具体实施方式,所述输出策略包括丢帧输出,直接输出和重复输出。根据所述预设输出帧率和所述输入帧率的比例关系确定数据输出策略包括:若所述预设输出帧率大于所述输入帧率,则确定数据输出策略为重复输出;若所述预设输出帧率等于所述输入帧率,则确定数据输出策略为直接输出;若所述预设输出帧率小于所述输入帧率,则确定数据输出策略为丢帧输出。
重复输出策略是指将视频流数据的全部帧数据按照所述预设输出帧率和所述输入帧率的比例关系重复输出的策略,具体的可以为第一数量的帧数据单次输出和第二数量的帧数据重复输出的交替重复策略。
直接输出策略是指将视频流数据的全部帧数据单次直接输出的策略;
丢帧输出策略是指将视频流数据的全部帧数据按照所述预设输出帧率和所述输入帧率的比例关系丢帧输出的策略,具体的可以为第三数量的帧数据单次输出和第四数量的帧数据丢弃的交替丢帧策略,其中,第一数量、第二数量、第三数量和第四数量的具体数值根据预设输出帧率和各路源视频的输入帧率来确定。
如图5所示,帧率转换的主要流程为:根据输入帧率和预设输出帧率,判断如何根据源视频得到待输出的帧数据,即判断是否将各帧数据直接输出,还是需要将部分帧执行丢帧或者重复输出的操作,以便输出的多路帧数据的输出帧率一致。根据预设输出帧率和所述输入帧率的比例关系确定数据输出策略,并按照输出策略执行对应的数据处理,最终将输出的帧数据写入第二预设内存用作后续的整合视频的部分数据。
下面将通过简单的示例来说明如何根据所述预设输出帧率和所述输入帧率的比例关系确定数据输出策略,如下表1所示:输入帧率是预设输出帧率的两倍,则可以间隔丢帧以减少一半的帧数据,而当输入帧率是预设输出帧率的一半,则可以间隔重复输出以增加一半的帧数据。
表1
又例如,预设输出帧率为20Hz,输入帧率为30Hz,则预设输出帧率和所述输入帧率的比例关系为2/3,则确定的数据输出策略为:按照源视频的帧数据次序,交替执行2帧单次输出和1帧丢帧的交替丢帧策略,源视频的帧数据次序为123456789,则确定数据输出策略为124578。再例如预设输出帧率为30Hz,输入帧率为20Hz,则预设输出帧率和所述输入帧率的比例关系为3/2,确定的数据输出策略为:按照源视频的帧数据次序,交替执行1帧单次输出和1帧重复输出的交替重复策略,源视频的帧数据次序为123456789,则确定数据输出策略为1223445667889。当然,数据输出策略的具体实施方案也可以有其他方式,能实现多路帧数据输出帧率相同的方案均可适用于本实施例,在此不一一例举。
综上所述,本申请实施例提供的多路视频数据处理方法,通过离线数据处理模块实现多路视频数据拼接处理,每路视频可以单独做帧同步和缩放,可以动态调整每一路的数据源,显示大小和位置,每一路的处理可以不同,可以添加各类单路处理操作,多路数据处理过程中相互不影响。在支持多路的场景下尽可能实现处理模块的复用,有效节省芯片的逻辑面积。另外,能同时处理多路视频,处理灵活且不限制通路的数量,只要VPU处理性能达成即可。
实施例2
此外,如图6所示,本公开实施例还提供了一种多路视频数据处理装置600,包括:
接收模块601,用于接收多个视频输入端口的源视频并分别写入第一预设内存;
处理模块602,用于从所述第一预设内存中分别读取各路源视频的视频流数据,对所述各路源视频的流数据进行预处理,得到对应的帧数据;
拼接模块603,用于将各路源视频的帧数据按照预设偏移规则写入第二预设内存,得到整合视频;
发送模块604,用于将所述整合视频发送至视频输出端口。
本实施例提供多路视频数据处理装置600可以实施例1所示的多路视频数据处理方法的具体实施过程,为避免重复,在此不再赘述。
实施例3
此外,本申请实施例还提供了一种多路视频数据处理设备,所述多路视频数据处理设备包括系统总线、多媒体处理芯片和存储器,所述多媒体处理芯片的离线处理通路分别与所述系统总线和存储器连接,所述离线处理通路用于执行上述实施例所述的多路视频数据处理方法。
另外,本申请实施例提供了一种计算机可读存储介质,其存储有计算机程序,所述计算机程序在处理器上运行时执行第一方面中任一项所述的多路视频数据处理方法。
在本实施例中,计算机可读存储介质可以为只读存储器(Read-OnlyMemory,简称ROM)、随机存取存储器(Random Access Memory,简称RAM)、磁碟或者光盘等。
上述本申请提供的多路视频数据处理设备及可读存储介质,通过将多路源视频并分别写入第一预设内存,再从所述第一预设内存中分别读取各路源视频的视频流数据并进行预处理,得到对应的帧数据,接着将各路源视频的帧数据按照预设偏移规则写入第二预设内存,得到整合视频,最后将所述整合视频发送至视频输出端口。这样,在视频输入端口和视频输出端口直接通过内存写入写出的过程中实现对多路源视频进行高效拼接处理,且能同时支持各路视频单独预处理的动态调整。
本实施例提供的多路视频数据处理设备及可读存储介质可以实施例1所示多路视频数据处理方法,为避免重复,在此不再赘述。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者终端中还存在另外的相同要素。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端(可以是手机,计算机,服务器,空调器,或者网络设备等)执行本申请各个实施例所述的方法。
上面结合附图对本申请的实施例进行了描述,但是本申请并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本申请的启示下,在不脱离本申请宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本申请的保护之内。
Claims (10)
1.一种多路视频数据处理方法,其特征在于,所述方法包括:
接收多个视频输入端口的源视频,并分别写入第一预设内存;
从所述第一预设内存中分别读取各路源视频的视频流数据,对所述各路源视频的视频流数据进行预处理,得到对应的帧数据;
将所述各路源视频的帧数据按照预设偏移规则写入第二预设内存,得到整合视频;
将所述整合视频发送至视频输出端口。
2.根据权利要求1所述的方法,其特征在于,所述对所述各路源视频的视频流数据进行预处理,得到对应的帧数据的步骤,包括:
对各路源视频的视频流数据进行帧率转换,得到输出帧率相同的多路帧数据。
3.根据权利要求2所述的方法,其特征在于,所述对各路源视频的视频流数据进行帧率转换的步骤之后,所述方法还包括:
对各路源视频的帧数据进行缩放处理。
4.根据权利要求2所述的方法,其特征在于,所述对各路源视频的视频流数据进行帧率转换,得到输出帧率相同的多路帧数据的步骤,还包括:
获取所述各路源视频的视频流数据的输入帧率和预设输出帧率;
根据所述预设输出帧率和所述输入帧率的比例关系确定数据输出策略;
根据各路源视频对应的所述数据输出策略对所述各路源视频的视频流数据进行相应处理,得到输出帧率相同的多路帧数据。
5.根据权利要求4所述的方法,其特征在于,所述输出策略包括丢帧输出,直接输出和重复输出。
6.根据权利要求1所述的方法,其特征在于,所述将所述各路源视频的帧数据按照预设偏移规则写入第二预设内存,得到整合视频的步骤,包括:
获取各路源视频的视野位置和尺寸参数;
根据预设的输出坐标计算行偏移和内存偏移;
根据所述行偏移和所述内存偏移,将各路源视频的帧数据写入所述第二预设内存,得到所述整合视频。
7.根据权利要求1所述的方法,其特征在于,所述第一预设内存和所述第二预设内存均为双倍速率同步动态随机存储器。
8.一种多路视频数据处理装置,其特征在于,包括:
接收模块,用于接收多个视频输入端口的源视频,并分别写入第一预设内存;
处理模块,用于从所述第一预设内存中分别读取各路源视频的视频流数据,对所述各路源视频的视频流数据进行预处理,得到对应的帧数据;
拼接模块,用于将所述各路源视频的帧数据按照预设偏移规则写入第二预设内存,得到整合视频;
发送模块,用于将所述整合视频发送至视频输出端口。
9.一种多路视频数据处理设备,其特征在于,所述多路视频数据处理设备包括系统总线、多媒体处理芯片和存储器,所述多媒体处理芯片的离线处理IP通路分别与所述系统总线和存储器连接,所述离线处理IP通路用于执行权利要求1至7中任一项所述的多路视频数据处理方法。
10.一种计算机可读存储介质,其特征在于,其存储有计算机程序,所述计算机程序在处理器上运行时执行权利要求1至7中任一项所述的多路视频数据处理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211557666.8A CN115866318A (zh) | 2022-12-06 | 2022-12-06 | 多路视频数据处理方法、装置、设备及可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211557666.8A CN115866318A (zh) | 2022-12-06 | 2022-12-06 | 多路视频数据处理方法、装置、设备及可读存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115866318A true CN115866318A (zh) | 2023-03-28 |
Family
ID=85670374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211557666.8A Pending CN115866318A (zh) | 2022-12-06 | 2022-12-06 | 多路视频数据处理方法、装置、设备及可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115866318A (zh) |
-
2022
- 2022-12-06 CN CN202211557666.8A patent/CN115866318A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8749667B2 (en) | System and method for maintaining maximum input rate while up-scaling an image vertically | |
CN103797787B (zh) | 图像处理方法和图像处理设备 | |
US8514331B2 (en) | De-rotation adaptor and method for enabling interface of handheld multi-media device with external display | |
EP1653735A1 (en) | Television receiver, video signal processing device, image processing method and device | |
CN103379344B (zh) | 半导体设备、电子装置和图像处理方法 | |
CN103021378A (zh) | 一种多屏拼接显示装置和方法 | |
CN102263880A (zh) | 一种图像缩放的方法和装置 | |
US20110261061A1 (en) | Method and system for processing image data on a per tile basis in an image sensor pipeline | |
US20120256962A1 (en) | Video Processing Apparatus and Method for Extending the Vertical Blanking Interval | |
CN110691203A (zh) | 基于纹理映射的多路全景视频拼接显示方法及其系统 | |
CN107317960A (zh) | 视频图像获取方法及获取装置 | |
CN106161987A (zh) | 一种多图像同屏显示方法及多图像同屏显示系统 | |
CN115866318A (zh) | 多路视频数据处理方法、装置、设备及可读存储介质 | |
CN111045576B (zh) | 显示控制方法、显示控制装置、终端设备和电子设备 | |
CN114153408B (zh) | 图像显示控制方法及相关设备 | |
JP2013218002A (ja) | 表示装置 | |
JP4540191B2 (ja) | 画像処理装置 | |
CN102065253B (zh) | 一种软硬件协同的图像水平缩放方法及装置 | |
US20080055201A1 (en) | Panel interface device, LSI for image processing, digital camera and digital equipment | |
CN2842931Y (zh) | 高速多画面多屏融合显示处理装置 | |
CN114630090A (zh) | 图像处理装置以及图像处理方法 | |
CN114495855B (zh) | 视频数据转换电路、方法及显示设备 | |
US8026936B2 (en) | Method for displaying images and display apparatus using the same | |
WO2019087984A1 (ja) | 映像処理装置、表示装置、映像処理方法、制御プログラム、および記録媒体 | |
US8488897B2 (en) | Method and device for image filtering |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |