CN110691203A - 基于纹理映射的多路全景视频拼接显示方法及其系统 - Google Patents

基于纹理映射的多路全景视频拼接显示方法及其系统 Download PDF

Info

Publication number
CN110691203A
CN110691203A CN201911000006.8A CN201911000006A CN110691203A CN 110691203 A CN110691203 A CN 110691203A CN 201911000006 A CN201911000006 A CN 201911000006A CN 110691203 A CN110691203 A CN 110691203A
Authority
CN
China
Prior art keywords
paths
video
texture mapping
rectangular block
coordinate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911000006.8A
Other languages
English (en)
Other versions
CN110691203B (zh
Inventor
邓勇
刘宗瑶
唐兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Zetian Zhihang Electronic Technology Co Ltd
Original Assignee
Hunan Zetian Zhihang Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Zetian Zhihang Electronic Technology Co Ltd filed Critical Hunan Zetian Zhihang Electronic Technology Co Ltd
Priority to CN201911000006.8A priority Critical patent/CN110691203B/zh
Publication of CN110691203A publication Critical patent/CN110691203A/zh
Application granted granted Critical
Publication of CN110691203B publication Critical patent/CN110691203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/698—Control of cameras or camera modules for achieving an enlarged field of view, e.g. panoramic image capture
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/265—Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Generation (AREA)
  • Image Processing (AREA)

Abstract

本发明公开了一种基于纹理映射的多路全景视频拼接显示方法及其系统，方法包括：获取M路视频图像；分别对M路视频图像进行亮度均衡算法处理；对经亮度均衡算法处理的M路视频进行纹理映射和拼接融合处理；融合帧数据显示。系统包括M路视频源、M路均衡器、N路驱动器以及N路显示器，还包括一个FPGA模块。采用单个FPGA芯片流水线方式通过本发明的方法实现多路视频拼接融合，充分减少多芯片数据交互延迟时间以及降低设计复杂度，克服了现有技术中多路相机输入在拼接成全景图像时存在实时性差，设计复杂的问题，具有延时小、设计简单的特点。

Description

基于纹理映射的多路全景视频拼接显示方法及其系统
技术领域
本发明涉及图像处理与视频处理技术领域，具体公开了一种基于纹理映射的多路全景视频拼接显示方法及其系统。
背景技术
随着科技的不断发展，全景视频显示技术已渗入到人们生活、工作的各个方面，比如文化教育，科学技术，安防监控等等均存在全景视频显示技术的应用。
目前多路全景拼接显示一般采用多个处理单元组合来实现拼接显示技术，多个处理单元在进行视频数据采集、预处理、拼接算法参数计算，全景输出显示等多个方面需要进行大量的数据交互，大量数据实时传导对处理单元之间的带宽要求非常大，导致系统设计复杂，延迟大，实时性差。
发明内容
本发明目的在提供一种基于纹理映射的多路全景视频拼接显示方法及其系统，以解决现有技术中存在的多路相机输入在拼接成全景图像时存在实时性差，设计复杂的技术缺陷。
为实现上述目的，本发明还提供了一种基于纹理映射的多路全景视频拼接显示方法，包括以下步骤：
获取M路视频图像；
分别对M路视频图像进行亮度均衡算法处理；
对经亮度均衡算法处理的M路视频进行纹理映射和拼接融合处理；
融合帧数据显示。
优选地，亮度均衡算法处理的具体方法为：
对M路视频图像的每一帧图像进行可调窗口大小的亮度值统计，亮度值采用R、G、B三个颜色分量代替；
选择其中一路作为基准，计算其他路的增益值，将其他路的R、G、B像素值乘以对应的归一化增益值来实现亮度均衡。
优选地，FPGA模块对将经亮度均衡算法处理的M路视频进行纹理映射和拼接融合处理包括以下步骤：
根据待输出画面的大小，将视频图像分割为H个矩形块；
获取H个矩形块的顶点坐标，通过插值计算得到纹理坐标，根据纹理坐标得到每个矩形块的纹理像素块；
计算M路视频纹理像素块的重叠区域；
采用渐入渐出加权平均融合法对重叠区域进行融合。
优选地，通过插值计算得到纹理坐标前还需要判断矩形块是否为合理矩形块，判断方法如下：
对矩形块的4个坐标点(x1,y1),(x2,y2),(x3,y3),(x4,y4)以X轴坐标进行排序，X轴坐标较小的两个坐标点作为最左侧坐标点，其余两个坐标点作为最右侧坐标点；
根据Y坐标对最左侧坐标点进行排序，得到左上角坐标点和左下角坐标点；
以左上角坐标点为起点来计算左上角和最右侧坐标点之间的欧氏距离，欧氏距离较大的点作为右下角坐标点，另外一个坐标点即为右上角坐标点；
验证4个点之间的关系：
m1＝pow[(x1-x4),2]+pow[(y4-y1),2]
m2＝pow[(x2-x3),2]+pow[(y3-y2),2]
n1＝pow[(x3-x4),2]+pow[(y3-y4),2]
n2＝pow[(x2-x1),2]+pow[(y2-y1),2]
如果m1＝＝m2且n1＝＝n2，则为合理矩形块。
优选地，计算M路视频图像的重叠区域的方法为：
设矩形块1所在坐标系为J,坐标为(x y 1)T，矩形块1投影到矩形块2的坐标系I中的坐标为(X Y 1)T，坐标系I与坐标系J之间的单位矩阵是H,则若矩形块1的宽为w,高为h，则矩形块1的坐标分别为(0,0,1)T、(0,h-1,1)T、(w-1,0,1)T、(w-1,h-1,1)T，根据
Figure BDA0002241000720000022
可得知矩形块2坐标；得到每个输入视频图像两两之间的重合区域后，对画面进行相应的平移、裁剪，保证所有的视频的显示高度一致。
优选地，采用渐入渐出加权平均融合法对重叠区域进行融合的方法为：
若接之前的左图像是F(x,y)，拼接之前的右图像是G(x,y)，拼接后的图像为I(x,y)
Figure BDA0002241000720000023
W1(x,y)+W2(x,y)＝1，图像F(x,y)的权重系数是W1(x,y)，图像G(x,y)的权重系数是W2(x,y)。权重系数W1、W2的表达式：
Figure BDA0002241000720000024
Figure BDA0002241000720000025
其中，X1为左图像和右图像重叠区域的左边界，X2为左图像和右图像重叠区域的右边界，x为图像重叠区域的任意点。
优选地，视频图像的接收与发送采用读写分离仲裁管理的方式进行。
依托于上述系统，本发明还提供了一种基于纹理映射的多路全景视频拼接显示系统，包括M路视频源、M路均衡器、N路驱动器以及N路显示器，还包括一个FPGA模块；
M路视频源分别与M路均衡器连接，用于采集M路视频，以及用于将M路视频送入M路均衡器；
M路均衡器还与FPGA模块连接，用于对M路视频进行亮度均衡算法处理，以及用于将经亮度均衡算法处理的M路视频送入FPGA模块；
FPGA模块还与N路驱动器连接，用于将经亮度均衡算法处理的M路视频进行纹理映射和拼接融合处理得到融合帧数据；
N路驱动器还与N路显示器连接，用于读取FPGA模块处理后的融合帧数据，以及用于将融合帧数据驱动至N路显示器输出显示。
优选地，M路均衡器采用并行流水的方式分别对M路视频信号进行亮度均衡算法处理。
优选地，FPGA模块采用Zynq UltraScale+MPSoC系列芯片。
本发明具有以下有益效果：
1、本发明采用单个FPGA芯片流水线方式实现多路视频拼接融合，充分减少多芯片数据交互延迟时间以及降低设计复杂度，克服了现有技术中多路相机输入在拼接成全景图像时存在实时性差，设计复杂的问题，具有延时小、设计简单的特点。
2、本发明的系统可复用性强，设计一个纹理映射模块后在可编程逻辑器件上可复用拓展多个模块。同时，FPGA模块的DDR仲裁优先级可通过控制管理拓展多个端口。
下面将参照附图，对本发明作进一步详细的说明。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明优选实施例提供的基于纹理映射的多路全景视频拼接显示系统硬件结构图；
图2为本发明优选实施例提供的基于纹理映射的多路全景视频拼接显示系统结构图；
图3为本发明优选实施例提供的效率优先级可调DDR控制管理流程图；
图4为本发明优选实施例提供的12路输入双排输出视频拼接显示图。
具体实施方式
以下结合附图对本发明的实施例进行详细说明，但是本发明可以由权利要求限定和覆盖的多种不同方式实施。
本发明首先提供了一种基于纹理映射的多路全景视频拼接方法，包括以下步骤：
S1：获取M路视频图像。
在单个FPGA(
Figure BDA0002241000720000041
UltraScale+TM MPSoCs XC ZU7-1FFV)上，M路外部输入的高清全景视频通过FPGA的高速串行收发器接收，串行数据转成并行数据、同步信号。M路视频信号并行流水线方式分别进行亮度均衡算法处理。
S2：分别对M路视频图像进行亮度均衡算法处理。
M路外部输入的高清全景视频通过FPGA的高速串行收发器接收，串行数据转成并行数据、同步信号。M路视频信号并行流水线方式分别进行亮度均衡算法处理。对M个通道输入的每一帧图像进行可调窗口大小的亮度值统计，窗口大小可通过软件设置。考虑数据处理一致性，每个像素的亮度值，对所有通道可调窗口内的R、G、B颜色分别做归一化处理。通过选定一个参考通道来计算出其他路的增益值，然后对R、G、B像素值乘以对应的归一化增益值来实现亮度均衡效果，如当前所有通道的亮度统计值分别为Lum1,Lum2,…,lumN,如第一个通道作为参考通道，则归一化的增益值分别为lum1/lum1,lum2/lum1,…,lumN/lum1。优先的，M＝12。
S3：对经亮度均衡算法处理的M路视频进行纹理映射和拼接融合处理。
S31：根据待输出画面的大小，将视频图像分割为H个矩形块。
纹理映射采用块突发方式，根据全景视频输出画面大小，对画面进行分块处理，将图像分割为H个64X64矩形块。内嵌ARM通过AXI总线向纹理映射逻辑发送顶点坐标数组，经过硬件解析出4个顶点坐标后进行矩形判断是否为合理矩形块，如为不规则矩形块则重新排列顶点坐标直至为合理矩形块。
判断矩形块是否为合理矩形块的方法如下：
对矩形块的4个坐标点(x1,y1),(x2,y2),(x3,y3),(x4,y4)以X轴坐标进行排序，X轴坐标较小的两个坐标点作为最左侧坐标点，其余两个坐标点作为最右侧坐标点；
根据Y坐标对最左侧坐标点进行排序，得到左上角坐标点和左下角坐标点；
以左上角坐标点为起点来计算左上角和最右侧坐标点之间的欧氏距离，欧氏距离较大的点作为右下角坐标点，另外一个坐标点即为右上角坐标点；
验证4个点之间的关系：
m1＝pow[(x1-x4),2]+pow[(y4-y1),2]
m2＝pow[(x2-x3),2]+pow[(y3-y2),2]
n1＝pow[(x3-x4),2]+pow[(y3-y4),2]
n2＝pow[(x2-x1),2]+pow[(y2-y1),2]
如果m1＝＝m2且n1＝＝n2，则为合理矩形块。
S32：获取H个矩形块的顶点坐标，通过插值计算得到纹理坐标，根据纹理坐标得到每个矩形块的纹理像素块。
首先计算出纹理坐标，矩形块由输入的4个坐标点(x1,y1),(x2,y2),(x3,y3),(x4,y4)确定，其从下到上由64个水平线组成，水平线的纹理映射由相似三角形原理，用横坐标之比代替长度之比。如s＝(x-X1)/(X2-X1)*S2+(X2-x)/(X2-X1)*S1，t＝(x-X1)/(X2-X1)*T2+(X2-x)/(X2-X1)*T1,式中的X1、X2、S1、S2、T1、T2都是已知的数据，即可得到从xy坐标到st坐标。根据st坐标和uv坐标的关系，u＝s(W-1),v＝t(H-1)可计算出：
u＝(x-X1)/(X2-X1)*S2+(X2-x)/(X2-X1)*S1*(W-1)
v＝(x-X1)/(X2-X1)*T2+(X2-x)/(X2-X1)*T1*(H-1)
其中，X1为左图像和右图像重叠区域的左边界，X2为左图像和右图像重叠区域的右边界，x为图像重叠区域的任意点。同理，S1、S2、T1、T2分别为其对应坐标系中的边界。
然后，矩形的每个坐标根据上面公式映射坐标计算像素在DDR中的起始位置取出原视频画面，期间纹理采样坐标采用临近采样和线性滤波方式得到每个矩形块的纹理像素块。
S33：计算M路视频纹理像素块的重叠区域。
设矩形块1所在坐标系为J,坐标为(x y 1)T，矩形块1投影到矩形块2的坐标系I中的坐标为(X Y 1)T，坐标系I与坐标系J之间的单位矩阵是H,则
Figure BDA0002241000720000051
若矩形块1的宽为w,高为h，则矩形块1的坐标分别为(0,0,1)T、(0,h-1,1)T、(w-1,0,1)T、(w-1,h-1,1)T，根据
Figure BDA0002241000720000052
可得知矩形块2坐标；得到每个输入视频图像两两之间的重合区域后，对画面进行相应的平移、裁剪，保证所有的视频的显示高度一致。
S34：采用渐入渐出加权平均融合法对重叠区域进行融合。
若接之前的左图像是F(x,y)，拼接之前的右图像是G(x,y)，拼接后的图像为I(x,y)
Figure BDA0002241000720000053
W1(x,y)+W2(x,y)＝1，图像F(x,y)的权重系数是W1(x,y)，图像G(x,y)的权重系数是W2(x,y)。权重系数W1、W2的表达式：
Figure BDA0002241000720000061
Figure BDA0002241000720000062
S4：融合帧数据显示。
每个拼接融合模块设计两条流水线访问DDR，通过计算新的纹理映射块和旧的纹理映射块进行融合处理后将新融合块数据写入DDR，待完成整个帧的映射更新后产生中断信号通知视频输出模块产生对应的分辨率时序从DDR读取新融合帧数据，从而将多路拼接完成的帧数据输出显示，如需多个视频输出显示，可通过复用拓展的方式来实现。优选地,N＝2。
优选地，视频图像的接收与发送采用读写分离仲裁管理的方式进行。
依托于上述系统，本发明提供了一种基于纹理映射的多路全景视频拼接显示系统，包括M路视频源、M路均衡器、N路驱动器以及N路显示器，还包括一个FPGA模块；
M路视频源分别与M路均衡器连接，用于采集M路视频，以及用于将M路视频送入M路均衡器；M路均衡器采用并行流水的方式分别对M路视频信号进行亮度均衡算法处理。
M路均衡器还与FPGA模块连接，用于对M路视频进行亮度均衡算法处理，以及用于将经亮度均衡算法处理的M路视频送入FPGA模块；
FPGA模块还与N路驱动器连接，用于将经亮度均衡算法处理的M路视频进行纹理映射和拼接融合处理得到融合帧数据；FPGA模块采用Zynq UltraScale+MPSoC系列芯片。
N路驱动器还与N路显示器连接，用于读取FPGA模块处理后的融合帧数据，以及用于将融合帧数据驱动至N路显示器输出显示。
通过M路视频源获取M路视频图像；M路均衡器分别对M路视频图像进行亮度均衡算法处理；FPGA模块对经亮度均衡算法处理的M路视频进行纹理映射和拼接融合处理；N路驱动器读取FPGA模块处理后的融合帧数据并将融合帧数据驱动至N路显示器输出显示。
参见图2-图3，均衡化后的数据通过时钟域转换为缓存时钟域。在缓存时钟域内对每8个像素封装为像素包送DDR缓存，M路视频数据通过效率优先级可调的DDR控制管理将数据缓存到存储器中。同样纹理映射方式的拼接算法基于读写DDR缓存数据来实现，整个DDR控制管理的架构采用读写分离仲裁方式，M路视频通道通过一级写仲裁后和N路纹理写通道进而二级仲裁，二级仲裁采用效率平均方式分配到多个DDR控制器中，在进入仲裁之前，通过软件可对端口的优先级先预分配管理，方便实际应用可灵活调整带宽的分配。同样，读仲裁操作采用类似方式，以保证采用分块方式的纹理映射访问内存优先级较高。图4为N＝2时的多路视频拼接显示图。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于纹理映射的多路全景视频拼接显示方法，其特征在于，包括以下步骤：
获取M路视频图像；
分别对M路视频图像进行亮度均衡算法处理；
对经亮度均衡算法处理的M路视频进行纹理映射和拼接融合处理；
融合帧数据显示。
2.根据权利要求1所述的基于纹理映射的多路全景视频拼接显示方法，其特征在于，亮度均衡算法处理方法为：
对M路视频图像的每一帧图像进行可调窗口大小的亮度值统计，亮度值采用R、G、B三个颜色分量代替；
选择其中一路作为基准，计算其他路的增益值，将其他路的R、G、B像素值乘以对应的归一化增益值来实现亮度均衡。
3.根据权利要求1所述的基于纹理映射的多路全景视频拼接显示方法，其特征在于，对将经亮度均衡算法处理的M路视频进行纹理映射和拼接融合处理包括以下步骤：
根据待输出画面的大小，将视频图像分割为H个矩形块；
获取H个矩形块的顶点坐标，通过插值计算得到纹理坐标，根据纹理坐标得到每个矩形块的纹理像素块；
计算M路视频纹理像素块的重叠区域；
采用渐入渐出加权平均融合法对重叠区域进行融合。
4.根据权利要求3所述的基于纹理映射的多路全景视频拼接显示方法，其特征在于，通过插值计算得到纹理坐标前还需要判断矩形块是否为合理矩形块，判断方法如下：
对矩形块的4个坐标点(x1,y1),(x2,y2),(x3,y3),(x4,y4)以X轴坐标进行排序，X轴坐标较小的两个坐标点作为最左侧坐标点，其余两个坐标点作为最右侧坐标点；
根据Y坐标对最左侧坐标点进行排序，得到左上角坐标点和左下角坐标点；
以左上角坐标点为起点来计算左上角和最右侧坐标点之间的欧氏距离，欧氏距离较大的点作为右下角坐标点，另外一个坐标点即为右上角坐标点；
验证4个点之间的关系：
m1＝pow[(x1-x4),2]+pow[(y4-y1),2]
m2＝pow[(x2-x3),2]+pow[(y3-y2),2]
n1＝pow[(x3-x4),2]+pow[(y3-y4),2]
n2＝pow[(x2-x1),2]+pow[(y2-y1),2]
如果m1＝＝m2且n1＝＝n2，则为合理矩形块。
5.根据权利要求3所述的基于纹理映射的多路全景视频拼接显示方法，其特征在于，计算M路视频图像的重叠区域的方法为：
设矩形块1所在坐标系为J,坐标为(x y 1)T，矩形块1投影到矩形块2的坐标系I中的坐标为(X Y 1)T，坐标系I与坐标系J之间的单位矩阵是H,则
Figure FDA0002241000710000021
若矩形块1的宽为w,高为h，则矩形块1的坐标分别为(0,0,1)T、(0,h-1,1)T、(w-1,0,1)T、(w-1,h-1,1)T，根据
Figure FDA0002241000710000022
可得知矩形块2坐标；得到每个输入视频图像两两之间的重合区域后，对画面进行相应的平移、裁剪，保证所有的视频的显示高度一致。
6.据权利要求3所述的基于纹理映射的多路全景视频拼接显示方法，其特征在于，采用渐入渐出加权平均融合法对重叠区域进行融合的方法为：
若拼接之前的左图像是F(x,y)，拼接之前的右图像是G(x,y)，拼接后的图像为I(x,y)
Figure FDA0002241000710000023
W1(x,y)+W2(x,y)＝1，图像F(x,y)的权重系数是W1(x,y)，图像G(x,y)的权重系数是W2(x,y)；权重系数W1、W2的表达式：
Figure FDA0002241000710000024
其中，X1为左图像和右图像重叠区域的左边界，X2为左图像和右图像重叠区域的右边界，x为图像重叠区域的任意点。
7.据权利要求1-6任一所述的基于纹理映射的多路全景视频拼接显示方法，其特征在于，视频图像的接收与发送采用读写分离仲裁管理的方式进行。
8.基于纹理映射的多路全景视频拼接显示系统，包括M路视频源、M路均衡器、N路驱动器以及N路显示器，其特征在于，还包括一个FPGA模块；
M路所述视频源分别与M路所述均衡器连接，用于采集M路视频，以及用于将M路视频送入M路所述均衡器；
M路所述均衡器还与所述FPGA模块连接，用于对M路视频进行亮度均衡算法处理，以及用于将经亮度均衡算法处理的M路视频送入所述FPGA模块；
所述FPGA模块还与N路所述驱动器连接，用于将经亮度均衡算法处理的M路视频进行纹理映射和拼接融合处理得到融合帧数据；
N路所述驱动器还与N路所述显示器连接，用于读取所述FPGA模块处理后的融合帧数据，以及用于将融合帧数据驱动至N路所述显示器输出显示。
9.根据权利要求8所述的基于纹理映射的多路全景视频拼接显示系统，其特征在于，M路所述均衡器采用并行流水的方式分别对M路视频信号进行亮度均衡算法处理。
10.根据权利要求8所述的基于纹理映射的多路全景视频拼接显示系统，其特征在于，所述FPGA模块采用Zynq UltraScale+MPSoC系列芯片。
CN201911000006.8A 2019-10-21 2019-10-21 基于纹理映射的多路全景视频拼接显示方法及其系统 Active CN110691203B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911000006.8A CN110691203B (zh) 2019-10-21 2019-10-21 基于纹理映射的多路全景视频拼接显示方法及其系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911000006.8A CN110691203B (zh) 2019-10-21 2019-10-21 基于纹理映射的多路全景视频拼接显示方法及其系统

Publications (2)

Publication Number Publication Date
CN110691203A true CN110691203A (zh) 2020-01-14
CN110691203B CN110691203B (zh) 2021-11-16

Family

ID=69113943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911000006.8A Active CN110691203B (zh) 2019-10-21 2019-10-21 基于纹理映射的多路全景视频拼接显示方法及其系统

Country Status (1)

Country Link
CN (1) CN110691203B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111464773A (zh) * 2020-04-08 2020-07-28 湖南泽天智航电子技术有限公司 一种多路视频显示方法及系统
CN114286106A (zh) * 2021-12-29 2022-04-05 苏州长风航空电子有限公司 一种基于MPSoC的多路SDI视频极低延时编码系统及方法
CN114339070A (zh) * 2021-12-28 2022-04-12 苏州长风航空电子有限公司 一种基于MPSoC的多路图像处理显示交互系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140106735A1 (en) * 2012-10-12 2014-04-17 Crestron Electronics, Inc. User Identification and Location Determination in Control Applications
CN105791636A (zh) * 2016-04-07 2016-07-20 潍坊科技学院 一种视频处理系统
CN106899782A (zh) * 2015-12-17 2017-06-27 上海酷景信息技术有限公司 一种实现交互式全景视频流地图的方法
CN107424118A (zh) * 2017-03-28 2017-12-01 天津大学 基于改进径向畸变校正的球状全景拼接方法
CN107948544A (zh) * 2017-11-28 2018-04-20 长沙全度影像科技有限公司 一种基于fpga的多路视频拼接系统及方法
CN107995467A (zh) * 2017-12-19 2018-05-04 内江师范学院 一种远程视频监控系统
US20180253875A1 (en) * 2017-03-02 2018-09-06 Qualcomm Incorporated Systems and methods for content-adaptive image stitching
CN109598673A (zh) * 2017-09-30 2019-04-09 深圳超多维科技有限公司 图像拼接方法、装置、终端及计算机可读存储介质

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140106735A1 (en) * 2012-10-12 2014-04-17 Crestron Electronics, Inc. User Identification and Location Determination in Control Applications
CN106899782A (zh) * 2015-12-17 2017-06-27 上海酷景信息技术有限公司 一种实现交互式全景视频流地图的方法
CN105791636A (zh) * 2016-04-07 2016-07-20 潍坊科技学院 一种视频处理系统
US20180253875A1 (en) * 2017-03-02 2018-09-06 Qualcomm Incorporated Systems and methods for content-adaptive image stitching
CN107424118A (zh) * 2017-03-28 2017-12-01 天津大学 基于改进径向畸变校正的球状全景拼接方法
CN109598673A (zh) * 2017-09-30 2019-04-09 深圳超多维科技有限公司 图像拼接方法、装置、终端及计算机可读存储介质
CN107948544A (zh) * 2017-11-28 2018-04-20 长沙全度影像科技有限公司 一种基于fpga的多路视频拼接系统及方法
CN107995467A (zh) * 2017-12-19 2018-05-04 内江师范学院 一种远程视频监控系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111464773A (zh) * 2020-04-08 2020-07-28 湖南泽天智航电子技术有限公司 一种多路视频显示方法及系统
CN114339070A (zh) * 2021-12-28 2022-04-12 苏州长风航空电子有限公司 一种基于MPSoC的多路图像处理显示交互系统
CN114339070B (zh) * 2021-12-28 2024-04-16 苏州长风航空电子有限公司 一种基于MPSoC的多路图像处理显示交互系统
CN114286106A (zh) * 2021-12-29 2022-04-05 苏州长风航空电子有限公司 一种基于MPSoC的多路SDI视频极低延时编码系统及方法
CN114286106B (zh) * 2021-12-29 2024-02-13 苏州长风航空电子有限公司 一种基于MPSoC的多路SDI视频极低延时编码系统

Also Published As

Publication number Publication date
CN110691203B (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
CN110691203B (zh) 基于纹理映射的多路全景视频拼接显示方法及其系统
US11961431B2 (en) Display processing circuitry
CN108665521B (zh) 图像渲染方法、装置、系统、计算机可读存储介质及设备
CN102929572B (zh) 一种实现大屏幕多投影无缝拼接的方法及其拼接融合器
CN105653224A (zh) 一种拼接显示系统及其显示方法
CN102376293A (zh) 一种基于fpga的图像拼接处理器及图像拼接方法
US20200143516A1 (en) Data processing systems
CN103810675A (zh) 图像超分辨率重构系统及方法
CN108616717B (zh) 一种实时全景视频拼接显示装置及其方法
US11562701B2 (en) Data processing systems
US20180253868A1 (en) Data processing systems
US20190295455A1 (en) Controlling image display via mapping of pixel values to pixels
CN211184115U (zh) 一种具有多路视频显示功能的车载显控终端
CN105446686A (zh) 一种多屏拼接系统、多屏拼接显示方法及装置
CN103945205B (zh) 兼容2d与多视点裸眼3d显示的视频处理装置及方法
CN109300183A (zh) 用于提供输出面的数据处理系统和方法
CN115410525B (zh) 亚像素寻址方法、装置、显示控制系统和显示屏
CN110364127A (zh) 智能大屏幕系统的自适应显示方法及装置
US20210097657A1 (en) Contrast enhancement device and display
CN105761667B (zh) Led智能玻璃视频控制方法
CN106161987A (zh) 一种多图像同屏显示方法及多图像同屏显示系统
CN104320692A (zh) 一种同时支持多窗口图像显示的芯片及显示方法
CN115955589A (zh) 基于mipi的优化视频拼接方法、系统和存储介质
CN203243467U (zh) 采用并行处理方式实现视频图像拼接显示的装置
CN2842931Y (zh) 高速多画面多屏融合显示处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant