JP2820048B2 - 画像処理システムとその記憶装置およびそのアクセス方法 - Google Patents
画像処理システムとその記憶装置およびそのアクセス方法Info
- Publication number
- JP2820048B2 JP2820048B2 JP7005827A JP582795A JP2820048B2 JP 2820048 B2 JP2820048 B2 JP 2820048B2 JP 7005827 A JP7005827 A JP 7005827A JP 582795 A JP582795 A JP 582795A JP 2820048 B2 JP2820048 B2 JP 2820048B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- storage device
- addresses
- interval table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Input (AREA)
- Image Processing (AREA)
Description
し、特に表示装置上の特定領域のアドレスを生成してア
クセスをする記憶装置に関する。
システムとして、ハードウェア的に固定された機能を提
供するものが存在した。たとえば、手塚・北橋・小川著
「ディジタル画像処理工学」,日刊工業新聞社発行に
は、メモリから逐次的に画像データを処理装置内に読み
出し、シフトレジスタ等による遅延回路によってタイミ
ングを生成し、3×3の画像データを取り出す等の処理
をする画像処置装置の例が記載されている(第167頁
等)。
3×3等の局所データに対するアクセスを専用のハード
ウェアで処理しており、入力データの順序パターンが固
定的であった。また、処理する画素数も限られたもので
あった。したがって、ハードウェアで用意されているパ
ターン以外のものを使用する場合には、高速な処理を望
むことができない、という問題があった。一般に、画像
処理においては画像データを記憶しているメモリへのア
クセス頻度が高く、これらメモリアクセスの度に全ての
アドレスを転送することはメモリとの間のバストラフィ
ックを増大させることになるからである。
て、画像データアクセスに伴うアドレス転送によるトラ
フィックを低減させることにある。
テムにおいて、高速化可能なアドレスパターンを柔軟に
選択できるようにすることにある。
に本発明の記憶装置は、メモリを含む記憶装置におい
て、前記メモリ中の相対アドレスを複数個記憶してお
き、基準となるアドレスが与えられることによって、前
記複数の相対アドレスに対応するアドレスを生成して前
記メモリへのアクセスを行う。
と、このメモリに対する相対アドレスを複数個記憶する
アドレス間隔テーブルと、このアドレス間隔テーブルに
記憶された複数の相対アドレスの基準となるアドレスを
受け取り、前記複数の相対アドレスについてアドレスを
生成するアドレス生成手段とを含む。
と、このメモリに対する相対アドレスを複数個記憶する
アドレス間隔テーブルと、このアドレス間隔テーブルに
記憶された相対アドレスの数を保持するアドレス要素数
保持手段と、前記アドレス間隔テーブルに記憶された複
数の相対アドレスの基準となるアドレスをアドレス要素
数保持手段に保持された数だけ受け取り、これら受け取
った相対アドレスについてアドレスを生成するアドレス
生成手段とを含む。
リへのライトデータまたは前記メモリからのリードデー
タを保持するバッファ手段をさらに有する。
レス生成手段にアドレス加算器を有する。
メモリに画像データを記憶する請求項3記載の記憶装置
と、この記憶装置に記憶された画像データを処理する処
理装置と、前記記憶装置に記憶された画像データを表示
する表示装置とを含む。
モリと、このメモリに対する相対アドレスを複数個記憶
するアドレス間隔テーブルと、このアドレス間隔テーブ
ルに記憶された複数の相対アドレスの基準となるアドレ
スを受け取ってこれら受け取った相対アドレスについて
アドレスを生成するアドレス生成手段とを含む記憶装置
におけるメモリアクセス方法において、前記メモリにお
いてアクセスしようとする相対アドレスを前記アドレス
間隔テーブルに設定するステップと、前記相対アドレス
に対する基準アドレスを受け取るステップと、前記アド
レス間隔テーブルに記憶された相対アドレスについて前
記基準アドレスに基づいて前記アドレス生成手段により
アドレスを生成するステップとを含む。
ついて図面を参照して詳細に説明する。
る画像処理システムは、画像データを処理する処理装置
100と、画像データを記憶する記憶装置200と、画
像を表示するディスプレイ装置300と、これら処理装
置100、記憶装置200および表示装置300間を結
合するシステムバス400とを含んで構成される。
された画像データに対して処理を行う。すなわち、処理
装置100は記憶装置200から画像データを読み出
し、画像処理の典型的な例として、フィルタリングや畳
み込み処理といった局所演算を行う。そして、その演算
結果を記憶装置200に書き込む。なお、処理装置10
0、記憶装置200および表示装置300間はシステム
バス400によって結合されているが、処理装置100
と記憶装置200間および記憶装置200とディスプレ
イ装置300間をそれぞれ異なるパスで接続してもよ
い。
ドレスコマンド線201およびデータ線202によりシ
ステムバス400と接続し、要素間のアドレスの間隔を
保持するアドレス間隔テーブル210と、アドレス間隔
テーブル210の各値と先頭アドレスとからアドレスを
生成するアドレス生成回路220と、画像データを記憶
するメモリ240と、メモリ240へアクセスするため
に必要なデータやコマンドを保持するアクセスバッファ
230とを含んでいる。
0に対するリードリクエストやライトリクエスト等のコ
マンドおよびアクセスしようとするデータ群(以下、
「画像データブロック」という)の先頭アドレスまたは
各要素間のアドレスの間隔を伝える。また、データ線2
02は、メモリ240に対するライトデータまたはメモ
リ240からのリードデータを転送するために使用され
る。
コマンド線201を介して伝えられた画像データブロッ
ク内のアドレス間隔を順次記憶する。ここにいうアドレ
ス間隔とは、アドレスコマンド線201によって先頭ア
ドレスとして与えられたアドレスとの相対値をいう。
ンド線201によって与えられたコマンドに従って、ア
ドレスコマンド線201によって与えられた先頭アドレ
スとアドレス間隔テーブル210からのアドレス間隔と
の加算を行い、アドレスを生成する。
ンド線201によって与えられたコマンドに従って、デ
ータ線202から入力されたライトデータを保持し、ま
たは、メモリ240から読み出されたリードデータを保
持する。
ドレスコマンド線201によって与えられたコマンドに
従って、リード動作またはライト動作を行う。
れる画像データの一例は、一画素分のデータをdバイト
として、水平方向にh画素分、垂直方向にv画素分、二
次元状に確保されている。ここで、画像処理の典型的な
例としてフィルタリングや畳み込み処理を行う際に、A
1からA9の3画素×3画素の領域をアクセスするもの
とする。dバイトを1ワードとしてアドレス付けされて
いるものとすると、A1に1を加えたアドレスがA2
に、A1に2を加えたアドレスがA3に、それぞれ該当
する。また、A4は、A1に横1行分の画素数を加えた
値、すなわちA1にhを加えた値になる。従って、A1
にh+1を加えたアドレスがA5に、A1にh+2を加
えたアドレスがA6に、それぞれ該当する。また、A7
は、A1に横2行分の画素数を加えた値、すなわちA1
に2hを加えた値になる。従って、A1に2h+1を加
えたアドレスがA8に、A1に2h+2を加えたアドレ
スがA9に、それぞれ該当することになる。
データに関して各要素のアドレス間隔を格納した状態の
アドレス間隔テーブル210が示される。すなわち、A
1に対応するアドレス間隔が第1要素に、A2に対応す
るアドレス間隔が第2要素に、といった具合に順次格納
されている。これらアドレス間隔は、アドレスコマンド
線201によって与えられたコマンドに従って、書き込
まれ、または、読み出される。
0は、アドレスコマンド線201によって与えられた先
頭アドレスを保持する先頭アドレスレジスタ221と、
アドレス間隔テーブル210に保持されている要素数を
保持するアドレス要素数レジスタ222と、アドレス間
隔テーブル210の各値と先頭アドレスとを加算するア
ドレス加算器223とを含んでいる。アドレス間隔テー
ブル210にアドレス間隔が設定される際には、その要
素数がアドレス要素数レジスタ222に設定される。そ
して、実際にメモリ240へのアクセスを指示する際に
は、先頭要素のアドレスが先頭アドレスレジスタ221
に設定される。アドレス加算器223は、アドレスコマ
ンド線201によって与えられたコマンドに従って、ア
ドレス要素数222に設定された要素数分の加算を、ア
ドレス間隔テーブル210の各値と先頭アドレスレジス
タ221の値との間で行う。このようにして生成された
アドレスはメモリ240に供給される。
説明する。
スに先立って、処理装置100の指示により、アドレス
間隔テーブル210へのアドレスパターンの設定が行わ
れる(ステップ601)。例えば、図3のアクセスを行
うためには、図4のような設定が行われる。また、同時
に、要素数がアドレス要素数レジスタ222に設定され
る。
100は記憶装置200に対してアクセスを指示する
(ステップ602)。すなわち、アドレスコマンド線2
01によって、リードまたはライト等のリクエストの種
類や先頭アドレスが記憶装置200に転送される。この
アクセスの指示に従って、アドレス生成回路220は上
述のようにアドレスを生成し(ステップ603)、メモ
リ240へのアクセスを行う(ステップ604)。この
アドレス生成およびメモリへのアクセスは、アドレス間
隔テーブル210の各要素に対して、全要素数分が終了
するまで順番に行う(ステップ605)。
してアクセスが終了した後は、同一のパターンで他のア
クセスを行う場合には、アドレスパターンを入力し直す
ことなく、再びメモリへのアクセスを指示すればよい
(ステップ602)。例えば、図3でA5を先頭として
3要素×3要素のアクセスを次にするのであれば、A5
を先頭アドレスとしてアクセスの指示をすれば足りる。
従って、画像処理のように定型的なパターンについてメ
モリへのアクセスを繰り返すのであれば、全アドレスを
送らなくても、毎回先頭アドレスのみを指示すればよい
のである。
処理システムによれば、アドレスの生成機能を記憶装置
200に持たせたことにより、メモリ240に対して定
型的なアクセスを繰り返す場合には、全アドレスを送る
必要がなくなり、アドレスを転送するためのパスを削減
することができる。また、メモリ240にライトまたは
メモリ240からリードするデータを一時的にアクセス
バッファ230に記憶させることにより、処理装置10
0を記憶装置200へのアクセスから解放させることが
でき、全体として処理性能を向上させることができる。
よると、アドレスの転送に要するトラフィックを軽減で
き、またデータ転送後速やかに処理装置を解放できるの
で、システム全体の性能を向上させることができる。ま
た、これにより、アドレス転送パスを削減することがで
きる。
成を示すブロック図である。
す図である。
表す図である。
ルの構成を表す図である。
構成を表す図である。
の際の動作を表す図である。
Claims (4)
- 【請求項1】 メモリと、 このメモリ中の所定の基準アドレスからの相対アドレス
を複数個記憶するアドレス間隔テーブルと、 このアドレス間隔テーブルに記憶された相対アドレスの
数を保持するアドレス要素数保持手段と、 前記アドレス間隔テーブルに記憶された複数の相対アド
レスを、アドレス要素数保持手段に保持された数だけ受
け取り、これら受け取った相対アドレスに対応する絶対
アドレスを前記基準アドレスに基づいて生成するアドレ
ス生成手段とを含むことを特徴とする記憶装置。 - 【請求項2】 前記メモリへのライトデータまたは前記
メモリからのリードデータを保持するバッファ手段をさ
らに有することを特徴とする請求項1記載の記憶装置。 - 【請求項3】 前記メモリに画像データを記憶する請求
項1記載の記憶装置と、 この記憶装置に記憶された画像データを処理する処理装
置と、 前記記憶装置に記憶された画像データを表示する表示装
置とを含むことを特徴とする画像処理システム。 - 【請求項4】 メモリと、このメモリ中の所定の基準ア
ドレスからの相対アドレスを複数個記憶するアドレス間
隔テーブルと、このアドレス間隔テーブルに記憶された
相対アドレスの数を保持するアドレス要素数保持手段
と、前記アドレス間隔テーブルに記憶された複数の相対
アドレスを受け取ってこれら受け取った相対アドレスに
対応する絶対アドレスを生成するアドレス生成手段とを
含む記憶装置におけるメモリアクセス方法において、 前記メモリにおいてアクセスしようとする相対アドレス
を前記アドレス間隔テーブルに設定するステップと、 前記アドレス要素数保持手段に前記相対アドレスの数を
設定するステップと、 前記基準アドレスを受け取るステップと、 前記アドレス間隔テーブルに記憶された相対アドレスに
ついて前記基準アドレスに基づいて前記アドレス生成手
段により絶対アドレスを前記相対アドレスの数だけ繰り
返し生成するステップとを含むことを特徴とするメモリ
アクセス方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7005827A JP2820048B2 (ja) | 1995-01-18 | 1995-01-18 | 画像処理システムとその記憶装置およびそのアクセス方法 |
US08/587,655 US6006314A (en) | 1995-01-18 | 1996-01-17 | Image processing system, storage device therefor and accessing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7005827A JP2820048B2 (ja) | 1995-01-18 | 1995-01-18 | 画像処理システムとその記憶装置およびそのアクセス方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08194818A JPH08194818A (ja) | 1996-07-30 |
JP2820048B2 true JP2820048B2 (ja) | 1998-11-05 |
Family
ID=11621894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7005827A Expired - Fee Related JP2820048B2 (ja) | 1995-01-18 | 1995-01-18 | 画像処理システムとその記憶装置およびそのアクセス方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6006314A (ja) |
JP (1) | JP2820048B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3052891B2 (ja) * | 1997-05-26 | 2000-06-19 | 日本電気株式会社 | 信号処理システム |
JPH11109911A (ja) * | 1997-09-30 | 1999-04-23 | Fuurie Kk | 表示装置 |
AU2003300231B2 (en) * | 2002-12-31 | 2010-02-25 | Johnson & Johnson Gmbh | Sprayable oil-like formulations |
JP4780304B2 (ja) * | 2006-02-13 | 2011-09-28 | 株式会社メガチップス | 半導体メモリおよびデータアクセス方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6247786A (ja) * | 1985-08-27 | 1987-03-02 | Hamamatsu Photonics Kk | 近傍画像処理専用メモリ |
JPH06251133A (ja) * | 1993-02-23 | 1994-09-09 | Toshiba Corp | 画像データアクセス装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3815101A (en) * | 1972-11-08 | 1974-06-04 | Sperry Rand Corp | Processor state and storage limits register auto-switch |
FR2230258A5 (ja) * | 1973-05-16 | 1974-12-13 | Honeywell Bull Soc Ind | |
FR2431732A1 (fr) * | 1978-07-19 | 1980-02-15 | Materiel Telephonique | Dispositif de conversion d'adresse virtuelle en adresse reelle |
US4811203A (en) * | 1982-03-03 | 1989-03-07 | Unisys Corporation | Hierarchial memory system with separate criteria for replacement and writeback without replacement |
US4523206A (en) * | 1982-03-03 | 1985-06-11 | Sperry Corporation | Cache/disk system with writeback regulation relative to use of cache memory |
US4868376A (en) * | 1987-05-15 | 1989-09-19 | Smartcard International Inc. | Intelligent portable interactive personal data system |
SE465393B (sv) * | 1990-01-16 | 1991-09-02 | Ericsson Telefon Ab L M | Adressprocessor foer en signalprocessor |
JP3067304B2 (ja) * | 1991-09-13 | 2000-07-17 | 富士ゼロックス株式会社 | カラー画像処理装置のパターン発生方式 |
US5465337A (en) * | 1992-08-13 | 1995-11-07 | Sun Microsystems, Inc. | Method and apparatus for a memory management unit supporting multiple page sizes |
JPH06231047A (ja) * | 1993-02-05 | 1994-08-19 | Fujitsu Ltd | アドレス変換方法および装置 |
JP2818529B2 (ja) * | 1993-03-08 | 1998-10-30 | 日本電気アイシーマイコンシステム株式会社 | 情報記憶装置 |
US5577219A (en) * | 1994-05-02 | 1996-11-19 | Intel Corporation | Method and apparatus for preforming memory segment limit violation checks |
US5655132A (en) * | 1994-08-08 | 1997-08-05 | Rockwell International Corporation | Register file with multi-tasking support |
US5572209A (en) * | 1994-08-16 | 1996-11-05 | International Business Machines Corporation | Method and apparatus for compressing and decompressing data |
US5611065A (en) * | 1994-09-14 | 1997-03-11 | Unisys Corporation | Address prediction for relative-to-absolute addressing |
-
1995
- 1995-01-18 JP JP7005827A patent/JP2820048B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-17 US US08/587,655 patent/US6006314A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6247786A (ja) * | 1985-08-27 | 1987-03-02 | Hamamatsu Photonics Kk | 近傍画像処理専用メモリ |
JPH06251133A (ja) * | 1993-02-23 | 1994-09-09 | Toshiba Corp | 画像データアクセス装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH08194818A (ja) | 1996-07-30 |
US6006314A (en) | 1999-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5438376A (en) | Image processing apparatus and image reception apparatus using the same | |
JP2820048B2 (ja) | 画像処理システムとその記憶装置およびそのアクセス方法 | |
JP2000311241A (ja) | 画像処理装置 | |
JPS6061853A (ja) | 情報処理装置 | |
JP3992269B2 (ja) | 画像処理装置及び方法 | |
JP2000232623A (ja) | 映像メモリ回路 | |
JPS59178487A (ja) | デイスプレイ装置 | |
JPH1153528A (ja) | デジタル画像処理装置及び方法 | |
JP2895514B2 (ja) | ページプリンタの画像データ転送制御方法 | |
JP4553998B2 (ja) | バス制御装置 | |
JPS60129786A (ja) | 画像メモリ装置 | |
JP2001034573A (ja) | メモリアクセスシステム及び方法 | |
JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
JPS6045458B2 (ja) | 画像端末装置用外部メモリ制御方式 | |
JP2001243446A (ja) | 画像入力処理装置及び処理方法 | |
JPS5897086A (ja) | 画像メモリ用デ−タ転送回路 | |
JPH04318891A (ja) | グラフィック制御装置 | |
JPS61116387A (ja) | 画像デ−タ書込み方式 | |
JPH07182312A (ja) | 画像情報の演算処理方法及び装置 | |
JPS5975338A (ja) | 表示装置 | |
JPH04313165A (ja) | 画像メモリアドレス制御回路 | |
JPS62255153A (ja) | 記録装置 | |
JPS5836902B2 (ja) | パタン編集装置 | |
JPH07200787A (ja) | 画像処理装置 | |
JPH10111927A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |