JPS62255153A - 記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 、本命明は記録装置に係り、特にビット単位のイメージ
データを入力として受は取り、これを記録紙等記録媒体
に記録する記録装置に関する。

〔従来の技術〕

従来、コンピュータシステム等の一部を構成する出力装
置として、カラーＣＲＴ等表示装置に表示された画面や
ハードディスク等外部記憶に格納された画像データを、
そのままインクジェットあるいは熱転写などの種々の方
式を用いて記録紙に記録す各いわゆるハードコピー装置
と呼ばれる記録装置が知られている。

〔発明が解決しようとする問題点） このような記録装置、特にシリアルタイプの記録装置に
おいては、記録時間の短縮化を図る為に複数個の記録素
子を走査方向に垂直に配設した記録ヘッドをキャリッジ
上に設け、走査方向にこれを往復移動させながら、同時
に記録素子を駆動させて記録動作を行なうものが多かっ
た。

一方、ＣＲＴ　ｌの画面、あるいはハードディスク□　
上に格納されている画像データ等をホスト側装置から記
録装置に転送する場合、ビデオ信号の規格上、あるいは
画像データの量子化時における走査方向の制限等によっ
て、ラスター方向に沿ってデータを出力することがホス
ト側装置にとっては容易である。ところが、前述の記録
装置においてはラスター方向に沿ったシリアルな記録動
作を行なうものの、−回の走査において複数ラスター分
の記録を行なうために、データの再配列を行なう必要が
ある。たとえば記録素子を縦方向（走査方向に直交する
副走査方向）に２４個配した記録ヘッドを持つ記録装置
の場合、−回の主走査においては、ｉおよびｊをそれぞ
れ副走査方向および主走査方向のドツトナンバとすると
、第１図に示すように点（Ｌｊ）　　Ｕ−ｔ、＋−１，
２・・・２４）を同時に記録し、次にｊを＋１ずつ歩進
して次の記録を行ない、以下、同様にしてＪが横方向の
記録可能ドラ１〜数に達するまで繰り返して記録動作を
行なってゆく。

この場合、記録データは（１，１）　、　（２，１）　
、・・・（２４，１）の順にシリアルに記録ヘッドに送
出されるか、あるいは例えば８ドツトを１単位として（
（１，１）〜（８，１））、、（（（９，１）〜（１６
，１）））、　（（１７，−，１）〜（２４，１））の
ように３回に分けてパラレルに記録ヘッドに送出される
ようにすることが考えられる。しかし、いずれにしても
この場合は、第２図に示すように、イメージデータを展
開するイメージバッファ内ｊβ７ｆのアドレス０の領域
には（１，１）　、（２，１）　、・・・（８，１）の
８ドツト、アドレス１の領域には（９，１）・・・（１
８，１）の８ドツトという態様でビットイメージデータ
が格納されていることが望ましい。

一方、ホスト側装置からは、第１図における矢印ｊ方向
すなわちラスター方向に沿ったデータが（１，１）　、
　（１，２）　、−（１，ｎ）　（ｎは横方向の記録ド
ツト数）の順にシリアルに転送されるか、あるいは（（
１，１）、（１，２）、・・・（１，８））、（（１，
９）　、（１，１０）・・・（１゜Ｉａ））”・（（１
，ｎ−７）　、　（ｎ−６）　、　−（１，ｎ））のよ
うに８ビツトごとにシリアルに転送されてくる。そのた
めに、このように連続して転送されるとットイメーシデ
ータを記録装置側では３バイ１〜置きのアドレスに格納
しなければならない。

従って、従来の記録装置では、１バイトのイメージデー
タを受は取る毎にソフトウェア等によって、前述のよう
な飛び飛びのアドレスにデータを格納していくデータ配
列（以下データの横絞変換と呼ぶ）を行うと、ホスト側
装置と記録装置との間のデータ転送時間が長大化し、し
かもこの間双方の装置はその転送処理以外の処理を行う
ことが困難となるという欠点があった。

〔問題点を解決するための手段〕

本発明の目的は、かかる問題点を解決し、装置構成の複
雑化を伴うことなくデータ転送を高速に行うことのでき
る記録装置を提供することにある。

そのため、本発明では、第１図に示すように、複数の記
録素子を記録走査方向Ｐに対して垂直に配列し、記録媒
体９０に対して記録走査方向に移動してその過程で記録
素子の数と同数のラスターを同時に記録する記録ヘッド
５０と、記録走査方向に対応した１ラスター分の直列の
データを受信して第１の記憶手段３１に展開する受信手
段２０と、記録素子の配列方向に対応させて第１記憶手
段３１に展開されたデータを第２記憶手段３２に再配置
するデータ配置手段１００と、展開および再配置を記録
素子の数と同数回繰返して実行させる制御手段１２０と
、当該繰返し後に第２記憶手段３２に再配置されたデー
タを記録ヘッドに送出してこれを駆動する駆動手段１１
０とを具える。

〔作　用〕

本発明によれば、データの受信に際しては記録処理を考
慮したデータの再配列を行うことなく、そのままデータ
転送を行ない、その後の記録時において、データの再配
列が行なわれるので、データ転送、ひいては記録動作を
高速に行なうことができるようになる。また、第１記憶
手段３１は少なくとも１ラスター分のデータの記憶容量
があれば足りるので、メモリの大型化を伴うこともない
。

（実施例〕 以下、図面を参照して本発明の詳細な説明する。

第２図は本発明記録装置の一構成例を示す。図において
符号１で示されるものはマイクロプロセッサ（ＭＰＩＩ
）形態の制御装置（以下ＭＰＵという）であり、ホスト
側装置８からインターフェース４を介して制御コマンド
データを受は取り、コマンドの解析等を行なって第３図
につき後述する処理手順等に従って各部を制御する。

符号２で示されるものはダイレクト・メモリー・アクセ
ス（ＤＭＡ）コントローラ（ＤＭＡＣ）であり、ＭＰＵ
Ｉがホスト側装置から送られてくるデータがビットイメ
ージデータであることを解析した場合、メモリアクセス
の主導権をＭＰＵＩから譲り受け、自ら、メモリアドレ
スを出力することによりインターフェース（Ｔ／Ｆ）　
４を介してホスト側装置８から受取ったビットイメージ
データをＭＰＩＩＩＩを介さずに直接バッファ３に格納
する。

符号３−１および３−２で示されるものはランダムアク
セスメモリ（ＲＡＭ）によって構成されるバッファであ
り、バッファ３−１はインターフェース４を介してホス
ト側装置８より受は取ったビットイメージデータがＤＭ
Ａ転送によって格納される受信用のバッファ、バッファ
３−２はバッファ３−１に格納されたビットイメージデ
ータについてＭＰ旧が横絞変換を行ったとき、そのデー
タを格納するプリント用のバッファである。インターフ
ェース回路４はホスト側装置から送られるビットイメー
ジデータをハンドシェークによって受は取り、これを記
録装置側のデータバスＤＢ上に出力する。

符号５で示されるもめは記録ヘッドであり、インクジェ
ットノズルなどの記録素子（図示せず）を記録走査方向
（図中矢印Ｐ方向）に垂直に複数個、例えば２４個有し
、キャリッジ６上に搭載されて矢印Ｐ方向に往復穆動し
、その過程で記録紙９上に記録を行なう。符号７で示さ
れるものはリードオンリーメモリ（ＲＯＭ）　によって
構成されるメモリであり、第３図示の処理手順等、すな
わち記録動作、データ受信およびデータ処理等のプログ
ラムが格納されている。

ｌＯは例えばＲＡＭによって構成されているメモリ領域
であり、その記憶領域には各種ポインタ等を設けておく
。ココテ、］、ＰＯＩＮＴ、　５ＢＴＰＯＩＮＴ、Ｂｙ
ｃｏｕＮＴオヨびＤＢＩＰＯＩＮＴＬＬ、それぞｈ、ホ
スト側装置８から送られるラスターデータのラスター数
をカウントするためのラスターポインタ（０〜２の値を
指示）、ソースビットポインタ（０〜７の値を指示）、
バイトカウンタ（０〜［ｎ／８］’−１）の値をカウン
トする。ｎはラスター方向のドツト数）、およびディス
ティネーションビットポインタ（０〜８の値を指示）を
意味している。また、５ＡＤＰＯＩＮＴおよびＤＡＤＰ
ＯＴＮＴは、それぞれ、ソースアドレスポインタおよび
ディスティネーションアドレスポインタを意味しており
、前者は受信バッファ３−１におけるデータ格納アドレ
ス（ソースアドレス）を、また後者はプリントバッファ
３−２におけるデータ格納アドレス（ディスティネーシ
ョンアドレス）がセットされる。

第３図は第２図示の記録装置による記録等の処理手順の
一例を示す。

まず、ステップＳ１においてＭＰｔｌｌはラスターポイ
ンタＬＰＯＩＮＴおよびディスティネーションビットポ
インタＤＢＩＰＯＩＮＴに、それぞれ“０°′および８
°“を格納する。次いで、ステップＳ２にてＭＰｌｌ　
１はホスト側装置８からデータが送出されてきたか否か
を判定する。まだデータが送られていない場合にはデー
タが送られるまでステップＳ２の判定処理を繰り返す。

一方、データが送られている場合にはステップＳ３に移
行し、ＭＰＵＩは当該受信したデータに基づきコマンド
の解析を行なう。さらにステップＳ４に移行し、ステッ
プＳ３で行なったコマンド解析により、それ以後ホスト
側装置８から送られてくるデータがビットイメージデー
タであるか否かを判定する。ここで、肯定判定された場
合にはステップＳ６に移行してステップ５６以下の処理
を行ない、一方、否定判定された場合には、ステップＳ
５に移行して当該コマンドに対応した他の処理を行う。

ステップＳ６においてＭＰ旧はデータ格納アドレスや転
送データ等をＤＭＡコントローラ２のレジスタにセット
してＤＭＡコントローラを起動し、さらにステップＳ７
に移行してＤＭＡ転送が終了するのを待つ。

この間、ＤＭＡコントローラ２にはインターフェース４
がホスト側装置８からビットイメージデータを受取る毎
にＤＭＡ要求信号（ＴＸＲＱ侶号）が人力され、その度
毎にあらかじめステップＳ６でセットされたレジスタの
値に基づいてアドレス信号をアドレスバス（ＡＢ）上に
発生し、インターフェース４が受取ったビットイメージ
データを受信バッファ３−１に直接書き込んで行く。そ
してこのＤＭＡ転送はあらかじめステップＳ６でセット
したレジスタ値に基づき設定された回数（本例の場合は
、１ラスター分のバイト数）だけ実行された後に終了す
る。

このとき、バッファ３−１には第４図に示すようにイメ
ージデータが格納されており、このときステップＳ８に
移行し、以下に述べるデータの横線変換の処理手順に入
る。

ステップＳ７を終了した時点において、受信バラファ３
−１に第４図のように格納されているデータを第６図の
ような形に変換してプリント用のイメージバッファ３−
２に格納するために、まずステップＳ８において第２図
示の各種ポインタ等をセットする。ここで、ポインタ５
ＢＩＰＯＩＮＴ、ＢＹＣＯｌｌＮＴにはそれぞれ“０”
を、また、ポインタ５ＡＤＰＯＩＮＴおよび口＾ＤＰＯ
ＩＮＴには、それぞれ受信バッファ３−１における最初
のソースアドレスおよびプリントバッファ３−２におけ
る最初のディスティネーションアドレスをセットする。

次にステップＳ９に移行してポインタ５ＡＤＰＯＩＮＴ
が指示しているアドレスに格納された内容をロードする
とともにポインタ５ＡＤＰＯＩＮＴを＋１インクリメン
トする。次いで、ステップ５１０に移行してステップＳ
９でロードしたデータを左に１ビツトシフトし、ステッ
プＳｌｌに移行する。ステップＳｌｌでは、このシフト
の結果、キャリー（Ｇ）がセットされたか否かを判定し
、セットされていた場合にはステップＳ１２に移行し、
一方キャリーがクリアされていた場合にはステップＳ１
３に移行す企。ステップ５１２においては、ＭＰＵＩは
ディスティネーションアドレスボイ−ンタＤＡＤＰＯＩ
ＮＴが指示しているアドレスの領域上のディスティネー
ションビ・ントポインタＤＢ１．ＰＯＩＮＴが指示して
いるビットをセットし、ポインタＤＡＤＰＯＩＮＴを＋
３インクリメントする。

一方、ステップ５１３においてはＭＰＵはポインタＤＡ
ＤＰＯＩＮＴが指示しているアドレス領域上のポインタ
ＤＢＩＰＯＩＮＴが指示しているビットをクリアし、ポ
インタＤＡＤＰＯＩＮＴを＋３インクリメントする。

ステップ５１２あるいはステップ５１３を実行すると、
手順はステップ５１４に移行する。ステップ５１４にお
いてはソースビットポインタ５ＢＩＰＯＩＮＴを＋１イ
ンクリメントし、次いでステップＳ１５に移行してポイ
ンタ５ＢＴＰＯＩＮＴの値が８に達したか否かを判定し
、肯定判定であれば、ステップＳ１６に移行する。一方
、ポインタ５ＢＩＰＯＩＮＴの値が８に満たない場合に
はステップ５１０に戻り、同様の処理を繰り返す。

ステップＳ１６においては、ＢＹ、Ｃ０ＩＩＮＴを＋１
インクリメントし、ステップ５１７に８行する。ステッ
プＳ１７ではバイトカウンタＢＹＣＯＵＮＴがｎ／８に
達したか否かを判定し、肯定判定であれば１ラスター分
の横絞変換が終了したのでステップ５１８に移行する。

一方、カウンタＢＹＣＯＩＩＮＴの値がｎ／８に満たな
い場合には、ステップＳ９に戻り、同様の操作を繰り返
す。

ステップ３１８においてはポインタＤＢＴＰＯＩＮＴを
一１ディクリメントしてステップＳ１９に移行する。ス
テップ５１９においてはポインタＤＢｒＰＯＩＮＴが°
“０′。

であるか否かを判定し、°゛０°°であれば８ラスター
分の横絞変換が終了したとしてステップ５２０に移行す
る。一方ポインタＤＢＩＰＯＩＮＴが“０″でない場合
にはステップＳ２に戻り再びデータ受信を行って同様の
操作を繰り返す。

ステップ５２０においてＭＰＵＩはラスターポインタＬ
ＰＯＴＮＴを＋１インクリメントし、ディスティネーシ
ョンビットポインタＤＢＴＰＯｒＮＴに“８パをセット
してステップ５２１に移行する。ステップ５２１におい
てはポインタＬＰＯＴＮＴが°゛３°゛に達したか否か
を判定し、肯定判定であれば縦２４ラスター分（記録素
子の数に対応したラスター分）の横絞変換が終了したと
してステップＳ２２に移行し、記録動作にはいる。一方
ポインタＬＰＯＩＮＴの値が３′°に満たない場合には
、２４ラスター分の横絞変換がまだ終了していないため
ステップＳ２に戻り、再びデータ受信を行って同様の操
作を繰り返す。

最後にステップＳ２２においてＭＰＵＩはモータ等駆動
装置（図示せず）を駆動してキャリッジ６を移動させ、
記録開始位置までキャリッジが移動したならば、イメー
ジバッファ３−２に格納されたビットイメージデータを
３バイトつづ順次記録ヘッド５に送出し、記録処理を行
なう。

以上の動作においては、ホスト装置８からのビットメー
ジデータの取込みについてはＤＭＡを用いて行なうため
に高速で行なうことが可能である。また、データの横絞
変換はソフｉ・ウェアによって行なうために複雑な回路
の追加なしで行なうことが可能である。しかもＤＭＡ転
送についてサイクルスチール動作を行えば、記録動作中
にデーりの取り込みも可能となる。

以上のように、本実施例によれば、複数の記録素子を記
録方向に対して垂直に配列し、シリアルに記録を行なう
記録装置において記録方向に沿ったラスター毎のシリア
ルデータな人力とし、記録時において記録素子の数と同
数のラスターを同時に記録する処理を行う場合に、１ラ
スター分のデータをホスト側装置からデータ変換を行う
ことなくＤＭＡ転送により受取り、これをバッファに格
納した後、データの横絞変換をＭＰＵの処理（ソフトウ
ェア）によって行ない、このデータ受信ないし変換処理
を記録素子の数に対応した回数を繰返すようにしたので
、記録装置の構成の複雑化を伴うことなくホスト装置と
記録装置とのデータ転送の高速化が可能になる。また、
バッファ３−１についてはこれを少くとも１ラスター分
のデータの格納容量があるものとすれば足り、従ってメ
モリの大型化や装置の高価格化が生じることもない。

なお、上述の実施例では記録ヘッドとして２４ドツトの
インクジェット記録ヘッドを用いた場合について述べた
が、複数の記録素子であれば素子の数および種類には種
々のものを採用可能である。すなわち、例えば素子数を
８ドツト、３２ドツト、１２８　ドツト等、あるいは形
態をワイヤートッド、熱転写等とした記録装置に対して
も本発明は容易かつ有効に適用可能である。または縦方
向−列に並んだ複数の記録素子を持つ１つの記録ヘッド
を有する記録装置について示したが、同様の記録ヘッド
をさらに複数個、横方向に配列してカラー記録等を行な
う記録装置についても本発明は容易かつ有効に適用可能
である。

〔発明の効果〕

以上説明したように、本発明によれば、装置構成の複雑
化を伴うことなく、ホスト装置との間でデータ転送を高
速に行い得る記録装置を実現できる。

【図面の簡単な説明】

第１図は本発明の全体構成図、 第２図は本発明記録装置の一実施例を示すブロック図、 第３図は第２図示の実施例に係るイメージデータの転送
、変換等を含む記録処理手順の一例を示すフローチャー
１・、 第４図は第２図における受信バッファへのデータ格納状
態を説明するための模式図、 第５図は１回の記録走査動作で記録可能なイメージデー
タの状態を示す模式図、 第６図は記録処理時に記録装置において使用されるイメ
ージバッファへのデータ格納の状態を説明するための模
式図である。 １・・・ＭＰＵ　。 ２・・・ＤＭＡコントローラ、 ３−１　・・・受信バッファ、 ３−２　・・・プリントバッファ、 ４・・・インタフェース回路、 ５・・・記録ヘッド、 ８・・・ホスト装置、 ９・・・記録紙、 １０・・・ポインタ領域。 第１図 （Ｌ＝Ｉ、２．・・・・・・１２り 第４図

Claims (1)

1. 【特許請求の範囲】 １）複数の記録素子を記録走査方向に対して垂直に配列
   し、記録媒体に対して前記記録走査方向に移動してその
   過程で前記記録素子の数と同数のラスターを同時に記録
   する記録ヘッドと、 前記記録走査方向に対応した１ラスター分の直列のデー
   タを受信して第１の記憶手段に展開する受信手段と、 前記記録素子の配列方向に対応させて前記第１記憶手段
   に展開されたデータを第２記憶手段に再配置するデータ
   配置手段と、 前記展開および前記再配置を前記記録素子の数と同数回
   繰返して実行させる制御手段と、 当該繰返し後に前記第２記憶手段に再配置されたデータ
   を前記記録ヘッドに送出してこれを駆動する駆動手段と
   を具えたことを特徴とする記録装置。 ２）特許請求の範囲第１項記載の記録装置において、前
   記受信手段は前記直列のデータの発生源としてのホスト
   装置と前記第１記憶手段との間でダイレクト・メモリ・
   アクセス転送を制御するＤＭＡコントローラを有するこ
   とを特徴とする記録装置。