JPS6198479A - 画像処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は５画像処理システムに関し、特に画像データの
高速処理可能な画像処理システムに関するものである。

従来技術 第８図は、従来の画像処理システムのブロック構成図で
ある。

第８図においては、２つのシステムバスを有しており、
システムバス２は主にＣＲＴディスプレイ１０に表示す
る画像データを処理する専用のバスであり、システムバ
スｌは表示にかかる部分以外の種々の処理を行うバスで
ある。このようにバスを２つ設けて装置全体の処理能力
を向上させている。一方、こうした画像処理のおける画
質向上の要求から１２ドツト／ｙａｒｎのような高画素
密度の画像データが扱われるようになったが、ＣＲＴデ
ィスプレイｌｏの解像度は、４ドツト／ｍａｙ、または
６ドツト／ｌＩｍ程度が限度である。ここで１画像処理
装置ｔ６は画像の拡大、縮小９回転などの画像編集機能
と高画素密度データから低画素密度データへの画素密度
変換機能を有している。

システムバス１側では、１２ドツト／ｍｍの高画素密度
のデータを処理でき、システムバス２側で　　　　１は
６ドツト／＋ｌ１ｌｌＩの低画素密度のデータを処理で
きる。このようなシステムバス１，２を有いる画像デー
タ処理方式で、画像の拡大・縮小の処理をして、その結
果を表示するような場合９画像メモリ５に記憶されてい
る画像データをシステムバス１側で、まず画像処理装置
６により、拡大・縮小の処理が行われ、次にさらに、６
ドツト／■の画像データに画素密度変換されて、デュア
ルポートメモリ７を介してシステムバス２側に転送され
、ＣＲＴディスプレイ１０に表示される。

このように、大容量の画像データが画素メモリ５から画
像処理装置６へ、さらに画像処理装置６からデュアルポ
ートメモリ７人と転送されて、ＣＲＴディスプレイ１０
に表示されるため、画像データが表示されるまでの時間
が長くなるという欠点があった。

目　　　　　的 本発明の目的は、このような従来の欠点を改善し、画焔
データの表示処理が高速可能な、がっシステム全体の性
能を向上させる画像処理システムを提供することにある
。

構成 上記目的を達成するため１本発明では、２つの独立した
高画素密度の画像データを処理する第１のシステムバス
と低画素密度の画像データを処理する第２のシステムバ
ス、前記第１のシステムバスに接続された画像編集と画
素密度変換を行う第１の画像処理装置、前記第１．第２
のシステムバスの両方から書込み、読出しができるメモ
リ、および前記第２のシステムバスに接続された低画素
密度の画像データを表示する表示装置を有する画像処理
システムにおいて、前記第２のシステムバスに画像編集
を行う第２の画像処理装置を接続し、同時に前記第１の
画像処理装置と該第２の画像処理装置に指示が与えられ
ると、前記第１の画像処理装置と前記第２の画像処理装
置は、前記第１゜第２のシステムバスに保有されたデー
タに対してそれぞれ並列的に画像データ編集処理を行い
、前記第２の画像処理装置の編集された結果を前記表示
装置に表示することに特徴がある。

以下１本発明の構成を一実施例により説明する。

第１図は本発明の第一実施例を示す画像処理システムの
ブロック構成図である。

第１図において、１．２はハステムバス、３゜４は中央
処理袋ｑ、５．８は画像メモリ、７はデュアルポートメ
モリ、９はＣＲＴディスプレイ制御装置、１０はＣＲＴ
ディスプレイ、６．１１は画像処理装置である。ここで
、システムバス】側では、画像データは主に高画素密度
（例えば１２ドツト／ｍｍ）で処理され、システムバス
２側°では画像データは必ず低画素密度（例えば６ドツ
ト／Ｉ１ｍ）で処理される。また、画像処理装置６は、
画像の拡大・縮小、回転などの画像編集機能と、高画素
密度、例えば１２ドツト／ｍｍから低画素密度、例えば
６ドツト／Ｉｅｌ１１への画素密度変換の機能を有する
。

そして９画像処理装置１１は画像処理装置６の機能から
画素密度変換の機能を除いた機能を有し、また、低画素
密度の画像データを取扱うため処理、　　　　Ｈａ（７
）Ｎ；ｔｍ％ｉＪ゛ａ　ｙｓ。

ｄ　　　　　第２図は、第１図の処理フローチャートを
示す図である。

以下、第１図の動作を第２図のフローチャート図により
説明する。以後、高画素密度データは１２ドツト７ｍｍ
、低画素密度データは６ドツト／ｍｍとする。

システムバス１側では、まず１画像読取り装置（スキャ
ナ）やネットワークインターフェースから送られてくる
１２ドツト／＋ｉｍの画像データ（原画）を画像メモリ
５に書き込む（ステップ１０１）。　この画像データ（
１２ドツト／Ｈａｌ＋）を画像処理装置６により、６ド
ツト／ｍｍのデータに画素密度変換した後、デュアルポ
ートメモリ７に書込み（ステップ１０２）、システムバ
ス２側にＣＲＴディスプレイ１０への表示を指示する（
ステップ１０３）。

システムバス２側では、システムバスｌ側からＣＲＴデ
ィスプレイ８への表示指示があるまで待機しており、指
示が与えられたとき（ステップ２０１ンデユアルボート
メモリ７から６ドツト／ｍｍに密度変換された画像デー
タを画像メモリ８に書込み、次にＣＲＴディスプレイ制
御装置９を通してＯＲ！Ｔディスプレイ８へ表示する（
ステップ２０２）。　ここて、システムバス１に拡大処
理の指示が与えられると（ステップ１０４）、　システ
ムバス１側はシステムバス２側の表示終了指示（ステッ
プ２０３）を待って（ステップ１０５）、　システムバ
ス側２へ拡大処理の指示を与える（ステップ１０６）。

次に、画像処理装置６により原画の画像データを拡大し
て画像メモリ５に書込む（ステップ１０７）。システム
バス２側ではシステムバス１側から与えられる拡大処理
指示に従い（ステップ２０４）、画像処理装置１１によ
り１画像メモリ８に記憶された画像データの拡大処理を
行い、再び画像メモリ８に書込み１次に、ＣＲＴディス
プレイ１０への表示を行う（ステップ２０５）。

このようにして、拡大指示がシステムバス１側に与えら
れてから、拡大処理された画像が表示されるまでの時間
が従来方式に比べて格段に向上する。すなわち、従来方
式においては、拡大指示が与えられると、第２図のステ
ップ１０７の処理をまず行い１次にステップ１０２．１
０３の処理を実行した後、システムバス２側では、ステ
ップ２０１．２０２のプロセスにより拡大画像の表示を
行う。ここにおいて、ステップ１０７は１２ドツト／ｍ
ｍの画素密度で処理が行われ、６ドツト／ＩＩＩｍで行
う（ステップ２０５）のに比べ４倍のデータ量を扱うこ
とになる。

これに対して１本実施例によれば、　ステップ２０５の
プロセスのみで拡大表示が可能になり、表示処理の高速
化が図れる（ステップ１０４，１０５，１０６，２０４
等の処理はほとんど時間を要しない）。

このように１本実施例によれば、高画素密度の画像処理
と表示用の低画素密度の画像処理が並列的に行えるため
、特に高速処理を要求される表示用の画像処理を非常に
短い時間で実行可能であり、対話型の処理が必要なワー
クステーション等に最適である。

第３図は本発明の第２実施例を示す画像処理システムの
ブロック構成図である。

第３図は、第１図の画像処理装置６の画素密度変換機能
をデュアルポートメモリ７に付加したものである。それ
以外は第１図と同じ動作なので省略し、画素密度変換機
能付デュアルポートメモリ７′についてのみ説明する。

画像メモリ５に記憶されている高画素密度の画像データ
は直接１画素密度変換機能付デュアルポートメモリ７′
に転送され、ここで密度変換されてデュアルポートメモ
リ７′のメモリ領域に記憶される。システムバス２から
はこの記憶された画像データが読み出されてＣＲＴディ
スプレイ１０に表示される。

第４図は、本発明の密度変換の機能を説明するための図
である。

第４図（ａ）は高画素密度の画像データを示し、第４図
（ｂ）は画素密度変換された低画素密度の画像データを
示している。これは、第３図の画素密度変換機能付デュ
アルポートメモリ７′の論理和回路１９（後述第５図参
照）で行われる。すなわち、周囲１１画素の論理和演算
を行って１画素を生成する（Ａ　！ｔ　＝Ｄ　１１　＋
Ｄ　Ｉ２　＋Ｄ　２１　＋Ｄ　２２１Ａ　１２　＝Ｄ　
１３　＋Ｄ　ｔ４＋Ｄ　２３　＋Ｄ　２４　）、例越 ；！　　　　　　　えば、１２ドツト／ｍから６ドツト
／ｍの密度変換を行う場合に用いる。

この実施例では、画像処理装置６の画素密度変換機能を
デュアルポートメモリ７に備えるようにして画像データ
転送の処理ステップを減らし、データ転送時間の短縮、
およびシステムバスｌの占有効率を向上させようとする
ものである。

以下、画素密度変換機能付デュアルポートメモリ７′に
ついて詳細に説明する。

第５図は、第３図の実施例である画像処理システムの一
部を示す画素密度変換機能付デュアルポートメモリ７′
のブロック構成図である。

第５図において、１２ａはコントロールバスバッファ、
１２ｂはアドレスバスバッファ、１３はボートＡコント
ローラ、１４はメモリ、１５はアドレスセレクタ、１６
はデータバスバッファ、１７はラインバッファ、１８は
バイトスワツパ、１９は論理和回路、２０は内部アドレ
スバス、２１は内部データバスである。

システムバス１側の接続部をボートＡ、システムバス２
側の接続部をポートＢとする。ポート　　　　　Ｊコン
トローラ１３は、コントロールバスバッファ１２ａとア
ドレスバスバッファ１２ｂからデータを受信してＥ１０
信号、δ１−信号、Ｗ子信号、ＡＤ　Ｓ（１号、　ＯＥ
　１４Ｈ号、σＥ　２　（ｍ’ｉｓ、　ＨＢ　信号。

■○Ｗ　Ｐ信号、ｌ０ＲＰ信号などの各制御信号を発生
する。

密度変換機能を用いないで直接メモリ部にアクセスする
場合は、データはＱＦゴ信号がアクティブになってデー
タバスバッファ１６を介してシステムバス１，２とメモ
リ１４のデータ入出力の間で転送が行われ、アドレスは
アドレスバスバッファ１２ｂを通ってアドレスセレクタ
１５に入る。しかし、ＡＤＳ信号がインアクティブのた
めそのままのアドレスがメモリ１４のアドレス入力に入
る。

密度変換を行う場合の動作について以下に説明する。論
理和回路１９はＥ／○信号が「０」のときにはへ入力に
入力された１６ビツトのデータの隣接２ビツト同志の論
理和をとって生成される８ビツトのデータを出力し、Ｅ
１０信号が「１」のときには、さらに、Ｂ入力の８ビツ
トのデータとの論理和をとった８ビツトのデータを出力
する、第７図にこの回路の構成を示す。ラインバッファ
１７は、密度変換された主走査方向１ライン分のデータ
を８ビツトずつ記憶できる。ボートＡコントローラ１３
からのｌ０ＷＰ信号により順次８ビツトずつ書込まれ、
ｌ０ＲＰ信号により等しい順序で８ビツトずつ読み出す
ことができる。バイトスワツパ１８は論理和回路１９の
８ビツトの出力データを、内部データバス２１の上位８
ビツトに出力するか、下位８ビツトに出力するかを選択
する。

このとき、ＯＥ２信号がアクティブである必要がある。

百下］信号がインアクティブのときは出力されない。ア
ドレスセレクタ１５はＡＤＳ信号がアクティブの場合は
内部アドレスバス２０の内容を１ビツトだけ右シフトし
た値をメモリ１４のアドレス入力に与える。すなわち、
このときはアドレスの最下位１ビツトは無視されること
になる。

第６図は第５図の動作タイムチャート図である。

以下、第５図の動作を第６図のタイムチャートを参照し
ながら説明する。

画像データの転送は主走査方向ｌラインをブロックとし
て転送される。また、偶数ラインと奇数うインが交互に
ブロック転送される。

偶数ラインの転送の場合は、まずＩ１０コマンドにより
偶数ライン転送であることを画素密度変換機能付デュア
ルポートメモリ７′に知らせる。

次に偶数ラインの画像データが１６ビツトずっ■１０コ
マンドとして送られる。画像データは論理和回路１９に
より論理和処理が行われて、８ビツトデータとして順次
ラインバッファ１７に記憶される。この間、各制御信号
は、第６図のタイムチャートのような状態になっており
、内部アドレスバス２０．内部データバス２１は全く使
用されていないため、この期間、メモリ領域はポートＢ
がらのアクセスが可能である。

奇数ラインの転送の場合は同様に■／○コマンドにより
奇数ラインであることを知らせた後、奇数ラインの画像
データが１６ビツトずつ今度はメモリ領域に書込まれる
。このときの内部動作は。

禽 （゛　　　　まず１６ビツトの画像データは、ｌ０ＲＰ
信号によってラインバッファ１７がら読出された前の偶
数ラインのデータ８ビツトとともに論理和処理されて８
ビツトのデータとして出力される（Ｄｏ）。

このデータはＨＢ信号＝「０」、σＴ］僧号＝「０」と
することにより、内部データバス２１の下位８ビツトに
出力される。メモリー４のアドレス入力には、内部アド
レスバス２０の値ＡＤＲ（偶数）を１ビツト右シフトし
てＡＤＲ’　が入力され、で百信号、ｗＴｇ号をアクテ
ィブとしてこのアドレスの下位８ビツトにＤｏ′が記憶
される。次の１６ビツトが同様に前の偶数ラインの次の
８ビツトとともに論理和処理されてＤ１′となり、今度
はＨＢ信号＝ｒｌＪ（ＯＥ２信号＝ｒＯＪ）とすること
により、内部データバス２１の上位８ビツトに出力され
る。このときには、システムバス１がらは、メモリアド
レスとしてＡＤＲ＋１（奇数）にデータを書込んでいる
ように見えるが、内部では、アドレスセレクタ１５によ
り１ビツト右シフトされてやはりＡＤＲ’　がメモリー
４のアドレス入力となるため、同じアドレスの今度は上
位８ビツトに　　　　　　　　島イ Ｄｔ、　／　が記憶される。

このように、本実施例によれば、第１実施例の効果に付
は加えて従来の画像メモリ５から画像処理袋コロへの転
送、画像処理袋に６からデュアルポー１−メモリ７への
転送という２ステツプの画像データの転送を、１ステツ
プで行うことができるため、データ転送時間が大幅に減
少できる。また。

システムバス占有時間が短縮できるため、他の処理のた
めにシステムバスを使用できる時間が長くなり、処理能
力が大幅に向上する。

効　　　果 以上説明したように１本発明によれば、画像データの表
示処理が高速に行われ、システム全体の性能を向上させ
ることができるようになる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す画像処理システムのブ
ロック構成図、第２図は第１図の動作タイムチャート図
、第３図は他の実施例を示す画像処理システムのブロッ
ク構成図、第４図は本発明の密度変換の機能を説明する
ための図、第５図は第３図の画像処理システムの画素密
度変換機能付デュアルポー１−メモリのブロック構成図
、第６図は第５図は動作タイムチャート図、第７図は第
５図の論理和回路植成図、第８図は従来の画像処理シス
テムのブロック構成図である。 １．２ニジステムバス、３．４：中央処理装置。 ５．８：画像メモリ、７：デュアルボートメモリ、７′
　：画素密度変換機能付デュアルポートメモリ、９　：
　ＣＲＴディスプレイ制御装匝装置　０　：　ＣＲＴデ
ィスプレイ、Ｇ、１１：画像処理装置、１．２ａ：コン
トロールバスバッファ、１２ｂニアドレスバスバツフア
。

Claims (3)

【特許請求の範囲】
1. （１）２つの独立した高画素密度の画像データを処理す
   る第１のシステムバスと低画素密度の画像データを処理
   する第２のシステムバス、前記第１のシステムバスに接
   続された画像編集と画素密度変換を行う第１の画像処理
   装置、前記第１、第２のシステムバスの両方から書込み
   、読出しができるメモリ、および前記第２のシステムバ
   スに接続された低画素密度の画像データを表示する表示
   装置を有する画像処理システムにおいて、前記第２のシ
   ステムバスに画像編集を行う第２の画像処理装置を接続
   し、同時に前記第１の画像処理装置と該第２の画像処理
   装置に指示が与えられると、前記第１の画像処理装置と
   前記第２の画像処理装置は、前記第１、第２のシステム
   バスに保有されたデータに対してそれぞれ並列的に画像
   データ編集処理を行い、前記第２の画像処理装置の編集
   された結果を前記表示装置に表示することを特徴とする
   画像処理システム。
2. （２）２つの独立した高画素密度の画像データを処理す
   る第１のシステムバスと低画素密度の画像データを処理
   する第２のシステムバス、前記第１のシステムバスに接
   続された画像編集と画素密度変換を行う第１の画像処理
   装置、前記第１、第２のシステムバスの両方から書込み
   、読出しができるメモリ、および前記第２のシステムバ
   スに接続された低画素密度の画像データを表示する表示
   装置を有する画像処理システムにおいて、前記第２のシ
   ステムバスに画像編集を行う第２の画像処理装置を接続
   し、かつ、上記メモリに画像データの画素密度変換手段
   を設け、該画素密度変換手段により前記第１のシステム
   バス側に高画素密度画像データの画素密度変換を行い、
   低画素密度の画像データとして前記第２のシステムバス
   側へデータ転送を行い、同時に前記第１の画像処理装置
   と該第２の画像処理装置に指示が与えられると、前記第
   １の画像処理装置と前記第２の画像処理装置は、転送さ
   れたデータに対してそれぞれ並列的に画像データ編集処
   理を行い、前記第２の画像処理装置の編集された結果を
   前記表示装置に表示することを特徴とする画像処理シス
   テム。
3. （３）前記画素密度変換手段は、前記低画素密度の画像
   データを少なくとも１ページ分記憶できるメモリ領域と
   、また、前記低画素密度の画像データの主走査方向に少
   なくとも１ライン分記憶できるラインバッファと、前記
   システムバス１から送られる高画素密度の画像データの
   主走査方向の隣接画素間の論理和をとり、または、上記
   ラインバッファからの出力データとの論理和をとって１
   画素を生成する回路であることを特徴とする特許請求の
   範囲第２項記載の画像処理システム。