JPH06282639A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【目的】２値と多値の画像データをそのままの形態で同
一のメモリに蓄積することによりメモリの有効利用を図
る。 【構成】画像を２値化及び多値化して入力するスキャナ
と、画像データを記憶するページメモリ２８と、２値画
像データ及び多値画像データを出力し画像形成するプリ
ンタと、スキャナからの画像データを所定ビット幅単位
に変換し、２値画像データ及び多値画像データをそれぞ
れの形態のままページメモリに蓄積する画像データイン
ターフェース２１０を設けている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複写機等の画像形成装
置に関する。

【０００２】

【従来の技術】近年、メモリの大容量化、低コスト化に
ともない、２値画像の他に多値画像も扱う画像形成装置
が開発されている。多値化のメリットは階調画像を扱え
ること、２値画像で生じる文字・線画の斜線部分のジャ
ギー（ギザギザ）がない等高精細な画像が得られる点に
ある。

【０００３】例えば、特開平４−１８６９７１号公報の
ものは、多値画像データあるいは２値画像データを共通
のラインを介して入力する画像入力手段と、２値画像デ
ータに対しては多値画像データに変換する２値多値変換
手段と、多値画像データを出力する出力手段とを設け、
２値多値変換手段においては１ビット／画素の２値デー
タを“０”は“００”、“１”は“ＦＦ”のように多値
データに変換し、全て多値データにした状態でページメ
モリに格納するようになっている。

【０００４】また、特開平４−１９９９７５号公報のも
のは、多値メモリと、２値メモリと、２つのメモリから
データが混在する領域を検出する検出手段と、混在領域
に該当する一方のメモリのデータを他方のメモリの解像
度に変換する変換手段と、変換手段によって得られたデ
ータを他方のメモリに展開する手段とを設け、２値デー
タと多値データの合成を行い、かつ多値データに対して
は多値データ専用の多値メモリを使用し、２値データに
対しては２値データ専用の２値メモリを使用するように
なっている。

【０００５】さらに、特開平４−２４７７６９号公報の
ものは、２値画像と多値画像を扱っているが、多値画像
データに対しては２値化手段により２値化を行い、全て
２値データとして２値プリンタへ出力している。また、
多値画像に対しては多値画像専用のメモリを設けてお
り、特開平４−１９９９７５号公報と同様、２値データ
と多値データを異なるメモリに記憶するようになってい
る。

【０００６】

【発明が解決しようとする課題】特開平４−１９９９７
５号公報及び特開平４−２４７７６９号公報のものは、
２値画像用メモリと多値画像用メモリとが別々に設けら
れているため、２値画像データのみを扱うときは２値画
像メモリのみを使用することになって多値画像メモリが
無駄になり、逆に多値画像データのみを扱うときは多値
画像メモリのみを使用することになって２値画像メモリ
が無駄になってしまうという問題があった。

【０００７】例えば２値画像のみのデータを複数入力し
ている時に２値画像メモリが満杯になると、たとえ多値
画像メモリに十分な空きがあっても多値画像メモリを使
用することができず、このため２値画像の入力を途中で
一旦停止させなければならない問題があり、また２値画
像と多値画像の合成のように同時に２値データと多値デ
ータを使用する場合においても、２値画像メモリの空き
領域と多値画像メモリの空き領域の合計の容量が多値画
像を入力することが可能な容量であったとしても、２値
画像メモリと多値画像メモリが独立しているため多値画
像を２値画像メモリに入力できないという問題がある。

【０００８】このようにメモリが別々であると、メモリ
の空き容量が十分有るにもかかわらず画像の性質が異な
るために画像を記憶させることができなく、このためメ
モリを無駄にするという問題を生じる。

【０００９】また特開平４−１８６９７１号公報のもの
は、２値画像と多値画像を同じフォーマットにするため
２値画像（１ビット／画素）を必ず多値画像（８ビット
／画素）に変換（８倍の画像データに変換）してメモリ
に格納している。このため２値画像を一枚記憶するのに
２値画像データをそのまま記憶するときの８倍の記憶容
量を必要とし、また多値画像１ページ分の記憶容量に２
値画像が８ページ分記憶することが可能であるのに、多
値化しているため１ページしか記憶することができない
という問題がある。

【００１０】また、多値画像を２値化して、全ての画像
を２値データとして扱えばメモリの容量は削減できる
が、２値化による画質劣化が生じてしまうという問題が
ある。

【００１１】以上のように、２値画像データと多値画像
データの両方を扱うために、それぞれ独立のメモリを設
けたものでは、メモリが無駄になるという問題があり、
また多値画像のフォーマットに統一してメモリに記憶す
るものでは、２値画像を記憶する時にメモリを無駄に使
用するという問題があり、さらに２値画像データのフォ
ーマットに統一した場合は２値化による画質劣化が生じ
るという問題があった。

【００１２】そこで本発明は、２値画像データ及び多値
画像データをそのままの形態で同一のメモリに蓄積で
き、メモリの有効利用ができるとともに多値画像を画像
劣化させることなく画像形成できる画像形成装置を提供
しようとするものである。

【００１３】

【課題を解決するための手段】請求項１対応の発明は、
画像を２値化及び多値化して入力する入力手段と、画像
データを記憶するメモリと、２値画像データ及び多値画
像データを出力し画像形成する出力手段と、入力手段か
らの画像データを所定ビット幅単位に変換し、２値画像
データ及び多値画像データをそれぞれの形態のままメモ
リに蓄積する画像データ蓄積制御手段とを設けたもので
ある。

【００１４】請求項２対応の発明は、請求項１対応の発
明において、メモリに対して２値画像データ及び多値画
像データを異なるタイミングで蓄積するものである。

【００１５】請求項３対応の発明は、請求項１対応の発
明において、メモリに対して２値画像データ及び多値画
像データを同じタイミングで混在して蓄積するものであ
る。

【００１６】請求項４対応の発明は、請求項１対応の発
明において、画像データ蓄積制御手段は、入力手段から
の画像データのビット幅に応じてまとめる画素数を変化
し、画像データを所定ビット幅単位に変換するデータ変
換手段と、このデータ変換手段にて変換された画像デー
タを、その画像データと同じ所定ビットのデータ幅で前
記メモリに転送するデータ転送手段を設けたものであ
る。

【００１７】請求項５対応の発明は、画像を２値化及び
多値化して入力し、一旦入力動作を開始すると一連の画
像入力処理が終了するまで動作を停止させることができ
ない入力手段と、画像データを記憶するメモリと、２値
画像データ及び多値画像データを出力し一旦出力動作を
開始すると一連の画像出力処理が終了するまで動作を停
止させることができない出力手段と、画像データの解像
度変換、画像データの圧縮及び伸長、画像データの送受
信制御等を行うデータ処理・制御手段と、入力手段から
の画像データを所定ビット幅単位に変換し、２値画像デ
ータ及び多値画像データをそれぞれの形態のままメモリ
に蓄積する画像データ蓄積制御手段とを設け、画像デー
タ蓄積制御手段は、メモリと入力手段、出力手段及びデ
ータ処理・制御手段との間の画像データ転送を、入力手
段、出力手段からの転送要求及びデータ処理・制御手段
からの各種転送要求を時分割で同時並行処理して実行す
る転送制御手段を設け、その転送制御手段は、さらに入
力手段及び出力手段からの転送要求に対しては優先的に
交互に許可し、かつデータ処理・制御手段からの各種転
送要求に対しては、入力手段及び出力手段からの転送要
求が無いときに順次許可するものである。

【００１８】請求項６対応の発明は、画像を２値化及び
多値化して入力し、一旦入力動作を開始すると一連の画
像入力処理が終了するまで動作を停止させることができ
ない入力手段と、画像データを記憶するメモリと、２値
画像データ及び多値画像データを出力し画像形成する出
力手段と、画像データの解像度変換、画像データの圧縮
及び伸長、画像データの送受信制御等を行うデータ処理
・制御手段と、入力手段からの画像データを所定ビット
幅単位に変換し、２値画像データ及び多値画像データを
それぞれの形態のままメモリに蓄積する画像データ蓄積
制御手段と、入力手段、出力手段及びデータ処理・制御
手段をそれぞれ制御する主制御手段を設け、画像データ
蓄積制御手段は、メモリと入力手段、出力手段及びデー
タ処理・制御手段との間の画像データ転送を、入力手
段、出力手段からの転送要求及びデータ処理・制御手段
からの各種転送要求を時分割で同時並行処理して実行す
る転送制御手段を設け、主制御手段は、画像データ転送
の元となる処理プロセスの起動及び終了を行うと共に現
在実行中の画像データ転送数を監視し、新しい処理プロ
セスを起動するときには、その処理プロセスに含まれる
画像データ転送が実行可能か否かを監視結果に基づいて
判断し、その新しい処理プロセスを起動するか、待機さ
せるか、あるいは中止させるかを決定するものである。

【００１９】

【作用】このような構成の本発明においては、入力手段
から入力される画像データは所定ビット幅単位に変換さ
れて２値画像データ及び多値画像データをそれぞれの形
態のままメモリに蓄積される。そしてメモリの２値画像
データ及び多値画像データは出力手段により２値画像及
び多値画像として画像形成される。

【００２０】また入力手段、出力手段からの転送要求及
びデータ処理・制御手段からの各種転送要求があると、
それらの転送要求を時分割で同時並行処理してメモリに
対する画像データ転送を行う。その場合に、入力手段及
び出力手段からの転送要求はデータ処理・制御手段から
の各種転送要求に対して優先される。

【００２１】さらに入力手段、出力手段及びデータ処理
・制御手段をそれぞれ制御する主制御手段により、画像
データ転送の元となる処理プロセスの起動及び終了が行
われると共に現在実行中の画像データ転送数が監視さ
れ、新しい処理プロセスが起動されたときには、その処
理プロセスに含まれる画像データ転送が実行可能か否か
が監視結果に基づいて判断され、処理プロセスを起動す
るか、待機させるか、あるいは中止させるかが決定され
る。

【００２２】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。

【００２３】図１は画像形成装置の全体構成を示すブロ
ック図で、この装置は、基本的な複写機能を実行する基
本ユニット１、本装置を他のシステムと接続する時に画
像データを一時的に記憶したり、画像データを編集・加
工して複写するときに画像データを記憶するページメモ
リ等を有するシステム基本ユニット２、前記基本ユニッ
ト１から入力した画像データを電子的かつ半永久的に保
存するための光デイスク装置等を有し、かつ他のシステ
ムとの間で画像データあるいは制御データをやりとりす
る時に、画像データ及び制御データを他のシステムの制
御体系、画像フォーマットに変換する制御手段を有する
システム拡張ユニット３の３つのシステムで構成されて
いる。

【００２４】前記基本ユニット１とシステム基本ユニッ
ト２は制御データをやりとりする基本部システムインタ
フェース４と画像データをやりとりする基本部画像イン
タフェース５とにより接続されている。

【００２５】前記システム基本ユニット２とシステム拡
張ユニット３は制御データをやりとりする拡張部システ
ムインタフェース６と画像データをやりとりする拡張部
画像インタフェース７とにより接続されている。

【００２６】すなわち前記基本ユニット１とシステム拡
張ユニット３とは直接接続されておらず、制御データ及
び画像データのやりとりは必ずシステム基本ユニット２
を介して行われるようになっている。

【００２７】この画像形成装置は、システム基本ユニッ
ト２及びシステム拡張ユニット３の接続の有無により３
つの形態をとりうる。

【００２８】すなわち第１の形態は基本ユニット１のみ
の構成で、この構成での基本的な機能は複写機能であ
り、拡大縮小処理やマスキング／トリミング処理等の簡
易的な編集処理を伴う複写処理が可能である。

【００２９】第２の形態は基本ユニット１にシステム基
本ユニット２を接続した形態で、この形態では基本ユニ
ット１での複写機能のほかに、画像データを一時的に記
憶するページメモリを用いて、画像の回転処理、複数の
画像の合成処理等の編集処理が可能となる。また、この
システム基本ユニット２には、システム拡張ユニット３
の他にファクシミリ等の通信回線制御手段を構成するＦ
ＡＸ（ファクシミリ）ユニット８及び基本ユニット１の
プリンタを外部のパソコン等の制御機器のリモートプリ
ンタとして使用するためのプリンタコントローラ９を接
続することが可能となっており、このＦＡＸユニット８
から通信回線を介して他のシステムや機器に画像を送信
したり、逆に通信回線を介して他のシステムや機器から
画像データを受信することが可能であり、受信した画像
データは基本ユニット１に送られ後述するプリンタによ
り印字出力される。

【００３０】第３の形態は基本ユニット１、システム基
本ユニット２及びシステム拡張ユニット３を接続した形
態で図１に示す形態となる。

【００３１】この形態においては第１及び第２の形態で
の機能の他に画像データを電子的かつ半永久的に保存
し、保存した画像データを管理するデータ保存／管理機
能、後述するローカルエリアネットワーク（ＬＡＮ）回
線制御手段からＬＡＮ回線を介して他のシステムや機器
に画像を送信したり、逆にＬＡＮ回線を介して他のシス
テムや機器から画像データを受信するＬＡＮによる画像
データの送受信機能、汎用インタフェースを介してパー
ソナルコンピュータから送られてくる印字制御コードを
イメージデータに変換し、システム基本ユニット２のペ
ージメモリを介して基本ユニット１のプリンタから上記
イメージデータを印字出力するプリンタ機能等が可能と
なる。

【００３２】前記基本ユニット１は、図２に示すよう
に、制御部本体を構成するシステムＣＰＵ１１、操作部
及び表示部を備えたコントロールパネル１２、原稿から
画像を読み取る入力手段としてのイメージスキャナ１
３、画像処理回路１４及び出力手段としてのプリンタ１
５で構成されている。前記システムＣＰＵ１１は基本部
システムバス１６を介してコントロールパネル１２、ス
キャナ１３、画像処理回路１４及び画像形成出力を行う
出力手段としてのプリンタ１５と接続され、これらを制
御するようになっている。この基本部システムバス１６
は前記基本部システムインタフェース４に接続されてい
る。

【００３３】前記スキャナ１３は列状に配置された複数
（１ライン）の受光素子からなるＣＣＤラインセンサ
（図示せず）を有し、原稿台（図示せず）に載置された
原稿の画像をシステムＣＰＵ１１からの指示に従い１ラ
イン毎に読みとり、画像の濃淡を８ビットのデジタル・
データに変換した後、スキャナインタフェースを介し
て、同期信号と共に時系列デジタル・データとして画像
処理回路１４へ出力する。

【００３４】前記プリンタ１５は、レーザ光学系（図示
せず）と転写紙に画像形成が可能な電子写真方式を組み
合わせた画像形成部（図示せず）から構成され、システ
ムＣＰＵ１１からの指示に従い画像処理回路１４から４
ビットのデジタル画像データをプリンタインタフェース
を介して、同期信号に同期して入力し、画像データの大
きさに応じたパルス幅のレーザ光により感光体ドラム
（図示せず）上に静電潜像を形成した後、可視化手段
（図示せず）により上記静電潜像を可視化し、転写手段
（図示せず）により可視化された画像を転写紙に転写
し、定着手段（図示せず）により転写紙上の画像を定着
して該転写紙を出力するものである。

【００３５】前記コントロールパネル１２は、本装置の
動作モードやパラメータを設定する操作部とシステムの
状態、またはシステム基本ユニット２のページメモリに
格納された画像イメージを表示する表示部から構成され
る。

【００３６】前記システムＣＰＵ１１は、後述するシス
テム基本ユニット２の各部も制御するようになってい
る。

【００３７】前記画像処理回路１４は、図５に示すよう
に、平滑化エッジ強調回路１４１、編集／移動回路１４
２、拡大／縮小回路１４３及び階調変換回路１４４から
なる。

【００３８】前記平滑化エッジ強調回路１４１は、画像
読み取り時に混入したノイズを平滑化回路により除去
し、平滑化によってボケが生じたエッジをエッジ強調回
路により先鋭化する。

【００３９】前記編集／移動回路１４２は、ライン単位
の簡易的な編集処理を行うブロックで、例えばライン方
向の移動処理、マスキング／トリミング処理を行う。

【００４０】前記拡大／縮小回路１４３は、指定した変
倍率に応じた画素の繰り返し処理あるいは間引き処理と
補間処理の組み合わせにより拡大縮小処理を行う。

【００４１】前記階調変換回路１４４は、面積階調手法
を用いて前記スキャナ１３で読み取った１画素８ｂｉｔ
の画像データを指定した階調数に階調変換する。そして
階調変換した画像データはプリンタのビット数である１
画素４ｂｉｔの画像データでプリンタ１５、あるいはス
キャナデータバス１７および前記基本部画像インタフェ
ース５を介して前記システム基本ユニット２へ送られ
る。

【００４２】前記プリンタ１５の入出力特性の非線形性
の補正は面積階調手法を用いて階調処理を行うときに同
時に行われる。

【００４３】前記システム基本ユニット２は、図３に示
すように、画像データを一時的に記憶しておくページメ
モリ２８、基本ユニット１内のシステムＣＰＵ１１とシ
ステム拡張ユニット３内のＣＰＵとの制御情報の通信を
制御したり、基本ユニット１およびシステム拡張ユニッ
ト３からのページメモリ２８へのアクセスを制御するシ
ステム制御回路２１、ペジメモリ２８のアドレスを生成
するページメモリアドレス制御回路２６、システム基本
ユニット２内の各デバイス間のデータ転送を行う画像バ
ス２９、この画像バス２９を介してページメモリ２８と
他のデバイスとのデータ転送を行うときのデータ転送を
制御するページメモリデータ制御回路２７を設けてい
る。

【００４４】また、基本部画像インタフェース５を介し
て基本ユニット１と画像データを転送するときに画像デ
ータをインタフェースする画像データＩ／Ｆ２１０、解
像度の異なる機器に画像データを送信するときに画像デ
ータを他の機器の解像度に変換したり、解像度の異なる
機器から受信した画像データを基本ユニット１のプリン
タ１５の解像度に変換したり、２値画像データの９０度
回転処理を実行する解像度変換２値回転回路２１２、フ
ァクシミリ送信や光ディスク記憶のように画像データを
圧縮して送信したり、記憶したりするデバイスのために
入力した画像データを圧縮したり、圧縮された形態の画
像データがプリンタ１５を介して可視化するために伸長
する圧縮／伸長回路２１１を設けている。

【００４５】また、文字フォントが記憶されているＦＯ
ＮＴメモリ、システムＣＰＵ１１が使用する制御情報を
一時的に記憶するワークメモリ、システム基本ユニット
２を使用して処理を行う時の処理プログラムが記憶され
ているプログラムメモリ等で構成されるシステムメモリ
（ＲＯＭ／ＲＡＭ）２４、基本部システムバス１６のデ
バイス間でのデータ転送を高速に行うためのシステムＤ
ＭＡコントローラ２３、プリンタコントローラ９とシス
テムＣＰＵ１１との間で制御情報のやり取りをしたり、
プリンタコントローラ９と画像バス２９との間で画像デ
ータ転送を行うときに上記制御情報および画像データを
インタフェースするプリンタコントローラインタフェー
ス２１３を設けている。

【００４６】さらに、システム制御回路２１に接続さ
れ、システムＣＰＵ１１とシステム拡張ユニット３のＣ
ＰＵとの間で制御情報の通信を行うときに制御情報を記
憶させるための通信メモリ２５、画像データＩ／Ｆ２１
０に接続され、プリンタ１５から画像データを出力する
ときに画像データを９０度あるいは１８０度回転して出
力するときに使用する多値回転メモリ２１４を設けてい
る。

【００４７】なお、前記ＦＡＸユニット８及びプリンタ
コントローラ９はオプションにより接続されようになっ
ている。

【００４８】前記システム拡張ユニット３は、図４に示
すように、内部の各デバイスを拡張部システムバス４３
を介して制御する拡張ＣＰＵ３１、拡張部システムバス
４３上でのデータ転送を制御する拡張ＤＭＡコントロー
ラ３２、汎用的なＩＳＡバス４４、拡張部システムバス
４３とＩＳＡバス４４をインタフェースするＩＳＡバス
コントローラ３３、拡張部システムバス４３に接続され
画像データを電子的に保存するための保存手段、例えば
ハードディスク装置３５、そのインタフェースであるハ
ードディスクインターフェース３４、前記ＩＳＡバス４
４に接続され画像データを電子的に保存するための保存
手段、例えば光ディスク装置３８、そのインタフェース
である光ディスクインタフェース３７、ＬＡＮ機能を実
現するためのローカルエリアネットワーク回線制御装置
（ＬＡＮ）４１、プリンタ機能を実現するためのプリン
タコントローラ制御装置４０、Ｇ４・ＦＡＸ制御機能を
有するＧ４・ＦＡＸ制御回路３９、ＳＣＳＩ仕様のデバ
イスを接続するときに使用する拡張ＳＣＳＩインタフェ
ース４２、前記プリンタコントローラ制御装置４０から
のイメージデータを前記拡張画像インタフェース７を介
してシステム基本ユニット２へ出力するための拡張部画
像バス４５、前記拡張部システムバス４３と拡張部画像
バス４５との間でデータをやりとりするときのインタフ
ェースを行うバッファメモリ３６で構成される。

【００４９】なお、前記光ディスクインターフェース３
７、光ディスク装置３８、Ｇ４・ＦＡＸ制御回路３９、
プリンタコントローラ制御装置４０、ローカルエリアネ
ットワーク回線制御装置４１、拡張ＳＣＳＩインターフ
ェース４２はオプションでありシステム拡張ユニット３
から着脱可能な構成となっている。

【００５０】前記光ディスク装置３８は、インタフェー
ス３７を介してＩＳＡバス４４と接続され、前記拡張Ｃ
ＰＵ３１は、ＳＣＳＩコマンドを用いて拡張部システム
バス４３、ＩＳＡバスコントローラ３３、ＩＳＡバス４
４を介して前記光ディスク装置３８を制御する。

【００５１】前記ローカルエリアネットワーク回線制御
装置４１は、接続されるネットワークシステムのプロト
コルに基づいてネットワーク上の他の機器と制御データ
やイメージデータの通信を制御する回線制御部、ＬＡＮ
からの通信制御データやイメージデータ、あるいはシス
テム拡張バスからの制御データやイメージデータを一時
的に格納しておく共有メモリ、システム拡張バスインタ
フェースから構成される。

【００５２】前記プリンタコントローラ制御装置４０
は、パーソナルコンピュータとの間で制御コードやイメ
ージデータのやりとりを行うセントロニクス準拠のパラ
レルインタフェース、ビットイメージデータをシステム
基本ユニットのページメモリ２８へ転送するためのシス
テム拡張部画像バス４５とのインタフェースをとるシス
テム拡張画像バスインタフェース、装置内のイメージデ
ータの転送を制御するイメージデータ転送制御部、パー
ソナルコンピュータからの制御コードを解釈し、拡張部
システムバス４３及びＩＳＡバス４４を介して拡張ＣＰ
Ｕ３１に制御情報を知らせたり、パーソナルコンピュー
タからの印字制御コードを解釈し、ビット情報に変換し
た後、ビット情報を装置内のメモリに記憶する制御手
段、ＩＳＡバス４４とのインタフェースをとるシステム
拡張バスインタフェースとから構成される。

【００５３】次に前記システム基本ユニット２内の要部
の構成と機能について詳細を説明する。

【００５４】前記システム制御回路２１は、図６に示す
ように、前記システムＣＰＵ１１と拡張ＣＰＵ３１との
制御情報の通信を制御する通信メモリアクセス制御回路
４０１、前記通信メモリ２５とのインタフェースをとる
通信メモリインターフェース４０２、基本ユニット１お
よびシステム拡張ユニット３からのページメモリ２８へ
のアクセスを制御するページメモリアクセス制御回路４
０３、基本部システムバス１６を介して基本ユニット１
のシステムＣＰＵ１１から送られてくる制御情報やイメ
ージ情報を同時に送られてくるアドレスをデコードして
該当するシステム基本ユニット２内のブロックに上記制
御情報あるいはイメージ情報を振り分ける基本部システ
ムバスインタフェース４０５、システム拡張ユニット３
からの制御情報やイメージ情報を同時に送られてくるア
ドレスをデコードして回路内の該当するブロックに振り
分けるシステム拡張バスインタフェース４０６、基本部
システムバス１６上のページメモリアクセスが可能な手
段（基本ユニット内のＣＰＵ１１およびＤＭＡコントロ
ーラ２２）やシステム拡張バス４３上のページメモリア
クセスが可能な手段（システム拡張ユニット３のＣＰＵ
３１およびＤＭＡコントローラ３２）が各々のシステム
バスを介してページメモリ２８内のイメージ情報をアク
セスするときに、前記ページメモリアクセス制御回路４
０３とページメモリ２８の間でイメージデータのやりと
りをインタフェースするページメモリインタフェース４
０４から構成される。

【００５５】前記通信メモリアクセス制御回路４０１は
基本ユニット１のＣＰＵ１１とシステム拡張ユニット３
のＣＰＵ３１がシステム制御回路２１内の通信メモリイ
ンタフェース４０２を介して通信メモリ２５と制御コー
ドの受け渡しを行うとき、その通信メモリ２５のアクセ
スを制御する。

【００５６】前記通信メモリ２５は基本ユニット１のＣ
ＰＵ１１及びシステム拡張ユニットのＣＰＵ３１のメモ
リ空間にマッピングされており、それぞれからは特定の
領域をアクセスすることにより前記通信メモリ２５との
データのリード、ライトが可能となる。

【００５７】前記通信メモリアクセス制御回路４０１
は、図７に示すように、調停回路４１０、通信メモリア
クセスシーケンサ４１２、双方向セレクタ４１３及び割
込制御回路４１４により構成される。

【００５８】前記調停回路４１０は基本ユニット１のＣ
ＰＵ１１とシステム拡張ユニット３のＣＰＵ３１の通信
メモリアクセスの優先度制御を行う。前記基本ユニット
１のＣＰＵ１１とシステム拡張ユニット３のＣＰＵ３１
が通信メモリ２５を同時にアクセスした時には、設定さ
れた優先度に基づきどちらか一方のアクセスを許可し、
他方のアクセスを待たせる。

【００５９】前記通信メモリアクセスシーケンサ４１２
は、許可されたＣＰＵの要求に基づき通信メモリ２５に
対してリードあるいはライトの制御信号を出力する。

【００６０】前記双方向セレクタ４１３は、調停回路４
１０の調停結果に基づき、許可された制御手段が出力し
た通信メモリ２５に対するアドレスを通信メモリアクセ
スシーケンサ４１２が出力するタイミング信号に同期し
て通信メモリ２５へ出力する。そしてライト動作におい
ては許可されたＣＰＵがアドレスと一緒に出力する通信
情報（データ）をアドレス情報と共に通信メモリ２５へ
出力する。また、リード動作においては許可されたＣＰ
Ｕからの通信メモリ２５に対するアドレスと通信メモリ
アクセスシーケンスサ４１２が出力するタイミング信号
により通信メモリ２５から読み出された通信情報を入力
し、許可されたＣＰＵへ出力する。

【００６１】前記ページメモリアクセス制御回路４０３
は、図８に示すように、調停回路４３０、データレジス
タ４３１，４３２，４３６，４３７、アドレスレジスタ
４３３、双方向セレク４３４及びページメモリアクセス
シーケンサ４３５により構成さている。

【００６２】前記調停回路４３０は、基本ユニット１の
ＣＰＵ１１とシステム拡張ユニット３のＣＰＵ３１のペ
ージメモリアクセスの優先度制御を行う。ＣＰＵ１１と
ＣＰＵ３１がページメモリ２８を同時にアクセスした時
には、設定された優先度に基づきどちらか一方のＣＰＵ
のアクセスを許可し、他方のＣＰＵのアクセスを待たせ
る。

【００６３】前記ページメモリアクセスシーケンサ４３
５は、許可されたＣＰＵの要求に基づきページメモリ２
８に対してリードあるいはライトの制御信号をアドレス
制御回路２６に出力する。

【００６４】前記双方向セレクタ４３４は、調停回路４
３０の調停結果に基づき、許可されたＣＰＵが出力した
ページメモリ２８に対するアドレスをページメモリアク
セスシーケンサ４３５が出力するタイミング信号に同期
してアドレス制御回路２６へ出力する。そしてライト動
作においては許可されたＣＰＵがアドレスと一緒に出力
する情報（データ）をアドレス情報と共にデータ制御回
路２７へ出力する。また、リード動作においては許可さ
れたＣＰＵからのページメモリ２８に対するアドレスと
ページメモリアクセスシーケンサ４３５が出力するタイ
ミング信号によりページメモリ２８から読み出された情
報（データ）をデータ制御回路２７を介して入力し、上
記許可されたＣＰＵへ出力する。

【００６５】前記データレジスタ４３１及びデータレジ
スタ４３２は、基本ユニット１がページメモリ２８をア
クセスするときにデータを一時的蓄えるレジスタであ
り、前記アドレスレジスタ４３３は基本ユニット１が出
力するページメモリ２８のアドレスを一時的に記憶して
おくレジスタである。

【００６６】ここで、基本ユニット１がデータレジスタ
４３１を使用してページメモリ２８をアクセスする場合
は、基本ユニット１が出力したアドレスがアドレスレジ
スタ４３３に一時的に蓄えられ、アドレス制御回路２６
を介してページメモリ２８へ出力される。これに対して
基本ユニット１がデータレジスタ４３２を使用してペー
ジメモリをアクセスする場合、基本ユニット１が出力す
るアドレスは無視され、アドレス制御回路２６のアドレ
ス発生部が設定情報に基づいてアドレスをページメモリ
２８に出力する。

【００６７】また前記データレジスタ４３６及びデータ
レジスタ４３７は、システム拡張ユニット３がページメ
モリ２８をアクセスするときにデータを一時的に蓄える
レジスタであり、システム拡張ユニット３がページメモ
リ２８をアクセスする場合は２つのレジスタ共アドレス
制御回路２６のアドレス発生部が設定情報に基づいてア
ドレスをページメモリ２８に出力する。

【００６８】基本ユニット１のシステムＤＭＡコントロ
ーラ２３は基本部システムバス２２上のデバイス間のデ
ータ転送を基本ユニット１のＣＰＵ１１を介在せずにハ
ード的に高速に転送するためのコントローラである。

【００６９】前記システムＤＭＡコントローラ２３を使
用してデータ転送を行う処理としては、ＦＡＸ送受信処
理におけるページメモリ２８とＦＡＸユニット８間の圧
縮データ（コードデータ）の転送、ページメモリ２８上
のイメージをコントロールパネル１２に表示するための
ページメモリ２８とコントロールパネル１２間のイメー
ジデータの転送、操作画面をコントロールパネル１２に
表示するためのシステムメモリ２４とコントロールパネ
ル１２間のデータ転送等がある。

【００７０】前記ページメモリ２８のアドレスを生成す
るアドレス制御回路２６は、図９に示すように、画像バ
スからのリクエストによって各種の転送シーケンスを実
行する転送制御シーケンサ６１０、画像バスのリクエス
トとシステムバスのリクエストを調停を行う調停部６１
１、画像バスからの転送において複数チャンネルの各種
メモリアドレスを発生するアドレス発生部６１２、この
アドレス発生部６１２から出力されるアドレスとシステ
ムアドレスとを切り換えるセレクタ６１３、ＤＲＡＭの
アドレス及び制御信号を発生するＤＲＡＭ制御部６１４
から構成されている。

【００７１】前記アドレス制御回路２６は、画像バス及
びシステムバスの２系統からメモリ・アクセス・リクエ
ストを受け付ける。このリクエストは調停部６１１によ
り調停が行われ、調停に勝った側のデータ転送処理が行
われる。

【００７２】システムバス側のリクエストが調停に勝っ
た場合、セレクタ６１３によって選択されたシステムア
ドレスはＤＲＡＭ制御部６１４に入力される。ＤＲＡＭ
制御部６１４は入力されたアドレスをＤＲＡＭのアドレ
スに変換すると共に、リード、ライトに必要な制御信号
を発生する。

【００７３】また、転送制御シーケンサ６１０には画像
バスからリクエストと共にアドレスチャンネル信号が入
力され、アドレス発生部６１２内の複数のアドレス発生
器から１つを選択する。画像バス側のリクエストが調停
に勝つと、選択されたチャンネルのメモリアドレスがア
ドレス発生部６１２から出力され、ＤＲＡＭ制御部６１
４に入力される。

【００７４】前記アドレス発生部６１２は、図１０に示
すように、４チャンネルの２次元アドレス発生器６３
１，６３２，６３３，６３４、２チャンネルのＦＩＦＯ
アドレス発生器６３５，６３６及び転送シーケンサから
のチャンネルセレクト信号によって、それらの発生する
メモリアドレスの内の１つを選択するセレクタ６３７に
より構成されている。

【００７５】前記各２次元アドレス発生器６３１〜６３
４は、各種のアドレスが発生可能である。例えば図１１
の(a) に示すように、転送制御シーケンサからのクロッ
クに同期してＸ方向にアドレスを順次発生することも可
能である。また、パラメータを変更することによって図
１１の(b) に示すように、Ｙ方向の逆にアドレスを順次
発生することも可能である。

【００７６】さらに、スタートアドレスや１ラインの主
走査幅（ＸＷ）も原稿の紙サイズに応じて任意の設定が
可能である。

【００７７】このような各種のアドレスの発生可能な２
次元アドレス発生器を使用することによって、ページメ
モリ２８の任意の矩形領域に対する転送、回転読み出し
や繰り返し読み出し、また、２次元アドレス発生器を２
チャンネル使用することによって、ページメモリ２８の
任意の領域間で画像の移動、回転、縦横変換、繰り返
し、鏡像等の画像編集が可能である。

【００７８】ＦＩＦＯアドレス発生器６３５，６３６
は、ページメモリ２８をＦＩＦＯメモリとして使用する
ためのＦＩＦＯアドレス、ＦＩＦＯ制御に必要なステー
タスを発生する。

【００７９】ステータスとしては、ＦＩＦＯフル（ＦＩ
ＦＯ領域が未読出しのデータで満杯の状態）、ＦＩＦＯ
エンプティー（ＦＩＦＯ領域に未読出しのデータがない
状態）、ＦＩＦＯハーフ（ＦＩＦＯ領域に半分以上の未
読出しデータがある状態）がある。また、システムＣＰ
Ｕ１１からＦＩＦＯのレジスタを読み出すことによっ
て、ＦＩＦＯに入っているデータ量及び空き容量を知る
ことが出来る。

【００８０】これらのステータスを用いてＦＩＦＯ制御
を行うことで、画像バス２９のデバイスからデバイス、
または、画像バス２９のデバイスからシステムバス２２
へ転送する際に、それぞれの転送速度や、転送タイミン
グの差をＦＩＦＯメモリで吸収することができ、高速な
データ転送が可能である。

【００８１】また、ＦＩＦＯアドレス発生器６３５，６
３６はＦＩＦＯ制御を行わない場合、１チャンネルにつ
き２チャンネル分の１次元アドレス発生器として使用す
ることが可能である。

【００８２】図１２はページメモリ２８を２次元アクセ
スする場合の概念図である。

【００８３】ページメモリ２８の１回のアクセス幅（図
の場合は６４ビット）を１カラムとすると、１ラインは
１カラムの整数倍によって構成されている。また、同じ
ラインに於いてＸ方向に連続なカラムはページメモリ２
８のリニア・アドレスが連続で、ラインの最終カラム
と、次のラインの先頭カラムのリニア・アドレスは連続
している。

【００８４】図１３は，図１２のページメモリ２８の２
次元メモリをリニア・アドレスに書き表わしたものであ
る。

【００８５】前記データ制御回路２７は、図１４に示す
ように、システム基本ユニット２内の画像バス２９上の
デバイス間のデータ転送、および画像バス２９上のデバ
イスとページメモリ２８間のデータ転送を制御する画像
データ転送制御部７０１、ビットブロック転送及び種々
のラスタオペレーション（論理演算）を実行するイメー
ジ処理部７０２、基本ユニット１のＣＰＵ１１あるいは
システム拡張ユニット３のＣＰＵ３１が前記システム制
御回路２１を介してページメモリ２８をアクセス（リー
ド／ライト）するときのデータをインタフェースするシ
ステムインターフェース７０３、ページメモリ２８への
書き込み処理において前記アドレス制御回路２６のペー
ジメモリアクセス調停結果に基づいて前記画像データ転
送制御部７０１を介して送られてくる画像バス２９上の
デバイスからのデータか、あるいはシステムインターフ
ェース７０３を介して送られてくるＣＰＵ（基本ユニッ
ト１のＣＰＵ１１あるいはシステム拡張ユニット３のＣ
ＰＵ３１）からのデータかを選択するセレクタ７０４、
ページメモリ２８からのデータの読出し処理において前
記アドレス制御回路２６のページメモリアクセス調停結
果に基づいて前記画像データ転送制御部７０１を介した
画像バス２９上のデバイスへデータを送るか、あるいは
システムインターフェース７０３を介したＣＰＵ（基本
ユニット１のＣＰＵ１１あるいはシステム拡張ユニット
３のＣＰＵ３１）へデータを送るかを選択するセレクタ
７０５で構成されている。

【００８６】前記イメージ処理部７０２は、図１５に示
すように、データ経路部７１０，７１１、セレクタ７１
２、パラメータレジスタ７１３、イメージインターフェ
ース７１４、メモリインターフェース７１５、制御バス
インターフェース７１６及びアドレス制御回路インター
フェース７１７により構成されている。

【００８７】前記イメージ処理部７０２は、ページメモ
リ２８からデータをリードする経路（データ経路部７１
０）とライトする経路（データ経路部７１１）が独立し
ており、それぞれがパイプライン処理を行っているため
リード／ライトの最大転送サイクルは同じであり、最大
４ｃｈの並行処理が可能となっている。

【００８８】前記セレクタ回路７１２は、画像バス２９
上のデバイスからのページメモリアクセスがリードアク
セスか、リード・モディファイ・ライトアクセスかによ
りデータの出力方向を切り換える。

【００８９】リードアクセスにおいてはページメモリ２
８からのデータはデータ経路部７１０へ出力され、前記
画像データ転送制御部７０１を介して画像バス２９上の
デバイスへ送られる。

【００９０】リード・モディファイ・ライトアクセスに
おいては、ページメモリ２８からのデータはデータ経路
７１１へ出力され、前記画像データ転送制御部７０１お
よびセレクタ７０４を介して画像バス２９上のデバイス
から送られてきたデータとデータ経路部７１１上で論理
演算処理が行われページメモリ２８へ書き込まれる。

【００９１】前記パラメータレジスタ７１３は、データ
経路部７１０，７１１の動作モードをチャンネル毎に格
納しておくレジスタで、これらのパラメータは前記アド
レス制御回路２６が出力するページメモリアクセスシー
ケンス信号及びチャンネル選択信号によりデータ経路部
７１０あるいは７１１に出力される。前記各データ経路
部Ｌ７１０，７１１はこのパラメータに基づいて種々の
論理演算処理を実行する。

【００９２】図１６は、データ経路部７１０の内部構成
を示すブロック図で、７２０はラッチ、７２１はデータ
の１／０を反転させる１項演算部である。前記演算部７
２１は、パラメータレジスタへの設定により反転オンの
場合、入力したデータで“１”のビットは“０”に、
“０”のビットは“１”に変換する。

【００９３】７２２はビット左右反転部で、設定により
ページメモリ２８から読み出したデータの最上位ビット
（ＭＳＢ）から最下位ビット（ＬＳＢ）までのビット列
を反転させる。すなわち反転部７２２は左９０度回転お
よび１８０度回転処理に使用する。

【００９４】７２３はパイプラインレジスタで、ページ
メモリ２８の矩形リードアクセスにおいて先頭がページ
メモリ２８のデータ幅の境界にない場合に、データを一
時的に記憶しておくレジスタである。

【００９５】７２４はデータのビット列を最上位ビット
側あるいは最下位ビット側にシフトするバレルシフタ
で、前記パイプラインレジスタ７２３と共にページメモ
リ２８のデータ幅の境界にない場合に、前記パイプライ
ンレジスタ７２３に蓄えられた１つ前のデータの残りの
ビットと現アクセスのデータのビット列が連続するよう
に現アクセスのビットをシフトし３２ビットのデータ列
として出力する。

【００９６】７２５はビット拡張部で、２値（１ビット
／画素）のデータを多値に変換する。

【００９７】図１７は、データ経路部７１１の内部構成
を示すブロック図で、７２６，７２７，７２８はラッ
チ、７２９はビット左右反転部、７３０はパイプライン
レジスタ、７３１はバレルシフタ、７３２はビット拡張
部で、これらは前記データ経路部７１０のラッチ、ビッ
ト左右反転部、パイプラインレジスタ、バレルシフタ及
びビット拡張部と同様の機能を有する。

【００９８】７３３は２項演算部で、前記データ経路部
７１０と同様に設定によりデータの１／０を反転させた
り、リード・モディファイ・ライトモードにおいてはペ
ージメモリ２８から読み出したデータと画像データ転送
制御部７０１を介して入力したデータとを設定により論
理和、論理積、排他的論理和等の論理演算による合成処
理を実行してページメモリ２８へ出力する。

【００９９】次に前記画像データ転送制御部７０１の制
御について述べると、画像データ転送制御部７０１が制
御する画像データの転送形態には次の２つの形態があ
る。

【０１００】１つの形態はシステム基本ユニット２の画
像バス２９上のＩ／Ｏデバイス間のデータ転送で、ソー
ス（転送元）／ディスティネーション（転送先）とも画
像バス２９上にあり、ソースから画像データ転送制御部
７０１内のデータバッファにデータを取り込むリードサ
イクルとデータバッファ上のデータをディスティネーシ
ョンに書き込むライトサイクルの２サイクルで構成され
る。

【０１０１】もう１つの形態はシステム基本ユニット２
の画像バス２９上のＩ／Ｏデバイスとページメモリ２８
間のデータ転送で、Ｉ／Ｏデバイスと画像データ転送制
御部７０１内のデータバッファ間のデータ転送サイクル
と、データバッファとページメモリ２８間のデータ転送
の２つのサイクルで構成される。

【０１０２】ページメモリ２８とデータバッファ間は画
像バス２９と独立なため、２つのサイクルは並行して動
作することが可能となっている。

【０１０３】また画像データ転送制御部７０１は上記し
た２つの形態のデータ転送を８チャンネル指定すること
が可能で、同時に８チャンネルのデータ転送が可能とな
っている。

【０１０４】前記画像データ転送制御部７０１は、図１
８に示すように、データバッファ７４０、画像バス優先
度制御部７４１、画像バスタイミング制御部７４２、ペ
ージメモリ優先度制御部７４３、ページメモリタイミン
グ制御部７４４、ターミナルカウンタ７４５、割込制御
部７４６、制御バスインターフェース７４７、パラメー
タレジスタ７４８及びＩ／Ｏバッファ７４９により構成
されている。

【０１０５】前記データバッファ７４０はデータ転送に
おいてソースからのデータを一時的に格納しておくデー
タレジスタをチャンネル数分有する。

【０１０６】前記画像バス優先度制御部７４１は、画像
バス２９上のデバイスからのデータ転送リクエスト（Ｂ
ＤＲＱ）を入力し、所定の優先度制御によりデータ転送
を許可するデバイスを決定し、許可されたデバイスにデ
ータ転送を開始を通知（ＢＤＡＫ）する。

【０１０７】前記画像バスタイミング制御部７４２は、
前記画像バス優先度制御部７４１の優先度制御結果に基
づいて決定したソースデバイスとディスティネーション
デバイス間のデータ転送のタイミング信号を生成し画像
バス２９に出力する。

【０１０８】図１９はページメモリ２８からＩ／Ｏデバ
イスに対して画像データを転送するときの画像バス２９
上のデータ転送タイミングを示し、図２０はＩ／Ｏデバ
イスからページメモリ２８に対して画像データを転送す
るときの画像バス２９上のデータ転送タイミングを示し
ている。

【０１０９】ＢＤＲＱはデバイスごとのデータ転送リク
エスト信号で、ＢＤＲＱ信号により画像バス優先度制御
部７４１は調停動作を開始する。ＢＤＡＫ信号は画像バ
ス優先度制御部７４１が出力する調停結果で、ＢＤＡＫ
信号がアクティブになったデバイスのデータ転送を許可
する。ＢＡＤＳは転送開始を示す信号、ＢＷ／Ｒはデバ
イスへのアクセスがリードかライトかを示す信号、ＢＲ
ＤＹはデバイスからのデータ転送終了信号である。

【０１１０】前記ページメモリ優先度制御部７４３は、
データバッファ７４０が出力するリクエスト信号を入力
し、ページメモリ２８とデータバッファ７４０との間の
データ転送チャンネルを所定の優先度に基づいて決定す
る。

【０１１１】前記ページメモリタイミング制御部７４４
は、ページメモリ優先度制御部７４３の優先度制御結果
に基づいて決定した転送チャンネルのページメモリ２８
とデータバッファ７４０間のデータ転送のタイミング信
号を生成しアドレス制御回路２６に出力する。データバ
ッファ７４０からの転送リクエスト信号は、ページメモ
リ２８へのライト処理においては画像バス２９上のデバ
イスからのデータがデータバッファ７４０内に格納され
ている状態のときに、ページメモリ２８からのデータの
リード処理においてはデータバッファ７４０内にデータ
が格納されていない状態のときに、ページメモリ優先度
制御部７４３に出力される。

【０１１２】前記ターミナルカウンタ７４５は、各チャ
ンネル毎の転送バイト数をカウントするもので、転送バ
イト数が設定値に達した転送チャンネルに対しては、画
像バスタイミング制御部７４２を介してデータ転送終了
信号（ＢＴＣ）を出力する。また設定により転送バイト
数が設定値に達した場合、前記割り込み制御部７４６か
ら制御バスインターフェース７４７、基本部システムバ
ス１６を介して基本ユニット１のＣＰＵ１１に転送終了
割り込みをかけることが可能となっている。

【０１１３】前記パラメータレジスタ７４８は、転送チ
ャンネル毎の転送元、転送先、転送バイト数、転送終了
時の割り込み処理の有無等を設定しておくレジスタであ
る。前記画像バス２９は，３２ビットのデータ幅を有
し、１画素のビット幅によらず常に３２ビットのデータ
転送が行われる。例えばスキャナ１３から２値（１ビッ
ト／画素）のデータをページメモリ２８へ書き込む場合
は、画像バス２９上は３２画素データが一度に画像デー
タＩ／Ｆ２１０から画像データ転送制御部７０１を介し
てページメモリ２８へ転送され、また多値（４ビット／
画素）のデータをページメモリ２８へ書き込む場合は、
８画素のデータが画像バス２９上を一度に転送される。
データの３２ビット化は画像バス２９上の各デバイスで
１画素のビット数に応じてそれぞれ行われる。

【０１１４】前記画像バス２９上のデータ転送優先度制
御はプリンタ１５への出力、スキャナ１３からの入力処
理のように、データ転送を途中で停止したり、待たせた
りできないデバイスからの転送リクエストを優先的に許
可し、圧縮／伸長処理や解像度変換処理のようにデータ
転送を待たせることが可能なデバイスの転送リクエスト
は優先度の高いデバイスからの転送リクエストがないと
きのみ許可するというようにデバイスの性質により優先
度を決定するように決められている。

【０１１５】次に画像バス２９上のデバイスで、ページ
メモリ２８とスキャナ１３あるいはプリンタ１５との画
像データ転送を画像処理回路１４を介してインタフェー
スし、スキャナ１３から画素単位に入力される画像デー
タを１画素のビット数に応じてとりまとめる画素を決定
し、常に画像バス２９のデータ幅である３２ビットのデ
ータに変換して画像バス２９上に出力し、画像バス２９
から入力した３２ビットの画像データは１画素単位に分
割してプリンタ１５に出力する画像データＩ／Ｆ２１０
について説明する。

【０１１６】概要としては、画像データＩ／Ｆ２１０
は、画像処理回路１４との画像データのやり取り、プリ
ンタコントローラ９との画像データのやりとりを行う部
分である。画像処理回路１４から受け取った画像デー
タ、画像処理回路１４へ出す画像データ、さらにプリン
タコントローラ９とのやり取りするデータはページメモ
リ２８と３２ｂｉｔ幅の画像バス２９を通してやり取り
を行う。

【０１１７】前記画像データＩ／Ｆ２１０は、図２１に
示すように、画像処理部１４より転送されるスキャナ画
像データを入力する為のスキャナＩ／Ｆ８０１、入力さ
れたスキャナ画像データを画素ビット数単位に選択し画
像バス２９へ出力する為の３２ｂｉｔ画像データに変換
するた為の３２ｂｉｔ変換部８０２、３２ｂｉｔ変換部
８０２により作られた３２ｂｉｔ画像データを画像バス
２９を通じてページメモリ２８へ転送するためのスキャ
ナ用の画像バスＩ／Ｆ８０３、ページメモリ２８のプリ
ンタ画像データを画像バス２９を通じて３２ｂｉｔ単位
に転送入力する為のプリンタ用の画像バスＩ／Ｆ８０
４、画像バスＩ／Ｆ８０４に転送されたプリンタ画像デ
ータ３２ｂｉｔを１画素のビット数単位に変換する為の
Ｐｉｘｅｌ変換部８０５、入力されたページメモリ２８
からのプリンタ画像データを９０度右回転させ１画素の
ビット数単位にして出力する為の回転処理部８０６、Ｐ
ｉｘｅｌ変換部８０５又は回転処理部８０６からのプリ
ンタ画像データを画像処理回路１４へ出力する為のプリ
ンタＩ／Ｆ８０７、ページメモリ２８に対して拡張Ｉ／
Ｆ用の画像データを画像バス２９を通じて３２ｂｉｔ単
位に転送入出力する為の画像バスＩ／Ｆ８０８、画像バ
スＩ／Ｆ８０８へ入力された３２ｂｉｔ画像データを８
ｂｉｔ単位に変更する為のＬＷ→ｂｙｔｅ変換部８０
９、拡張Ｉ／Ｆ８１１からの８ｂｉｔ画像データを３２
ｂｉｔ単位の画像データに変更する為のｂｙｔｅ→ＬＷ
変換部８１０、８ｂｉｔ単位にページメモリ２８に対し
て入出力用画像データを転送入出力する為の拡張Ｉ／Ｆ
８１１、画像データＩ／Ｆ２１０の内部画像データ全体
の動きを制御するシーケンス制御部８１２、各ブロック
への動作設定及び動作状態を書き込み／読み出しする為
のＳＹＳーＩ／Ｆ８１３により構成されている。

【０１１８】次に前記画像データＩ／Ｆ２１０の機能に
ついて詳述する。

【０１１９】(a) スキャナ１３からの画像データをペー
ジメモリ２８に転送する場合 画像処理回路１４から転送されたスキャナ画像データを
３２ｂｉｔ変換部８０２により３２ｂｉｔ単位のデータ
に変換し、画像バス２９を通じてページメモリ２８へ転
送する。

【０１２０】このとき、取り扱うスキャナ画像データは
１画素のビット数が８、４、２、１ｂｉｔの４種類で、
８ｂｉｔ／画素では４画素分、４ｂｉｔ／画素では８画
素分、２ｂｉｔ／画素では１６画素分、１ｂｉｔ／画素
では３２画素分を１度に画像バス２９へ出力する。但
し、１ページ単位では１画素のビット数は変化しない。

【０１２１】(b) ページメモリ２８から画像データをプ
リンタ１５に転送する場合 ページメモリ２８の画像データを画像バス２９を通じて
３２ｂｉｔ単位で画像データＩ／Ｆ２１０に入力し、Ｐ
ｉｘｅｌ変換部８０５で画素単位の画像データに変換
し、画像処理回路１４へプリンタ用画像データとして転
送する。

【０１２２】このとき、取り扱うプリンタ画像データは
１画素のビット数が４、２、１ｂｉｔの３種類である。
但し、１ページ単位では１画素のビット数は変化しな
い。

【０１２３】画像バス２９上では３２ｂｉｔを１度に画
像データＩ／Ｆ２１０へ転送する為、出力するプリンタ
画像データのビット数により画像バス上の１回の転送画
素数が変わる。４ｂｉｔ／画素では８画素分を１回に画
像バス２９から入力する。２ｂｉｔ／画素では１６画素
分、１ｂｉｔ／画素では３２画素分を１回に画像バス２
９から入力する。

【０１２４】(c) ページメモリ２８から画像データを回
転処理部８０６を経由してプリンタ１５に転送する場合 ページメモリ２８上の画像データを画像バス２９を通じ
て２ｂｉｔ単位で画像データＩ／Ｆ２１０に入力し、回
転処理部８０６で９０度右回転を行いプリンタ用画像デ
ータとして転送する。

【０１２５】このとき、取り扱うプリンタ画像データは
１画素のビット数が４、２、１ｂｉｔの３種類である。
但し、１ページ単位では１画素のビット数は変化しな
い。

【０１２６】回転処理部８０６では３種類のビット数を
有する画像データの回転をラインバッファ８１４，８１
５を使用して実行することができる。

【０１２７】(d) 拡張部から画像データをページメモリ
２８へ転送する場合 拡張部、例えばプリンタコントローラ９の画像データを
拡張Ｉ／Ｆ８１１を通じて画像データＩ／Ｆ２１０に入
力し、ｂｙｔｅ→ＬＷ変換部８１０により１回の転送ｂ
ｉｔ数である８ｂｉｔの４個分から３２ｂｉｔの画像デ
ータに変換し、画像バス２９を通じてページメモリ２８
へ転送する。

【０１２８】このとき、取扱う画像データは１画素のビ
ット数が８、４、２、１ｂｉｔの４種類である。但し、
１ページ単位では１画素のビット数は変化しない。

【０１２９】拡張Ｉ／Ｆ８１１では８ｂｉｔ単位の画像
転送を行っている為、８ｂｉｔ／画素では１画素、４ｂ
ｉｔ／画素では２画素、２ｂｉｔ／画素では４画素分、
１ｂｉｔ／画素では８画素を１回に転送することにな
る。

【０１３０】(e) ページメモリ２８から画像データを拡
張部へ転送する場合 ページメモリ２８の画像データを画像バス２９を通じて
３２ｂｉｔ単位で画像データＩ／Ｆ２１０へ入力し、Ｌ
Ｗ→ｂｙｔｅ変換部８０９で８ｂｉｔ単位の画像データ
に変換し、拡張Ｉ／Ｆ８１１を通じて拡張部へ出力す
る。

【０１３１】このとき、取扱う画像データは１画素のビ
ット数が８、４、２、１ｂｉｔの４種類である。但し、
１ページ単位では１画素のビット数は変化しない。

【０１３２】拡張Ｉ／Ｆ８１１では８ｂｉｔ単位の画像
転送を行っている為、８ｂｉｔ／画素では１画素、４ｂ
ｉｔ／画素では２画素、２ｂｉｔ／画素では４画素、１
ｂｉｔ／画素では８画素を１回に転送することになる。

【０１３３】次にスキャナ入力時の３２ｂｉｔ変換処理
について説明する。

【０１３４】画像処理回路１４より画像データＩ／Ｆ２
１０へ転送入力されるスキャナ画像データはＳＤＡＴＸ
−１（Ｘは７〜０）の信号にＭＳＢ基準で使用されて転
送入力される。転送入力されたスキャナ画像データはス
キャナＩ／Ｆ８０１を通じてＴＤＸ−１（Ｘは７〜０）
の信号により３２ｂｉｔ変換部８０２へ転送される。こ
の時、ＳＤＡＴＸ−１の各信号は１対１でＴＤＸ−１の
信号に対応している。

【０１３５】３２ｂｉｔ変換部８０２ではＴＤＸ−１信
号から１画素のｂｉｔ数に対応して有効な画像データの
みを選択する。又、選択された画像データを３２ｂｉｔ
単位の画像データに変換する。変換は８ｂｉｔ／画素時
は４画素分、４ｂｉｔ／画素時は８画素分、２ｂｉｔ／
画素時は１６画素分、１ｂｉｔ／画素時は３２画素分を
１個の３２ｂｉｔ画像データに変換する。

【０１３６】各画素ｂｉｔ時の変換後の出力信号を示
す。

【０１３７】８ｂｉｔ／画素時は、ＴＤ［７：０］−１
の８ｂｉｔの画像データを、１画素目はＢＩＳＤ［０
７：００］−１へ、２画素目はＢＩＳＤ［１５：０８］
−１へ、３画素目はＢＩＳＤ［２３：１６］−１へ、４
画素目はＢＩＳＤ［３１：２４］−１へ出力する。

【０１３８】４ｂｉｔ／画素時は、ＴＤ［７：４］−１
の４ｂｉｔの画像データを、１画素目はＢＩＳＤ［０
３：００］−１へ、２画素目はＢＩＳＤ［０７：０４］
−１へ、３画素目はＢＩＳＤ［１１：０８］−１へ、４
画素目はＢＩＳＤ［１５：１２］−１へ、５画素目はＢ
ＩＳＤ［１９：１６］−１へ、６画素目はＢＩＳＤ［２
３：２０］−１へ、７画素目はＢＩＳＤ［２７：２４］
−１へ、８画素目はＢＩＳＤ［３１：２８］−１へ出力
する。

【０１３９】２ｂｉｔ／画素時は、ＴＤ［７：６］−１
の２ｂｉｔの画像データを、１画素目はＢＩＳＤ［０
１：００］−１へ、２画素目はＢＩＳＤ［０３：０２］
−１へ、３画素目はＢＩＳＤ［０５：０４］−１へ、４
画素目はＢＩＳＤ［０７：０６］−１へ、５画素目はＢ
ＩＳＤ［０９：０８］−１へ、６画素目はＢＩＳＤ［１
１：１０］−１へ、７画素目はＢＩＳＤ［１３：１２］
−１へ、８画素目はＢＩＳＤ［１５：１４］−１へ、９
画素目はＢＩＳＤ［１７：１６］−１へ、１０画素目は
ＢＩＳＤ［１９：１８］−１へ、１１画素目はＢＩＳＤ
［２１：２０］−１へ、１２画素目はＢＩＳＤ［２３：
２２］−１へ、１３画素目はＢＩＳＤ［２５：２４］−
１へ、１４画素目はＢＩＳＤ［２７：２６］−１へ、１
５画素目はＢＩＳＤ［２９：２８］−１へ、１６画素目
はＢＩＳＤ［３１：３０］−１へ出力する。

【０１４０】１ｂｉｔ／画素時は、ＴＤ７−１の１ｂｉ
ｔの画像データを、１画素目はＢＩＳＤ００−１へ、２
画素目はＢＩＳＤ０１−１へ、３画素目はＢＩＳＤ０２
−１へ、４画素目はＢＩＳＤ０３−１へ、５画素目はＢ
ＩＳＤ０４−１へ、６画素目はＢＩＳＤ０５−１へ、７
画素目はＢＩＳＤ０６−１へ、８画素目はＢＩＳＤ０７
−１へ、９画素目はＢＩＳＤ０８−１へ、１０画素目は
ＢＩＳＤ０９−１へ、１１画素目はＢＩＳＤ１０−１
へ、１２画素目はＢＩＳＤ１１−１へ、１３画素目はＢ
ＩＳＤ１２−１へ、１４画素目はＢＩＳＤ１３−１へ、
１５画素目はＢＩＳＤ１４−１へ、１６画素目はＢＩＳ
Ｄ１５−１へ、１７画素目はＢＩＳＤ１６−１へ、１８
画素目はＢＩＳＤ１７−１へ、１９画素目はＢＩＳＤ１
８−１へ、２０画素目はＢＩＳＤ１９−１へ、２１画素
目はＢＩＳＤ２０−１へ、２２画素目はＢＩＳＤ２１−
１へ、２３画素目はＢＩＳＤ２２−１へ、２４画素目は
ＢＩＳＤ２３−１へ、２５画素目はＢＩＳＤ２４−１
へ、２６画素目はＢＩＳＤ２５−１へ、２７画素目はＢ
ＩＳＤ２６−１へ、２８画素目はＢＩＳＤ２７−１へ、
２９画素目はＢＩＳＤ２８−１へ、３０画素目はＢＩＳ
Ｄ２９−１へ、３１画素目はＢＩＳＤ３０−１へ、３２
画素目はＢＩＳＤ３１−１へ出力する。

【０１４１】但し、画像バスＩ／Ｆ（スキャナ）８０３
への転送は３２ｂｉｔ分を１転送単位とし３２ｂｉｔ分
揃った時点で出力が切り変わる。３２ｂｉｔ変換部８０
２から出力された３２ｂｉｔ単位の画像データＢＩＳＤ
［３１：００］−１は画像バスＩ／Ｆ（スキャナ）８０
３からＢＤ［３１：００］−１へ１：１にデータ転送さ
れる。

【０１４２】次にプリンタ出力時のＰｉｘｅｌ変換処理
について説明する。

【０１４３】画像バス２９を通じて転送入力された画像
データＢＤ［３１：００］−１は画像バスＩ／Ｆ（プリ
ンタ）８０４にて１：１にＢＩＰＤ［３１：００］−１
信号としてＰｉｘｅｌ変換部８０５へ入力される。

【０１４４】Ｐｉｘｅｌ変換部８０５ではプリンタ出力
用画像データの１画素のｂｉｔ数に対応してＢＩＰＤ
［３１：００］−１信号の最下位ビットから順番に１画
素のｂｉｔ数単位に選択出力される。

【０１４５】すなわち、４ｂｉｔ／画素時には、１画素
目はＢＩＰＤ［０３：００］−１から、２画素目はＢＩ
ＰＤ［０７：０４］−１から、３画素目はＢＩＰＤ［１
１：０８］−１から、４画素目はＢＩＰＤ［１５：１
２］−１から、５画素目はＢＩＰＤ［１９：１６］−１
から、６画素目はＢＩＰＤ［２３：２０］−１から、７
画素目はＢＩＰＤ［２７：２４］−１から、８画素目は
ＢＩＰＤ［３１：２８］−１から選択しＰＸＤ［７：
４］−１信号に出力される。

【０１４６】また２ｂｉｔ／画素時には、１画素目はＢ
ＩＰＤ［０１：００］−１から、２画素目はＢＩＰＤ
［０３：０２］−１から、３画素目はＢＩＰＤ［０５：
０４］−１から、４画素目はＢＩＰＤ［０７：０６］−
１から、５画素目はＢＩＰＤ［０９：０８］−１から、
６画素目はＢＩＰＤ［１１：１０］−１から、７画素目
はＢＩＰＤ［１３：１２］−１から、８画素目はＢＩＰ
Ｄ［１５：１４］−１から、９画素目はＢＩＰＤ［１
７：１６］−１から、１０画素目はＢＩＰＤ［１９：１
８］−１から、１１画素目はＢＩＰＤ［２１：２０］−
１から、１２画素目はＢＩＰＤ［２３：２２］−１か
ら、１３画素目はＢＩＰＤ［２５：２４］−１から、１
４画素目はＢＩＰＤ［２７：２６］−１から、１５画素
目はＢＩＰＤ［２９：２８］−１から、１６画素目はＢ
ＩＰＤ［３１：３０］−１から選択しＰＸＤ［７：６］
−１信号に出力される。

【０１４７】また１ｂｉｔ／画素時には、１画素目はＢ
ＩＰＤ００−１から、２画素目はＢＩＰＤ０１−１か
ら、３画素目はＢＩＰＤ０２−１から、４画素目はＢＩ
ＰＤ０３−１から、５画素目はＢＩＰＤ０４−１から、
６画素目はＢＩＰＤ０５−１から、７画素目はＢＩＰＤ
０６−１から、８画素目はＢＩＰＤ０７−１から、９画
素目はＢＩＰＤ０８−１から、１０画素目はＢＩＰＤ０
９−１から、１１画素目はＢＩＰＤ１０−１から、１２
画素目はＢＩＰＤ１１−１から、１３画素目はＢＩＰＤ
１２−１から、１４画素目はＢＩＰＤ１３−１から、１
５画素目はＢＩＰＤ１４−１から、１６画素目はＢＩＰ
Ｄ１５−１から、１７画素目はＢＩＰＤ１６−１から、
１８画素目はＢＩＰＤ１７−１から、１９画素目はＢＩ
ＰＤ１８−１から、２０画素目はＢＩＰＤ１９−１か
ら、２１画素目はＢＩＰＤ２０−１から、２２画素目は
ＢＩＰＤ２１−１から、２３画素目はＢＩＰＤ２２−１
から、２４画素目はＢＩＰＤ２３−１から、２５画素目
はＢＩＰＤ２４−１から、２６画素目はＢＩＰＤ２５−
１から、２７画素目はＢＩＰＤ２６−１から、２８画素
目はＢＩＰＤ２７−１から、２９画素目はＢＩＰＤ２８
−１から、３０画素目はＢＩＰＤ２９−１から、３１画
素目はＢＩＰＤ３０−１から、３２画素目はＢＩＰＤ３
１−１から選択しＰＸＤ７−１信号に出力される。

【０１４８】Ｐｉｘｅｌ変換から出力される画素データ
は画像処理回路１４への１画素の画像転送スピードに同
期し１画素単位に変換される。その後セレクタ８１６に
よりＰＩＤ［７：４］−１信号に１：１に変換され、画
像処理回路１４はＰＤＡＴ［７：４］−１信号として転
送出力される。

【０１４９】画像処理回路１４ではプリンタ画像データ
はＰＤＡＴ［７：４］−１信号に対して１画素のｂｉｔ
数によりＭＳＢ基準で使用される。

【０１５０】次に画像バス２９とのデータのインタフェ
ースについて説明する。

【０１５１】転送する画素の１画素ｂｉｔ数により１回
の転送画素数は、８ｂｉｔ／画素時は４画素、４ｂｉｔ
／画素時は８画素、２ｂｉｔ／画素時は１６画素、１ｂ
ｉｔ／画素時は３２画素となる。

【０１５２】画像処理回路１４から画像データＩ／Ｆ２
１０へ転送入力されるスキャナ画像データは３２ｂｉｔ
単位ではＤ０、Ｄ１、Ｄ２、‥‥Ｄｎ（ｎ：３、７、１
５、３１）の順番で入力され、３２ｂｉｔの最下位ビッ
トから１画素のｂｉｔ単位に配置され、１画素のｂｉｔ
内でも最下位ビットが３２ｂｉｔの最下位ビット側に配
置される。

【０１５３】ページメモリ２８への画像データの転送入
力は１画素のｂｉｔ数によって配置が決められ、ページ
メモリ２８へ転送出力した配置とページメモリ２８から
転送入力した配置は変わらない。

【０１５４】ページメモリ２８から転送入力された画像
データは転送される画像データ３２ｂｉｔ単位ではＤ
０、Ｄ１、Ｄ２、‥‥Ｄｎ（ｎ：３、７、１５、３１）
の順番で１画素単位の画素データに変換され、画像処理
回路１４へプリンタ画像データとして出力される。

【０１５５】前記スキャナ１３からページメモリ２８へ
のスキャナ入力動作について説明する。

【０１５６】前記スキャナ１３が読み取った８ｂｉｔ／
画素の画像出力データは、画像処理回路１４を通じて８
ｂｉｔ／画素または４ｂｉｔ／画素または２ｂｉｔ／画
素または１ｂｉｔ／画素のスキャナ画像データとして画
像データインターフェース２１０へ転送され、その画像
データインターフェース２１０内部でスキャナ画像デー
タの複数画素（４、８、１６、３２画素）を集め、３２
ｂｉｔ単位の転送データとして画像バス２９を通じてデ
ータ制御回路２７へＤＭＡ転送される。データ制御回路
２７ではアドレス制御回路２６で発生するページメモリ
２８のアドレスに３２ｂｉｔのスキャナ画像データの書
き込みを行う。

【０１５７】次にページメモリ２８からプリンタ１５へ
のプリンタ出力動作について説明する。

【０１５８】ページメモリ２８からプリンタ１５へ画像
データを出力する。前記ページメモリ２８はアドレス制
御回路２６で発生するページメモリのアドレスにより３
２ｂｉｔ単位に画像データをデータ制御回路２７へ転送
し、画像バス２９を通じて画像データインターフェース
２１０へＤＭＡ転送する。

【０１５９】前記画像データＩ／Ｆ２１０内部では３２
ｂｉｔの画像データからプリンタ１５へ出力する為の１
画素のビット数４ｂｉｔ／画素または２ｂｉｔ／画素ま
たは１ｂｉｔ／画素に変換を行い、画像処理内部を通じ
てプリンタ１５へ転送出力する。

【０１６０】次に、本画像形成装置の主な動作モードの
処理フローについて説明する。

【０１６１】まず、ＦＡＸユニット８からページメモリ
２８へのコードデータ（圧縮画像データ）の入力処理に
ついて説明する。

【０１６２】図２２はＦＡＸ入力処理の一例を示すフロ
ーチャートである。

【０１６３】まず、ＦＡＸユニット８に対して、一定量
の受信データが蓄積されたときにページメモリ２８に対
する転送リクエストを発生するように設定する。

【０１６４】次に、転送チャンネルのＦＩＦＯに対し、
ＦＩＦＯ領域のスタートアドレス及びサイズを設定す
る。これによりページメモリ２８がＦＩＦＯメモリとし
て使用可能になる。

【０１６５】次に、データ制御回路２７及びシステム制
御回路２１に設定を行い、ＦＡＸユニット８からページ
メモリ２８に至るデータ及びアドレスの経路作成する。

【０１６６】次に、ＦＩＦＯをイネーブルにし動作可能
状態にする。よって、これ以降、ＦＩＦＯ領域にリード
可能なデータがあれば、画像バスデバイス（この場合圧
縮・伸長回路２１１）はＦＩＦＯステータスがエンプエ
ィーになるまでデータを読み出すことが出来る。

【０１６７】次に、システムＣＰＵ１１はＦＩＦＯのレ
ジスタをリードして、ＦＩＦＯの空き容量を調べ、ＦＡ
Ｘからの転送サイズ分の空きが出来るまで待つ。転送サ
イズ分の空きが出来ると、システムＤＭＡコントローラ
２３に転送サイズを設定し、ＤＭＡ転送を開始する。

【０１６８】次に、ＦＡＸユニット８からの割り込みの
有無、及び、ＤＭＡ転送終了を調べ、ＦＡＸユニット８
から割り込みがあれば、ＦＡＸユニット８からステータ
スをリードし、ステ−タスがエラーであればエラー処理
を、ステータスが終了であればＦＩＦＯをディセーブル
し、ＦＡＸユニット８の終了処理を行い、システムＤＭ
Ａコントローラ２３のＦＩＦＯ転送チャンネルをディセ
ーブルにして一連の転送を終了する。

【０１６９】また、ＤＭＡ転送が終了した場合、次のデ
ータブロックの転送作業を行う。この動作は、ＦＡＸユ
ニット８からの終了割り込みが発生するまで繰り返され
る。

【０１７０】図２３はＦＡＸ入力処理の他の一例を示す
フローチャートである。

【０１７１】まず、ＦＡＸユニット８に対して、１つで
も受信データがあればページメモリ２８に対する転送リ
クエストを発生するように設定する。

【０１７２】次に、システムＤＭＡコントローラ２３に
ＦＡＸユニット８からのリクエストに対し１ワード単位
で転送するように設定する。

【０１７３】次に転送チャンネルのＦＩＦＯに対し、Ｆ
ＩＦＯ領域のスタートアドレス及びサイズを設定する。
これによりページメモリ２８がＦＩＦＯメモリとして使
用可能になる。

【０１７４】次に、データ制御回路２７及びシステム制
御回路２１に設定を行い、ＦＡＸユニット８からページ
メモリ２８に至るデータ及びアドレス経路を作成する。

【０１７５】次に、ＦＩＦＯをイネーブルにし動作可能
状態にする。よって、これ以降、ＦＡＸユニット８はＦ
ＩＦＯステータスがフルになるまで、すなわちＦＩＦＯ
領域にライト可能な空きがなくなるまでデータのライト
が可能であり、ＦＩＦＯ領域にリード可能なデータがあ
れば、画像バスデバイス（この場合圧縮・伸長回路２１
１）はＦＩＦＯステータスがエンプティーになるまでデ
ータを読み出すことが出来る。

【０１７６】次に、ＦＡＸユニット８からの割り込みの
有無を調べ、ＦＡＸユニット８から割り込みがあれば、
ＦＡＸユニット８からステータスをリードし、ステータ
スがエラーであればエラー処理を、ステータスが終了で
あればＦＩＦＯをディセーブルし、ＦＡＸユニット８の
終了処理を行い、システムＤＭＡコントローラ２３のＦ
ＩＦＯ転送チャンネルをディセーブルにして一連の転送
を終了する。

【０１７７】次に、ページメモリ２８からＦＡＸユニッ
ト８へのコードデータ（圧縮画像データ）の出力処理に
ついて説明する。

【０１７８】図２４はＦＡＸ出力処理の一例を示すフロ
ーチャートである。

【０１７９】まず、ＦＡＸユニット８に対して、一定量
の受信データが取り込み可能なときにページメモリ２８
に対する転送リクエストを発生するように設定する。

【０１８０】次に、転送チャンネルのＦＩＦＯに対し、
ＦＩＦＯ領域のスタートアドレス及びサイズを設定す
る。これによりページメモリ２８がＦＩＦＯメモリとし
て使用可能になる。

【０１８１】次に、データ制御回路２７及びシステム制
御回路２１に設定を行い、ページメモリ２８からＦＡＸ
ユニット８に至るデータ及びアドレスの経路作成する。

【０１８２】次に、ＦＩＦＯをイネーブルにし動作可能
状態にする。よって、これ以降、ＦＩＦＯ領域にライト
可能な空きがあれば、画像バスデバイス（この場合圧縮
・伸長回路２１１）はＦＩＦＯステータスがフルになる
までデータを書き込むことが出来る。

【０１８３】次に、システムＣＰＵ１１はＦＩＦＯのレ
ジスタをリードして、ＦＩＦＯ領域の未読み出しデータ
量を調べ、ＦＡＸユニット８への転送サイズ分のデータ
量に達するまで待つ。転送サイズ分のデータ量に達する
と、システムＤＭＡコントローラ２３に転送サイズを設
定し、ＤＭＡ転送を開始する。

【０１８４】次に、ＦＡＸユニット８からの割り込みの
有無、及び、ＤＭＡ転送終了を調べ、ＦＡＸユニット８
から割り込みがあれば、ＦＡＸユニット８からステータ
スをリードし、ステータスがエラーであればエラー処理
を、ステータスが終了であればＦＩＦＯをディセーブル
し、ＦＡＸユニット８の終了処理を行い、システムＤＭ
Ａコントローラ２３のＦＩＦＯ転送チャンネルをディセ
ーブルにして一連の転送を終了する。

【０１８５】また、ＤＭＡ転送が終了した場合、次のデ
ータブロックの転送作業を行う。この動作は、ＦＡＸユ
ニット８からの終了割り込みが発生するまで繰り返され
る。

【０１８６】図２５はＦＡＸ出力処理の他の一例を示す
フローチャートである。

【０１８７】まず、ＦＡＸユニット８に対して、ひとつ
でもデータが取り込み可能なときにページメモリ２８に
対する転送リクエストを発生するように設定する。

【０１８８】次に、システムＤＭＡコントローラ２３に
ＦＡＸユニット８からのリクエストに対し１ワード単位
で転送するように設定する。

【０１８９】次に、転送チャンネルのＦＩＦＯに対し、
ＦＩＦＯの領域のスタートアドレス及びサイズを設定す
る。これによりページメモリ２８がＦＩＦＯメモリとし
て使用可能になる。

【０１９０】次に、データ制御回路２７及びシステム制
御回路２１に設定を行い、ページメモリ２８からＦＡＸ
ユニット８に至るデータ及びアドレス経路を作成する。

【０１９１】次に、ＦＩＦＯをイネーブルにし動作可能
状態にする。よって、これ以降、ＦＡＸユニット８はＦ
ＩＦＯステータスがエンプティーになるまで、すなわち
ＦＩＦＯ領域に未読み出しのデータがなくなるまでデー
タのリードが可能であり、ＦＩＦＯ領域にライト可能な
空きがあれば、画像バスデバイス（この場合圧縮・伸長
回路２１１）はＦＩＦＯステータスがフルになるまでデ
ータを書き込むことが出来る。

【０１９２】次に、ＦＡＸユニット８からの割り込みの
有無、及び、ＤＭＡ転送終了を調べ、ＦＡＸユニット８
から割り込みがあれば、ＦＡＸユニット８からステータ
スをリードし、ステータスがエラーであればエラー処理
を、ステータスが終了であればＦＩＦＯをディセーブル
し、ＦＡＸユニット８の終了処理を行い、システムＤＭ
Ａコントローラ２３のＦＩＦＯ転送チャンネルをディセ
ーブルにして一連の転送を終了する。

【０１９３】次にスキャナ１３で読み取った画像データ
をシステム拡張ユニット３内の保存手段である光ディス
ク装置（ＯＤＤ）３８に保存する場合の処理について説
明する。

【０１９４】ファイル登録処理の起動は基本ユニット１
のコントロールパネル１２上でユーザーがファイル登録
処理を選択することにより行われる。

【０１９５】システムＣＰＵ１１はファイル登録処理が
起動するとページメモリ２８の空き領域、圧縮・伸長回
路２１１の使用状況をチェックし使用可能であればシス
テム制御回路２１の通信メモリ２５を介してシステム拡
張ユニット３の拡張ＣＰＵ３１にファイル登録起動を通
知する。

【０１９６】ページメモリ２８上に空き領域がない場合
は“ページメモリＦＵＬＬ”をコントロールパネル１２
に表示し、圧縮・伸長回路２１１が他の処理（例えばＦ
ＡＸ送受信処理）で使用している場合は“デバイスＦＵ
ＬＬ”をコントロールパネル１２に表示しファイル登録
処理を終了させる。

【０１９７】システム拡張ユニット３のＣＰＵ３１はフ
ァイル登録処理が起動すると光ディスク装置３８に登録
処理の諸設定を行い、システム拡張ユニット３のＤＭＡ
コントローラ３２に転送元としてページメモリ２８上の
ＦＩＦＯを、転送先として光ディスク装置３８を設定し
て両者を転送待機状態にしておく。そしてＦＩＦＯ領域
にデータが書き込まれたかどうかをアドレス制御回路２
６がシステム制御回路２１に出力するＦＩＦＯ制御信号
（ＦＩＦＯ−ＦＵＬＬ、ＦＩＦＯ−ＥＭＰ、ＦＩＦＯ−
ＨＡＬＦ）を一定の時間ごとに監視する。

【０１９８】同時に基本ユニット１のＣＰＵ１１はスキ
ャナ１３からページメモリ２８へデータを書き込むため
にアドレス制御回路２６にアドレス発生チャンネルを、
画像データ転送制御部７０１にデータ転送チャンネル、
転送元（画像データＩ／Ｆ２１０）、転送先（ページメ
モリ２８）、転送バイト数等を設定し、またスキャナ１
３及び画像データＩ／Ｆ２１０に所定の設定を行って１
ビット／画素でデータをページメモリ２８へ取り込む。

【０１９９】次に基本ユニット１のＣＰＵ１１は圧縮・
伸長回路２１１に圧縮処理の諸設定を行い、画像データ
転送制御部７０１の転送チャンネルを２チャンネル使用
してページメモリ２８からスキャナ１３で読み取ったデ
ータを圧縮・伸長回路２１１へ送る設定と圧縮・伸長回
路２１１で圧縮したデータをページメモリ２８のＦＩＦ
Ｏ領域に書き込むように設定し、アドレス制御回路２６
に対してはページメモリ２８からデータを読み出す時に
使用するアドレス発生チャンネル、圧縮データをページ
メモリ２８へ書き込むときに使用するＦＩＦＯチャンネ
ルを設定してデータ転送を開始させる。

【０２００】これによりページメモリ２８からアドレス
発生チャンネルに設定したアドレスの順番にデータが圧
縮・伸長回路２１１に入力され、圧縮・伸長回路２１１
で圧縮されたデータがページメモリ２８のＦＩＦＯ領域
に順次書き込まれていく。

【０２０１】システム拡張ユニット３のＣＰＵ３１はＦ
ＩＦＯ−ＨＡＬＦを監視し、ＦＩＦＯ領域に所定のデー
タ量だけデータが蓄積されると拡張ＤＭＡコントローラ
３２に対してデータ転送を開始させる。これを圧縮デー
タが全て転送されるまで繰り返す。

【０２０２】圧縮・伸長回路２１１は１ページの圧縮が
完了すると基本ユニット１のＣＰＵ１１に対して圧縮終
了割り込みをかける。ＣＰＵ１１は画像データ転送制御
部７０１のターミナルカウンタ７４５の転送カウント値
（圧縮・伸長回路２１１からページメモリ２８のＦＩＦ
Ｏ領域への転送チャンネル）をリードすることにより１
ページの圧縮データ量を知ることができこれを通信メモ
リ２５を介してシステム拡張ユニット３のＣＰＵ３１に
通知する。

【０２０３】システム拡張ユニット３のＣＰＵ３１はＦ
ＩＦＯから光ディスク装置３８へのデータ転送が、この
圧縮データ量に達したところでデータ転送を終了させ
る。複数ページのファイル登録処理においては圧縮処理
のためのページメモリ２８から圧縮・伸長回路２１１へ
のデータの転送以降の処理と次のページのスキャナ１３
からページメモリ２８へのデータ入力処理が並行して動
作する。

【０２０４】次にシステム拡張ユニット３内の光ディス
ク装置３８に保存してある画像情報を基本ユニット１の
プリンタ１５から印字出力する処理を説明する。

【０２０５】起動はファイル登録処理と同様に基本ユニ
ット１のコントロールパネル１２上でユーザの選択によ
り発生し、システム拡張ユニット３のＣＰＵ３１に通信
メモリ２５を介して通知する。また使用するデバイス
（ページメモリ２８、圧縮・伸長回路２１１、光ディス
ク装置３８、拡張ＤＭＡコントローラ３２）が使用不可
の状態の時には基本ユニット１のＣＰＵ１１はコントロ
ールパネル１２に“デバイス−ＦＵＬＬ”を表示してフ
ァイル印刷処理を終了させる。

【０２０６】システム拡張ユニット３のＣＰＵ３１は、
ファイル印刷処理が起動すると光ディスク装置３８に印
刷（読み出し）処理の諸設定を行い、システム拡張ユニ
ット３のＤＭＡコントローラ３２に転送先としてページ
メモリ２８上のＦＩＦＯを、転送元として光ディスク装
置３８を設定して両者を転送待機状態にしておく。

【０２０７】そしてＦＩＦＯ領域に所定の空き領域が有
るかどうかをアドレス制御回路２６がシステム制御回路
２１に出力するＦＩＦＯ制御信号（ＦＩＦＯ−ＨＡＬ
Ｆ）を一定の時間ごとに監視し、空き領域があればＤＭ
Ａコントローラ３２にデータ転送を開始させる。これを
１ページ分繰り返す。

【０２０８】同時に基本ユニット１のＣＰＵ１１は圧縮
・伸長回路２１１に伸長処理の諸設定を行い、画像デー
タ転送制御部７０１の転送チャンネルを２チャンネル使
用して、１チャンネルは光ディスク装置３８からページ
メモリ２８のＦＩＦＯ領域に書き込まれたデータを伸長
処理するよう転送元としてページメモリ２８のＦＩＦＯ
領域、転送先として圧縮・伸長回路２１１を設定し、も
う１チャンネルは伸長したデータをページメモリ２８へ
書き込むために転送元として圧縮・伸長回路２１１、転
送先としてページメモリ２８を設定し、アドレス制御回
路２６に対してはＦＩＦＯからのデータリードのための
チャンネル、伸長されたデータを書き込むためのアドレ
スを生成するアドレスチャンネルを設定し、データ転送
を開始する。

【０２０９】こうして光ディスク装置３８から読出され
た圧縮データは、ページメモリ２８のＦＩＦＯ領域を通
って圧縮・伸長回路２１１で伸長処理が施された後、ペ
ージメモリ２８の所定の領域にイメージデータとして書
き込まれる。

【０２１０】圧縮・伸長回路２１１は、伸長処理におい
て圧縮データの中から１ページの終了を解釈すると、基
本ユニット１のＣＰＵ１１に対して割り込みにより伸長
処理終了を通知する。

【０２１１】基本ユニット１のＣＰＵ１１は次に転送元
として伸長したデータが格納されているページメモリ２
８、転送先としてプリンタ１５を設定し、ページメモリ
２８からデータ読み出すアドレスを出力するアドレス発
生チャンネルをアドレス制御回路２６に設定し、画像デ
ータＩ／Ｆ２１０及びプリンタ１５に印刷処理のための
所定の設定を行ってからデータ転送を開始させる。

【０２１２】これによりページメモリ２８からアドレス
発生チャンネルに設定したアドレスの順番に伸長したイ
メージデータが画像データＩ／Ｆ２１０を介してプリン
タ１５へ出力され、プリンタ１５にて可視化される。

【０２１３】１ページの印刷処理が終了するとプリンタ
１５から印字終了割込みが基本ユニット１のＣＰＵ１１
に対して出力される。複数ページのファイル印刷処理に
おいては伸長したデータの印刷処理と次ページの伸長処
理は並行して動作する。

【０２１４】次に同時並行動作について説明する。

【０２１５】本画像形成装置では使用デバイス（スキャ
ナ１３、プリンタ１５、圧縮・伸長回路２１１、解像度
変換・２値回転回路２１２）が競合しない複数の処理を
同時に処理することが可能となっている。

【０２１６】例えばスキャナ１３からページメモリ２８
へのイメージの入力処理、ページメモリ２８上のイメー
ジのプリンタ１５への出力処理、光ディスク装置３８へ
画像データを蓄積するためのページメモリ２８上のイメ
ージを解像度変換した後、圧縮処理する解像度変換／圧
縮処理、これらは使用デバイスが競合しないため同時並
行処理ができる。

【０２１７】例えばスキャナ入力処理（スキャナ１３→
画像処理回路１４→画像データＩ／Ｆ２１０→データ制
御回路２７→ページメモリ２８）、プリンタ出力処理
（ページメモリ２８→データ制御回路２７→画像データ
Ｉ／Ｆ２１０→画像処理回路１４→スキャナ１３）及び
解像度変換／圧縮処理（ページメモリ２８→データ制御
回路２７→解像度変換・２値回転回路２１２→データ制
御回路２７→圧縮・伸長回路２１１→データ制御回路２
７→ページメモリ２８）の３つの処理同時並行処理につ
いて述べる。

【０２１８】画像バス２９は画像バス上のデータ制御回
路２７のみがマスタとなるシングルマスタ構成であり、
各Ｉ／ＯデバイスはＤＭＡ転送リクエスト（ＢＤＲＱ）
信号をアクティブにすることによりマスタに対してＤＭ
Ａ転送を要求する。

【０２１９】マスタは各Ｉ／ＯデバイスからのＤＭＡ要
求を調停し、ただ１つのＩ／Ｏデバイスに対してＤＭＡ
転送を許可するＤＭＡ応答（ＢＤＡＫ）信号を送出し、
データ転送を行う。

【０２２０】ＤＭＡ転送リクエスト信号が１つだけで優
先度制御をする必要がない場合の基本的なデータ転送タ
イミングを図２６及び図２７に示す。またスキャナ入力
処理、プリンタ出力処理及び解像度変換／圧縮処理の３
つの処理の各デバイスとデータ制御回路２７のＤＭＡ転
送リクエスト（ＢＤＲＥＱ）信号とＤＭＡ応答（ＢＤＡ
ＣＫ）信号の接続模式図を図２８に示す。

【０２２１】また各デバイスに対するＤＭＡ転送リクエ
スト信号チャンネルの対応について述べると、ＢＤＲＱ
0 −1 のチャンネルは出力でスキャナ１３、ＢＤＲＱ1
−1のチャンネルは入力でプリンタ１５、ＢＤＲＱ2 −1
のチャンネルは出力で解像度変換・２値回転回路２１
２、ＢＤＲＱ3 −1 のチャンネルは入力で解像度変換・
２値回転回路２１２、ＢＤＲＱ4 −1 のチャンネルは出
力で圧縮・伸長回路２１１、ＢＤＲＱ5 −1 のチャンネ
ルは入力で圧縮・伸長回路２１１、ＢＤＲＱ6−1 のチ
ャンネルは出力で拡張部画像バス４５、ＢＤＲＱ7 −1
のチャンネルは入力で拡張部画像バス４５にそれぞれ対
応している。

【０２２２】これらの３つの処理が同時に起動したと
き、画像データは画像バス上を時分割処理して転送され
る。データ転送の優先度制御は各デバイスからのＤＭＡ
転送リクエスト信号をもとにデータ制御回路２７内の画
像バス優先制御回路７４１で行われ、唯一のデバイスに
対してＤＭＡ応答信号（ＢＤＡＣＫ）を出力する。

【０２２３】次に優先度制御回路７４１の優先度制御に
ついて述べる。

【０２２４】優先度制御回路７４１は各転送チャンネル
単位に高優先度、低優先度の指定をすることが可能とな
っており、複数の転送チャンネルからの転送リクエスト
が同時に起こった場合、優先度制御回路７４１は高優先
度指定の転送チャンネルの転送を低優先度指定の転送チ
ャンネルに優先して許可し、同一優先度（高優先度指定
どうしや低優先度指定どうし）の転送チャンネルの転送
リクエストが競合した場合は、転送リクエストを出力し
たデバイスの中で一つ前に実行されたデータ転送が一番
古いデバイスの転送リクエストに対してデータ転送を許
可する。

【０２２５】高優先度の指定は、スキャナ１３及びプリ
ンタ１５等の画像データ転送を一時的に停止することが
できなく、決まった周期でデータ転送しなければならな
いデバイスに対して行う。

【０２２６】スキャナ１３、プリンタ１５以外のデバイ
スで圧縮・伸長回路２１１、解像度変換・２値回転回路
２１２を使用した処理、すなわち解像度変換／圧縮処理
はデータの入力元及び出力先が共にページメモリ２８で
あるため、データ転送時間にスキャナ１３やプリンタ１
５のような制限は無く、途中でデータ転送を一時的に停
止しても問題はない。このように入力元及び出力先共に
ページメモリ２８である処理のデバイスに対しては低優
先度の指定を行う。

【０２２７】画像バス転送の状態遷移を示すと図２９に
示すようになる。図においてデバイスからの転送リクエ
ストが一つも無い状態のときはアイドルステートの状態
を保持する。アイドル状態とは画像バス２９上において
データ転送が実行されていない状態を表わしている。

【０２２８】アイドル状態において転送リクエストが１
つ発生した場合、転送サイクルは以下のように状態遷移
する。

【０２２９】ＤＭＡ転送リクエストが１つの場合、転送
サイクルは８ステートとなる。すなわちアイドル→調停
サイクル(1) →調停サイクル(2) →転送サイクル(1) →
転送サイクル(2) →転送サイクル(3) →転送サイクル
(4) →転送サイクル(5) →アイドルのように遷移する。

【０２３０】ここで１ステートは基本クロックの１クロ
ックに相当し、そのタイミングは図２６及び図２７に示
すようになる。このとき実際に画像バス２９を占有する
期間は８クロックのうち４クロックで、その他は調停サ
イクル及び転送終了サイクルとなる。

【０２３１】また、画像データ転送サイクル中に他のデ
バイスからのＤＭＡ転送リクエストがアクティブになっ
た場合、そのＤＭＡリクエストがアクティブになったと
きの現在実行中の画像転送サイクルのステートに応じ
て、転送サイクル(2) ，(3) ，(4) ，(5) のステートか
ら次の画像データ転送のチャンネルを選択する調停サイ
クルに入る。

【０２３２】このように画像データ転送を要求するチャ
ンネルが増えるほど画像データ転送と次のデータ転送チ
ャンネルを選択する調停サイクルが同時に行われるた
め、画像バス２９上は４クロックサイクルで次から次へ
とデータ転送を実行することになる。このとき画像転送
は、転送サイクル(1) →転送サイクル(2) →調停サイク
ル(1) （転送サイクル(3) ）→調停サイクル(2) （転送
サイクル(4) ）→転送サイクル(1) のように遷移する。

【０２３３】前記画像バス優先度制御回路７４１の優先
度制御をフローチャートで示すと図３０に示すようにな
る。

【０２３４】まずＩ／ＯデバイスからのＤＭＡ転送リク
エストがあるか否かをチェックする。ＤＭＡ転送リクエ
ストがアクティブの場合、優先度制御回路７４１はその
ときの画像バス２９の状態をチェックし、画像バス２９
の状態が転送サイクル(2) ，(3) ，(4) ，(5) あるいは
アイドル状態のときに調停サイクルに入る。

【０２３５】調停サイクルは２つのサイクルに分かれて
いる。第１のサイクル（調停サイクル(1) ）では高優先
度指定のＤＭＡリクエストがあるかどうかをチェックす
る。高優先度指定のＤＭＡリクエストがあった場合、同
じくＤＭＡ転送を要求している低優先度指定のＩ／Ｏデ
バイスからの転送リクエストを無視する。これにより調
停サイクル(1) では同一レベルの優先度指定のＩ／Ｏデ
バイスからのリクエストが残る。

【０２３６】次に第２のサイクル（調停サイクル(2) ）
では同一レベルの転送リクエストから転送すべき転送チ
ャンネルを１つ選択する。

【０２３７】図３１は転送チャンネル選択回路の構成を
示すブロック図で、この選択回路は右シフト専用のバレ
ルシフタ９０１、左シフト専用のバレルシフタ９０２、
優先度セレクタ９０３、エンコーダ９０４及びデータを
一時的にラッチするＤラッチ９０５から構成される。

【０２３８】この選択回路でのチャンネル選択（優先度
制御）はラウンドロビンで行われる。すなわち画像デー
タ転送を実行したチャンネルの優先度が次の調停サイク
ルにおいては一番低くなる。

【０２３９】初期優先度はＢＤＲＱ0 が一番高く、ＢＤ
ＲＱ7 が一番低くなっている。右シフト専用のバレルシ
フタ９０１は１つ前のデータ転送を許可されたチャンネ
ル分右シフトして出力される。

【０２４０】優先度セレクタ９０３は、複数の転送リク
エストから転送する唯一のチャンネルを選択し出力す
る。

【０２４１】前記優先度セレクタ９０３は、図３２に示
すように、ゲート回路９１１〜９１７により構成され
る。

【０２４２】優先度セレクタ９０３の入力Ｄ7 〜Ｄ0 の
うち、Ｄ0 の優先度が一番高く、Ｄ7 の優先度が一番低
い。優先度セレクタ９０３では優先度の一番高い入力
（Ｄ0に一番近いリクエスト）のみをそのまま出力し、
それ以外のリクエストを無視する。

【０２４３】前記左シフト専用のバレルシフタ９０２
は、右シフト専用のバレルシフタ９０１で右シフトされ
た転送チャンネルのリクエストを元に戻す働きをする。
この左シフト専用のバレルシフタ９０２の出力がＤＭＡ
応答信号（ＢＤＡＫ7 〜0 ）として画像バスタイミング
制御回路７４２が出力するタイミング信号に基づいて出
力される。また、この左シフト専用のバレルシフタ９０
２の出力は、エンコーダ９０４にて３ｂｉｔのバイナリ
ーデータにエンコードされ、次の調停サイクルにおける
バレルシフタのシフト量としてＤラッチ９０５へラッチ
される。

【０２４４】以上のように、途中で画像データ転送を停
止できないスキャナ入力やプリンタ出力に対して高優先
度指定を行うことにより、低優先度指定のデバイスから
のリクエストに優先して画像転送を実行することがで
き、途中でデータ転送が中断することはない。

【０２４５】しかし、低優先度指定の画像データ転送
中、あるいは高優先度指定どうしのリクエストが競合し
て相手方にバスの使用権を取られた場合はデータ転送を
待たされることがある。これを考慮して各デバイスの画
像バスインターフェースには画像データを一時的に蓄え
る４段程度のＦＩＦＯバッファが備え付けてある。

【０２４６】これにより所定の時間で画像データ転送を
行えなかった場合は、予め先読みしておいたＦＩＦＯバ
ッファからデータを取出してプリンタ１５へ出力した
り、スキャナ１３からのデータを一時的にＦＩＦＯバッ
ファへ格納しておき、バスの使用権が得られたときにＦ
ＩＦＯバッファから画像バス２９上にデータを出力する
ことができ、見掛け上所定の時間でデータ転送を実行し
ているように見える。

【０２４７】しかし、高優先度指定を無闇に行うと問題
が生じる。仮に１６クロックサイクルに１度画像バス上
でデータ転送を実行する必要があるデバイスが５つあっ
たとする。これら全てを高優先度指定にして同時に処理
を実行させた場合、５つのチャンネル全てが高優先度指
定であるため、５つの転送が交互に繰り返される。

【０２４８】調停サイクルは画像転送サイクルの中で処
理できたとして、１つのデータ転送サイクルは４クロッ
クかかる。５つの転送チャンネルをそれぞれ１度実行す
ると、２０クロックかかることになり、１６クロックに
１度というデバイスの転送サイクルが守れないことにな
る。

【０２４９】これを避けるため、画像バス上のデータ転
送を伴う処理の要求があった場合、ＣＰＵ１１は現在実
行中の画像データ転送チャンネルのデータ転送周期を予
めチェックし、また要求された処理のデータ転送周期を
チェックし、要求された処理を実行することにより上述
したような不具合が生じる場合には要求された処理を待
機あるいは中止する。

【０２５０】以上のように、画像バス２９上の各デバイ
スがデバイス上で１画素のビット数に応じてデータ幅を
画像バス２９のデータ幅に変換してデータ転送を行うた
め、異なるビット幅のイメージデータをそれぞれ専用の
メモリに格納する必要がなく、同一の構成のページメモ
リ２８に異なるビット幅のデータを記憶することができ
る。従ってメモリを有効に利用できる。また読み取った
多値画像をそのままページメモリ２８に蓄積し、さらに
それを多値画像としてプリンタ１５により印字出力でき
るので、読み取った多値画像を画像劣化させることなく
印字出力させることができる。

【０２５１】また、画像バス２９上の各デバイスがデバ
イス上で１画素のビット数に応じてデータ幅を画像バス
２９のデータ幅に変換してデータ転送を行うため、画像
バス上における転送バンド幅は１画素のビット幅に関係
なくいつも同じであり、１画素のビット幅が小さいデー
タほど画像バス上での転送占有時間が短くなるため、画
像バス上での転送処理の多重度が多くとれ、転送処理の
効率を向上できる。

【０２５２】

【発明の効果】以上詳述したように本発明によれば、２
値画像データ及び多値画像データをそのままの形態で同
一のメモリに蓄積でき、メモリの有効利用ができるとと
もに多値画像を画像劣化させることなく画像形成できる
画像形成装置を提供できる。

【０２５３】また、画像バス上での転送処理の多重度が
多くとれ、転送処理の効率を向上できる画像形成装置を
提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す全体のブロック図。

【図２】同実施例の基本ユニットの構成を示すブロック
図。

【図３】同実施例のシステム基本ユニットの構成を示す
ブロック図。

【図４】同実施例のシステム拡張ユニットの構成を示す
ブロック図。

【図５】図２の画像処理回路の構成を示すブロック図。

【図６】図３のシステム制御回路の構成を示すブロック
図。

【図７】図６の通信メモリアクセス制御回路の構成を示
すブロック図。

【図８】図６のページメモリアクセス制御回路の構成を
示すブロック図。

【図９】図３のアドレス制御回路の構成を示すブロック
図。

【図１０】図９のアドレス発生部の構成を示すブロック
図。

【図１１】図９のアドレス発生部のアドレス発生方向の
例を示す図。

【図１２】図３のページメモリを２次元アクセスする場
合の概念を示す図。

【図１３】図３のページメモリの２次元アクセスをリニ
ア・アドレスで表わした図。

【図１４】図３のデータ制御回路の構成を示すブロック
図。

【図１５】図１４のイメージ処理部の構成を示すブロッ
ク図。

【図１６】図１５におけるリード用のデータ経路部の構
成を示すブロック図。

【図１７】図１５におけるライト用のデータ経路部の構
成を示すブロック図。

【図１８】図１４の画像データ転送制御部の構成を示す
ブロック図。

【図１９】同実施例においてページメモリからＩ／Ｏデ
バイスに対してデータ転送するときの画像バス上のデー
タ転送タイミングを示す図。

【図２０】同実施例においてＩ／Ｏデバイスからページ
メモリに対してデータ転送するときの画像バス上のデー
タ転送タイミングを示す図。

【図２１】図３の画像データインターフェースの構成を
示すブロック図。

【図２２】同実施例のＦＡＸ入力処理の一例を示す流れ
図。

【図２３】同実施例のＦＡＸ入力処理の他の一例を示す
流れ図。

【図２４】同実施例のＦＡＸ出力処理の一例を示す流れ
図。

【図２５】同実施例のＦＡＸ出力処理の他の一例を示す
流れ図。

【図２６】同実施例において優先度制御をする必要がな
い場合の基本的なデータ転送タイミングを示す図。

【図２７】同実施例において優先度制御をする必要がな
い場合の基本的なデータ転送タイミングを示す図。

【図２８】同実施例においてスキャナ入力、プリンタ出
力、解像度変換／圧縮の各処理に使用する信号を示すブ
ロック図。

【図２９】同実施例における画像バス転送の状態遷移を
示す図。

【図３０】同実施例の画像バス調停処理を示す流れ図。

【図３１】同実施例における転送チャンネル選択回路の
構成を示す図。

【図３２】図３１における優先度セレクタの構成を示す
回路図。

【符号の説明】

１…基本ユニット ２…システム基本ユニット １１…システムＣＰＵ １３…イメージスキャナ １４…画像処理部 １５…プリンタ ２１…システム制御回路 ２６…アドレス制御回路 ２７…データ制御回路 ２８…ページメモリ ２１０…画像データインターフェース ２１１…圧縮・伸長回路 ２１２…解像度変換・２値回転回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 画像を２値化及び多値化して入力する入
   力手段と、画像データを記憶するメモリと、２値画像デ
   ータ及び多値画像データを出力し画像形成する出力手段
   と、前記入力手段からの画像データを所定ビット幅単位
   に変換し、２値画像データ及び多値画像データをそれぞ
   れの形態のまま前記メモリに蓄積する画像データ蓄積制
   御手段とを具備したことを特徴とする画像形成装置。
2. 【請求項２】 メモリに対して２値画像データ及び多値
   画像データを異なるタイミングで蓄積することを特徴と
   する請求項１記載の画像形成装置。
3. 【請求項３】 メモリに対して２値画像データ及び多値
   画像データを同じタイミングで混在して蓄積することを
   特徴とする請求項１記載の画像形成装置。
4. 【請求項４】 画像データ蓄積制御手段は、前記入力手
   段からの画像データのビット幅に応じてまとめる画素数
   を変化し、画像データを所定ビット幅単位に変換するデ
   ータ変換手段と、このデータ変換手段にて変換された画
   像データを、その画像データと同じ所定ビットのデータ
   幅で前記メモリに転送するデータ転送手段とを設けたこ
   とを特徴とする請求項１記載の画像形成装置。
5. 【請求項５】 画像を２値化及び多値化して入力し、一
   旦入力動作を開始すると一連の画像入力処理が終了する
   まで動作を停止させることができない入力手段と、画像
   データを記憶するメモリと、２値画像データ及び多値画
   像データを出力し一旦出力動作を開始すると一連の画像
   出力処理が終了するまで動作を停止させることができな
   い出力手段と、画像データの解像度変換、画像データの
   圧縮及び伸長、画像データの送受信制御等を行うデータ
   処理・制御手段と、前記入力手段からの画像データを所
   定ビット幅単位に変換し、２値画像データ及び多値画像
   データをそれぞれの形態のまま前記メモリに蓄積する画
   像データ蓄積制御手段とを具備し、 前記画像データ蓄積制御手段は、前記メモリと前記入力
   手段、出力手段及びデータ処理・制御手段との間の画像
   データ転送を、前記入力手段、出力手段からの転送要求
   及びデータ処理・制御手段からの各種転送要求を時分割
   で同時並行処理して実行する転送制御手段を設け、前記
   転送制御手段は、さらに前記入力手段及び出力手段から
   の転送要求に対しては優先的に交互に許可し、かつ前記
   データ処理・制御手段からの各種転送要求に対しては、
   前記入力手段及び出力手段からの転送要求が無いときに
   順次許可することを特徴とする画像形成装置。
6. 【請求項６】 画像を２値化及び多値化して入力し、一
   旦入力動作を開始すると一連の画像入力処理が終了する
   まで動作を停止させることができない入力手段と、画像
   データを記憶するメモリと、２値画像データ及び多値画
   像データを出力し一旦出力動作を開始すると一連の画像
   出力処理が終了するまで動作を停止させることができな
   い出力手段と、画像データの解像度変換、画像データの
   圧縮及び伸長、画像データの送受信制御等を行うデータ
   処理・制御手段と、前記入力手段からの画像データを所
   定ビット幅単位に変換し、２値画像データ及び多値画像
   データをそれぞれの形態のまま前記メモリに蓄積する画
   像データ蓄積制御手段と、前記入力手段、出力手段及び
   データ処理・制御手段をそれぞれ制御する主制御手段を
   具備し、 前記画像データ蓄積制御手段は、前記メモリと前記入力
   手段、出力手段及びデータ処理・制御手段との間の画像
   データ転送を、前記入力手段、出力手段からの転送要求
   及びデータ処理・制御手段からの各種転送要求を時分割
   で同時並行処理して実行する転送制御手段を設け、 前記主制御手段は、画像データ転送の元となる処理プロ
   セスの起動及び終了を行うと共に現在実行中の画像デー
   タ転送数を監視し、新しい処理プロセスを起動するとき
   には、その処理プロセスに含まれる画像データ転送が実
   行可能か否かを監視結果に基づいて判断し、その新しい
   処理プロセスを起動するか、待機させるか、あるいは中
   止させるかを決定することを特徴とする画像形成装置。