JP2001047677A - プリンタ制御装置 - Google Patents

プリンタ制御装置

Info

Publication number
JP2001047677A
JP2001047677A JP11230106A JP23010699A JP2001047677A JP 2001047677 A JP2001047677 A JP 2001047677A JP 11230106 A JP11230106 A JP 11230106A JP 23010699 A JP23010699 A JP 23010699A JP 2001047677 A JP2001047677 A JP 2001047677A
Authority
JP
Japan
Prior art keywords
image data
printer
memory
engine
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11230106A
Other languages
English (en)
Inventor
Tokutaro Fukushima
徳太郎 福嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP11230106A priority Critical patent/JP2001047677A/ja
Publication of JP2001047677A publication Critical patent/JP2001047677A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 高速なビデオDMA出力が要求される場合で
あってもハードウェア規模を増大させることなく、コス
トを低減しかつパフォーマンスを向上させることができ
るプリンタ制御装置を提供する。 【解決手段】 ホストコンピュータから送られてきた画
像データをプリンタエンジンにて印刷が可能なようにイ
メージ展開するCPU4と、CPU4にてイメージ展開
した画像データを一時的に記憶するRAM40〜55
と、CPU4の印刷実行命令に従ってRAM40〜55
に記憶されている画像データをプリンタエンジンにDM
A動作を行って出力するビデオDMAコントローラと、
RAM40〜55からビデオDMAコントローラにてプ
リンタエンジンに画像データを出力する際のアドレスを
変更して管理するメモリ制御回路15とを有する。CP
Uバスとメモリバスとを分離させて、アドレス・データ
を管理することにより、ビデオDMA出力を高速化させ
ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、カラーレーザビー
ムプリンタに接続されるプリンタ制御装置に関わり、特
にプリンタエンジンに出力する際のビデオDMA処理を
効率的に行えるようにしたプリンタ制御装置に関するも
のである。
【0002】
【従来の技術】ビデオDMAコントローラを用いてデジ
タル複写機に画像を出力するプリンタ制御装置に関する
従来技術として、特開平7-152681号公報に開示されたも
のがある。図1は上記公報等に記載された従来のプリン
タ制御装置(プリンタコントローラ)の構成図であり、
ホストコンピュータ1とプリンタ制御装置2とプリンタ
エンジン6とからなるシステム構成を示している。この
構成において、使用者は、ホストコンピュータ1により
印刷したい画像を作成し、印刷を行うプリンタを指定し
て、作成した画像の印刷命令を出す。印刷命令が出され
ると、ホストコンピュータ1は、接続されたプリンタに
合ったプリンタドライバーソフトを使用して、プリンタ
制御装置2側にて解釈が可能な命令コードの体系に画像
データを変換し、プリンタ制御装置2のホストインタフ
ェース(I/F)3にプリンタドライバーソフトにより
変換された画像データを出力する。プリンタ制御装置2
では、ホスト(I/F)3にて印刷する画像データの受
信が開始されると、送られてきた画像データをCPU4
がROM9に書き込まれているコード情報に従って、R
AM5にイメージ描画・展開する。
【0003】プリンタ制御装置2において画像データを
イメージ描画・展開する方式は、パーシャルビットマッ
プ方式と呼ばれる方式が主流となっている。パーシャル
ビットマップ方式では、図2に示すように印刷する画像
を副走査方向に複数の同じ幅のバンドに区切り(この例
では8バンドに区切っているが、数はいくつでも構わな
い)、そのバンド毎に図3に示すようにワークRAM上
のバンドが入りきる空いている領域をバンドに割り当て
て、画像の描画を行う。このようにパーシャルビットマ
ップ方式を用いることにより、ワークRAM上に必ずし
も1ページ分の連続した空きRAM領域を確保できなく
てもイメージ展開が行えることになる。CPU4にてR
AM5へのイメージ展開がされた後、プリンタエンジン
6に印刷起動命令を出し、印刷を開始するとともに、イ
メージ展開した画像データは、エンジン(I/F)8を
介して、プリンタエンジン6に出力させ、印刷を実行す
る。ただし、通常、プリンタエンジン6に画像を出力す
る(ビデオ出力)場合には、膨大な量のデータを短期間
で転送しなければならないため、ビデオDMAコントロ
ーラ(VDMAC)7にてDMA処理を行うことにより
高速化を図っている。また、パーシャルビットマップ方
式の場合には、ビデオDMAコントローラ7に印刷を行
うバンドのDMAの開始アドレスおよび転送回数を指定
して、設定した転送回数分のDMA動作を行う。さら
に、ビデオDMAコントローラ7では、DMA転送が終
了すると、CPU4にビデオDMA終了のインタラプト
を発行し、終了を知らせる。CPU4では、次に続くバ
ンドのDMAパラメータを再びビデオDMAコントロー
ラ7に設定し、同様なビデオDMA動作を行うことによ
りプリンタエンジン6への出力を完了する。
【0004】さらに、カラープリンタエンジンやデジタ
ルカラー複写機エンジンでは、印刷がモノクロのプリン
タエンジンやデジタル複写機エンジンに比較して、作
像、現像、転写などの電子写真プロセスがCMYKの4
色分必要であるため、4倍の時間を費やす必要がある。
そこで、高速で印刷を行うために、図4に示すように4
色分の感光体61Y、61M、61C、61Kを備え、
これらを等間隔に一列に並べて連続的に給紙をするタン
デム方式のカラープリンタエンジンが考案されている。
また、カラーインクジェットプリンタでは、図5に示す
ような印字ヘッド62が、主走査方向に移動している間
にCMYKの各ノズル列62K、62C、62M、62
Yに配列されている噴射ノズルからインクを噴射させる
ことにより印刷を行っている。さらに解像度を向上させ
るためにはノズルを小さくしてノズル間のピッチを狭く
する必要があるが、微小化技術には、限界があるため、
図6に示すような4色のノズル列62K、62M、62
C、62Yを副走査方向にずらして配置して、印字ヘッ
ドを大きくし、ヘッド自体を動かして印刷することによ
り、解像度を向上させる方式のインクジェットエンジン
も考案されている。また、ビデオDMAコントローラに
より、プリンタエンジンに高速に出力する技術として
は、特開平7-152681号公報にあるようにCPUバスのア
ドレスサイクルを1サイクルのみにして、データサイク
ルを連続して行うバースト処理によりメモリの読み出
し、書き込みに関わるサイクルのオーバヘッドを無くし
て実現している。以上の動作を行うことにより、使用者
が作成した画像の印刷はビデオDMAコントローラを用
いて、高速に出力することができる。また、メモリ管理
をパーシャルビットマップ方式にすることにより、画像
を副走査方向のバンドに区切って印刷を行うことも可能
となる。
【0005】また、タンデム方式のカラープリンタエン
ジンインターフェースは図7のような構成になってお
り、ビデオDMAコントローラ64(7)では、RAM
から読み出してきたデータをCMYKの各画像データに
分離してプリンタエンジン65(6)に出力する。ま
た、プリンタエンジン65がスキャナ機能を備えている
場合には、画像データバスは双方向になっており、RG
Bの各データをプリンタエンジン65から出力すること
となる。その際、プリンタエンジン65からは、通常、
1回のスキャン動作にてRGBの3色分のデータがまと
めて出力されるが、ビデオDMAコントローラ64が1
つのため、そのままRAM5に書き込んでしまうと図8
に示すようなパックドピクセル方式で入力される。しか
し、ホストコンピュータ1に取り込む際には、RGBの
各色プレーン毎にデータを送出する必要があるため、パ
ックドピクセル方式であると、膨大なビット操作を行わ
なくてはならず、処理に時間がかかってしまう。そのた
め、スキャン動作を3回に分けてRGBの各色ごとに行
うことにより、結果として図9に示すようなパックドプ
レーンのアドレスマップになるようにしている。また、
コントロール信号線には、プリンタエンジン65との通
信信号線や、主走査方向、副走査方向の同期信号線があ
り、ビデオDMAコントローラ64はこれらの信号線を
介してビデオ転送の制御を行っている。この場合、プリ
ンタ制御装置2はスキャナ制御装置としても機能する。
【0006】
【発明が解決しようとする課題】レーザープリンタエン
ジンの発達に伴い、高速で、高解像度の画像を扱う機種
が増え、さらに、カラーのレーザプリンタも開発されて
いる現状から、プリンタ制御装置には、大容量のRAM
が必要となってきている。それに伴い、圧縮技術を用い
て、より少ないRAMでのプリンタ制御装置を構成する
必要や、プリンタ制御装置にて高速なCPUおよび、高
速なビデオ転送が可能なDMAコントローラを持つ必要
が出てきた。また、インクジェットプリンタでは、印刷
プロセス上4色のデータを同時に出力しなくてはならな
いため、1色単位で管理しているレーザプリンタのプリ
ンタ制御装置では、制御が複雑になってしまい、結果と
して、ホストコンピュータ側にてイメージ展開した後、
画像データをイメージ転送して制御していた。また、高
速なビデオDMA転送をさせるために複数のビデオDM
Aコントローラを用いて各色同時に印刷動作を行うとと
もに、それぞれのビデオDMAコントローラが独立して
動作することにより、感光体同士の間隔による時間的な
差分を埋めるためのRAMを用いずにプリンタ制御装置
を構成していた。
【0007】しかしながら、上述の従来技術の方式によ
るプリンタ制御装置では、パックドプレーン方式を採用
しているため、カラープリンタ制御装置特有の処理であ
る、ディザ処理や誤差拡散処理、カラーマッチング処理
といった、あるRAM上に一時的に記憶されているイメ
ージデータに対して処理を施し、データを変換した後に
再度RAMに書き込むといった処理を行う際には、シス
テムソフトウェアが管理するメモリ管理方法が複雑にな
ってしまうという不具合があった。これは、たとえば、
図10のような1ページ分の画像データにディザ処理
や、誤差拡散処理、カラーマッチング処理などの画像処
理を施す際には、メモリ管理が図9のようにパックドプ
レーン方式で構成されている場合、1画素のイメージデ
ータを読み込むためには、CMYKの4色分のデータが
格納されている連続していない4箇所のアドレスを参照
しなければならないためオーバーヘッドが多くなってし
まう。同様に画像処理後のデータを書き込む際も連続し
ていないアドレスのためオーバヘッドが多くなってしま
う。この詳細を図10で示される任意の座標(X,Y)に
処理を施す場合について説明する。図10の例で示され
る任意の画素の座標(X,Y)のデータに画像処理を行う
場合には、まず、座標の色成分のうち、Cの色の値C
(X,Y)を読み込み、続いてM(X,Y)、Y(X,Y)、
K(X,Y)と読み込んだ後(ただし、各色成分は順不
同)、画像処理を施し、更新された画像データを再びパ
ックドプレーン方式でRAMに書き込む(図11参
照)。その際、読込んだアドレスに上書きするかたちで
書込みを行ってもよいし、別の領域に書き込んでもよ
い。この場合、1つの画素が連続していないため、RA
Mを連続してアクセスすることができないためオーバー
ヘッドが存在する。たとえば、RAMとして、SDRA
M(シンクロナスダイナミックRAM)を採用した場合
では、メモリ上に連続したアドレスであれば1システム
クロックでデータが読込みまたは書き込みが行えるが、
連続していない場合には、アドレスサイクルが入ってし
まうためシステムのパフォーマンスを著しく低下させて
しまうことになる。また、ビデオDMAコントローラに
独立した形を採用することにより、タンデム方式のカラ
ープリンタエンジンに画像データを出力する際に発生す
る感光体の間隔を吸収するバッファメモリがいらなくな
るため、コスト削減は可能であるが、パックドピクセル
方式でRAM管理を行おうとした場合には、メモリアク
セスが頻繁に発生するためシステム全体のパフォーマン
スの低下や、ビデオDMAコントローラがエンジンスピ
ードに必要な転送スピードを持つ必要があるため、コス
トの上昇を招いてしまうという不具合もあった。
【0008】そこで、本発明が解決しようとする課題
は、請求項1においては、イメージ展開や画像処理を行
う際など、処理手段(CPU)側から記憶手段(主記
憶)としてのRAMへアクセスする際と、プリンタエン
ジンへのビデオDMA出力時のRAMアクセスを行う際
とで、見かけ上異なったアドレスから読み出す構成とす
ることにより、高速なビデオDMA出力時であってもハ
ードウェア規模を増大させることなく、コストを低減し
かつパフォーマンスを向上させることができるプリンタ
制御装置を提供することにある。また、請求項2におい
ては、複数のビデオDMAコントローラを互いに独立し
て動作させることを可能にすることにより、タンデム方
式のカラープリンタエンジンに印刷を行う場合に色間の
時間的なずれを吸収することができることにより、コス
トを低減しかつ機能を向上させることができるプリンタ
制御装置を提供することを課題とする。また、請求項3
においては、イメージ展開や画像処理を行う際など、C
PU側から主記憶としてのRAMへアクセスする際と、
プリンタエンジンへのビデオDMA出力時のRAMアク
セスを行う際とで、見かけ上異なった記憶手段にアクセ
スさせることにより、処理を高速化させることができる
プリンタ制御装置を提供することを課題とする。また、
請求項4においては、請求項1、2の課題を解消した上
で、CPUが接続されているバスと記憶手段が接続され
ているバスとを分離させて、アドレス・データを管理す
る構成とすることにより、ビデオDMA出力を高速化さ
せることができるプリンタ制御装置を提供することを課
題とする。
【0009】また、請求項5においては、請求項2、3
の課題を解消した上で、上記記憶手段を16個以上の記
憶デバイスで構成することにより、タンデム方式のプリ
ンタエンジンにビデオDMA出力を高速化させることが
できるプリンタ制御装置を提供することを課題とする。
また、請求項6においては、請求項2、3の課題を解消
した上で、イメージ展開や画像処理を行う際など、CP
U側から主記憶としてのRAMへアクセスする際と、プ
リンタエンジンへのビデオDMA出力時のRAMアクセ
スを行う際とで、アドレスまたは、メモリデバイスを選
択する場合には、アドレスの下位2ビットをデコードす
る構成とすることにより、コストを低減させることがで
きるプリンタ制御装置を提供することを課題とする。ま
た、請求項7においては、請求項1〜6の課題を解消し
た上で、CPUにて記憶手段へイメージデータを記憶さ
せる際には、パックドピクセル方式にて記憶させる機能
を有するプリンタ制御装置を提供することを課題とす
る。
【0010】
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、ホストコンピュータ上にて
作成された画像データを展開してプリンタエンジンに送
り、印刷を実行させるプリンタ制御装置において、ホス
トコンピュータから送られてきた画像データをプリンタ
エンジンにて印刷が可能なようにイメージ展開する処理
手段(CPU)と、前記処理手段にてイメージ展開した
画像データを一時的に記憶する記憶手段(主記憶として
のRAM)と、前記処理手段の印刷実行命令に従って前
記記憶手段に記憶されている画像データをプリンタエン
ジンにDMA動作を行って出力するビデオDMAコント
ローラ手段と、前記記憶手段から前記ビデオDMAコン
トローラ手段にてプリンタエンジンに画像データを出力
する際のアドレスを変更して管理するメモリ制御手段と
を有することを特徴とする。また、請求項2記載の発明
は、ホストコンピュータ上にて作成された画像データを
展開してプリンタエンジンに送り、印刷を実行させるプ
リンタ制御装置において、ホストコンピュータから送ら
れてきた画像データをプリンタエンジンにて印刷が可能
なようにイメージ展開する処理手段と、前記処理手段に
てイメージ展開した画像データを一時的に記憶する記憶
手段と、前記処理手段の印刷実行命令に従って前記記憶
手段に記憶されている画像データをプリンタエンジンに
同時に複数の色成分のDMA動作を行って出力するカラ
ービデオDMAコントローラ手段と、前記記憶手段から
前記カラービデオDMAコントローラ手段にてプリンタ
エンジンに画像データを出力する際にデータバスの並び
を変更して管理するメモリ制御手段とを有することを特
徴とする。
【0011】また、請求項3記載の発明は、ホストコン
ピュータ上にて作成された画像データを展開してプリン
タエンジンに送り、印刷を実行させるプリンタ制御装置
において、ホストコンピュータから送られてきた画像デ
ータをプリンタエンジンにて印刷が可能なようにイメー
ジ展開する処理手段と、前記処理手段にてイメージ展開
した画像データを一時的に記憶する記憶手段と、前記処
理手段の印刷実行命令に従って前記記憶手段に記憶され
ている画像データをプリンタエンジンにDMA動作を行
って出力するビデオDMAコントローラ手段と、前記記
憶手段から前記ビデオDMAコントローラ手段にてプリ
ンタエンジンに画像データを出力する際にアクティブに
する記憶デバイスを変更して管理するメモリ制御手段と
を有することを特徴とする。また、請求項4記載の発明
は、請求項1〜3の何れかに記載のプリンタ制御装置に
おいて、前記処理手段が接続されているバスと前記記憶
手段が接続されているバスとを互いに独立させたことを
特徴とする。また、請求項5記載の発明は、請求項1〜
4の何れかに記載のプリンタ制御装置において、前記記
憶手段は、16個以上の記憶デバイスで構成されている
ことを特徴とする。また、請求項6記載の発明は、請求
項1〜5の何れかに記載のプリンタ制御装置において、
前記メモリ制御手段は、アドレスの下位2ビットをデコ
ードして各色成分を検出し処理する機能を有することを
特徴とする。また、請求項7記載の発明は、請求項1〜
6の何れかに記載のプリンタ制御装置において、前記処
理手段にて前記記憶手段へイメージデータを記憶させる
際には、パックドピクセル方式にて記憶させる機能を有
することを特徴とする。
【0012】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。本発明においても、全体的な構成は図1に
示した従来のプリンタ制御装置と同様であり、使用者
は、ホストコンピュータ1上で動作するアプリケーショ
ンソフトウェアを利用して、印刷を行いたい画像データ
を作成する。このとき使用者によって作成される画像デ
ータは、複数ページにわたっているものや、カラーデー
タとして作成されるもの等、各種の画像データが存在す
る。画像データの作成が完了した時点で、使用者は、ホ
ストコンピュータ1に接続されて、印刷が可能なプリン
タのうち、印刷を行いたいプリンタを選択して、印刷命
令を発行する。その際、使用者からの印刷命令には、印
刷部数の指定、カラーかモノクロかの指定、拡大、縮小
率の指定、用紙のサイズ指定、また、1枚の用紙に複数
のページをまとめて印刷する集約印刷を行うか、そうで
ないかの指定など、各種の印刷モードが指定される。な
お、ホストコンピュータ1とプリンタ制御装置2が接続
される形態は、1対1で接続されている場合や、ネット
ワークを介して複数台が相互に接続されている場合など
がある。使用者により印刷命令が発行されると、使用者
から指定された各種モードを満足するように、ホストコ
ンピュータ1に格納されているプリンタドライバ10と
呼ばれるソフトウェアにて、接続されているプリンタ制
御装置2が解読できるコードに変換してプリンタ制御装
置2に変換した画像データのコードを出力する。プリン
タ制御装置2では、ネットワークや各種インターフェー
スにて構成されるホストI/F3にて、ホストコンピュ
ータ1からの画像データの受信を開始する。ホストI/
F3では、画像データの受信が始まると、CPU4に対
して、インタラプトを発生させて、印刷命令が発行され
たことを知らせるとともに、受信した画像データをRA
M5にバッファリングして一時的に記憶させる。CPU
4では、バッファリングした画像データをプリンタエン
ジン5にて印刷が可能なようにするために、RAM5に
イメージ展開してコード情報として受信された画像をビ
ットマップ情報に変換して記憶させていく。その際CP
U4は、RAM5のイメージ展開する部分は、仮想的
に、副走査方向のバンドに区切ってイメージ展開してい
く。イメージ展開された画像データは、バンド単位にて
RAM5に記憶される。その際、RAM5のメモリ管理
は、図12に示すようにバンド毎にRAM5の空いた領
域にイメージ展開してく。このような操作を繰り返し行
い、1ページ分のイメージ展開が終了すると、カラープ
リンタエンジン6の状態を検知した後、レディ状態であ
った場合には、カラープリンタエンジン6に印刷起動命
令を出し、印刷動作を実行する。
【0013】次に、CPU4が実際にメモリデバイスに
イメージ展開する際の詳細について図13を例に説明す
る。ただし、この例では、CPUバス、メモリバス共に
32ビット幅となっているが、何ビットの幅を持っても
よい。図13に示すように、実際のメモリデバイスはC
用メモリ11、M用メモリ12、Y用メモリ13、K用
メモリ14と色別に分けられている。また、実際のデー
タ信号線も図14に示すようにCMYKそれぞれ8ビッ
トごとにまとまっている。しかし、メモリ制御回路15
を図15に示すようにCPU4のデータバスとメモリの
データバスのビットをずらして接続するような構成をと
ることにより、CPU4からアクセスする際には、見か
け上図16に示すようなアドレスマップになるため、C
PU4は1バイト(1つのアドレス)のみを読込むこと
により1画素の画像データを入力することが可能とな
る。この例では画像データが1ビット(2値)として表
現しているが、多値データの場合には、ビットの接続方
式を入れ替えることにより実現できる。このような構成
にすることにより、CPU4からはパックドピクセル方
式のアドレスマップの様に見えるため、イメージ展開す
る際や、ディザ処理、カラーマッチング処理等のデータ
読み込み、書き込み時間を低減することが可能となる。
また、このような構成でイメージ展開した後、ビデオD
MA動作を行う際には、本来接続されているメモリデバ
イスのアドレス通りに画像データを読み出し、エンジン
I/F8にそれぞれの色成分を出力することにより印刷
が完了する。また、イメージ展開した画像データをタン
デム方式のカラープリンタエンジンに出力する際には、
エンジンI/F8は、たとえば図17に示すような構成
になっており、CMYKの画像データは互いに独立した
構成となっている。実際には、プリンタ制御装置2(コ
ントローラ)側からタンデムエンジンに対して印刷命令
を出すとエンジン6側がレディ状態になった時点で、ま
ずCの色の印刷を行うためにC用制御信号線を使用し
て、Cの色の画像データをプリンタ制御装置2に出力さ
せる。プリンタ制御装置2側では、C用の制御線に同期
させて画像データを出力する。なお、この例の共通の制
御信号線はビデオ出力時に各色共通で使う信号線や、パ
ネル制御に使う信号線が相当する。
【0014】次に、ある一定時間が経過して、図18に
示すように用紙がMの転写を行う地点まで来ると、Cの
データを受信していると同時にMのデータも受信する必
要があるためM用制御信号線を使用してMの色の画像デ
ータをプリンタ制御装置2に出力させる。ただし、説明
の簡略化のために、図18では用紙が感光体まで来た時
点で画像データを送出するようにしているが、実際に
は、作像プロセスのためのレーザダイオードを発光させ
る時点で画像データを出力しなければならないため、印
刷用紙が感光体に最接近するより以前にプリンタ制御装
置2は画像データを出力することになる。以下同様にし
てY、Kの画像データの出力を行い、1枚の印刷を完了
する。また、用紙サイズが大きく、図19に示すように
CMYKの感光体全てを同時に使用して印刷動作を行っ
ている場合には、CMYKの全てのビデオDMAコント
ローラが動作中となり、それに伴い画像データの出力も
4色全てで行われている時間が存在する。また、図20
に示すように用紙サイズが給紙方向に対して短い場合に
は、必ずしも4色の画像データの出力が行われていると
は限らない。更に複数部数の連続印刷をさせる場合など
は、図21に示すように連続的に印刷用紙が給紙される
ため、ある時点では、それぞれの色によって、印刷して
いるページが数枚先である状態が存在する。タンデムエ
ンジンにおいては、以上のような場合があるため、図2
2に示すようにC用ビデオDMAC16、M用ビデオD
MAC17、Y用ビデオDMAC18、K用ビデオDM
AC19をそれぞれ独立した形でプリンタ制御装置2内
に構成することにより、それぞれの色のビデオDMAC
は、エンジン6から画像データ出力の要求のある時だけ
メモリ制御回路15にDMA要求を出せばよくなり、処
理が簡素化するためコスト低減が可能となる。
【0015】図22に示すような構成を採用した場合、
たとえばこの例では、メモリ制御回路15は32ビット
バスであるが、それぞれのメモリデバイスに接続されて
いるバスは、図14のような構成となっているため、1
色分では、8ビットバス幅になっている。したがって、
1回のメモリアクセスで読み込めるデータとしては各色
8ビットのデータとなり、また、パックドピクセル方式
であるためイメージ展開を2値で行った場合には、8画
素分のデータとなってしまう。実際にエンジン6に出力
するデータは1画素分をシリアルに送ればよいため、8
倍のスピードで読み出せる計算になるが、タンデム方式
のエンジン6においては、図18に示されているように
同じ画素での印刷時間に感光体の間隔を印刷用紙が移動
するだけの時間的誤差が生じるため、各色8画素分のデ
ータを読み出してきても、有効な画像データは1色分の
みとなってしまう。つまり、たとえば図19や図21に
示されているような状態の時には、メモリデバイスへの
アクセスは、4色分(4回)行わなくてはならないた
め、実際には、エンジンに1画素送る時間に対して、メ
モリデバイスからの読み込みは2倍のスピードでしかな
らなくなり、CPU4が次の印刷ページを行うためのイ
メージ展開などでメモリを使用したくても、バストラフ
ィックが上昇しているため使用時間が少なくなり、結果
としてシステム全体としてのパフォーマンスを低下させ
てしまうことになる。あるいはまた、読み出した画像デ
ータを一時的にバッファリングすることも考えられる
が、感光体の間隔分のラインバッファが必要であり、た
とえばこの例では、Kの画像データを記憶させておくた
めには、Cの感光体からKの感光体までの間隔分のライ
ンバッファを持つ必要があるため、近年のプリンタエン
ジンの高解像度化を考慮すると、バッファリングする方
式は現実的ではない。そこで、図14のようなデータ線
の並びを工夫して、図23のように構成することによ
り、ビデオDMA出力時に無駄の無いメモリアクセスが
可能となる。
【0016】以下、図23に示す構成の説明を行う。ま
ず、CPU4側からメモリにアクセスする場合には、図
16に示すようなパックドピクセル方式で記憶する。図
23の構成に従って第1のC用メモリ24、第1のM用
メモリ25、第1のY用メモリ26、第1のK用メモリ
27にアクセスすれば図16のアドレスマップとなる。
しかし、第1の領域を超えて(たとえばメモリデバイス
の容量が8MBであったとすると、32MBを超える領
域は第2の領域となってしまう)、第2の領域(第2の
C用メモリ29、第2のM用メモリ30、第2のY用メ
モリ31、第2のK用メモリ28)になってしまった場
合、CPU4からのアクセスをそのままのアドレスマッ
プで書き込んでしまうと実際にメモリに記憶されるアド
レスマップは図24のようになってしまう。そこで、メ
モリ制御回路15で、CPU4側からのアクセスの場合
には、最初の8画素分(この場合2値であることを想定
しているため、第1のC用メモリ24に接続されている
のはデータ線のD(0)、D(4)、D(8)、D(12)、D(1
6)、D(20)、D(24)、D(28)の8ビットであるため、C
PU4から32ビットアクセスすると1回で8画素分の
アクセスができる)である、ビッグエンディアンモード
の16進数で表現するアドレスマップの下位4ビットの
値が0番地〜3番地では、CMYKのデータを第1の領
域(第1のC用メモリ24、第1のM用メモリ25、第
1のY用メモリ26、第1のK用メモリ27)にアクセ
スして、ビッグエンディアンモードの16進数で表現す
るアドレスマップの下位4ビットの値が4番地〜7番地
では、データ線の並びを1ビットシフトさせて、図23
で示されているようにCMYKがそれぞれ第2のC用メ
モリ29、第2のM用メモリ30、第2のY用メモリ3
1、第2のK用メモリ28をアクセスさせる。同様に、
アドレスが、8番地〜B番地の場合には、更にデータ線
の並びを1ビットシフトさせて、第3のC用メモリ3
4、第3のM用メモリ35、第3のY用メモリ32、第
3のK用メモリ33をアクセスする。更に第4の領域で
も同様に1ビットシフトさせてアクセスさせる。このよ
うなビット操作を行った結果として、アドレスマップは
図16の状態が連続して継続する形式となり、CPU
(ソフトウェア)4は特に意識せずにメモリは常にパッ
クドピクセル方式で記憶されているように見えることに
なる。
【0017】このような構成で、イメージ展開、画像処
理を施した後に、タンデムカラーエンジン6に画像デー
タを出力する際には、単純に出力させてしまうと図25
に示すようなアドレスマップで出力されてしまうため、
VDMAC7側からアクセスする場合には、チップセレ
クト信号を使って有効なメモリデバイスをCの印刷の時
は、C用のメモリデバイスのみとすることにより、図2
6に示すようなアドレスマップで出力することができ
る。図26では、画素の並び方が、バラバラになってし
まっているが、ビットの並び方は常に一定になっている
ため、たとえばC(0)を出力した次はC(1)を出力するよ
うにビットを切換えることにより、連続したデータとし
て扱うことができる。しかも、このような構成にしたこ
とにより、1回の32ビットのメモリアクセスに対し
て、Cの32画素分のデータを読み込むことが可能にな
り、それらが全て連続した画像データであるため一時的
に記憶するバッファが全くいらなくなり、かつビデオ出
力時のRAMアクセスの頻度が落ちるため、CPU4が
メモリを使用する時間が増加するため、システムのパフ
ォーマンスが4倍に向上する。同様の操作をMYKの各
色でもタンデムエンジン6から画像データ出力要求があ
った場合に、それぞれが独立してRAMをアクセスする
ことにより、メモリアクセスで無駄の無い管理が可能と
なる。また、上記のようなビットの並び替えは一見複雑
に見えるが、実際は、CPU4からアクセスする場合は
図27に示すように、アドレス線の下位2ビット(通常
の32ビットシステムでは、4バイト(32ビット)ア
クセスが基本となるため、下位2ビットはA0、A1では
なく、A2、A3となる)をデコードしてチップセレクト
信号を生成すればよいだけである。また、ビデオ出力時
のビット配列の変更もパラレル-シリアル変換用のシフ
トレジスタへ書き込む際のデータ線を並び替えるだけな
ので、ハードウェアの増加は全く生じない。
【0018】次に、図28を参照して本発明の実施の形
態をより詳細に説明する。ただし、印刷動作全体の処理
の流れは前述の内容で説明済みのため割愛する。この実
施の形態では、メモリ制御回路15を介して、CPU4
のバス(CPUバス)と主記憶のバス(メモリバス)と
ビデオ出力のバス(ビデオバス)を分離し、バスのトラ
フィックを分散させてシステムを構成している。また、
主記憶にSDRAMを採用している。また、コードデー
タを格納しておくROM等のその他のメモリデバイス等
は、メモリ制御回路15にてローカルバスとして管理さ
れているが、本発明と直接的に関わり合いが無いのでこ
の例では割愛する。まず、CPU4が印刷データを受信
すると印刷可能な画像データとして主記憶上にイメージ
展開しなければならないため、SDRAM#1〜#16
に画像データを書き込んで行く。その際、CPU4はパ
ックドピクセル方式でイメージ展開していくが、メモリ
制御回路15が指定されたアドレスをデコードしてSD
RAMのCS(チップセレクト信号)を生成する。特
に、SDRAMの切り替えは8画素おきに行い、図27
に示されているようなデコーダを用いて、1つのデバイ
スとしては、同じ色成分のみが記憶され、且つ8画素分
を1単位として、32画素おきにデータを記憶するよう
にSDRAMを選択する。
【0019】次に、ビデオ出力時の際は、4種類のビデ
オDMAコントローラ16、17、18、23から別々
にDMA出力要求が発行され、仮にC用ビデオDMAC
16から要求を受けた場合には、メモリ制御回路15
は、SDRAM#1、#6、#11、#16を選択する
様に、CS、RAS、CAS、DQMの各信号を生成し
て画像データを取り込む。取り込んだ画像データはビデ
オバスを通してC用ビデオDMAC16に入力する。C
用ビデオDMAC16では、32ビットで入力された画
像データを2値エンジンへの出力用パラレル−シリアル
変換用シフトレジスタを使ってシリアルデータに変換す
る。ただしその際、図29に示すようなシフトレジスタ
に画像データの若い順番(この実施の形態では、読み込
まれた画像データは図26のようなブロックになってい
るため、パラレル−シリアル変換用シフトレジスタへの
入力は図29に記述された配置になる。)に並ぶ様に入
力し、D(0)から出力する様にパラレル−シリアル変換
を行った後にタンデムカラーエンジンから送られてきた
各種制御信号にタイミングを合わせて画像データを出力
し、エンジン側で印刷を行い処理を完了する。MYKの
色でも同様に、特に他の色を考慮すること無く、それぞ
れの色のビデオDMACからメモリ制御回路15にDM
A要求を出すことにより、独立してビデオDMA動作を
行うことが可能となる。以上の操作を行うことによりビ
デオ出力時に無駄が無くパフォーマンスが高いプリンタ
制御装置をパックドピクセル方式で構成でき、同時に複
数の色成分のビデオ転送が要求されるタンデムカラープ
リンタエンジンに接続することが可能となる。
【0020】
【発明の効果】以上説明してきたように、本発明によれ
ば以下のような優れた効果が得られる。請求項1記載の
発明にかかるプリンタ制御装置では、イメージ展開や画
像処理を行う際など、CPU側から主記憶としてのRA
Mへアクセスする際と、プリンタエンジンへのビデオD
MA出力時のRAMアクセスを行う際とで、見かけ上異
なったアドレスから読み出す構成とすることにより、高
速なビデオDMA出力時であってもハードウェア規模を
増大させることなく、低コスト化を実現し、パフォーマ
ンスを向上させることが可能となる。また、請求項2記
載の発明に係るプリンタ制御装置では、複数のビデオD
MAコントローラを互いに独立して動作させることを可
能にすることにより、タンデム方式のカラープリンタエ
ンジンに印刷を行う場合に色間の時間的なずれを吸収す
ることができるので、コストの低減および機能を向上さ
せることができる。また、印字ヘッドが、色毎にずれて
いるインクジェットエンジンにも対応ができ、さらに機
能を向上させることが可能となる。また、請求項3記載
の発明に係るプリンタ制御装置では、イメージ展開や画
像処理を行う際など、CPU側から主記憶としてのRA
Mへアクセスする際と、プリンタエンジンへのビデオD
MA出力時のRAMアクセスを行う際とで、見かけ上異
なったメモリデバイスにアクセスさせることにより、処
理を高速化させることが可能となる。また、請求項4記
載の発明によれば、請求項1、2の効果に加えて、CP
Uが接続されているバスとメモリデバイスが接続されて
いるバスとを分離させて、アドレス・データを管理する
構成とすることにより、ビデオDMA出力を高速化させ
ることが可能となる。また、請求項5記載の発明によれ
ば、請求項2、3の効果に加えて、主記憶としてのRA
Mを、16個以上のメモリデバイスで構成することによ
り、タンデム方式のプリンタエンジンに対するビデオD
MA出力を高速化することが可能となる。また、請求項
6記載の発明によれば、請求項2、3の効果に加えて、
イメージ展開や画像処理を行う際など、CPU側から主
記憶としてのRAMへアクセスする際と、プリンタエン
ジンへのビデオDMA出力時のRAMアクセスを行う際
とで、アドレスまたは、メモリデバイスを選択する場合
には、アドレスの下位2ビットをデコードする構成を採
用することにより、コストを低減させることが可能とな
る。また、請求項7記載の発明によれば、請求項1〜6
の効果に加えて、CPUにて主記憶としてのRAMへイ
メージデータを記憶させる際には、パックドピクセル方
式にて記憶させることにより、イメージ展開する際や、
ディザ処理、カラーマッチング処理等のデータ読み込
み、書き込み時間を低減することが可能となる。
【図面の簡単な説明】
【図1】本発明および従来のプリンタ制御装置に共通す
るシステム構成のブロック図である。
【図2】パーシャルビットマップ方式におけるワークR
AMの使用形態例を示す説明図である。
【図3】パーシャルビットマップ方式におけるワークR
AMのアドレスマップを例示した説明図である。
【図4】タンデム方式のカラープリンタエンジンの構造
を示す概念図である。
【図5】カラーインクジェットプリンタの印字ヘッドの
構造を示す概念図である。
【図6】カラーインクジェットプリンタの別の印字ヘッ
ドの構造を示す概念図である。
【図7】タンデム方式のカラープリンタエンジンとビデ
オDMAコントローラとのインターフェース構成を示す
図である。
【図8】パックドピクセル方式におけるワークRAMの
アドレスマップを例示した説明図である。
【図9】RGBの3色分のデータをパックドプレーン方
式で書き込んだ場合におけるワークRAMのアドレスマ
ップを例示した説明図である。
【図10】非処理画像データを例示した説明図である。
【図11】図10の画像データをパックドプレーン方式
で書き込んだ場合におけるワークRAMのアドレスマッ
プを例示した説明図である。
【図12】本発明の実施の形態におけるワークRAMの
使用形態例を示す説明図である。
【図13】本発明の実施の形態における、CPU、メモ
リデバイスおよびメモリ制御回路からなる部分の構成を
例示するブロック図である。
【図14】メモリデバイスのデータ信号線の構成を示す
ブロック図である。
【図15】メモリ制御回路の内部バスの構成を例示する
概念図である。
【図16】図15の場合におけるワークRAMのアドレ
スマップを例示した説明図である。
【図17】タンデム方式のカラープリンタエンジンとプ
リンタ制御装置とのインターフェース構成を示す図であ
る。
【図18】タンデム方式のカラープリンタエンジンにお
ける画像データの送出タイミングの説明図である。
【図19】タンデム方式のカラープリンタエンジンにお
いて、CMYKの感光体全てを同時に使用して印刷動作
を行っている場合を例示した説明図である。
【図20】タンデム方式のカラープリンタエンジンのC
MYKの感光体の並びに対して用紙サイズが短い場合の
印刷動作説明図である。
【図21】タンデム方式のカラープリンタエンジンにお
いて、複数部数の連続印刷を行っている場合の動作説明
図である。
【図22】本発明の実施の形態における、CPU、メモ
リデバイス、ビデオDMAコントローラおよびメモリ制
御回路からなる部分の構成を例示するブロック図であ
る。
【図23】本発明の実施の形態におけるメモリデバイス
の構成を示すブロック図である。
【図24】図23のメモリデバイスにCPUからのデー
タをそのままのアドレスマップで書き込んだ場合のアド
レスマップを例示した説明図である。
【図25】タンデム方式のカラープリンタエンジンに画
像データを単純に出力した場合のアドレスマップを例示
した説明図である。
【図26】画像データを色別に書き込んだ場合のアドレ
スマップを例示した説明図である。
【図27】図26の場合におけるデコーダとアドレス線
の構成を示す図である。
【図28】本発明の実施の形態における、CPU、メモ
リデバイス、ビデオDMAコントローラおよびメモリ制
御回路からなる部分の構成を例示するブロック図であ
る。
【図29】シフトレジスタの構成を示す概念図である。
【符号の説明】
1:ホストコンピュータ 2:プリンタ制御装置 4:CPU(処理手段) 5:主記憶としてのRAM(記憶手段) 6:プリンタエンジン 7:ビデオDMAコントローラ 8:メモリ制御回路(メモリ制御手段) 24〜39:記憶デバイス

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 ホストコンピュータ上にて作成された画
    像データを展開してプリンタエンジンに送り、印刷を実
    行させるプリンタ制御装置において、 ホストコンピュータから送られてきた画像データをプリ
    ンタエンジンにて印刷が可能なようにイメージ展開する
    処理手段と、前記処理手段にてイメージ展開した画像デ
    ータを一時的に記憶する記憶手段と、前記処理手段の印
    刷実行命令に従って前記記憶手段に記憶されている画像
    データをプリンタエンジンにDMA動作を行って出力す
    るビデオDMAコントローラ手段と、前記記憶手段から
    前記ビデオDMAコントローラ手段にてプリンタエンジ
    ンに画像データを出力する際のアドレスを変更して管理
    するメモリ制御手段とを有することを特徴とするプリン
    タ制御装置。
  2. 【請求項2】 ホストコンピュータ上にて作成された画
    像データを展開してプリンタエンジンに送り、印刷を実
    行させるプリンタ制御装置において、ホストコンピュー
    タから送られてきた画像データをプリンタエンジンにて
    印刷が可能なようにイメージ展開する処理手段と、前記
    処理手段にてイメージ展開した画像データを一時的に記
    憶する記憶手段と、前記処理手段の印刷実行命令に従っ
    て前記記憶手段に記憶されている画像データをプリンタ
    エンジンに同時に複数の色成分のDMA動作を行って出
    力するカラービデオDMAコントローラ手段と、前記記
    憶手段から前記カラービデオDMAコントローラ手段に
    てプリンタエンジンに画像データを出力する際にデータ
    バスの並びを変更して管理するメモリ制御手段とを有す
    ることを特徴とするプリンタ制御装置。
  3. 【請求項3】 ホストコンピュータ上にて作成された画
    像データを展開してプリンタエンジンに送り、印刷を実
    行させるプリンタ制御装置において、ホストコンピュー
    タから送られてきた画像データをプリンタエンジンにて
    印刷が可能なようにイメージ展開する処理手段と、前記
    処理手段にてイメージ展開した画像データを一時的に記
    憶する記憶手段と、前記処理手段の印刷実行命令に従っ
    て前記記憶手段に記憶されている画像データをプリンタ
    エンジンにDMA動作を行って出力するビデオDMAコ
    ントローラ手段と、前記記憶手段から前記ビデオDMA
    コントローラ手段にてプリンタエンジンに画像データを
    出力する際にアクティブにする記憶デバイスを変更して
    管理するメモリ制御手段とを有することを特徴とするプ
    リンタ制御装置。
  4. 【請求項4】 前記処理手段が接続されているバスと前
    記記憶手段が接続されているバスとを互いに独立させた
    ことを特徴とする請求項1または2記載のプリンタ制御
    装置。
  5. 【請求項5】 前記記憶手段は、16個以上の記憶デバ
    イスで構成されていることを特徴とする請求項2または
    3記載のプリンタ制御装置。
  6. 【請求項6】 前記メモリ制御手段は、アドレスの下位
    2ビットをデコードして各色成分を検出し処理する機能
    を有することを特徴とする請求項2または3記載のプリ
    ンタ制御装置。
  7. 【請求項7】 前記処理手段にて前記記憶手段へイメー
    ジデータを記憶させる際には、パックドピクセル方式に
    て記憶させる機能を有することを特徴とする請求項1〜
    6の何れかに記載のプリンタ制御装置。
JP11230106A 1999-08-16 1999-08-16 プリンタ制御装置 Pending JP2001047677A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11230106A JP2001047677A (ja) 1999-08-16 1999-08-16 プリンタ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11230106A JP2001047677A (ja) 1999-08-16 1999-08-16 プリンタ制御装置

Publications (1)

Publication Number Publication Date
JP2001047677A true JP2001047677A (ja) 2001-02-20

Family

ID=16902663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11230106A Pending JP2001047677A (ja) 1999-08-16 1999-08-16 プリンタ制御装置

Country Status (1)

Country Link
JP (1) JP2001047677A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955486B2 (en) 2002-03-14 2005-10-18 Ricoh Company, Ltd. Image processor, image processing method, and computer product
JP2014004694A (ja) * 2012-06-21 2014-01-16 Seiko Epson Corp 液体吐出装置
CN105571821A (zh) * 2015-12-14 2016-05-11 东莞铭普光磁股份有限公司 一种to筛选系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955486B2 (en) 2002-03-14 2005-10-18 Ricoh Company, Ltd. Image processor, image processing method, and computer product
US7134797B2 (en) 2002-03-14 2006-11-14 Ricoh Company, Ltd. Image processor, image processing method, and computer product
JP2014004694A (ja) * 2012-06-21 2014-01-16 Seiko Epson Corp 液体吐出装置
CN105571821A (zh) * 2015-12-14 2016-05-11 东莞铭普光磁股份有限公司 一种to筛选系统
CN105571821B (zh) * 2015-12-14 2017-12-19 东莞铭普光磁股份有限公司 一种to筛选系统

Similar Documents

Publication Publication Date Title
JP2001169022A (ja) 画像処理装置
JPH08112947A (ja) イメージデータを符号化し、再構築する方法および装置
JPH05221030A (ja) 印刷制御装置
US6226095B1 (en) Image processing apparatus, method, and system
JP2000295485A (ja) 印刷用画像処理装置
JPH08251398A (ja) 高アドレス能力印刷機の像信号を変調する方法及び装置
JP2001047677A (ja) プリンタ制御装置
JP3554237B2 (ja) 画像処理装置及びその方法
JP3714840B2 (ja) データ転送方法とデータ転送制御装置
US6289436B1 (en) ASIC control system and method
US20100067042A1 (en) Image forming apparatus and data transferring method
JPH11203071A (ja) 画像処理装置
JPH09265367A (ja) プリンタ制御装置およびプリンタ制御方法
JP2001096854A (ja) 印刷処理装置および印刷処理方法
JPH11179975A (ja) カラープリンタ制御装置
JP2782798B2 (ja) 画像出力装置
JP2000047976A (ja) プリンタ制御装置
KR19980024529A (ko) 기록 장치
JP3700410B2 (ja) プリンタシステムおよびプリント制御方法
JP6833491B2 (ja) 情報処理装置
JP2004229066A (ja) 画像形成装置
JP2003241917A (ja) 画像処理装置、画像処理方法、プログラム及び記憶媒体
JPH09179813A (ja) Dma転送装置
JP2002200795A (ja) 画像形成装置
JP2006018406A (ja) 画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050113

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317