JPH08251398A

JPH08251398A - 高アドレス能力印刷機の像信号を変調する方法及び装置

Info

Publication number: JPH08251398A
Application number: JP7311762A
Authority: JP
Inventors: Lawrence E Walther; イーウォルターローレンス; Isaak Rivshin; リヴシンイサーク; Leon C Williams; シーウィリアムズリーオン
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1994-12-08
Filing date: 1995-11-30
Publication date: 1996-09-27
Also published as: US5606648A

Abstract

(57)【要約】【課題】高アドレス能力印刷機において像信号を変調
する装置を提供する。【解決手段】像は１つのセットになったワードによっ
て表され、各ワードはＭビットを有し、単一のビットス
トリームを発生するように変調される。用紙上にワード
のセットによって表される像を印刷する印刷機は、第１
のクロックレートを有するクロック信号に応答してＮ相
信号を発生する多相クロックジェネレータと、多相クロ
ックジェネレータと通信してＮ相信号及びワード集合を
受けるデータシリアライザとを含む。動作中、データシ
リアライザはワードセットの各ワードをＮ相信号を用い
て処理し、単一のビットストリームを発生する。この単
一のビットストリームは第１のクロックレートよりも高
い第２のクロックレートで出力される。データシリアラ
イザはプリンタエンジンと通信し、プリンタエンジンは
単一のビットストリームを受けて用紙上に像を形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的には高アド
レス能力（high addressability)印刷に関し、より詳し
くはイメージデータすなわち像データを簡単なしかも効
率的な高アドレス能力変調器を用いて変調する装置及び
方法に関する。

【０００２】

【従来の技術】米国特許第５，２７４，４７２号明細書
は、プリンタや表示装置のような２進の高アドレス能力
出力端末における後の操作のために、グレイスケール映
像すなわちビデオ入力情報を補間関数を用いて２進の高
アドレス能力出力値に変換する方法を開示している。

【０００３】高アドレス能力出力印刷への１つのアプロ
ーチでは、像はピクセルによって表されるイメージデー
タの形状で記憶される。次に、水平解像力を増すため
に、各ピクセルは普通の強調（エンハンスメント）技術
によってＭ個のサブピクセルに分割される。これらのＭ
個のサブピクセルを印刷する目的でラスタ出力スキャナ
（ＲＯＳ）のための変調器は所与のクロックレートでＭ
個のサブピクセルを受け、単一のビットストリームを上
記所与のクロックレートよりＮ倍高いレートでラスタ出
力スキャナへ出力する。２つの分離したクロック、即ち
変調器へサブピクセルを“クロック”する第１のクロッ
クと、サブピクセルを所与のクロックレートよりＮ倍高
いクロックレートでクロックアウトする第２のクロック
とを用いる変調器を設けることによってクロックレート
は高められる。

【０００４】このように２つのクロックを使用すること
は２つの面において不利である。第１に、１つのクロッ
クではなく２つのクロックを使用すると、変調器を有す
る各印刷機毎のユニットの製造価格（“ＵＭＣ”）が増
大する。第２に、クロック間に電磁干渉を生ずるので、
各クロックに遮蔽構造を設けることが必要になる。第１
のクロックの遮蔽構造は特に高価ではないかも知れない
が、上述したように第２のクロックの周波数は第１のク
ロックの周波数のＮ倍も高いから、このクロック組合せ
のための遮蔽構造は必然的に高価になる。関連するプリ
ンタのＵＭＣ及び／または電磁干渉を不要に増加させる
ことなく、高アドレス能力を有する変調器を提供するこ
とが望ましい。

【０００５】

【課題を解決するための手段】本発明によれば、用紙上
に、ワードのセットによって表される像を印刷する印刷
機であって、Ｍ個のビットを有する各ワードが単一のビ
ットストリームを発生するように変調されている、印刷
機が提供され、この印刷機は、第１のクロックレートを
有するクロック信号に応答してＮ個の位相信号を発生す
る多相クロックジェネレータと、前記多相クロックジェ
ネレータと通信して前記Ｎ個の位相信号及び前記ワード
のセットを受け、該ワードセットの各ワードを前記Ｎ位
相信号を用いて処理して単一のビットストリームを発生
し、該単一のビットストリームを前記第１のクロックレ
ートより高い第２のクロックレートで出力するデータシ
リアライザと、前記データシリアライザと通信して前記
単一のビットストリームを受け、前記用紙上に像を形成
するプリンタエンジンとを備えていることを特徴とす
る。

【０００６】

【実施例】以下に本発明を好ましい実施例に関して説明
するが、この説明は本発明を限定するものではなく、全
ての代替、変更及び等価なものは特許請求の範囲によっ
て限定されている本発明の思想及び範囲内に含まれるこ
とを理解されたい。

【０００７】図１に、多機能適応印刷システムを番号１
０で示す。印刷システム１０は、ネットワークサービス
モジュール１４に機能的に結合されている印刷機構１２
を含む。印刷機構１２は、スキャナ１８及びプリンタ２
０と通信する電子サブシステム（ビデオ制御モジュール
（以下ＶＣＭという））を含む。一例では、詳細は後述
するＶＣＭ１６は、デジタルコピー配列内のスキャナ
及びプリンタの動作を調整する。デジタルコピー配列に
おいてはスキャナ１８（イメージ入力端末（以下ＩＩＴ
という））はＣＣＤ全幅アレイを使用して原稿書類上の
像を読み取り、このようにして収集したアナログビデオ
信号をデジタル信号に変換する。次に、スキャナ１８に
関連しているイメージ処理システム２２（図２）が信号
修正等を実行し、修正された信号を多重レベル信号（例
えば、バイナリ信号）に変換し、これらの多重レベル信
号を圧縮し、そしてそれらを電子的前丁合い（以下ＥＰ
Ｃという）メモリ２４内に記憶することが好ましい。

【０００８】図１に戻って、プリンタ２０（イメージ出
力端末（ＩＯＴという））は、ゼログラフィー式プリン
タ装置を含むことが好ましい。一例においては、プリン
タエンジンは、同期型イメージソース（例えば、レーザ
ラスタ出力走査装置）もしくは非同期型イメージソース
（例えば、ＬＥＤ印刷バー）のようなイメージソースす
なわち像源によって書き込まれる多数ピッチ式ベルト
（図示せず）を有している。印刷時には、多重レベルイ
メージデータはＥＰＣメモリ２４（図２）から読み出さ
れ、一方、イメージソースはイメージデータに従ってオ
ン・オフされて感光体上に潜像を形成する。次に、この
潜像は例えばハイブリッド型ジャンピング現像技術によ
って現像され、印刷媒体シートへ転写される。得られた
プリントを定着させた後、それは両面印刷のために反転
されるか、もしくは単に出力されることになる。プリン
タは、以上に説明した実施例の基礎をなしている概念を
変更することなく、ゼログラフィー式プリンタ装置以外
の形状をとり得ることは当業者には明白であろう。例え
ば、印刷機１０は、熱インクジェットプリンタもしくは
イオノグラフィックプリンタを用いて実現することが可
能である。

【０００９】特に図２を参照してＶＣＭ１６を詳細に
説明する。ＶＣＭ１６は、種々のＩ／Ｏ、データ転送
成分及び記憶成分と通信するビデオバス（Ｖバス）２８
を含む。Ｖバスは 64 ビットまで拡張可能な高速 32 ビ
ットデータバースト転送バスであることが好ましい。 3
2 ビットでの実施は、約 60 Ｍバイト／秒の最大帯域幅
を維持することができる。本例におけるＶバスの帯域幅
は 100Ｍバイト／秒程度の広さである。

【００１０】ＶＣＭの記憶成分は、ＥＰＣメモリ区分３
０及び大容量メモリ区分３２に分かれる。ＥＰＣメモリ
区分はＥＰＣメモリ２４を含み、ＥＰＣメモリはＤＲＡ
Ｍコントローラ３３によってＶバスに結合されている。
ＤＲＡＭであることが好ましいＥＰＣメモリは、２つの
高密度 32 ビットＳＩＭＭモジュールによって 64 ビッ
トまで拡張される。大容量メモリ区分３２は、転送モジ
ュール３６ＡによってＶバスに結合されているＳＣＳＩ
ハードドライブ装置３４を含む。後述するように、他の
Ｉ／Ｏ及び処理成分もそれぞれ転送モジュール３６によ
ってＶバスに結合されている。他の装置（例えば、ワー
クステーション）も適当なインタフェース及びＳＣＳＩ
ラインを使用し、転送モジュール３６ＡによってＶバス
に結合できることは明白である。

【００１１】図３を参照して１つの転送モジュール３６
の構造を詳述する。図３に示す転送モジュールは、パケ
ットバッファ３８、Ｖバスインタフェース４０、及びＤ
ＭＡ転送ユニット４２を含んでいる。“ＶＨＳＩＣ”ハ
ードウェア記述言語（ＶＨＤＬ）で指定された転送モジ
ュール３６は、イメージデータのパケットを比較的高い
転送レートでＶバスに沿って伝送できるようにプログラ
ム可能な配列である。即ち、このパケットバッファは、
セグメントもしくはパケットをＶバスの使用可能な帯域
幅に従って変化させることができるようにプログラム可
能である。一例においては、パケットバッファは 64 バ
イトまでのパケットを処理するようにプログラムするこ
とができる。パケットのサイズは、Ｖバスの繁忙時には
減少させ、またバス上の活動が比較的低い時には増加さ
せることが望ましい。

【００１２】パケットサイズの調整は、Ｖバスインタフ
ェース４０及びシステムコントローラ４４（図５）を用
いて達成される。本質的に、Ｖバスインタフェースは、
特にアドレスカウンタ、デコーダ、及び転送モジュール
に選択された知能程度を与えるステートマシンを含む論
理成分の配列である。インタフェース４０はシステムコ
ントローラと通信して所望のパケットサイズを追跡し、
この知識を使用してバス状態に従ってパケットバッファ
３８のパケットサイズを調整する。即ち、コントローラ
は、Ｖバス２８上の状態に関するその知識に基づいてイ
ンタフェース４０へ指令するので、インタフェースはパ
ケットサイズを相応に調整することができる。転送モジ
ュール３６の動作に関して更に以下に説明する。

【００１３】詳述すれば、各ＤＭＡ転送ユニットは、パ
ケットを転送するために普通のＤＭＡ転送方法を使用し
ている。換言すれば、転送ユニットはパケットの始まり
と終わりのアドレスを使用して所与の転送を実現する。
転送が完了するとインタフェース４０は信号をシステム
コントローラ４４へ送り返すので、所望のパケットサイ
ズ及びアドレス指定のようなさらなる情報を入手するこ
とができる。

【００１４】図１及び２を参照する。３つのＩ／Ｏ成
分、即ちＦａｘモジュール４８、スキャナ即ちＩＩＴ
１８、及びプリンタ即ちＩＯＴ２０がＶバス２８に機
能的に結合されているように図示してあるが、拡張スロ
ット５０によって種々の成分をＶバスに結合できること
を理解されたい。図４は、転送モジュール３６Ｂによっ
てＶバス２８に結合されているＦａｘモジュールの実施
例であって、その詳細を以下に説明する。好ましい実施
例では、ファクシミリ装置（Ｆａｘ）４８は成分の鎖、
即ち、ゼロックス適応圧縮／圧縮解除を遂行する区分５
２と、圧縮されたイメージデータをスケーリングする区
分５４と、圧縮されたイメージデータをＣＣＩＴＴフォ
ーマットへ、もしくはその逆に変換する区分５６と、Ｃ
ＣＩＴＴフォーマットされたデータを普通の通信回線に
よって電話へ、もしくはその逆に伝送するモデム５８
（ Rockwell Corporation 製であることが好ましい）と
を含んでいる。

【００１５】図４において、各区分５２、５４、及び５
６並びにモデム５８は制御ライン６０によって転送モジ
ュール３６Ｂに結合されている。これによりプロセッサ
を含むことなくＦａｘモジュール４８へ、及びＦａｘモ
ジュール４８から転送を行うことができる。転送モジュ
ール３６Ｂは送信の目的でＦａｘへイメージデータを供
給したり、または入力Ｆａｘを受信したりすることがで
きるので、転送モジュール３６ＢがＦａｘモジュールの
ためのマスタまたはスレーブとして働くことができるこ
とは明白である。動作中の転送モジュール３６Ｂは他の
何れかのＩ／Ｏ成分に対する反応と同じように、Ｆａｘ
モジュールに対して反応する。例えば、Ｆａｘジョブを
送信するために転送モジュール３６Ｂは、ＤＭＡ転送ユ
ニット４２を使用してパケットを区分５２へ供給し、パ
ケットが供給されると、転送モジュールは割り込み信号
をシステムコントローラ４４へ伝送して別のパケットを
要求する。一実施例では、２つのパケットがパケットバ
ッファ３８内に維持されるので“ピンポン動作( ping-p
onging )”が２つのパケットの間に発生し得る。このよ
うにすると、コントローラが割り込み信号を受信した後
に直ちに復帰できない場合でさえも、転送モジュール３
６Ｂがイメージデータを使い果たしてしまうことはな
い。

【００１６】図２に示すようにＩＩＴ１８及びＩＯＴ
２０は、転送モジュール３６Ｃ及び３６ＤによってＶ
バス２８に機能的に結合されている。更にＩＩＴ１８
及びＩＯＴ２０はそれぞれ圧縮装置６２及び圧縮解除
装置６４にも機能的に結合されている。圧縮装置及び圧
縮解除装置は、ゼロックス適応圧縮装置を使用する単一
のモジュールであることが好ましい。ゼロックス適応圧
縮装置は、 Xerox Corporationの DocuTech （登録商
標）印刷機の圧縮／圧縮解除動作に使用されてきた。実
際には、転送モジュールの少なくとも若干の機能は、圧
縮／圧縮解除モジュールの局部的調停を行う３チャネル
ＤＶＭＡ装置によって与えられる。

【００１７】図２に示されている像処理システム２２を
含むスキャナ１８は、注釈／マージモジュール６６に結
合されている。像処理システムは、像強調、スレショー
ルディング／選別（スクリーニング）、回転、分解変
換、及びＴＲＣ調整のような種々の所望機能を遂行する
ようにプログラムされている１もしくはそれ以上の専用
プロセッサを含む。これらの機能の選択的な動作は、シ
ステムコントローラ４４によってプログラムされている
１群のイメージ処理制御レジスタによって調整すること
ができる。これらの機能は、イメージデータがパイプの
一方の端へ入力され、像処理されたイメージデータがパ
イプの他方の端から出力されるような“パイプライン”
に沿って配列されていることが好ましい。処理を容易に
するために転送モジュール３６Ｅを像処理システム２２
の一方の端に位置決めし、転送モジュール３６Ｃをシス
テム２２の他方の端に位置決めしてある。転送モジュー
ル３６Ｃ及び３６Ｅをこのように位置決めすると、ルー
プバックプロセスの同時実行が極めて容易になる。

【００１８】更に図２を参照する。ＶＣＭ１６の種々
のバスマスタの調停は、Ｖバス調停装置／バスゲートウ
ェイ７１内に配置されているＶバス調停装置７０によっ
て実現される。調停装置は、１つの所与の時点にどのバ
スマスタ（例えば、Ｆａｘモジュール、スキャナ、プリ
ンタ、ＳＣＳＩハードドライブ、ＥＰＣメモリ、もしく
はネットワークサービス成分）がＶバスにアクセスでき
るかを決定する。調停装置は、２つの主区分及び第３の
制御区分から形成されている。第１の区分、即ち“ハイ
パス”区分は入力バス要求及び現優先度選択を受け、ペ
ンディング中の最高優先度要求に対応する承認を出力す
る。現優先度選択入力は調停装置の第２の区分からの出
力であり、“優先度選択”と呼ぶ。この区分は、優先度
の回転及び選択アルゴリズムを実現する。任意の時点に
おける優先度選択のための論理出力は、ペンディング中
の要求がサービスされる順序を決定する。優先度選択へ
の入力は、優先度の鎖上の装置の初期配置を保持してい
るレジスタである。要求にサービスする時に、この論理
は優先度の鎖上で装置を上下させ、それによって装置の
次の要求の位置を選択する。制御論理は、要求／承認活
動に関する信号を監視することによってハイパスと優先
度選択のタスクを同期させる。また制御論理は、競合条
件の可能性を防ぐ。

【００１９】図５を参照してネットワークサービスモジ
ュール１４の詳細を説明する。当業者ならば理解してい
るように、ネットワークサービスモジュールのアーキテ
クチャは公知の“ＰＣクローン”のアーキテクチャに類
似している。詳述すれば、好ましい実施例では、Sun Mi
crosystems, Inc.製のＳＰＡＲＣプロセッサであること
が好ましいコントローラ４４が標準Ｓバス７２に結合さ
れている。図５に示す実施例では、ＤＲＡＭであること
が好ましいホストメモリ７４、及びＳＣＳＩディスクド
ライブ装置７６がＳバス７２に機能的に結合されてい
る。図５には図示してないが、記憶装置もしくはＩ／Ｏ
装置を、適当なインタフェースチップを用いてＳバスに
結合することができる。図５に示してあるように、Ｓバ
スは適切なネットワークインタフェース８０によってネ
ットワーク７８に結合されている。一例では、ネットワ
ークインタフェースは、コントローラ４４のハードウェ
ア／ソフトウェア成分をネットワーク７８のハードウェ
ア／ソフトウェア成分に関連付けるのに必要な全てのハ
ードウェア及びソフトウェアを含む。例えば、ネットワ
ークサービスモジュール１４とネットワーク７８との間
の種々のプロトコルをインタフェースするために、ネッ
トワークインタフェースは Novell Corp. から入手可能
な Netware（登録商標）、その他のソフトウェアで実現
することができる。

【００２０】一例においては、ネットワーク７８はエミ
ッタもしくはドライバ８４を有するワークステーション
８２のような顧客を含んでいる。動作に際してユーザ
は、複数の電子ページ及び１組の処理命令を含むジョブ
を生成することができる。ジョブはエミッタによって P
ostScript のようなページ記述言語で書かれた表現に変
換される。次いでジョブはコントローラ４４へ送られ、
そこで Adobe Corp.製のような分解装置によって翻訳さ
れる。

【００２１】再度図２を参照する。ネットワークサービ
スモジュール１４は、Ｖバス調停装置／バスゲートウェ
イ７１のバスゲートウェイ８８を介してＶＣＭ１６に
結合されている。一例では、バスゲートウェイは XILIN
X corp. 製のフィールドプログラム可能なゲートアレイ
からなる。バスゲートウェイ装置は、ホストＳバスとＶ
ＣＭＶバスとの間をインタフェースする。バスゲート
ウェイ装置はＶバス実アドレス範囲内のアドレス空間へ
のアクセスのためにＶバスアドレスを翻訳し、ホストア
ドレス範囲内の仮想アドレスのためにホストＳバスへ仮
想アドレスを供給する。メモリ間転送のためのＤＭＡチ
ャネルもバスゲートウェイ内に実現されている。特に、
バスゲートウェイはＶバスとＳバスとの間のシームレス
アクセスを行い、転送モジュール３６の１つのようなバ
スマスタからの仮想アドレスをデコードするので、対応
スレーブ成分から識別子を入手することができる。当業
者ならば理解できるように、印刷機１０の多くの成分は
単一のＡＳＩＣの形状で実現される。

【００２２】図２、３及び５を参照して各転送モジュー
ル３６のＤＭＡ転送を説明する。詳述すれば、一実施例
においては、ジョブの像は一連のブロックとしてホスト
メモリ７４内に記憶される。各ブロックは複数のパケッ
トからなることが好ましい。動作中、コントローラ４４
によって、あるブロックの始まりのアドレス及びそのブ
ロックのサイズが転送モジュール３６の１つに供給され
る。そのブロックに対して、転送モジュール３６はパケ
ット転送を実行し、カウンタを増減させる。この手順
は、インタフェース４０がカウンタを参照することによ
ってそのブロックの最後のパケットが転送されてしまっ
たことを決定するまで、そのブロックの各パケット毎に
繰り返される。典型的には、記憶されている各像毎に、
幾つかのブロックが上述したようにしてパケット毎に転
送される。

【００２３】図２及び６を参照する。プリンタ２０は、
平滑のような動作を遂行する像処理区分を含んでいる。
種々の動作の中で平滑動作は、ＥＰＣメモリ２４内に記
憶されているイメージデータを像エンハンサ１００によ
って強調することによって達成することができる。記憶
されているイメージデータはピクセルによって表され、
像エンハンサは各ピクセルをＮサブピクセルに分割する
ように動作することが好ましい。像強調に関するアプロ
ーチは Mailloux の US-A-5,282,057 に開示されてい
る。図６の像エンハンサは４つのサブピクセルを出力す
るように示されているが、出力されるサブピクセルの数
は、この実施例が基礎としている概念に影響を与えずに
４つから増減させることが可能である。

【００２４】図７に示す実施例では、高アドレス能力変
調器１０２は、Ｎビットを受け入れるようになっている
ライン１０４を介して像エンハンサ１００のサブピクセ
ルを受けている。また、変調器１０２はライン１０６及
び１０８を介してクロック入力をも受けている。クロッ
クライン１０８の入力は、クロックライン１０６の入力
よりＮ倍高いことが好ましい。動作中、ライン１０４の
ビットはライン１０６のクロック入力によってクロック
インされ、クロックインされたサブピクセル（これらの
ビットによって表されている）は直列に変換されて（ラ
イン１０４のクロック入力のクロックレートよりＮ倍高
い）ライン１０８のクロック入力を用いてクロックアウ
トされる。前述したように、このアプローチはＵＭＣ及
び印刷機の価格を高める欠陥を有している。

【００２５】図８に、高アドレス能力変調器の好ましい
実施例を番号１１２で示す。この変調器は、２組の多重
ビット入力と、凍結（フリーズ）制御入力と、ピクセル
クロック入力とを含んでいる。Ｎ（例えば、４）ビット
の強調されたイメージデータか、もしくはＮビットの強
調されてないイメージデータの何れかを各々が含む２組
の多重ビット入力は、直列化回路１１４ａ及び１１４ｂ
へそれぞれ供給される。直列化回路はそれぞれ、バイパ
スデータ置換え回路１１６ａ及び１１６ｂを含む。強調
された多重ビットイメージデータの生成は図６に関して
上述した通りであり、強調されてないイメージデータ及
びバイパスデータ置換え回路の重要性は以下に詳述す
る。

【００２６】プリンタ２０はプリントを発生させるため
に２つのレーザダイオードを使用することが好ましいの
で、好ましい実施例においては２組のイメージデータを
供給するのである。即ち、２レーザダイオードを使用す
る実施例では、２つのチャネルを駆動するためのイメー
ジデータ、従って２つのビームが必要である。これらの
イメージデータの一方の組は、もし必要ならば、スキュ
ーを回避するために２つのビーム間の固定されたオフセ
ットを補償するように、番号１１８で示すチャネル遅延
回路を通過させられる。一実施例では、チャネル遅延回
路は、１組のフリップフロップ（図示してない）のよう
な１組の論理遅延成分によって実現されている。各バイ
パスデータ置換え回路はデータシリアライザ１２０ａ及
び１２０ｂに機能的に結合されている。これらのデータ
シリアライザの重要性に関して以下に説明する。回路１
１４ａ及び１１４ｂの構造の基をなしている基本的な概
念は同一であるので、一方のバイパスデータ置換え回路
及び一方のデータシリアライザのみを説明することとす
る。

【００２７】以下に詳述するように、各データシリアラ
イザはＮ個の（例えば、４）位相のクロックジェネレー
タ１２４から入力を受ける。この４相クロックジェネレ
ータは位相ロックループ（“ＰＬＬ”）凍結コントロー
ラ１２５（その重要性に関しては後述する）と通信す
る。データシリアライザの出力が、ピクセルクロックの
クロックレートのＮ（例えば、４）倍であることは明白
であろう。

【００２８】図１３に示す従来技術のＰＬＬ回路を参照
し、４相クロックジェネレータの構造及び動作の基礎を
なす概念に関して以下に説明する。詳述すれば、クロッ
クジェネレータ１２４は、クロック入力が位相コンパレ
ータ１２８へ供給される公知のＰＬＬ回路１２６を基礎
にしている。公知のようにクロック出力の周期は、クロ
ック入力に対し、基本遅延部１３０に委ねられる。その
ため、クロック出力信号のフィードバックとクロック入
力との間に固定された関係を得るために、基本遅延部と
直列に調整可能な遅延回路１３２が付加されている。

【００２９】ＰＬＬ回路１２６の動作は図１４の従来技
術の波形を参照すると理解し易い。一例では、基本遅延
の存在により、クロック入力の周期をクロック出力のフ
ィードバックに対し、始めから位相を、０°よりは大き
いが 360°よりは小さくずらしておく。クロック入力と
フィードバックとを同相にするために位相コンパレータ
はフィードバックの位相を、それがＭ（整数値）× 360
°の範囲で増分的に調整する。図１４の例ではＭの値は
１である。

【００３０】図９は、４相クロックジェネレータを実現
するのに使用されるＰＬＬ回路１２６の基をなす概念を
示している。以下の説明で明白にするように、クロック
ジェネレータは４相以上もしくは以下の出力を発生させ
るように、容易に変更することが可能である。クロック
ジェネレータ１２４は、位相コンパレータ１２８及び基
本遅延部１３０を含む。また、クロックジェネレータ１
２４は、４つの調整可能な遅延回路１３６ａ、１３６
ｂ、１３６ｃ、及び１３６ｄをも含み、各調整可能な遅
延回路は互いに直列に結合されている。調整可能な遅延
回路の調整は遅延シーケンサ１３８を使用することによ
って順番付けられている。遅延シーケンサ１３８自体
は、図１０に示すように互いに直列に接続されている４
つのフリップフロップを使用することによって実現され
ている。ビットｂ₃、ｂ₂、ｂ₁、及びｂ₀は電源投入
時に０００１パターンで事前にロードされている。動作
中の順番付けは、ビットｂ₀、ｂ₁、ｂ₂、及びｂ₃に
よって表されるパターンを桁送りすることによって達成
される。

【００３１】図９に示す実施例では４つの調整可能な遅
延回路の出力が位相遅延されたピクセルクロック信号を
表している。図１１に示すように、位相遅延されたピク
セルクロック信号（以下“相信号”という）はシリアラ
イザ１２０ａに供給される。図８に示すように、相クロ
ックジェネレータの出力は並列のシリアライザ１２０に
供給することが好ましい。高アドレス能力変調器を使用
してイメージデータを印刷中に遅延回路１３６を調整す
ると、若干の環境の下では、得られたプリントの中にア
ーチファクトがもたらされる可能性があると考えられ
る。この可能性を回避するために、凍結コントローラに
おいて選択された信号が検出された時に遅延回路１３６
の調整を停止させるＰＬＬ凍結コントローラ１２６（図
８）が使用されるのである。一例では、この信号は、コ
ピーもしくは印刷動作が開始されると生成されるイメー
ジもしくはライン同期信号の何れかを含む。

【００３２】図示したシリアライザ１２０ａ（図１１）
は、第１の組のフリップフロップ１４０ａ、１４０ｂ、
１４０ｃ、及び１４０ｄと、第２の組のフリップフロッ
プ１４２ａ、１４２ｂ、１４２ｃ、及び１４２ｄのよう
な２組の論理遅延成分を含んでいる。当業者には明らか
なように、この実施例の基をなす概念に影響することな
くフリップフロップ以外の遅延成分を使用することが可
能である。ピクセルクロックと通信する第１の組のフリ
ップフロップをクロックインに、また像エンハンサ１０
０（図６）の出力を一時的に記憶するために使用するこ
とが好ましい。第１の組のフリップフロップの出力は、
相信号と共に、第２の組のフリップフロップへ印加され
る。第２の組の各フリップフロップにはクリヤ機能が設
けられている。第２の組の各フリップフロップの出力は
ＯＲゲート１４４の入力に印加される。

【００３３】動作に際して、第２の組の各フリップフロ
ップの出力は始めに０にセットされる。続いて、フリッ
プフロップ１４０ａの出力がフリップフロップ１４２ａ
に導かれ、第１相信号、即ちφ₁の立上がり縁によって
ＯＲゲート１４４へ供給される。次のクロックパルス
で、フリップフロップ１４２ａは第２相信号φ₂でクリ
ヤされ、一方フリップフロップ１４２ｂの出力が第２相
信号φ₂の立上がり縁によってＯＲゲート１４４へ供給
される。以上に説明したのと同じような技法で、フリッ
プフロップ１４２ｃ及び１４２ｄのそれぞれの出力は順
次にＯＲゲートへ供給される。シリアライザのこの構造
と、それが動作する技法により、一時に１つのサブピク
セルだけがＯＲゲート１４４へ印加されるようになる。
第２のフリップフロップからの信号を順次にＯＲゲート
１４４へクロッキングするこのプロセスは、シリアライ
ザ１２０ａに印加されるサブピクセルビットの各集合毎
に繰り返される。

【００３４】図１２を参照してバイパスデータ置換え回
路１１６の詳細を説明する。図１２に示す実施例から、
一例として２対１の４入出力マルチプレクサ１４８を含
むバイパスデータ置換え回路は、強調されていないバイ
ナリデータをプリンタ２０のＲＯＳへ直接供給できるこ
とが理解されよう。詳述すれば、各ピクセルはその付随
サブピクセルによって、２つの並列経路を通してマルチ
プレクサ１４８へ供給される。第１の経路においては、
ピクセルは像エンハンサ１００へ印加され、像エンハン
サ１００は普通のアプローチによってＮサブピクセルを
生成する。次いで強調されたイメージデータはマルチプ
レクサの一方の組の入力へ印加される。第２の経路にお
いては、ピクセルはＮビットに拡張されてマルチプレク
サ１４８の別の組の入力へ供給される。バイパス選択信
号に応答し、拡張されたデータ、もしくは強調されたデ
ータの何れかがマルチプレクサ１４８からＲＯＳへ出力
される。一例においては、像強調がなされていない診断
を遂行するために、拡張されたデータがマルチプレクサ
を通るようにしてある。省略時モードでは、強調された
データがマルチプレクサを通過できるようにしてある。

【００３５】

【発明の効果】当業者には以上に説明した実施例の数多
くの特色が理解されたであろう。第１に、高周波数クロ
ックの代わりに多相クロックジェネレータを使用したこ
とによって価格の節約が達成されている。詳しく言え
ば、多相クロックジェネレータのユニット製造価格は、
同等性能を達成するのに必要な高周波数クロック型より
もかなり低い。更に、多相クロックジェネレータはかな
りな量の比較的高価な遮蔽を使用する必要性を軽減す
る。

【００３６】第２に、本発明に係る高アドレス能力の動
作、即ち多相クロックジェネレータはプリンタが遂行す
る像形成動作に干渉しない。より詳しく言えば本発明に
係る多相クロックジェネレータは直列に配列された一連
の遅延回路を含んでいる。適当な相信号を得るためにこ
れらの遅延回路は所与の時間間隔を順次調整することが
できる。得られるプリント内にアーチファクトが生成さ
れる可能性を排除するために、像形成プロセス中の遅延
回路の調整を禁止することができる。

【００３７】第３に、本発明に係る高アドレス能力変調
器は典型的なゼログラフィックプリンタエンジンを用い
て強調されたイメージデータを印刷する方法を提供して
いる。より詳しく言えばピクセルは複数のサブピクセ
ル、即ち多重ビットワードに分割され、本発明に係る高
アドレス能力変調器はこれらのサブピクセルを選択可能
な、例えばＲＯＳを用いて再生することができる。この
アプローチはＲＯＳを調整することなく、最終出力イメ
ージの水平解像力を増すために有利に使用することがで
きる。

【００３８】第４に、開示した高アドレス能力変調器は
広範囲のクロック周波数にわたって動作させることがで
きる。より詳しく言えば多相ロックループ技術は、クロ
ック周波数を調整しても各相信号を受容できる許容差内
に維持する。

【００３９】第５に、本発明に係る高アドレス能力変調
器は種々の型のプリンタエンジンに容易にスケール合わ
せすることができる単純な設計になっている。より詳し
く言えば本発明に係る変調器は単一及び複式の両チャネ
ル型のラスタ出力走査装置と共に使用することが可能で
ある。

【００４０】最後に、本発明に係る変調器は少なくとも
２つのモード、即ち高アドレス能力モードと、バイパス
モードとで動作させることができる。換言すれば、一方
のモードでは強調されたイメージデータがアドレス能力
変調器へ供給され、バイパスモードでは強調されていな
いバイナリデータが直接ＲＯＳへ供給される。

【図面の簡単な説明】

【図１】多機能ネットワーク適応印刷機のブロック図で
ある。

【図２】図１の印刷機構のビデオ制御モジュールのブロ
ック図である。

【図３】図２の印刷機構と共に使用される転送モジュー
ルのブロック図である。

【図４】図２の印刷機構と共に使用されるファクシミリ
カードのブロック図である。

【図５】図１の印刷機構のネットワークコントローラの
ブロック図である。

【図６】バイナリイメージデータをエンハンスする装置
のブロック図である。

【図７】図６の像エンハンサが発生する強調されたイメ
ージデータを変調する高アドレス能力変調器のブロック
図である。

【図８】本発明を実施した高アドレス能力変調器のブロ
ック図である。

【図９】図８の４相クロックジェネレータの実施例のブ
ロック図である。

【図１０】図９の高アドレス能力変調器の遅延シーケン
サのブロック図である。

【図１１】図８に示すシリアライザの回路図であり、こ
のシリアライザは図９の４相クロックジェネレータと通
信する。

【図１２】図８のバイパスデータ置換え回路の１つのブ
ロック図である。

【図１３】従来技術の位相ロックループ（“ＰＬＬ”）
回路のブロック図である。

【図１４】図１３のＰＬＬ回路の動作モードを示すタイ
ミング図である。

【符号の説明】

１０多機能適応印刷機１２印刷機構１４ネットワークサービスモジュール１６ビデオ制御モジュール（ＶＣＭ）１８スキャナ２０プリンタ２２像処理システム２４電子事前照合（ＥＰＣ）メモリ２８ビデオバス（Ｖバス）３０ＥＰＣメモリ区分３２大容量メモリ区分３３ＤＲＡＭコントローラ３４ＳＣＳＩハードドライブ装置３６転送モジュール３８パケットバッファ４０Ｖバスインタフェース４２ＤＭＡ転送ユニット４４システムコントローラ４８Ｆａｘモジュール５０拡張スロット５２ゼロックス適応圧縮／圧縮解除区分５４スケーラ区分５６ＣＣＩＴＴフォーマット変換区分５８モデム６２圧縮装置６４圧縮解除装置７０Ｖバス調停装置７１Ｖバス調停装置／バスゲートウェイ７２Ｓバス７４ホストメモリ７６ＳＣＳＩディスクドライブ装置７８ネットワーク８０ネットワークインタフェース８２ワークステーション８４エミッタ８８バスゲートウェイ１００像エンハンサ１０２従来の変調器１１２変調器１１４直列化回路１１６バイパスデータ置換え回路１１８チャネル遅延回路１２０データシリアライザ１２４Ｎ相クロックジェネレータ１２５ＰＬＬ凍結コントローラ１２６ＰＬＬ回路１２８位相コンパレータ１３０基本遅延部１３２、１３６調整可能な遅延回路１３８遅延シーケンサ１４０、１４２フリップフロップ１４４ＯＲゲート１４８マルチプレクサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者イサークリヴシンアメリカ合衆国ニューヨーク州 14534 ピッツフォードタンブルウィードドライヴ 259 (72)発明者リーオンシーウィリアムズアメリカ合衆国ニューヨーク州 14568 ウォルワースオーチャードストリート 3900

Claims

【特許請求の範囲】

【請求項１】用紙上に、ワードのセットによって表さ
れる像を印刷する印刷機であって、Ｍ個のビットを有す
る各ワードが単一のビットストリームを発生するように
変調されている、印刷機において、第１のクロックレートを有するクロック信号に応答して
Ｎ個の位相信号を発生する多相クロックジェネレータ
と、前記多相クロックジェネレータと通信して前記Ｎ個の位
相信号及び前記ワードのセットを受け、該ワードセット
の各ワードを前記Ｎ位相信号を用いて処理して単一のビ
ットストリームを発生し、該単一のビットストリームを
前記第１のクロックレートより高い第２のクロックレー
トで出力するデータシリアライザと、前記データシリアライザと通信して前記単一のビットス
トリームを受け、前記用紙上に像を形成するプリンタエ
ンジンとを備えていることを特徴とする印刷機。
【請求項２】各々がＭ個のビットを有するワードの、
１セット中の各ワードを、単一のビットストリームを発
生するように、変調する高アドレス能力変調器におい
て、第１のクロックレートを有するクロック信号に応答して
Ｎ個の位相信号を発生する多相クロックジェネレータ
と、前記多相クロックジェネレータと通信して前記Ｎ個の位
相信号及び前記ワードセットを受け、該ワードセットの
各ワードを前記Ｎ位相信号を用いて処理して単一のビッ
トストリームを発生し、該単一のビットストリームを前
記第１のクロックレートより高い第２のクロックレート
で出力するデータシリアライザとを備えていることを特
徴とする高アドレス能力変調器。
【請求項３】各々がＭ個のビットを有するワードの、
１セット中の各ワードを、単一のビットストリームを発
生するように、変調する方法において、第１のクロックレートを有するクロック信号を多相クロ
ックジェネレータへ伝送し、前記多相クロックジェネレータを用いてＮ個の位相信号
を発生させ、前記ワードのセットの各ワードを前記Ｎこの位相信号を
用いて処理して単一のビットストリームを発生し、該単
一のビットストリームを前記第１のクロックレートより
高い第２のクロックレートで出力することから成ること
を特徴とする方法。