JPH09331445A

JPH09331445A - 画像処理装置

Info

Publication number: JPH09331445A
Application number: JP8150992A
Authority: JP
Inventors: Fumio Mikami; 文夫三上; Koji Arai; 康治新井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-06-12
Filing date: 1996-06-12
Publication date: 1997-12-22

Abstract

(57)【要約】【課題】画像データを受信して補間する際、メモリを節
約し、処理時間を短縮する。【解決手段】ＳＣＳＩコントローラ２００から、ＤＡＣ
Ｋ／信号を出力して２画素ずつ受信すると、その画素は
それぞれセレクタ５０３と５０４とに入力される。同時
に、Ｄ−ＦＦ５０２には、入力された画素の直前の画素
が保持される。補間カウンタ５０９１は、２画素間の補
間が済むとキャリーが出力され、そのキャリーごとに選
択信号ＰＨＡＳＥは０／１で反転する。このため、補間
しようとする画素として、奇数番め画素とその直後の偶
数番め画素とで補間するか、該偶数番め画素とその直後
の奇数番め画素とで補間するかが決定される。このキャ
リー信号はまた順序回路５０１に入力され、補間のため
に使用する次の２画素を読み出す要求であるＤＡＣＫ／
信号を出力のために使用される。このようにして、画像
データの転送と変倍とを同時に処理することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば周辺装置等
から受信した画像データを、拡大あるいは縮小して格納
する画像処理装置に関する。

【０００２】

【従来の技術】ディジタル多値画像を転送するとき通信
の高速化を図るために通信量を減らすために画像の圧縮
が行われる場合がある。その場合、画像データを受信し
た装置は適当な画像サイズまで拡大する必要がある。逆
に、画像データを圧縮して従来は、圧縮された画像デー
タを受信メモリへ所定量受信しておいて、次にそれを受
信メモリから読み出して補間変倍動作を行っていた。そ
のため受信メモリと変倍メモリが必要となり、またそれ
らのメモリのための制御回路、メモリへの書き込みと読
出のための時間が必要となっていた。

【０００３】

【発明が解決しようとする課題】このように、圧縮され
た画像データを受信し、補間変倍処理をする場合、受信
するための画像メモリと処理をするための画像メモリと
を具備する必要があったため、処理時間の長時間化、装
置の大型化、信頼性の低下、コストアップになるという
欠点があった。

【０００４】本発明は上記従来例に鑑みてなされたもの
で、画像転送の際に必要とされるメモリを減らし、その
処理時間を短縮し、その装置を小型化し、その信頼性を
向上させた画像処理装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明の画像処理装置は次のような構成から成る。
すなわち、画像データ送信要求信号に応じて多値画像デ
ータを順次出力する画像データ送信手段に接続され、前
記画像データ送信要求信号を発生する画像要求手段と、
送信された画像データを受信する画像受信手段とを有す
る画像処理装置であって、前記画像受信手段により画像
データを受信する際に、主走査方向に隣接する２画素を
用いて補間画素を生成する補間手段と、前記補間手段に
より主走査方向について補間された画像データを格納す
る格納手段とを備える。

【０００６】あるいは、複数の画素により構成される画
像データをラスタ走査順に入力する入力手段と、前記入
力手段により入力された画像データを、主走査方向につ
いて所定の倍率に変倍する変倍手段と、前記変倍手段に
より変倍された画像データを格納する格納手段とを備え
る。

【０００７】この構成により、本発明は、入力された画
像データを、変倍しながら直接格納することによって画
像メモリを省略し、かつ、メモリへの書き込みと読み出
しのための時間を省略する。

【０００８】

【発明の実施の形態】

［第１の実施の形態］第１の実施の形態として、図３に
示したように、ホストコンピュータ１００からの圧縮画
像データを受信装置２によって受信して伸張処理し、プ
リンタ９００から印刷出力するプリンタシステムを説明
する。＜構成＞なお、図１は本実施の形態にかかる処理系のブ
ロック図であり、図２は図１における動作のタイミング
図である。

【０００９】図１において、１００はコンピュータ、２
００はＳＣＳＩコントローラでＮＣＲ社の５３ＣＦ９６
である、３００はシーケンスを制御するＣＰＵで、ＲＯ
ＭあるいはＲＡＭに格納されたプログラムを実行してＤ
ＭＡコントローラを制御し、受信データのＤＲＡＭ６０
０への格納あるいはＤＲＡＭ６００から読出した画像デ
ータを副走査変倍回路８００を介して出力させ、印刷さ
せるよう制御を行う。４００はクロック生成回路ブロッ
クで各種のクロックを生成する。５００はＤＭＡ変倍コ
ントローラであり、後段で動作を詳細に説明する。６０
０はＤＲＡＭ、７００はＳＣＳＩバスである。＜動作の説明＞本実施の形態の画像処理装置２による動
作の説明を図１を用いて行う。受信した８ビット階調の
画像データを２５０％拡大する場合を例としてそのタイ
ミングを図２に示している。

【００１０】まず、ＣＰＵ３００はＳＣＳＩコントロー
ラ２００へ送信要求を指示する。

【００１１】ＳＣＳＩコントローラ２００はここではＮ
ＣＲ社の５３ＣＦ９６という素子を使用している。ＳＣ
ＳＩコントローラ２００はＳＣＳＩバス７００を介して
コンピュータ１００へ画像データ送信要求信号を送信す
る。それを受けたコンピュータ１００から送信された画
像データは受信装置２側のＳＣＳＩコントローラ２００
へ受信される。このとき、コンピュータ１００から送信
されたデータはＳＣＳＩコントローラ２００内の受信バ
ッファ（１６バイト）へ書き込まれる。受信バッファに
データがフルに受信されると受信動作は停止し、ＳＣＳ
Ｉコントローラ２００はＤＲＥＱ信号を発生する。これ
はＤＭＡ変倍コントローラ５００の順序回路５０１へ入
力される。

【００１２】順序回路５０１はＤＲＥＱ信号を受けると
ＤＡＣＫ／信号を発生し、ＳＣＳＩコントローラ２００
へ送出することにより、ＳＣＳＩコントローラ２００の
受信バッファに取り込まれているデータから１度に１６
ビットを読み出す。この読み出し動作はＳＣＳＩコント
ローラ２００からＤＲＡＭへデータを転送することを想
定した、ＤＭＡ転送モードなのであるが、本システムで
はこのＤＭＡ転送モードを用いてＳＣＳＩコントローラ
２００から変倍回路へ転送するということを行ってい
る。読み出される１６ビットは、本実施の形態では２画
素分に相当する。ＤＡＣＫ／信号は同時にフリップフロ
ップ５０２のクロックとして使用されており、ＳＣＳＩ
コントローラ２００から同時に読み出した２画素のうち
奇数番目画素データを保持しておくために用いる。順序
回路５０１は同時にＤＲＡＭアドレス発生回路５０８、
補間制御信号発生回路５０９に対して必要なタイミング
信号を発生する。なお、信号名に付した「／」は負論理
の信号であることを表している。

【００１３】ＤＲＡＭアドレス発生回路５０８は、ＤＲ
ＡＭ６００のＲＡＳ，ＣＡＳタイミングに併せて必要な
アドレス信号を生成するものである。また補間制御信号
発生回路５０９はブロック５０２〜５０７によって構成
される補間回路の動作のためのタイミング信号を発生す
るものである。補間演算されたデータはＤＲＡＭ６００
に書き込まれる。

【００１４】次に補間演算動作について説明する。

【００１５】まず、補間の方法を模式的に図４及び図５
を参照して説明する。図４において、読み出した画素列
Ｒ０〜Ｒ４を２．５倍に拡大する場合、元の画素の間隔
Ｔｒに対してＴｈ＝Ｔｒ／２．５なる間隔Ｔｈで補間画
素を生成する。この際、補間しようとする画素の濃度
は、それを挟む位置にある元の２画素の、各画素までの
距離を重みとする加重平均として生成する。図４の例で
いえば、補間される画素Ｈ０は元の画素Ｒ０そのもので
あるが、画素Ｈ１は画素Ｒ０と画素Ｒ１との加重平均で
あり、画素Ｈ３画素Ｒ１と画素Ｒ２との加重平均であ
る。

【００１６】図５は、加重平均の算出のしかたを模式的
に示している。例えば画素Ｈ１とＨ２は、画素Ｒ０とＲ
１との加重平均として与えられる。補間される画素Ｈ
１，Ｈ２の濃度は、その元となる画素Ｒ０，Ｒ１の濃度
と線形に連続するように与えられる。これは、画素Ｒ
１，Ｒ２の加重平均として与えられる画素Ｈ３，Ｈ４に
ついても同様である。

【００１７】このような補間を実現するために、図１の
ＤＭＡ変倍コントローラ５００は次のように動作する。

【００１８】まず、ＳＣＳＩコントローラ２００からの
ＤＲＥＱ信号がＨになったことをもとに受信バッファ内
のデータを読み出す。即ちＤＡＣＫ信号を立ち下げるこ
とにより一度に隣接した２画素のデータ（２バイト）が
得られる。下位バイトは偶数番目画素で上位バイトは奇
数番目画素である。補間率をカウントする１３ビットの
カウンタ５０９１が補間率生成回路５０９にあり、キャ
リーが立つと補間する画素を次に進める。図２は２５０
％拡大の場合のタイミング図である。

【００１９】元の画像における画素の間隔をカウンタ５
０９１の１サイクルである２^13＝８１９２に対応させ
た場合に、元の画像を２．５倍に拡大するためには、元
の画素間に平均２．５個の画素を補間すればよいから、
補間後の画素は、２^13÷２．５＝３２７６（ｘ^yはｘ
のｙ乗を意味する）につき１つずつ生成すればよいこと
になる。したがって、１３ビットの補間カウンタ５０９
１を、補間後の画素を１つ生成するごとに３２７６ずつ
カウントアップする。

【００２０】ＤＡＣＫ／信号により次の２画素を受信す
るとき、フリップフロップ５０２にはその直前のデータ
が保持されている。図６はその様子を表わしたものであ
る。例えば、タイミングＴ１で、ＳＣＳＩコントローラ
２００からＤＭＡ変倍コントローラ５００に入力された
１６ビット（２画素）の画像データの上位１バイト
（Ｂ）を画素Ｒ０とし、下位１バイト（Ａ）を画素Ｒ１
とすると、次の２画素を受信するタイミングＴ２では、
入力データＡ，Ｂはそれぞれ画素Ｒ０，Ｒ１に続く画素
Ｒ２，Ｒ３で更新され、フリップフロップ５０２には直
前の入力Ｂである画素Ｒ１が格納され、保持される。

【００２１】補間制御信号発生回路５０９の発生するＰ
ＨＡＳＥ信号がセレクタ５０３，５０４の選択信号とな
り、補間相手を選択する。ＰＨＡＳＥ信号は、補間カウ
ンタ５０９１からのキャリー信号をクロックとするカウ
ンタ５０９２の最下位ビット出力である。したがって、
信号ＰＨＡＳＥは信号ＨＯＣＡＲＲＹが立つごとに反転
する。補間カウンタ５０９１のキャリー信号ＨＯＣＡＲ
ＲＹは、元の画像の画素間隔に対応して立つ。すなわ
ち、補間する元の画像が１つずれるごとに立ち、信号Ｐ
ＨＡＳＥを反転させる。また、ＰＨＡＳＥ信号の０から
１への切り換えと同期して、ＤＡＣＫ／信号を出力して
次の画素組を読む。

【００２２】これにより、セレクタ５０３及び５０４の
出力が、ＰＨＡＳＥが０のときにはＡＢの組に、１のと
きにはＤＡの組に切り替えられる。いずれも隣接する画
素であるが、ＤＡは直前に入力された画素と現在入力さ
れている画素との組であり、ＡＢはともに現在入力され
ている画素の組である。減算器５０５ではそれら画素の
組のうち後の画素から前の画素の値を引き、乗算器／シ
フタ５０６では、その差分を、現在補間しようとしてる
画素の位置に応じて加重平均し、加算器５０７によりそ
の値を前の画素Ａに加算する。こうして、図５の要領で
補間画素を生成する。

【００２３】上記手順を１ラインの初めで行うと、ま
ず、第０画素と第１画素が受信バッファから得られる。
これらの２画素での補間は、ＰＨＡＳＥ信号が０となる
ように発生され、ＳＣＳＩコントローラ２００から入力
されたデータＡ，Ｂをそのまま隣接２画素として補間演
算する。同時に補間制御信号発生回路５０９の補間カウ
ンタが補間率データＨＯＣＮＴと選択信号ＰＨＡＳＥを
発生する。補間率データＨＯＣＮＴは、３２７６ずつカ
ウントアップされた値である。以後は隣接画素を次に進
める必要のあるまで補間率をカウントしながら隣接２画
素間の補間演算を続ける。第３の画素が必要になるとき
ＨＯＣＡＲＲＹ信号が発生し、それに基づいてＤＡＣＫ
／信号が発生する。これに応じてＳＣＳＩコントローラ
から第２、第３画素を読み出す（ＤＭＡ転送モード）。
このときＰＨＡＳＥ信号は１となりセレクタ５０３，５
０４は第２画素と第１画素を補間演算回路５０５〜５０
７へ与える。次にＨＯＣＡＲＲＹ信号が発生すると、Ｐ
ＨＡＳＥ信号が０に切り替わり、第２，第３画素間の補
間演算を行う。以後も同様に、ＤＭＡ転送モードで受信
バッファのデータの転送を行いながら補間演算を行う。

【００２４】受信バッファ内にデータが存在する間はＤ
ＲＥＱ信号がＨになっているので上記の動作が連続して
行われる。受信バッファが空になった場合、ＤＲＥＱ信
号はＬとなり、制御回路５０１はＤＲＥＱ信号がＨにな
るまで待つことになる。

【００２５】こうして１ラスタ分の変倍済みの画像デー
タは、ＤＲＡＭ６００に蓄積される。

【００２６】以上の構成により、外部のコンピュータに
ＳＣＳＩで接続された装置にあっては、データの受信と
同時にその主走査方向の伸張を行うことができる。その
ため、受信データを一旦格納してそれを再び読み出して
伸長する場合に比較して、画像転送の際に必要とされる
メモリを減らし、その処理時間を短縮することができ
る。また、メモリを減らすことでその装置を小型化し、
信頼性を向上させるという効果もある。

【００２７】ＤＲＡＭ６００に格納された画像データは
主走査方向についてのみ伸長されているため、出力時に
はラスタ間についても変倍する必要がある。

【００２８】副走査方向変倍回路８００ではラスタ間の
変倍を行う。これを副走査変倍と呼ぶことにする。ＤＭ
Ａ変倍コントローラ５００で主走査方向について変倍さ
れた画像データは、図３に８００で示す副走査変倍回路
でラスタ間で補間変倍される。図３の例ではその出力は
プリンタ９００へ転送している。ラスタ間の変倍は、主
走査方向についての変倍と原理的には同一である。ただ
し、補間するためには少なくとも２ラスタ分のデータを
保持するラインメモリが必要となる。補間は、ラインメ
モリに格納された画素と、その画素と同じ列でＤＲＡＭ
６００から読み出されている次のラインの画素との間、
または、２つのラインメモリに格納された同じ列の画素
間で、図５の要領で行われる。

【００２９】このようにして副走査方向についても画素
が補間され、画像の変倍が図無と、その画像はプリンタ
９００から印刷出力される。

【００３０】図７はプリンタ９００として利用できるレ
ーザビームプリンタ（以下、ＬＢＰと略す）の内部構造
を示す断面図で、このＬＢＰは、文字パターンデータ等
を入力して記録紙に印刷することができる。

【００３１】図において、７４０はＬＢＰ本体であり、
供給される文字パターン等を基に、記録媒体である記録
紙上に像を形成する。７００は操作のためのスイツチ及
びＬＥＤ表示器などが配されている操作パネル、７０１
はＬＢＰ７４０全体の制御及び文字パターン情報等を解
析するプリンタ制御ユニツトである。このプリンタ制御
ユニツト７０１は主に文字パターン情報をビデオ信号に
変換してレーザドライバ７０２に出力する。

【００３２】レーザドライバ７０２は半導体レーザ７０
３を駆動するための回路であり、入力されたビデオ信号
に応じて半導体レーザ７０３から発射されるレーザ光７
０４をオン・オフ切替えする。レーザ光７０４は回転多
面鏡７０５で左右方向に振られて静電ドラム７０６上を
走査する。これにより、静電ドラム７０６上には文字パ
ターンの静電潜像が形成される。この潜像は静電ドラム
７０６周囲の現像ユニツト７０７により現像された後、
記録紙に転写される。この記録紙にはカツトシートを用
い、カツトシート記録紙はＬＢＰ７４０に装着した用紙
カセツト７０８に収納され、給紙ローラ７０９及び搬送
ローラ７１０と７１１とにより装置内に取込まれて、静
電ドラム７０６に供給される。

【００３３】尚、本実施例の画像形成装置として、レー
ザビームプリンタを例にして説明したが、これに限定さ
れるものでなく、以下で説明するインクジェットプリン
タ等にも適応可能である。＜本実施の形態による効果＞このように、コンピュータ
の画像を外部の画像処理装置へ転送するとき通信の高速
化を図るために通信量を減らすことが行われる場合、画
像データを受信した装置は適当な画像サイズまで拡大す
る必要がある。

【００３４】従来は、画像データを分受信しながら、Ｄ
ＭＡ転送によってメモリへ直接蓄積しておき、次にそれ
を変倍回路へ読み出して補間変倍動作を行い、そのまま
変倍用のメモリへ書き込む。そのため受信画像用のメモ
リと補間処理用の画像メモリとが二重に必要となり、ま
たそのメモリのための制御回路、メモリへの書き込みと
読み出しのための時間が必要となっていた。

【００３５】本実施の形態においては、補間処理用の画
像メモリを省略し、かつ、そのメモリへの書き込みと読
み出しのための時間を省略することに効果がある。

【００３６】画像データをＳＣＳＩコントローラの受信
バッファからＤＭＡ転送モードで読み出しながら補間処
理回路へ読み出すことによりデータバッファを省略す
る。またデータバッファへの書き込みと読み出しのため
の回路と時間を省略できる。

【００３７】以上説明したように本発明によれば処理時
間の短縮、装置の小型化、信頼性の向上、コストダウン
という効果が得られる。［第２の実施の形態］第１の実施の形態では、汎用のＳ
ＣＳＩコントローラを使用したため、一旦ＳＣＳＩコン
トローラ内の受信バッファにデータを受信した後に、受
信バッファからデータを読み出すときに変倍動作を行っ
た。しかし本発明の本質は、データを受信しながら変倍
することにある。それゆえ、専用のＳＣＳＩ制御回路を
設けて、受信バッファに受信するときに変倍動作を行っ
ても構わないことは明らかである。

【００３８】

【発明の効果】以上説明したように、本発明に係る画像
処理装置は、補間処理用の画像メモリを省略し、かつ、
そのメモリへの書き込みと読み出しのための時間を省略
することに効果がある。更に、メモリの省略から派生す
る、装置の小型化、信頼性の向上、コストダウンという
効果が得られる。

【００３９】

【図面の簡単な説明】

【図１】実施の形態にかかる処理系のブロック図であ
る。

【図２】図１における動作のタイミング図である。

【図３】本実施の形態による画像処理装置のブロック図
である。

【図４】補間処理の手順を示す模式図である。

【図５】補間時に使用する画素データを示す図である。

【図６】補間処理の手順を示す模式図である。

【図７】レーザビームプリンタの断面図である。

Claims

【特許請求の範囲】

【請求項１】画像データ送信要求信号に応じて多値画
像データを順次出力する画像データ送信手段に接続さ
れ、前記画像データ送信要求信号を発生する画像要求手
段と、送信された画像データを受信する画像受信手段と
を有する画像処理装置であって、前記画像受信手段により画像データを受信する際に、主
走査方向に隣接する２画素を用いて補間画素を生成する
補間手段と、前記補間手段により主走査方向について補間された画像
データを格納する格納手段とを備えることを特徴とする
画像処理装置。
【請求項２】前記受信手段は、２次元配列された画素
で構成される画像データをラスタ形式の多値画像データ
として受信することを特徴とする請求項１に記載の画像
処理装置。
【請求項３】前記格納手段により格納される画像デー
タを、副走査方向について変倍する変倍手段を更に備え
ることを特徴とする請求項１または２に記載の画像処理
装置。
【請求項４】前記変倍手段により変倍された画像デー
タを出力する出力手段を更に備えることを特徴とする請
求項３に記載の画像処理装置。
【請求項５】前記出力手段は、補間された画像データ
を印刷出力することを特徴とする請求項４に記載の画像
処理装置。
【請求項６】複数の画素により構成される画像データ
をラスタ走査順に入力する入力手段と、前記入力手段により入力された画像データを、主走査方
向について所定の倍率に変倍する変倍手段と、前記変倍手段により変倍された画像データを格納する格
納手段とを備えることを特徴とする画像処理装置。
【請求項７】前記入力手段は隣接する２画素を同時に
入力し、前記変倍手段は、前記入力手段により２つの画
素を入力する際に、その直前に入力された２画素のうち
後の画素を保持する保持手段を含み、補間しようとする
画素の位置を重みとして、前記保持手段により保持され
る画素と前記入力手段により入力された２画素のうちの
前の画素との加重平均、または前記入力手段により入力
された２つの画素の加重平均を算出して画素を補間し、
画像を変倍することを特徴とする請求項６に記載の画像
処理装置。
【請求項８】前記入力手段は、前記入力手段は、補間
のために次の画素が必要となった際に、直前に入力され
た２画素に連続する２画素を新たに入力することを特徴
とする請求項６に記載の画像処理装置。
【請求項９】前記変倍手段は、前記入力手段により入
力される画素の間隔を最大値とし、補間しようとする画
素の間隔ずつ加算して計数するとともに前記最大値を越
えると桁上がり信号を出力する計数手段を有し、前記計
数手段により桁上がり信号が出力されるごとに補間する
画素を１つずつ進めることを特徴とする請求項６乃至８
のいずれかに記載の画像処理装置。
【請求項１０】前記変倍手段は、前記計数手段で計数
された値と前記計数手段の最大値との比で補間しようと
する画素の位置を表わし、その位置を重みとして加重平
均を算出することを特徴とする請求項７に記載の画像処
理装置。
【請求項１１】前記格納手段における格納位置を出力
する格納位置出力手段を更に備え、前記変倍手段により
変倍された画像データは、前記格納位置出力手段により
出力される位置に格納されることを特徴とする請求項６
に記載の画像処理装置。