JPH09265367A - プリンタ制御装置およびプリンタ制御方法 - Google Patents
プリンタ制御装置およびプリンタ制御方法Info
- Publication number
- JPH09265367A JPH09265367A JP8097484A JP9748496A JPH09265367A JP H09265367 A JPH09265367 A JP H09265367A JP 8097484 A JP8097484 A JP 8097484A JP 9748496 A JP9748496 A JP 9748496A JP H09265367 A JPH09265367 A JP H09265367A
- Authority
- JP
- Japan
- Prior art keywords
- printer
- data
- color
- image data
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Color, Gradation (AREA)
Abstract
(57)【要約】
【課題】 プリンタがカラープリンタであり、イメージ
データがカラーイメージデータである場合にも、メモリ
使用量の増加を抑え、かつ、性能の低下を抑えたプリン
ト制御を効率良く行なう。 【解決手段】 プリントインタフェース制御手段13
は、色毎にそれぞれ割り当てられてシステムメモリ2か
ら転送されたカラーイメージデータのうち、対応した色
のカラーイメージデータをそれぞれ記憶する複数のFI
FO(色がM,Y,C,Bkの4種類である場合は、4
個のFIFO(8−1,8−2,8−3,8−4))と、
複数(4個)のFIFO8−1乃至8−4の制御を行なう
FIFO制御手段9と、複数のFIFO8−1乃至8−
4にそれぞれ記憶されている色毎のカラーイメージデー
タをプリンタ14へ出力する際の選択制御を行なうプリ
ント出力制御手段11とを有している。
データがカラーイメージデータである場合にも、メモリ
使用量の増加を抑え、かつ、性能の低下を抑えたプリン
ト制御を効率良く行なう。 【解決手段】 プリントインタフェース制御手段13
は、色毎にそれぞれ割り当てられてシステムメモリ2か
ら転送されたカラーイメージデータのうち、対応した色
のカラーイメージデータをそれぞれ記憶する複数のFI
FO(色がM,Y,C,Bkの4種類である場合は、4
個のFIFO(8−1,8−2,8−3,8−4))と、
複数(4個)のFIFO8−1乃至8−4の制御を行なう
FIFO制御手段9と、複数のFIFO8−1乃至8−
4にそれぞれ記憶されている色毎のカラーイメージデー
タをプリンタ14へ出力する際の選択制御を行なうプリ
ント出力制御手段11とを有している。
Description
【0001】
【発明の属する技術分野】本発明は、システムメモリ上
に展開されたデータを、システムバスを介してプリント
インタフェース制御手段にDMA転送してプリンタに出
力するプリンタ制御装置に関する。
に展開されたデータを、システムバスを介してプリント
インタフェース制御手段にDMA転送してプリンタに出
力するプリンタ制御装置に関する。
【0002】
【従来の技術】従来、特開平6−344607号に示さ
れているようなプリンタ制御装置が知られている。図1
5は特開平6−344607号に開示のプリンタ制御装
置の構成図である。図15を参照すると、このプリンタ
制御装置は、CPU104と、イメージデータが展開さ
れるシステムメモリ102と、該システムメモリ102
からシステムバス101を介して転送されたイメージデ
ータを印刷条件に適合するよう制御しながらプリンタ1
14へ出力するプリントインタフェース制御部113と
を備えている。
れているようなプリンタ制御装置が知られている。図1
5は特開平6−344607号に開示のプリンタ制御装
置の構成図である。図15を参照すると、このプリンタ
制御装置は、CPU104と、イメージデータが展開さ
れるシステムメモリ102と、該システムメモリ102
からシステムバス101を介して転送されたイメージデ
ータを印刷条件に適合するよう制御しながらプリンタ1
14へ出力するプリントインタフェース制御部113と
を備えている。
【0003】ここで、システムメモリ102には、シス
テムメモリ102の連続アドレス領域にイメージデータ
が展開されるようになっている。また、システムバス1
01は、例えば32ビット幅のものとなっている。ま
た、プリントインタフェース制御部113は、システム
メモリ102からのイメージデータを一時記憶するため
のFIFO108と、前記システムメモリ102に展開
されたイメージデータをFIFO108にDMA転送す
るDMA制御部105と、FIFO108からのイメー
ジデータをプリンタ114ヘ1画素単位で出力するシフ
タ112と、設定されたライン幅のイメージデータをF
IFO108からシフタ112へ出力する際の制御を行
なうFIFO制御部109と、シフタ112からプリン
タ114へのデータの出力を制御するプリント出力制御
部111とを有している。
テムメモリ102の連続アドレス領域にイメージデータ
が展開されるようになっている。また、システムバス1
01は、例えば32ビット幅のものとなっている。ま
た、プリントインタフェース制御部113は、システム
メモリ102からのイメージデータを一時記憶するため
のFIFO108と、前記システムメモリ102に展開
されたイメージデータをFIFO108にDMA転送す
るDMA制御部105と、FIFO108からのイメー
ジデータをプリンタ114ヘ1画素単位で出力するシフ
タ112と、設定されたライン幅のイメージデータをF
IFO108からシフタ112へ出力する際の制御を行
なうFIFO制御部109と、シフタ112からプリン
タ114へのデータの出力を制御するプリント出力制御
部111とを有している。
【0004】このような構成のプリンタ制御装置では、
プリントインタフェース制御部113に、FIFO10
8を設け、システムメモリ102からFIFO108へ
のイメージデータの転送を、DMA転送によって行な
う。この際、イメージデータはシステムメモリ102の
連続アドレス領域に展開されているので、DMA転送
は、システムバス101が空いていれば、随時行なうこ
とができ、従って、FIFO108には、プリンタ11
4への出力が途切れないようにイメージデータが供給さ
れる。
プリントインタフェース制御部113に、FIFO10
8を設け、システムメモリ102からFIFO108へ
のイメージデータの転送を、DMA転送によって行な
う。この際、イメージデータはシステムメモリ102の
連続アドレス領域に展開されているので、DMA転送
は、システムバス101が空いていれば、随時行なうこ
とができ、従って、FIFO108には、プリンタ11
4への出力が途切れないようにイメージデータが供給さ
れる。
【0005】このように、このプリンタ制御装置では、
プリントインタフェース制御部113内に、印刷ページ
全体のイメージデータを格納し得る大容量のメモリを設
ける必要がなくなる。また、DMA転送は、各ライン毎
にではなく、ページ全体のイメージデータを連続的に行
なうので、ラインの先頭アドレスを記録しておくテーブ
ルを設ける必要がなく、従って、コストが安くなるとい
う利点を有している。
プリントインタフェース制御部113内に、印刷ページ
全体のイメージデータを格納し得る大容量のメモリを設
ける必要がなくなる。また、DMA転送は、各ライン毎
にではなく、ページ全体のイメージデータを連続的に行
なうので、ラインの先頭アドレスを記録しておくテーブ
ルを設ける必要がなく、従って、コストが安くなるとい
う利点を有している。
【0006】換言すれば、プリントインタフェース制御
部113に、データを一時記憶するためにFIFO10
8が設けられていることから、プリンタ114への出力
中でもイメージデータのDMA転送が可能となり、ま
た、システムメモリ102にも、ページ単位に印刷する
状態で展開する必要がなく、システムメモリ102の連
続した領域にイメージデータ展開することが可能とな
る。
部113に、データを一時記憶するためにFIFO10
8が設けられていることから、プリンタ114への出力
中でもイメージデータのDMA転送が可能となり、ま
た、システムメモリ102にも、ページ単位に印刷する
状態で展開する必要がなく、システムメモリ102の連
続した領域にイメージデータ展開することが可能とな
る。
【0007】
【発明が解決しようとする課題】しかしながら、上述し
た従来のプリンタ制御装置は、プリンタ114に白黒の
イメージデータを出力するプリンタ制御を行なう場合に
は、白黒のイメージデータ自体が差程のデータ量のもの
でないことから問題は生じないが、プリンタ114がカ
ラープリンタであって、Bk(黒)/M(マゼンダ)/Y
(黄)/C(シアン)の4色からなる多量のカラーイメージ
データを扱うには、適していない。すなわち、多量のカ
ラーイメージデータをも取扱うことができるようにする
ため、図15の構成において、仮に、プリントインタフ
ェース制御部113内にイメージメモリをもたせるよう
にすると、より多量のメモリ容量が必要となり、高コス
トになるなどの問題が生ずる。
た従来のプリンタ制御装置は、プリンタ114に白黒の
イメージデータを出力するプリンタ制御を行なう場合に
は、白黒のイメージデータ自体が差程のデータ量のもの
でないことから問題は生じないが、プリンタ114がカ
ラープリンタであって、Bk(黒)/M(マゼンダ)/Y
(黄)/C(シアン)の4色からなる多量のカラーイメージ
データを扱うには、適していない。すなわち、多量のカ
ラーイメージデータをも取扱うことができるようにする
ため、図15の構成において、仮に、プリントインタフ
ェース制御部113内にイメージメモリをもたせるよう
にすると、より多量のメモリ容量が必要となり、高コス
トになるなどの問題が生ずる。
【0008】また、図15のプリンタ制御装置では、イ
メージデータを一時保持するために、1つのFIFO1
08が設けられているが、プリンタがカラープリンタの
場合、プリンタによっては色毎に印字タイミング(出力
タイミング)が異なるものもあることから、1つのFI
FO108だけでは、このような出力タイミングに合わ
せてシステムメモリ102からのデータ転送を行なうこ
とができない。また、イメージデータ量も大量なものと
なり、システムバス101のトラフィック量(使用量)が
増加し、プリンタ114への出力タイミングにデータ転
送が間に合わなくなる恐れがある。
メージデータを一時保持するために、1つのFIFO1
08が設けられているが、プリンタがカラープリンタの
場合、プリンタによっては色毎に印字タイミング(出力
タイミング)が異なるものもあることから、1つのFI
FO108だけでは、このような出力タイミングに合わ
せてシステムメモリ102からのデータ転送を行なうこ
とができない。また、イメージデータ量も大量なものと
なり、システムバス101のトラフィック量(使用量)が
増加し、プリンタ114への出力タイミングにデータ転
送が間に合わなくなる恐れがある。
【0009】本発明は、プリンタがカラープリンタであ
り、イメージデータがカラーイメージデータである場合
にも、メモリ使用量の増加を抑え、かつ、性能の低下を
抑えたプリント制御を効率良く行なうことの可能なプリ
ンタ制御装置およびプリンタ制御方法を提供することを
目的としている。
り、イメージデータがカラーイメージデータである場合
にも、メモリ使用量の増加を抑え、かつ、性能の低下を
抑えたプリント制御を効率良く行なうことの可能なプリ
ンタ制御装置およびプリンタ制御方法を提供することを
目的としている。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、請求項1乃至請求項14記載の発明では、CPU
と、イメージデータが展開されるシステムメモリと、該
システムメモリからシステムバスを介して転送されたイ
メージデータを印刷条件に適合するよう制御しながらカ
ラープリンタへ出力するプリントインタフェース制御手
段とを備えたプリンタ制御装置において、システムメモ
リには、カラーイメージデータが展開され、プリントイ
ンタフェース制御手段は、システムメモリからカラーイ
メージデータをシステムバスを介してプリントインタフ
ェース制御手段にDMA転送する制御を行なうDMA制
御手段、色毎にそれぞれ割り当てられてシステムメモリ
から転送されたカラーイメージデータのうちの対応した
色のカラーイメージデータをそれぞれ記憶する複数のF
IFOと、複数のFIFOの制御を行なうFIFO制御
手段と、複数のFIFOにそれぞれ記憶されている色毎
のカラーイメージデータをプリンタへ出力する際の選択
制御を行なうプリント出力制御手段とを有している。こ
れにより、メモリ使用量を抑え、バストランザクション
を効率良いものとし、また、プリントインタフェース制
御手段内に複数のFIFOを持つことで、システム全体
の性能の低下を抑えたカラープリンタへのイメージデー
タ転送が可能となる。具体的に、色毎のDMA転送に合
わせて該当するFIFOにデータを書き込むことで、請
求項4,請求項5,請求項6記載の発明のように、メモ
リ上に色毎に展開されたイメージデータのデータ転送に
も、また、1画素毎にパックされた展開されたイメージ
データ転送にも柔軟に対応することができる。
に、請求項1乃至請求項14記載の発明では、CPU
と、イメージデータが展開されるシステムメモリと、該
システムメモリからシステムバスを介して転送されたイ
メージデータを印刷条件に適合するよう制御しながらカ
ラープリンタへ出力するプリントインタフェース制御手
段とを備えたプリンタ制御装置において、システムメモ
リには、カラーイメージデータが展開され、プリントイ
ンタフェース制御手段は、システムメモリからカラーイ
メージデータをシステムバスを介してプリントインタフ
ェース制御手段にDMA転送する制御を行なうDMA制
御手段、色毎にそれぞれ割り当てられてシステムメモリ
から転送されたカラーイメージデータのうちの対応した
色のカラーイメージデータをそれぞれ記憶する複数のF
IFOと、複数のFIFOの制御を行なうFIFO制御
手段と、複数のFIFOにそれぞれ記憶されている色毎
のカラーイメージデータをプリンタへ出力する際の選択
制御を行なうプリント出力制御手段とを有している。こ
れにより、メモリ使用量を抑え、バストランザクション
を効率良いものとし、また、プリントインタフェース制
御手段内に複数のFIFOを持つことで、システム全体
の性能の低下を抑えたカラープリンタへのイメージデー
タ転送が可能となる。具体的に、色毎のDMA転送に合
わせて該当するFIFOにデータを書き込むことで、請
求項4,請求項5,請求項6記載の発明のように、メモ
リ上に色毎に展開されたイメージデータのデータ転送に
も、また、1画素毎にパックされた展開されたイメージ
データ転送にも柔軟に対応することができる。
【0011】また、請求項2,請求項3,請求項11記
載の発明では、プリントインタフェース制御手段には、
システムバスと複数のFIFOとの間に、さらに、シス
テムメモリからシステムバスを介してDMA転送される
カラーイメージデータを一時記憶するためのバスバッフ
ァが設けられ、FIFO制御手段は、バスバッファに一
時記憶されたカラーイメージデータを、その色に対応し
たFIFOに選択的に入力させるようになっており、シ
ステムバスとFIFOの間にバスバッファが設けられて
いることで、プリンタ側の転送幅と関係なくシステムバ
スのバス幅サイズで高速なDMA転送(データ転送)を行
なうことが可能となる。
載の発明では、プリントインタフェース制御手段には、
システムバスと複数のFIFOとの間に、さらに、シス
テムメモリからシステムバスを介してDMA転送される
カラーイメージデータを一時記憶するためのバスバッフ
ァが設けられ、FIFO制御手段は、バスバッファに一
時記憶されたカラーイメージデータを、その色に対応し
たFIFOに選択的に入力させるようになっており、シ
ステムバスとFIFOの間にバスバッファが設けられて
いることで、プリンタ側の転送幅と関係なくシステムバ
スのバス幅サイズで高速なDMA転送(データ転送)を行
なうことが可能となる。
【0012】また、請求項7,請求項12記載の発明で
は、FIFOのデータ幅サイズをプリンタへの転送幅よ
りも大きなものにし、FIFOの出力側でプリンタ側の
データ幅に変換するようになっている。これにより、F
IFOまでのデータの入力速度をより高速に行なうこと
ができる。すなわち、FIFOのデータ幅をプリンタ側
のデータ幅よりも大きくし、バスバッファからのバス幅
のデータをFIFOセレクタによってデータ幅を変換し
て、FIFOに入力することで、バスバッファからFI
FOまでの転送時間が短くなり、より高速にデータ転送
を行なうことができる。
は、FIFOのデータ幅サイズをプリンタへの転送幅よ
りも大きなものにし、FIFOの出力側でプリンタ側の
データ幅に変換するようになっている。これにより、F
IFOまでのデータの入力速度をより高速に行なうこと
ができる。すなわち、FIFOのデータ幅をプリンタ側
のデータ幅よりも大きくし、バスバッファからのバス幅
のデータをFIFOセレクタによってデータ幅を変換し
て、FIFOに入力することで、バスバッファからFI
FOまでの転送時間が短くなり、より高速にデータ転送
を行なうことができる。
【0013】また、請求項8記載の発明では、プリンタ
から入力される出力タイミング信号によって、色毎にD
MA起動及び出力タイミングを独立させることで、出力
タイミングに合わせた効率の良いデータ転送が可能とな
る。
から入力される出力タイミング信号によって、色毎にD
MA起動及び出力タイミングを独立させることで、出力
タイミングに合わせた効率の良いデータ転送が可能とな
る。
【0014】また、請求項9記載の発明では、プリント
出力制御手段は、プリンタへの画像出力タイミングとし
て任意の画像出力タイミングを設定可能となっており、
任意に設定した画像出力タイミングに合わせて色毎の各
FIFOからプリンタへデータを出力するようになって
いる。これにより、実際の有効画像サイズに合わせた効
率の良いデータ転送を行なうことができる。
出力制御手段は、プリンタへの画像出力タイミングとし
て任意の画像出力タイミングを設定可能となっており、
任意に設定した画像出力タイミングに合わせて色毎の各
FIFOからプリンタへデータを出力するようになって
いる。これにより、実際の有効画像サイズに合わせた効
率の良いデータ転送を行なうことができる。
【0015】また、請求項10記載の発明では、プリン
ト出力制御手段は、FIFOからのデータをプリンタの
印字方式に合わせてビット幅を変換し、プリンタに与え
る。これにより、システムメモリ上のイメージデータに
対してCPUが何ら画像処理を施すことなく、効率良い
データ転送が可能となる。すなわち、CPUにおける画
像処理の実行時間を短縮することで、効率の良いデータ
転送が可能となる。
ト出力制御手段は、FIFOからのデータをプリンタの
印字方式に合わせてビット幅を変換し、プリンタに与え
る。これにより、システムメモリ上のイメージデータに
対してCPUが何ら画像処理を施すことなく、効率良い
データ転送が可能となる。すなわち、CPUにおける画
像処理の実行時間を短縮することで、効率の良いデータ
転送が可能となる。
【0016】また、請求項13,請求項14記載の発明
では、1ライン中の画素数を偶数か奇数を識別してそれ
に合わせてデータを出力することにより、システムメモ
リ上でイメージデータにダミーデータを付加するなどの
処理を行なうことなく、効率の良いデータ転送が可能と
なる。また、色毎に出力タイミングが異なる場合にも、
それぞれの色に対して1ライン中の画素数が偶数/奇数
が識別しプリンタへのデータ転送が可能となる。
では、1ライン中の画素数を偶数か奇数を識別してそれ
に合わせてデータを出力することにより、システムメモ
リ上でイメージデータにダミーデータを付加するなどの
処理を行なうことなく、効率の良いデータ転送が可能と
なる。また、色毎に出力タイミングが異なる場合にも、
それぞれの色に対して1ライン中の画素数が偶数/奇数
が識別しプリンタへのデータ転送が可能となる。
【0017】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は本発明に係るプリンタ制御
装置の構成例を示す図である。図1を参照すると、この
プリンタ制御装置は、CPU4と、イメージデータが展
開されるシステムメモリ2と、該システムメモリ2から
システムバス1を介して転送されたイメージデータを印
刷条件に適合するよう制御しながらプリンタ(カラープ
リンタ)14へ出力するプリントインタフェース制御手
段13とを備えている。
に基づいて説明する。図1は本発明に係るプリンタ制御
装置の構成例を示す図である。図1を参照すると、この
プリンタ制御装置は、CPU4と、イメージデータが展
開されるシステムメモリ2と、該システムメモリ2から
システムバス1を介して転送されたイメージデータを印
刷条件に適合するよう制御しながらプリンタ(カラープ
リンタ)14へ出力するプリントインタフェース制御手
段13とを備えている。
【0018】ここで、システムメモリ2には、イメージ
データとして、カラーイメージデータが展開されるよう
になっている。図2,図3は、システムメモリ2へのカ
ラーイメージデータの展開例を示す図である。図2の例
では、システムメモリ2には、例えば、Bk(黒)/M
(マゼンダ)/Y(黄)/C(シアン)の4色からなるカラー
イメージデータが、各色毎に、すなわち、M,Y,C,
Bk毎に、別々の領域AR1,AR2,AR3,AR4に展
開されるようになっている。また、図3の例では、シス
テムメモリ2には、例えば、Bk(黒)/M(マゼンダ)/
Y(黄)/C(シアン)の4色からなるカラーイメージデー
タが、1画素単位のパックデータとして、システムメモ
リ2の連続アドレス領域AR0に展開されるようになっ
ている。
データとして、カラーイメージデータが展開されるよう
になっている。図2,図3は、システムメモリ2へのカ
ラーイメージデータの展開例を示す図である。図2の例
では、システムメモリ2には、例えば、Bk(黒)/M
(マゼンダ)/Y(黄)/C(シアン)の4色からなるカラー
イメージデータが、各色毎に、すなわち、M,Y,C,
Bk毎に、別々の領域AR1,AR2,AR3,AR4に展
開されるようになっている。また、図3の例では、シス
テムメモリ2には、例えば、Bk(黒)/M(マゼンダ)/
Y(黄)/C(シアン)の4色からなるカラーイメージデー
タが、1画素単位のパックデータとして、システムメモ
リ2の連続アドレス領域AR0に展開されるようになっ
ている。
【0019】なお、図2,図3において、各イメージデ
ータM1,Y1,C1,Bk1,M2,…は、例えば、8ビ
ットのものとなっており、また、図1の構成例におい
て、システムバス1は、例えば32ビット幅のものとな
っている。
ータM1,Y1,C1,Bk1,M2,…は、例えば、8ビ
ットのものとなっており、また、図1の構成例におい
て、システムバス1は、例えば32ビット幅のものとな
っている。
【0020】また、プリントインタフェース制御手段1
3は、色毎にそれぞれ割り当てられてシステムメモリ2
から転送されたカラーイメージデータのうち、対応した
色のカラーイメージデータをそれぞれ記憶する複数のF
IFO(色がM,Y,C,Bkの4種類である場合は、
4個のFIFO(8−1,8−2,8−3,8−4))
と、複数(図1の例では、4個)のFIFO8−1乃至8
−4の制御を行なうFIFO制御手段9と、複数のFI
FO8−1乃至8−4にそれぞれ記憶されている色毎の
カラーイメージデータをプリンタ14へ出力する際の選
択制御を行なうプリント出力制御手段11とを有してい
る。
3は、色毎にそれぞれ割り当てられてシステムメモリ2
から転送されたカラーイメージデータのうち、対応した
色のカラーイメージデータをそれぞれ記憶する複数のF
IFO(色がM,Y,C,Bkの4種類である場合は、
4個のFIFO(8−1,8−2,8−3,8−4))
と、複数(図1の例では、4個)のFIFO8−1乃至8
−4の制御を行なうFIFO制御手段9と、複数のFI
FO8−1乃至8−4にそれぞれ記憶されている色毎の
カラーイメージデータをプリンタ14へ出力する際の選
択制御を行なうプリント出力制御手段11とを有してい
る。
【0021】また、図1のプリンタ制御装置のプリント
インタフェース制御手段13には、システムバス1と複
数のFIFO8−1乃至8−4との間に、さらに、シス
テムメモリ2からシステムバス1を介して転送されるカ
ラーイメージデータを一時記憶するためのバスバッファ
6と、システムメモリ2からカラーイメージデータをシ
ステムバス1を介してバスバッファ6にDMA転送する
制御を行なうDMA制御手段5とが設けられており、こ
の場合、前記FIFO制御手段9は、バスバッファ6に
一時記憶されたカラーイメージデータを、その色に対応
したFIFOに選択的に入力させるようになっている。
インタフェース制御手段13には、システムバス1と複
数のFIFO8−1乃至8−4との間に、さらに、シス
テムメモリ2からシステムバス1を介して転送されるカ
ラーイメージデータを一時記憶するためのバスバッファ
6と、システムメモリ2からカラーイメージデータをシ
ステムバス1を介してバスバッファ6にDMA転送する
制御を行なうDMA制御手段5とが設けられており、こ
の場合、前記FIFO制御手段9は、バスバッファ6に
一時記憶されたカラーイメージデータを、その色に対応
したFIFOに選択的に入力させるようになっている。
【0022】また、この場合、FIFO制御手段9は、
システムバス1のバス幅サイズで転送されてくるデータ
(バスバッファ6にシステムバス1のバス幅サイズで一
時記憶されたカラーイメージデータのデータ)をプリン
タ14に適したデータサイズに変換してFIFO8−1
乃至8−4のいずれかに入力させるようになっている。
このため、図1の例では、FIFO制御手段9は、FI
FO8−1乃至8−4に関する全体の制御を行なうFI
FO制御部31と、システムバス1のバス幅サイズ(3
2ビット幅)で転送されてくるデータ(バスバッファ6に
システムバス1のバス幅サイズで一時記憶されたカラー
イメージデータのデータ)をプリンタ14に適したデー
タサイズに変換してFIFO8−1乃至8−4のいずれ
かに入力させるFIFOセレクタ32とにより構成され
ている。また、この場合、各FIFO8−1乃至8−4
に入力させるビット幅は、プリンタ14への転送ビット
幅よりも大きなものに設定されるようになっている。例
えば、各FIFO8−1乃至8−4に入力させるビット
幅は、16ビット幅に設定されるようになっている。
システムバス1のバス幅サイズで転送されてくるデータ
(バスバッファ6にシステムバス1のバス幅サイズで一
時記憶されたカラーイメージデータのデータ)をプリン
タ14に適したデータサイズに変換してFIFO8−1
乃至8−4のいずれかに入力させるようになっている。
このため、図1の例では、FIFO制御手段9は、FI
FO8−1乃至8−4に関する全体の制御を行なうFI
FO制御部31と、システムバス1のバス幅サイズ(3
2ビット幅)で転送されてくるデータ(バスバッファ6に
システムバス1のバス幅サイズで一時記憶されたカラー
イメージデータのデータ)をプリンタ14に適したデー
タサイズに変換してFIFO8−1乃至8−4のいずれ
かに入力させるFIFOセレクタ32とにより構成され
ている。また、この場合、各FIFO8−1乃至8−4
に入力させるビット幅は、プリンタ14への転送ビット
幅よりも大きなものに設定されるようになっている。例
えば、各FIFO8−1乃至8−4に入力させるビット
幅は、16ビット幅に設定されるようになっている。
【0023】このようなプリントインタフェース制御手
段13は、システムメモリ2に図2,図3のいずれの形
態でカラーイメージデータが展開されても、これに対す
るプリンタ制御処理を行なうことができるようになって
いる。但し、その場合、システムメモリ2に図2,図3
のいずれかの形態でカラーイメージデータが展開される
かに応じて、DMA制御手段5の制御を相違させるのが
良い。図4,図5は、システムメモリ2に、カラーイメ
ージデータが1画素単位のパックデータとして連続アド
レス領域に展開される場合,カラーイメージデータが色
毎に別々の領域に展開される場合のDMA制御手段5の
構成例をそれぞれ示す図である。
段13は、システムメモリ2に図2,図3のいずれの形
態でカラーイメージデータが展開されても、これに対す
るプリンタ制御処理を行なうことができるようになって
いる。但し、その場合、システムメモリ2に図2,図3
のいずれかの形態でカラーイメージデータが展開される
かに応じて、DMA制御手段5の制御を相違させるのが
良い。図4,図5は、システムメモリ2に、カラーイメ
ージデータが1画素単位のパックデータとして連続アド
レス領域に展開される場合,カラーイメージデータが色
毎に別々の領域に展開される場合のDMA制御手段5の
構成例をそれぞれ示す図である。
【0024】カラーイメージデータが図3のようにシス
テムメモリ2の連続アドレス領域に展開される場合に
は、DMA制御手段5は、図4のように、これからDM
A転送がなされようとするシステムメモリ2上の先頭ア
ドレスと1回のDMA転送量とがそれぞれ設定される1
つのDMAアドレスレジスタADRGと1つのDMAカ
ウントレジスタCNRGとからなる1つのDMA制御部
CTLだけにより構成することができる。
テムメモリ2の連続アドレス領域に展開される場合に
は、DMA制御手段5は、図4のように、これからDM
A転送がなされようとするシステムメモリ2上の先頭ア
ドレスと1回のDMA転送量とがそれぞれ設定される1
つのDMAアドレスレジスタADRGと1つのDMAカ
ウントレジスタCNRGとからなる1つのDMA制御部
CTLだけにより構成することができる。
【0025】一方、カラーイメージデータが図2のよう
に色毎にシステムメモリ2の別々の領域に展開される場
合には、DMA制御手段5は、図5のように、色毎の
(M,Y,C,Bk毎の)複数のDMA制御部CTL1,
CTL2,CTL3,CTL4により構成されるのが良
い。なお、各DMA制御部CTL1,CTL2,CT
L3,CTL4は、これからDMA転送がなされようとす
るシステムメモリ2上の各領域AR1,AR2,AR3,
AR4中の先頭アドレスとイメージデータのDMA転送
量とが色毎にそれぞれ独立して設定されるDMAアドレ
スレジスタADRG1,ADRG2,ADRG3,ADR
G4とDMAカウントレジスタCNRG1,CNRG2,
CNRG3,CNRG4とにより構成されている。このよ
うな構成により、DMA制御手段5は、プリンタ14に
イメージデータを与える出力タイミングが色毎に独立し
たものとなっている場合に、色毎の出力タイミングによ
り各DMA御御部CTL1,CTL2,CTL3,CTL4
を、色毎に独立に起動して、色毎のデータを対応したF
IFOに入力することが可能となる。なお、この場合、
各FIFO8−1乃至8−4に入力されたデータは、出
力タイミングが色毎に独立したものとなっていることか
ら、色毎に独立してプリンタ14へ出力されるようにな
っている。
に色毎にシステムメモリ2の別々の領域に展開される場
合には、DMA制御手段5は、図5のように、色毎の
(M,Y,C,Bk毎の)複数のDMA制御部CTL1,
CTL2,CTL3,CTL4により構成されるのが良
い。なお、各DMA制御部CTL1,CTL2,CT
L3,CTL4は、これからDMA転送がなされようとす
るシステムメモリ2上の各領域AR1,AR2,AR3,
AR4中の先頭アドレスとイメージデータのDMA転送
量とが色毎にそれぞれ独立して設定されるDMAアドレ
スレジスタADRG1,ADRG2,ADRG3,ADR
G4とDMAカウントレジスタCNRG1,CNRG2,
CNRG3,CNRG4とにより構成されている。このよ
うな構成により、DMA制御手段5は、プリンタ14に
イメージデータを与える出力タイミングが色毎に独立し
たものとなっている場合に、色毎の出力タイミングによ
り各DMA御御部CTL1,CTL2,CTL3,CTL4
を、色毎に独立に起動して、色毎のデータを対応したF
IFOに入力することが可能となる。なお、この場合、
各FIFO8−1乃至8−4に入力されたデータは、出
力タイミングが色毎に独立したものとなっていることか
ら、色毎に独立してプリンタ14へ出力されるようにな
っている。
【0026】また、システムメモリ5に展開されるカラ
ーイメージデータの態様によって、DMA制御手段5が
図4あるいは図5のいずれに構成される場合にも、DM
A制御手段5は、システムメモリ5の所定の領域に展開
されたカラーイメージデータを、所定のバイト数分(所
定の画素数分)、バースト転送によりシステムバス1を
介してプリントインタフェース制御手段13(バスバッ
ファ6)にDMA転送することができる。
ーイメージデータの態様によって、DMA制御手段5が
図4あるいは図5のいずれに構成される場合にも、DM
A制御手段5は、システムメモリ5の所定の領域に展開
されたカラーイメージデータを、所定のバイト数分(所
定の画素数分)、バースト転送によりシステムバス1を
介してプリントインタフェース制御手段13(バスバッ
ファ6)にDMA転送することができる。
【0027】また、図1の構成例では、プリント出力制
御手段11は、プリント出力に関する全体の制御を行な
うプリント制御部33と、各FIFO8−1乃至8−4
のそれぞれに対応して設けられ、各FIFO8−1乃至
8−4からのデータ(プリンタ14への転送ビット幅よ
りも大きなビット幅のものに設定されているデータ)
を、プリンタ14への転送ビット幅に変換して(例え
ば、16ビット幅から8ビット幅に変換して)、プリン
タ14に出力するプリントセレクタ34−1乃至34−
4とにより構成されている。
御手段11は、プリント出力に関する全体の制御を行な
うプリント制御部33と、各FIFO8−1乃至8−4
のそれぞれに対応して設けられ、各FIFO8−1乃至
8−4からのデータ(プリンタ14への転送ビット幅よ
りも大きなビット幅のものに設定されているデータ)
を、プリンタ14への転送ビット幅に変換して(例え
ば、16ビット幅から8ビット幅に変換して)、プリン
タ14に出力するプリントセレクタ34−1乃至34−
4とにより構成されている。
【0028】ここで、プリント出力制御手段11は、プ
リンタへの画像出力タイミングとして任意の画像出力タ
イミングを設定可能となっており、任意に設定された画
像出力タイミングに合わせて色毎の各FIFO8−1乃
至8−4からプリンタへデータを出力するようになって
いる。これにより、システムメモリ2上のデータ量をよ
り一層減らし、かつ転送効率をより一層高めることがで
きる。
リンタへの画像出力タイミングとして任意の画像出力タ
イミングを設定可能となっており、任意に設定された画
像出力タイミングに合わせて色毎の各FIFO8−1乃
至8−4からプリンタへデータを出力するようになって
いる。これにより、システムメモリ2上のデータ量をよ
り一層減らし、かつ転送効率をより一層高めることがで
きる。
【0029】また、プリント出力制御手段は、FIFO
からのデータをプリンタの印字方式に合わせてビット幅
を変換し、プリンタに与えることも可能となっている。
からのデータをプリンタの印字方式に合わせてビット幅
を変換し、プリンタに与えることも可能となっている。
【0030】さらに、プリント制御手段11は、FIF
Oからのデータをプリンタへの転送データ幅に変換し
て、プリンタに出力する際、プリンタの1ライン中の出
力画素数が偶数か奇数かを識別し、偶数か奇数かに合わ
せて各FIFOからのデータをプリンタに出力する機能
をも有している。
Oからのデータをプリンタへの転送データ幅に変換し
て、プリンタに出力する際、プリンタの1ライン中の出
力画素数が偶数か奇数かを識別し、偶数か奇数かに合わ
せて各FIFOからのデータをプリンタに出力する機能
をも有している。
【0031】さらに、プリント制御手段11は、プリン
タの1ライン中の出力画素数が偶数か奇数かを色毎に独
立して識別し、色毎に独立して識別した偶数か奇数かに
合わせてFIFOからのデータをプリンタに出力する機
能をも有している。
タの1ライン中の出力画素数が偶数か奇数かを色毎に独
立して識別し、色毎に独立して識別した偶数か奇数かに
合わせてFIFOからのデータをプリンタに出力する機
能をも有している。
【0032】次に、このような構成のプリンタ制御装置
の動作を説明する。
の動作を説明する。
【0033】先ず、システムメモリ2に図2に示すよう
に、色別にカラーイメージデータが展開される場合につ
いて説明する。なお、この場合に、DMA制御手段5に
ついては、これを図5に示したような構成のものにする
ことができる。すなわち、DMA制御手段5には、色毎
のDMA制御部CTL1,CTL2,CTL3,CTL4を
用意し、各DMA制御部CTL1〜CTL4の各DMAア
ドレスレジスタADRG1〜ADRG4にシステムメモリ
2上の各領域AR1〜AR4の先頭アドレスを初期設定す
ることができる。また、各DMA制御部CTL1〜CT
L4の各DMAカウントレジスタCNRG1〜CNRG4
にそれぞれ各色毎の1回分のDMA転送量をそれぞれ独
立して設定することができる。このようにして、DMA
制御手段5の設定を行った後、プリンタ14に対してプ
リント要求がCPU4から出力されると、DMA制御手
段5は、このプリント要求を受けて、DMA起動可能な
色を選択し、この色に対応したシステムメモリ2の領域
の所定のアドレス位置を選択し、選択したアドレス位置
からシステムメモリ2上のイメージデータをこの色に対
応して設定されている所定のDMA転送量分だけ、シス
テムバス1のバス幅(32ビット幅)で、バスバッファ6
へDMA転送を行う。
に、色別にカラーイメージデータが展開される場合につ
いて説明する。なお、この場合に、DMA制御手段5に
ついては、これを図5に示したような構成のものにする
ことができる。すなわち、DMA制御手段5には、色毎
のDMA制御部CTL1,CTL2,CTL3,CTL4を
用意し、各DMA制御部CTL1〜CTL4の各DMAア
ドレスレジスタADRG1〜ADRG4にシステムメモリ
2上の各領域AR1〜AR4の先頭アドレスを初期設定す
ることができる。また、各DMA制御部CTL1〜CT
L4の各DMAカウントレジスタCNRG1〜CNRG4
にそれぞれ各色毎の1回分のDMA転送量をそれぞれ独
立して設定することができる。このようにして、DMA
制御手段5の設定を行った後、プリンタ14に対してプ
リント要求がCPU4から出力されると、DMA制御手
段5は、このプリント要求を受けて、DMA起動可能な
色を選択し、この色に対応したシステムメモリ2の領域
の所定のアドレス位置を選択し、選択したアドレス位置
からシステムメモリ2上のイメージデータをこの色に対
応して設定されている所定のDMA転送量分だけ、シス
テムバス1のバス幅(32ビット幅)で、バスバッファ6
へDMA転送を行う。
【0034】このようにして、バスバッファ6に一旦保
持された所定の色のイメージデータ(32ビット幅デー
タ)は、FIFO制御手段9の制御によって(FIFOセ
レクタ32)によって、FIFOのビット幅(例えば、1
6ビット幅)に変換されて、この色に対応したFIFO
に転送される。
持された所定の色のイメージデータ(32ビット幅デー
タ)は、FIFO制御手段9の制御によって(FIFOセ
レクタ32)によって、FIFOのビット幅(例えば、1
6ビット幅)に変換されて、この色に対応したFIFO
に転送される。
【0035】なお、この際、FIFO制御部31は、F
IFOに転送されるべきデータが、色毎に展開されたイ
メージデータであるか、または各色を1画素にパックさ
れて展開されたイメージデータであるかを、例えばCP
U4からのコントロール信号によって識別し、FIFO
セレクタ32の動作を制御する。
IFOに転送されるべきデータが、色毎に展開されたイ
メージデータであるか、または各色を1画素にパックさ
れて展開されたイメージデータであるかを、例えばCP
U4からのコントロール信号によって識別し、FIFO
セレクタ32の動作を制御する。
【0036】具体的に、システムメモリ2にイメージデ
ータが図2に示すように色毎に展開されている場合、D
MA制御手段5およびFIFO制御手段9は、次のよう
な転送制御を行う。すなわち、DMA制御手段5は、例
えば、最初、システムメモリ2の1つの領域(例えばA
R1)の1つの色(例えばM)のイメージデータ(M1,
M2,M3,…)について、これを例えば16バイト分(M
1〜M32)、一度にバスバッファ6にバースト転送する。
これにより、バスバッファ6は、図6(a)に示すような
状態になり、バスバッファ6には、32ビット幅で、1
6バイト分のデータ(M1〜M32)が一時記憶される。ま
た、このとき、FIFO制御手段9は、いま転送された
イメージデータが色(M)であるとの信号を得て、バスバ
ッファ6に一時記憶された32ビット幅の色(M)のデー
タを、16ビット幅に変換してこの色(M)に対応したF
IFO8−1に転送する。これにより、FIFO8−1
は、図6(b)のような状態となり、FIFO8−1に
は、16ビット幅の2画素分ずつの色(M)についてのデ
ータ(1画素中の1つの色のデータは8ビット)が一度に
格納される。
ータが図2に示すように色毎に展開されている場合、D
MA制御手段5およびFIFO制御手段9は、次のよう
な転送制御を行う。すなわち、DMA制御手段5は、例
えば、最初、システムメモリ2の1つの領域(例えばA
R1)の1つの色(例えばM)のイメージデータ(M1,
M2,M3,…)について、これを例えば16バイト分(M
1〜M32)、一度にバスバッファ6にバースト転送する。
これにより、バスバッファ6は、図6(a)に示すような
状態になり、バスバッファ6には、32ビット幅で、1
6バイト分のデータ(M1〜M32)が一時記憶される。ま
た、このとき、FIFO制御手段9は、いま転送された
イメージデータが色(M)であるとの信号を得て、バスバ
ッファ6に一時記憶された32ビット幅の色(M)のデー
タを、16ビット幅に変換してこの色(M)に対応したF
IFO8−1に転送する。これにより、FIFO8−1
は、図6(b)のような状態となり、FIFO8−1に
は、16ビット幅の2画素分ずつの色(M)についてのデ
ータ(1画素中の1つの色のデータは8ビット)が一度に
格納される。
【0037】このようにして、1つの色(M)のイメージ
データについて所定のDMA転送量(上記例では、16
バイト分)で転送を行った後、次に、DMA制御手段5
は、例えば、システムメモリ2の次の領域(例えばA
R2)の1つの色(例えばY)のイメージデータ(Y1,
Y2,Y3,…)について、これを例えば16バイト分(Y
1〜Y32)、一度にバスバッファ6にバースト転送する。
これにより、バスバッファ6は、図6(c)に示すような
状態になり、バスバッファ6には、32ビット幅で、1
6バイト分のデータ(Y1〜Y32)が一時記憶される。ま
た、このとき、FIFO制御手段9は、いま転送された
イメージデータが色(Y)であるとの信号を得て、バスバ
ッファ6に一時記憶された32ビット幅の色(Y)のデー
タを、16ビット幅に変換してこの色(Y)に対応したF
IFO8−2に転送する。これにより、FIFO8−2
は、図6(d)のような状態となり、FIFO8−2に
は、16ビット幅の2画素分ずつの色(Y)についてのデ
ータ(1画素中の1つの色のデータは8ビット)が一度に
格納される。
データについて所定のDMA転送量(上記例では、16
バイト分)で転送を行った後、次に、DMA制御手段5
は、例えば、システムメモリ2の次の領域(例えばA
R2)の1つの色(例えばY)のイメージデータ(Y1,
Y2,Y3,…)について、これを例えば16バイト分(Y
1〜Y32)、一度にバスバッファ6にバースト転送する。
これにより、バスバッファ6は、図6(c)に示すような
状態になり、バスバッファ6には、32ビット幅で、1
6バイト分のデータ(Y1〜Y32)が一時記憶される。ま
た、このとき、FIFO制御手段9は、いま転送された
イメージデータが色(Y)であるとの信号を得て、バスバ
ッファ6に一時記憶された32ビット幅の色(Y)のデー
タを、16ビット幅に変換してこの色(Y)に対応したF
IFO8−2に転送する。これにより、FIFO8−2
は、図6(d)のような状態となり、FIFO8−2に
は、16ビット幅の2画素分ずつの色(Y)についてのデ
ータ(1画素中の1つの色のデータは8ビット)が一度に
格納される。
【0038】このようにして、システムメモリ2の色毎
の領域AR1,AR2,AR3,AR4から、M,Y,C,
Bkの各色毎に、それぞれ所定のDMA転送量(上記例
では、すべて、16バイト分)でDMA転送を順次に行
った後、次に、DMA制御手段5は、例えば、システム
メモリ2の1つの領域(例えばAR1)の1つの色(例えば
M)の次のイメージデータ(M32,…)について、同様の
仕方で、これを例えば16バイト分、一度にバスバッフ
ァ6にバースト転送し、また、バスバッファ6に一時記
憶された32ビット幅の色(M)のデータを、16ビット
幅に変換してこの色(M)に対応したFIFO8−1に転
送する。
の領域AR1,AR2,AR3,AR4から、M,Y,C,
Bkの各色毎に、それぞれ所定のDMA転送量(上記例
では、すべて、16バイト分)でDMA転送を順次に行
った後、次に、DMA制御手段5は、例えば、システム
メモリ2の1つの領域(例えばAR1)の1つの色(例えば
M)の次のイメージデータ(M32,…)について、同様の
仕方で、これを例えば16バイト分、一度にバスバッフ
ァ6にバースト転送し、また、バスバッファ6に一時記
憶された32ビット幅の色(M)のデータを、16ビット
幅に変換してこの色(M)に対応したFIFO8−1に転
送する。
【0039】このようにして、各色(M,Y,C,Bk)
のイメージデータについて、色毎に、それぞれ所定のD
MA転送量でバスバッファ6にデータを高速転送し、バ
スバッファ6に色毎に転送されたデータを各色に対応す
るFIFOに転送するという仕方で、FIFO8−1〜
8−4に各色のデータを順次、蓄積することができる。
のイメージデータについて、色毎に、それぞれ所定のD
MA転送量でバスバッファ6にデータを高速転送し、バ
スバッファ6に色毎に転送されたデータを各色に対応す
るFIFOに転送するという仕方で、FIFO8−1〜
8−4に各色のデータを順次、蓄積することができる。
【0040】ここで、バスバッファ6に転送された32
bit幅のデータを16bit幅に変換して色毎のFI
FOに入力する際、FIFO制御部31では、バスバッ
ファ6及びFIFOセレクタ32のデータがどの色かを
識別し、その色に該当するFIFOに対してのみ、ライ
ト信号を与え、FIFOセレクタ32から出力されるイ
メージデータを該当のFIFOに入力する。
bit幅のデータを16bit幅に変換して色毎のFI
FOに入力する際、FIFO制御部31では、バスバッ
ファ6及びFIFOセレクタ32のデータがどの色かを
識別し、その色に該当するFIFOに対してのみ、ライ
ト信号を与え、FIFOセレクタ32から出力されるイ
メージデータを該当のFIFOに入力する。
【0041】このようにして、各色毎のイメージデータ
が各FIFO8−1〜8−4に転送され、プリンタ14
がプリント可能状態になると、プリント出力制御手段1
1は、FIFO8−1〜8−4内のデータをプリンタ1
4に対して出力する。すなわち、プリント制御部33で
は、プリンタ14へのライン同期信号などの出力タイミ
ング信号に合わせ、FIFOからのデータの読出し信号
およびプリンタセレクタへのアウトプットイネーブル信
号を出力する。また、プリンタセレクタは、アウトプッ
トイネーブルがアクティブでない場合には白を印字する
ダミーデータをプリンタ14に出力する。
が各FIFO8−1〜8−4に転送され、プリンタ14
がプリント可能状態になると、プリント出力制御手段1
1は、FIFO8−1〜8−4内のデータをプリンタ1
4に対して出力する。すなわち、プリント制御部33で
は、プリンタ14へのライン同期信号などの出力タイミ
ング信号に合わせ、FIFOからのデータの読出し信号
およびプリンタセレクタへのアウトプットイネーブル信
号を出力する。また、プリンタセレクタは、アウトプッ
トイネーブルがアクティブでない場合には白を印字する
ダミーデータをプリンタ14に出力する。
【0042】このような制御により、各FIFO8−1
〜8−4からプリンタ14へ出力される16bit幅の
イメージデータは、各FIFO8−1〜8−4に対応す
るプリンタセレクタ34−1〜34−4を介して8bi
t幅に変換されて、プリンタ14に出力される。
〜8−4からプリンタ14へ出力される16bit幅の
イメージデータは、各FIFO8−1〜8−4に対応す
るプリンタセレクタ34−1〜34−4を介して8bi
t幅に変換されて、プリンタ14に出力される。
【0043】具体的に、プリント制御部33は、色毎の
カラーイメージ展開のデータを扱う時は、FIFOから
の出力される16bitデータに対して、上位8bit
のデータ,下位8ビットのデータを交互に出力するよう
に、出力制御信号をプリントセレクタ34−1〜34−
4に対して送る。
カラーイメージ展開のデータを扱う時は、FIFOから
の出力される16bitデータに対して、上位8bit
のデータ,下位8ビットのデータを交互に出力するよう
に、出力制御信号をプリントセレクタ34−1〜34−
4に対して送る。
【0044】すなわち、色毎のカラーイメージデータ展
開のデータを扱う場合、各FIFO8−1〜8−4に
は、図6(b),(d)に示したように、1つの色につい
て、16ビット幅の2画素分のデータ(1画素中の1つ
の色のデータは8ビット)が一度に格納されるので、1
6bit幅の各FIFO8−1〜8−4からは1回の読
出し動作で、1つの色について16ビット幅の2画素分
のデータが出力される。この際、プリンタセレクタは、
アウトプットイネーブルがアクティブであるとき、図7
に示すように、一度に出力される2画素分のデータ(図
7の例では、M1,M2)を、1画素分のデータ(8ビット
幅)ごとに分けて、交互にプリンタ14へ出力する。
開のデータを扱う場合、各FIFO8−1〜8−4に
は、図6(b),(d)に示したように、1つの色につい
て、16ビット幅の2画素分のデータ(1画素中の1つ
の色のデータは8ビット)が一度に格納されるので、1
6bit幅の各FIFO8−1〜8−4からは1回の読
出し動作で、1つの色について16ビット幅の2画素分
のデータが出力される。この際、プリンタセレクタは、
アウトプットイネーブルがアクティブであるとき、図7
に示すように、一度に出力される2画素分のデータ(図
7の例では、M1,M2)を、1画素分のデータ(8ビット
幅)ごとに分けて、交互にプリンタ14へ出力する。
【0045】具体的に、プリント制御部33は、色毎の
カラーイメージ展開のデータを扱う時は、FIFOから
出力される16ビット幅のデータに対して、上位8ビッ
トのデータ,下位8ビットのデータを交互にプリンタ1
4へ出力するように、出力制御信号をプリントセレクタ
34−1〜34−4に対して送る。これにより、プリン
タ14には、上位8ビットのデータ,下位8ビットのデ
ータが、この順に送られる。
カラーイメージ展開のデータを扱う時は、FIFOから
出力される16ビット幅のデータに対して、上位8ビッ
トのデータ,下位8ビットのデータを交互にプリンタ1
4へ出力するように、出力制御信号をプリントセレクタ
34−1〜34−4に対して送る。これにより、プリン
タ14には、上位8ビットのデータ,下位8ビットのデ
ータが、この順に送られる。
【0046】また、プリンタセレクタは、アウトプット
イネーブルがアクティブでない場合には、余白プリント
をするため、図8に示すように、白を印字するダミーデ
ータ(1回分が8ビット)をプリンタ14に出力する。
イネーブルがアクティブでない場合には、余白プリント
をするため、図8に示すように、白を印字するダミーデ
ータ(1回分が8ビット)をプリンタ14に出力する。
【0047】ところで、色毎のカラーイメージデータ展
開のデータを扱う場合、各FIFO8−1〜8−4に、
上述のように、16ビット幅の2画素分のデータ(1画
素分のデータは8ビット)を一度に格納し、各FIFO
8−1〜8−4から1回の読出し動作で16ビット幅の
2画素分のデータ(1画素分のデータは8ビット幅)を出
力する場合、1ラインの出力画素数が奇数のときには、
最後の1画素分のデータが次ラインに出力されてしまう
という問題が生ずることがある。
開のデータを扱う場合、各FIFO8−1〜8−4に、
上述のように、16ビット幅の2画素分のデータ(1画
素分のデータは8ビット)を一度に格納し、各FIFO
8−1〜8−4から1回の読出し動作で16ビット幅の
2画素分のデータ(1画素分のデータは8ビット幅)を出
力する場合、1ラインの出力画素数が奇数のときには、
最後の1画素分のデータが次ラインに出力されてしまう
という問題が生ずることがある。
【0048】図9はこのような問題を回避するためのプ
リント制御部33内のステートマシンを示す図であり、
このステートマシンは、1ライン中の偶数(even)/奇数
(odd)画素出力の制御を行なうようになっている。
リント制御部33内のステートマシンを示す図であり、
このステートマシンは、1ライン中の偶数(even)/奇数
(odd)画素出力の制御を行なうようになっている。
【0049】具体的に、このステートマシンは、1ライ
ン中の画素出力が偶数(even)の場合には、図10のタイ
ミングチャートに示すような制御を行ない、また、1ラ
イン中の画素出力が奇数(odd)の場合には、図11のタ
イミングチャートに示すような制御を行う。
ン中の画素出力が偶数(even)の場合には、図10のタイ
ミングチャートに示すような制御を行ない、また、1ラ
イン中の画素出力が奇数(odd)の場合には、図11のタ
イミングチャートに示すような制御を行う。
【0050】なお、図10,図11における奇数ライン
とは、1,3,5,…,2n−1ライン(n>0)を表わ
し、偶数ラインとは2,4,6,…,2nライン(n>
0)を表わす。また、図10,図11において、clk
はFIFO及びプリンタへの出力クロックであり、FI
FOからのデータ出力はclkの立ち上がりに同期し、
プリンタへのデータ出力はclkの立ち下がりに同期す
る。また、stateは図9に示すステートを表し、/
oeはプリントデータのアウトプットイネーブル信号,
/frenはFIFOのリード(読出し)イネーブル信
号,fdata〈15..0〉はFIFOからの出力デ
ータ,pdata〈7..0〉はプリントセレクタから
の出力データをそれぞれ表わしている。
とは、1,3,5,…,2n−1ライン(n>0)を表わ
し、偶数ラインとは2,4,6,…,2nライン(n>
0)を表わす。また、図10,図11において、clk
はFIFO及びプリンタへの出力クロックであり、FI
FOからのデータ出力はclkの立ち上がりに同期し、
プリンタへのデータ出力はclkの立ち下がりに同期す
る。また、stateは図9に示すステートを表し、/
oeはプリントデータのアウトプットイネーブル信号,
/frenはFIFOのリード(読出し)イネーブル信
号,fdata〈15..0〉はFIFOからの出力デ
ータ,pdata〈7..0〉はプリントセレクタから
の出力データをそれぞれ表わしている。
【0051】図9において、プリント制御部33は、プ
リンタ14が出力可能状態(アウトプットイネーブル)に
なるまでidleステートのまま待機している。プリン
タが出力可能(アウトプットイネーブル)になると、偶数
/奇数判定フラグFLAGがセット(ON)されていなけ
れば(OFFであれば)、oddステートへ遷移し、セッ
ト(ON)されていれば、evenステートヘ遷移する。
以後、1ラインの出力が完了するまでevenステート
←→oddステートの間を遷移し続ける。またこのステ
ートによって図10,図11に示すタイミングでFIF
Oリードイネーブル信号(/fren)をFIFO及びプ
リントセレクタへ出力し、/oe信号をプリンタセレク
タへ出力する。ここで、/fren信号はFIFO制御
部31から出力されるが、この信号はプリンタセレクタ
にも入力され、16ビット幅データの上位/下位8ビッ
トのセレクトに用いられる。また、プリント制御部から
プリントセレクタへ入力される/oe信号によって、イ
メージデータ及びダミーデータの出力制御を行なう。
リンタ14が出力可能状態(アウトプットイネーブル)に
なるまでidleステートのまま待機している。プリン
タが出力可能(アウトプットイネーブル)になると、偶数
/奇数判定フラグFLAGがセット(ON)されていなけ
れば(OFFであれば)、oddステートへ遷移し、セッ
ト(ON)されていれば、evenステートヘ遷移する。
以後、1ラインの出力が完了するまでevenステート
←→oddステートの間を遷移し続ける。またこのステ
ートによって図10,図11に示すタイミングでFIF
Oリードイネーブル信号(/fren)をFIFO及びプ
リントセレクタへ出力し、/oe信号をプリンタセレク
タへ出力する。ここで、/fren信号はFIFO制御
部31から出力されるが、この信号はプリンタセレクタ
にも入力され、16ビット幅データの上位/下位8ビッ
トのセレクトに用いられる。また、プリント制御部から
プリントセレクタへ入力される/oe信号によって、イ
メージデータ及びダミーデータの出力制御を行なう。
【0052】また、プリント制御部33では、さらに、
1ラインの出力数をカウントするカウンタも保持してお
り、図9において、oddステートの時に1ラインの出
力数のカウントが終了するとoddendステートへ遷
移し、偶数/奇数判定フラグFLAGをセットする(O
Nにする)。次ラインの出力においてはこのフラグFL
AGをチェックし、フラグFLAGがセット(ON)され
ているならば、1ラインが奇数画素数であると認識し、
evenステートへ遷移し、図11で示すタイミングで
/fren信号を出力する。またこの時にフラグFLA
Gをリセットする(OFFにする)。
1ラインの出力数をカウントするカウンタも保持してお
り、図9において、oddステートの時に1ラインの出
力数のカウントが終了するとoddendステートへ遷
移し、偶数/奇数判定フラグFLAGをセットする(O
Nにする)。次ラインの出力においてはこのフラグFL
AGをチェックし、フラグFLAGがセット(ON)され
ているならば、1ラインが奇数画素数であると認識し、
evenステートへ遷移し、図11で示すタイミングで
/fren信号を出力する。またこの時にフラグFLA
Gをリセットする(OFFにする)。
【0053】このような制御により、1ラインが偶数画
素数の場合は、フラグは常にリセット(OFF)されたま
まとなり、図10に示すように、奇数ライン,偶数ライ
ンのいずれもフラグFLAGはOFFとなって、FIF
Oからのデータの読出しタイミングは、奇数ライン,偶
数ラインともに、常に、奇数画素(odd),偶数画素(eve
n)の順となる。これに対し、1ラインが奇数画素数の場
合は、フラグFLAGは、ライン毎にOFF→ON→O
FF→ON....と交互に変化し、それに合わせてプ
リント制御部からのFIFOの読出しタイミングも図1
1のように変わる。
素数の場合は、フラグは常にリセット(OFF)されたま
まとなり、図10に示すように、奇数ライン,偶数ライ
ンのいずれもフラグFLAGはOFFとなって、FIF
Oからのデータの読出しタイミングは、奇数ライン,偶
数ラインともに、常に、奇数画素(odd),偶数画素(eve
n)の順となる。これに対し、1ラインが奇数画素数の場
合は、フラグFLAGは、ライン毎にOFF→ON→O
FF→ON....と交互に変化し、それに合わせてプ
リント制御部からのFIFOの読出しタイミングも図1
1のように変わる。
【0054】すなわち、この場合、奇数ラインの最終の
oddendにより、フラグFLAGがONとなり、また、偶
数ラインの最後にoddendがないことにより、フラグFL
AGがOFFとなり、FIFOからのデータの読出しタ
イミングは、奇数ラインでは、奇数画素(odd),偶数画
素(even)の順となり、偶数ラインでは、偶数画素(eve
n),奇数画素(odd)となる。
oddendにより、フラグFLAGがONとなり、また、偶
数ラインの最後にoddendがないことにより、フラグFL
AGがOFFとなり、FIFOからのデータの読出しタ
イミングは、奇数ラインでは、奇数画素(odd),偶数画
素(even)の順となり、偶数ラインでは、偶数画素(eve
n),奇数画素(odd)となる。
【0055】これによってイメージデータをシステムメ
モリ2上に展開する場合に、CPU1がダミーデータを
付加するなどの処理を行なうことなく、1ライン中の偶
数/奇数画素の出力を容易に行なうことができ、FIF
Oから1回の読出し動作で2画素分のデータが出力され
るとき、1ラインの出力画素数が奇数の場合であって
も、最終の1画素分のデータが次ラインに出力されてし
まうという事態が生ずるのを回避できる。
モリ2上に展開する場合に、CPU1がダミーデータを
付加するなどの処理を行なうことなく、1ライン中の偶
数/奇数画素の出力を容易に行なうことができ、FIF
Oから1回の読出し動作で2画素分のデータが出力され
るとき、1ラインの出力画素数が奇数の場合であって
も、最終の1画素分のデータが次ラインに出力されてし
まうという事態が生ずるのを回避できる。
【0056】また、色毎にプリンタ14への出力タイミ
ングが異なる場合は、色毎にこのようなステートマシン
を用意することで、上記の問題を回避できる。
ングが異なる場合は、色毎にこのようなステートマシン
を用意することで、上記の問題を回避できる。
【0057】次に、システムメモリ2に図3に示すよう
に、各色を1画素単位でパックしたカラーイメージデー
タが展開される場合について説明する。なお、この場合
に、DMA制御手段5については、これを図4に示した
ような構成のものにすることができる。すなわち、DM
A制御手段5には、1つのDMA制御部CTLだけを用
意し、このDMA制御部CTLのDMAアドレスレジス
タADRGにシステムメモリ2上の領域AR0の先頭ア
ドレスを初期設定することができる。また、DMA制御
部CTLのDMAカウントレジスタCNRGにイメージ
データのDMA転送量を設定することができる。このよ
うにして、DMA制御手段5の設定を行った後、プリン
タ14に対してプリント要求がCPU4から出力される
と、DMA制御手段5は、このプリント要求を受けて、
システムメモリ2の領域の所定のアドレス位置を選択
し、選択したアドレス位置からシステムメモリ2上のイ
メージデータを所定のDMA転送量分だけ、システムバ
ス1のバス幅(32ビット幅)で、バスバッファ6へDM
A転送を行う。
に、各色を1画素単位でパックしたカラーイメージデー
タが展開される場合について説明する。なお、この場合
に、DMA制御手段5については、これを図4に示した
ような構成のものにすることができる。すなわち、DM
A制御手段5には、1つのDMA制御部CTLだけを用
意し、このDMA制御部CTLのDMAアドレスレジス
タADRGにシステムメモリ2上の領域AR0の先頭ア
ドレスを初期設定することができる。また、DMA制御
部CTLのDMAカウントレジスタCNRGにイメージ
データのDMA転送量を設定することができる。このよ
うにして、DMA制御手段5の設定を行った後、プリン
タ14に対してプリント要求がCPU4から出力される
と、DMA制御手段5は、このプリント要求を受けて、
システムメモリ2の領域の所定のアドレス位置を選択
し、選択したアドレス位置からシステムメモリ2上のイ
メージデータを所定のDMA転送量分だけ、システムバ
ス1のバス幅(32ビット幅)で、バスバッファ6へDM
A転送を行う。
【0058】このようにして、バスバッファ6に一旦保
持されたイメージデータ(32ビット幅データ)は、FI
FO制御手段9の制御によって(FIFOセレクタ32)
によって、FIFOのビット幅(例えば、16ビット幅)
に変換されて、イメージデータの色に対応したFIFO
に転送される。
持されたイメージデータ(32ビット幅データ)は、FI
FO制御手段9の制御によって(FIFOセレクタ32)
によって、FIFOのビット幅(例えば、16ビット幅)
に変換されて、イメージデータの色に対応したFIFO
に転送される。
【0059】なお、この際、FIFO制御部31は、F
IFOに転送されるべきデータが、色毎に展開されたイ
メージデータであるか、または各色を1画素にパックさ
れて展開されたイメージデータであるかを、例えばCP
U4からのコントロール信号によって識別し、FIFO
セレクタ32の動作を制御する。
IFOに転送されるべきデータが、色毎に展開されたイ
メージデータであるか、または各色を1画素にパックさ
れて展開されたイメージデータであるかを、例えばCP
U4からのコントロール信号によって識別し、FIFO
セレクタ32の動作を制御する。
【0060】具体的に、システムメモリ2にイメージデ
ータが図3に示すように各色が1画素にパックされて連
続領域に展開されている場合、DMA制御手段5および
FIFO制御手段9は、次のような転送制御を行う。す
なわち、DMA制御手段5は、例えば、最初、システム
メモリ2の領域AR0のイメージデータ(M1,Y1,
C1,Bk1,M2,…)について、これを例えば16バイ
ト分(M1〜BK4)、一度にバスバッファ6にバースト転
送する。これにより、バスバッファ6は、図12に示す
ような状態になり、バスバッファ6には、32ビット幅
で、16バイト分のデータ(M1〜BK4)が一時記憶され
る。FIFO制御手段9は、バスバッファ6に転送され
た32ビット幅のイメージデータを例えば先入先出方式
で読み出すが、このとき、読み出した32ビット幅のデ
ータ(M,Y,C,Bkの組からなるデータ)を、図12
に示すように、8ビット幅に変換して(色毎のデータに
分割変換して)、各色に対応したFIFOに転送する。
すなわち、(M1,Y1,C1,Bk1)の32ビット幅のデ
ータをM1のデータ(8ビット),Y1のデータ(8ビッ
ト),C1のデータ(8ビット),Bk1のデータ(8ビッ
ト)にそれぞれ分割し、各8ビットデータを順次に、対
応する色のFIFOに転送する。ところで、本実施形態
の例では、各FIFO8−1〜8−4は、16ビット幅
のものであるので、各FIFO8−1〜8−4に8ビッ
ト幅のデータが転送されるとき、この8ビット幅のデー
タは、各FIFOの例えば上位8ビットに格納される。
なお、このとき、各FIFO8−1〜8−4の下位8ビ
ットには、ダミーデータが設定される。これにより、例
えば、FIFO8−1は、図13のような状態となり、
FIFO8−1には、上位8ビットに1画素分のデータ
が格納され下位8ビットには、ダミーデータが格納され
る。
ータが図3に示すように各色が1画素にパックされて連
続領域に展開されている場合、DMA制御手段5および
FIFO制御手段9は、次のような転送制御を行う。す
なわち、DMA制御手段5は、例えば、最初、システム
メモリ2の領域AR0のイメージデータ(M1,Y1,
C1,Bk1,M2,…)について、これを例えば16バイ
ト分(M1〜BK4)、一度にバスバッファ6にバースト転
送する。これにより、バスバッファ6は、図12に示す
ような状態になり、バスバッファ6には、32ビット幅
で、16バイト分のデータ(M1〜BK4)が一時記憶され
る。FIFO制御手段9は、バスバッファ6に転送され
た32ビット幅のイメージデータを例えば先入先出方式
で読み出すが、このとき、読み出した32ビット幅のデ
ータ(M,Y,C,Bkの組からなるデータ)を、図12
に示すように、8ビット幅に変換して(色毎のデータに
分割変換して)、各色に対応したFIFOに転送する。
すなわち、(M1,Y1,C1,Bk1)の32ビット幅のデ
ータをM1のデータ(8ビット),Y1のデータ(8ビッ
ト),C1のデータ(8ビット),Bk1のデータ(8ビッ
ト)にそれぞれ分割し、各8ビットデータを順次に、対
応する色のFIFOに転送する。ところで、本実施形態
の例では、各FIFO8−1〜8−4は、16ビット幅
のものであるので、各FIFO8−1〜8−4に8ビッ
ト幅のデータが転送されるとき、この8ビット幅のデー
タは、各FIFOの例えば上位8ビットに格納される。
なお、このとき、各FIFO8−1〜8−4の下位8ビ
ットには、ダミーデータが設定される。これにより、例
えば、FIFO8−1は、図13のような状態となり、
FIFO8−1には、上位8ビットに1画素分のデータ
が格納され下位8ビットには、ダミーデータが格納され
る。
【0061】このようにして、システムメモリ2の領域
AR0のイメージデータについて所定のDMA転送量(上
記例では、16バイト分)で転送を行った後、次に、D
MA制御手段5は、システムメモリ2の領域AR0の次
のイメージデータ(M5,Y5,C5,…)について、これ
を、同様にして、16バイト分、一度にバスバッファ6
にバースト転送し、次いで、バスバッファ6に一時記憶
された32ビット幅のデータを、8ビット幅に分割変換
して、それぞれの色に対応したFIFOに転送する。
AR0のイメージデータについて所定のDMA転送量(上
記例では、16バイト分)で転送を行った後、次に、D
MA制御手段5は、システムメモリ2の領域AR0の次
のイメージデータ(M5,Y5,C5,…)について、これ
を、同様にして、16バイト分、一度にバスバッファ6
にバースト転送し、次いで、バスバッファ6に一時記憶
された32ビット幅のデータを、8ビット幅に分割変換
して、それぞれの色に対応したFIFOに転送する。
【0062】このようにして、システムメモリ2にイメ
ージデータが図3に示すように連続展開される場合、シ
ステムメモリ2のイメージデータについて所定のDMA
転送量でバスバッファ6にイメージデータを高速転送
し、バスバッファ6に転送されたイメージデータを色毎
に対応するFIFOに転送するという仕方で、FIFO
8−1〜8−4に各色のデータを蓄積することができ
る。
ージデータが図3に示すように連続展開される場合、シ
ステムメモリ2のイメージデータについて所定のDMA
転送量でバスバッファ6にイメージデータを高速転送
し、バスバッファ6に転送されたイメージデータを色毎
に対応するFIFOに転送するという仕方で、FIFO
8−1〜8−4に各色のデータを蓄積することができ
る。
【0063】ここで、バスバッファ6に転送された32
ビット幅のデータを8ビット幅に変換して色毎のFIF
Oに入力する際、FIFO制御部31では、バスバッフ
ァ6及びFIFOセレクタ32のデータがどの色かを識
別し、その色に該当するFIFOに対してのみ、ライト
信号を与え、FIFOセレクタ32から出力されるイメ
ージデータを該当のFIFOに入力する。
ビット幅のデータを8ビット幅に変換して色毎のFIF
Oに入力する際、FIFO制御部31では、バスバッフ
ァ6及びFIFOセレクタ32のデータがどの色かを識
別し、その色に該当するFIFOに対してのみ、ライト
信号を与え、FIFOセレクタ32から出力されるイメ
ージデータを該当のFIFOに入力する。
【0064】このようにして、各FIFO8−1〜8−
4に色毎のデータが転送され、プリンタ14がプリント
可能状態になると、プリント出力制御手段11は、FI
FO8−1〜8−4内のデータをプリンタ14に対して
出力する。すなわち、プリント制御部33では、プリン
タ14へのライン同期信号などの出力タイミング信号に
合わせ、FIFOからのデータの読出し信号およびプリ
ンタセレクタへのアウトプットイネーブル信号を出力す
る。また、プリンタセレクタは、アウトプットイネーブ
ルがアクティブでない場合には白を印字するダミーデー
タをプリンタ14に出力する。
4に色毎のデータが転送され、プリンタ14がプリント
可能状態になると、プリント出力制御手段11は、FI
FO8−1〜8−4内のデータをプリンタ14に対して
出力する。すなわち、プリント制御部33では、プリン
タ14へのライン同期信号などの出力タイミング信号に
合わせ、FIFOからのデータの読出し信号およびプリ
ンタセレクタへのアウトプットイネーブル信号を出力す
る。また、プリンタセレクタは、アウトプットイネーブ
ルがアクティブでない場合には白を印字するダミーデー
タをプリンタ14に出力する。
【0065】このような制御により、各FIFO8−1
〜8−4からプリンタ14へ出力される16ビット幅の
データは、各FIFO8−1〜8−4に対応するプリン
タセレクタ34−1〜34−4を介して8ビット幅に変
換されて、プリンタ14に出力される。
〜8−4からプリンタ14へ出力される16ビット幅の
データは、各FIFO8−1〜8−4に対応するプリン
タセレクタ34−1〜34−4を介して8ビット幅に変
換されて、プリンタ14に出力される。
【0066】具体的に、プリント制御部33は、いまの
場合、FIFOからの出力される16ビットデータに対
して、上位8ビットのデータのみを選択して出力し、下
位8ビットのダミーデータについてはこれを捨てるとい
うように、出力制御信号をプリントセレクタ34−1〜
34−4に対して送る。
場合、FIFOからの出力される16ビットデータに対
して、上位8ビットのデータのみを選択して出力し、下
位8ビットのダミーデータについてはこれを捨てるとい
うように、出力制御信号をプリントセレクタ34−1〜
34−4に対して送る。
【0067】すなわち、各FIFO8−1〜8−4に
は、例えば、図13に示したように、16ビット幅のデ
ータとして、8ビット幅の1画素分のデータとともに8
ビット幅のダミーデータが格納されるので、16ビット
幅の各FIFO8−1〜8−4からは1回の読出し動作
で、8ビット幅の1画素分のデータとともに8ビット幅
のダミーデータが出力される。この際、プリンタセレク
タは、アウトプットイネーブルがアクティブであると
き、図13に示すように、FIFOから出力される16
ビット幅のデータのうち、1画素分の8ビットデータ
(上位8ビットのデータ)のみをプリンタ14へ出力す
る。また、プリンタセレクタは、アウトプットイネーブ
ルがアクティブでない場合には、余白プリントをするた
め、図8に示したと同様に、白を印字するダミーデータ
(1回分が8ビット)をプリンタ14に出力する。
は、例えば、図13に示したように、16ビット幅のデ
ータとして、8ビット幅の1画素分のデータとともに8
ビット幅のダミーデータが格納されるので、16ビット
幅の各FIFO8−1〜8−4からは1回の読出し動作
で、8ビット幅の1画素分のデータとともに8ビット幅
のダミーデータが出力される。この際、プリンタセレク
タは、アウトプットイネーブルがアクティブであると
き、図13に示すように、FIFOから出力される16
ビット幅のデータのうち、1画素分の8ビットデータ
(上位8ビットのデータ)のみをプリンタ14へ出力す
る。また、プリンタセレクタは、アウトプットイネーブ
ルがアクティブでない場合には、余白プリントをするた
め、図8に示したと同様に、白を印字するダミーデータ
(1回分が8ビット)をプリンタ14に出力する。
【0068】なお、上述の例では、16ビット幅のFI
FOの上位8ビットに1画素分のデータを格納し、下位
8ビットにダミーデータを設定するようにしているが、
FIFOの上位8ビットにダミーデータを設定し、下位
8ビットに1画素分のデータを格納するようにしても良
い。
FOの上位8ビットに1画素分のデータを格納し、下位
8ビットにダミーデータを設定するようにしているが、
FIFOの上位8ビットにダミーデータを設定し、下位
8ビットに1画素分のデータを格納するようにしても良
い。
【0069】このようにして、パックされたカラーイメ
ージ展開のデータを扱う時は、FIFOからの16ビッ
トデータに対して、上位8ビットまたは下位8ビットの
データの有効データのみをプリンタ14へ出力するよう
に、出力制御信号をプリントセレクタに対して送る。
ージ展開のデータを扱う時は、FIFOからの16ビッ
トデータに対して、上位8ビットまたは下位8ビットの
データの有効データのみをプリンタ14へ出力するよう
に、出力制御信号をプリントセレクタに対して送る。
【0070】このように、本実施形態のプリンタ制御装
置は、システムメモリ2に図2あるいは図3のいずれの
形態でカラーイメージデータが展開される場合にも、イ
メージデータを高速転送して、効率の良いカラープリン
ト制御を行なうことができる。
置は、システムメモリ2に図2あるいは図3のいずれの
形態でカラーイメージデータが展開される場合にも、イ
メージデータを高速転送して、効率の良いカラープリン
ト制御を行なうことができる。
【0071】また、図1のプリンタ制御装置において、
プリント出力制御手段11は、プリンタ14への画像出
力タイミングとして、任意の画像出力タイミングを設定
可能となっており、任意に設定した画像出力タイミング
に合わせてプリンタへ出力するようにもなっている。
プリント出力制御手段11は、プリンタ14への画像出
力タイミングとして、任意の画像出力タイミングを設定
可能となっており、任意に設定した画像出力タイミング
に合わせてプリンタへ出力するようにもなっている。
【0072】このように、プリント出力制御手段11に
おいて、任意に画像出力タイミングが設定できる場合に
は、プリンタからの同期信号に合わせたサイズのイメー
ジデータをシステムメモリ2上に展開する必要がなく、
システムメモリ2上のデータ量を減らし、かつ転送効率
を高めることができる。
おいて、任意に画像出力タイミングが設定できる場合に
は、プリンタからの同期信号に合わせたサイズのイメー
ジデータをシステムメモリ2上に展開する必要がなく、
システムメモリ2上のデータ量を減らし、かつ転送効率
を高めることができる。
【0073】具体的に、従来では、図14に示す例のよ
うに、プリンタからの同期信号(/FGATE,/LG
ATE信号)によって設定される出力範囲に対して、実
際の画像が小さい場合にはダミーデータを付加したデー
タをシステムメモリ2上に展開する必要があった。これ
に対し、プリント出力制御手段11が、任意に画像出力
タイミングを設定可能に構成されている場合には、シス
テムメモリ2上には実際の画像のみを展開し、プリント
制御部からの出力同期信号(/PFGATE,/PLG
ATE信号)によって出力制御を行なうことで、実質的
にダミーデータを付加することができる。これにより、
システムメモリ2の使用量を減らすことができ、また、
データ転送のためにバスを占有する時間を減少させるこ
とができる。
うに、プリンタからの同期信号(/FGATE,/LG
ATE信号)によって設定される出力範囲に対して、実
際の画像が小さい場合にはダミーデータを付加したデー
タをシステムメモリ2上に展開する必要があった。これ
に対し、プリント出力制御手段11が、任意に画像出力
タイミングを設定可能に構成されている場合には、シス
テムメモリ2上には実際の画像のみを展開し、プリント
制御部からの出力同期信号(/PFGATE,/PLG
ATE信号)によって出力制御を行なうことで、実質的
にダミーデータを付加することができる。これにより、
システムメモリ2の使用量を減らすことができ、また、
データ転送のためにバスを占有する時間を減少させるこ
とができる。
【0074】また、プリンタの印字には、イメージデー
タを1を白として扱うものと、0を白として扱うものが
ある。このようなプリンタの印字形式に対応するため、
プリンタに合わせた制御信号をプリントセレクタに送
り、FIFOからの出力データをプリンタの印字形式に
合わせて変換してプリンタへ出力する機能を、プリント
出力制御手段11にもたせることもできる。
タを1を白として扱うものと、0を白として扱うものが
ある。このようなプリンタの印字形式に対応するため、
プリンタに合わせた制御信号をプリントセレクタに送
り、FIFOからの出力データをプリンタの印字形式に
合わせて変換してプリンタへ出力する機能を、プリント
出力制御手段11にもたせることもできる。
【0075】さらに、プリンタのインタフェースに合わ
せてFIFOからのデータのビット幅を変換してプリン
タに出力する機能をプリント出力制御手段11にもたせ
ることもできる。この場合、CPU1における画像処理
の実行時間を短縮することができ、データ転送を効率良
く行なうことができる。
せてFIFOからのデータのビット幅を変換してプリン
タに出力する機能をプリント出力制御手段11にもたせ
ることもできる。この場合、CPU1における画像処理
の実行時間を短縮することができ、データ転送を効率良
く行なうことができる。
【0076】
【発明の効果】以上に説明したように、請求項1乃至請
求項14記載の発明によれば、CPUと、イメージデー
タが展開されるシステムメモリと、該システムメモリか
らシステムバスを介して転送されたイメージデータを印
刷条件に適合するよう制御しながらカラープリンタへ出
力するプリントインタフェース制御手段とを備えたプリ
ンタ制御装置において、システムメモリには、カラーイ
メージデータが展開され、プリントインタフェース制御
手段は、システムメモリからカラーイメージデータをシ
ステムバスを介してプリントインタフェース制御手段に
DMA転送する制御を行なうDMA制御手段、色毎にそ
れぞれ割り当てられてシステムメモリから転送されたカ
ラーイメージデータのうちの対応した色のカラーイメー
ジデータをそれぞれ記憶する複数のFIFOと、複数の
FIFOの制御を行なうFIFO制御手段と、複数のF
IFOにそれぞれ記憶されている色毎のカラーイメージ
データをプリンタへ出力する際の選択制御を行なうプリ
ント出力制御手段とを有しているので、メモリ使用量を
抑え、バストランザクションを効率良いものとし、ま
た、プリントインタフェース制御手段内に複数のFIF
Oを持つことで、システム全体の性能の低下を抑えたカ
ラープリンタへのイメージデータ転送が可能となる。具
体的に、色毎のDMA転送に合わせて該当するFIFO
にデータを書き込むことで、請求項4,請求項5,請求
項6記載の発明のように、メモリ上に色毎に展開された
イメージデータのデータ転送にも、また、1画素毎にパ
ックされた展開されたイメージデータ転送にも柔軟に対
応することができる。
求項14記載の発明によれば、CPUと、イメージデー
タが展開されるシステムメモリと、該システムメモリか
らシステムバスを介して転送されたイメージデータを印
刷条件に適合するよう制御しながらカラープリンタへ出
力するプリントインタフェース制御手段とを備えたプリ
ンタ制御装置において、システムメモリには、カラーイ
メージデータが展開され、プリントインタフェース制御
手段は、システムメモリからカラーイメージデータをシ
ステムバスを介してプリントインタフェース制御手段に
DMA転送する制御を行なうDMA制御手段、色毎にそ
れぞれ割り当てられてシステムメモリから転送されたカ
ラーイメージデータのうちの対応した色のカラーイメー
ジデータをそれぞれ記憶する複数のFIFOと、複数の
FIFOの制御を行なうFIFO制御手段と、複数のF
IFOにそれぞれ記憶されている色毎のカラーイメージ
データをプリンタへ出力する際の選択制御を行なうプリ
ント出力制御手段とを有しているので、メモリ使用量を
抑え、バストランザクションを効率良いものとし、ま
た、プリントインタフェース制御手段内に複数のFIF
Oを持つことで、システム全体の性能の低下を抑えたカ
ラープリンタへのイメージデータ転送が可能となる。具
体的に、色毎のDMA転送に合わせて該当するFIFO
にデータを書き込むことで、請求項4,請求項5,請求
項6記載の発明のように、メモリ上に色毎に展開された
イメージデータのデータ転送にも、また、1画素毎にパ
ックされた展開されたイメージデータ転送にも柔軟に対
応することができる。
【0077】また、請求項2,請求項3,請求項11記
載の発明によれば、プリントインタフェース制御手段に
は、システムバスと複数のFIFOとの間に、さらに、
システムメモリからシステムバスを介してDMA転送さ
れるカラーイメージデータを一時記憶するためのバスバ
ッファが設けられ、FIFO制御手段は、バスバッファ
に一時記憶されたカラーイメージデータを、その色に対
応したFIFOに選択的に入力させるようになってお
り、システムバスとFIFOの間にバスバッファが設け
られていることで、プリンタ側の転送幅と関係なくシス
テムバスのバス幅サイズで高速なDMA転送(データ転
送)を行なうことが可能となる。
載の発明によれば、プリントインタフェース制御手段に
は、システムバスと複数のFIFOとの間に、さらに、
システムメモリからシステムバスを介してDMA転送さ
れるカラーイメージデータを一時記憶するためのバスバ
ッファが設けられ、FIFO制御手段は、バスバッファ
に一時記憶されたカラーイメージデータを、その色に対
応したFIFOに選択的に入力させるようになってお
り、システムバスとFIFOの間にバスバッファが設け
られていることで、プリンタ側の転送幅と関係なくシス
テムバスのバス幅サイズで高速なDMA転送(データ転
送)を行なうことが可能となる。
【0078】また、請求項7,請求項12記載の発明に
よれば、FIFOのデータ幅サイズをプリンタへの転送
幅よりも大きなものにし、FIFOの出力側でプリンタ
側のデータ幅に変換するようになっているので、FIF
Oまでのデータの入力速度をより高速に行なうことがで
きる。すなわち、FIFOのデータ幅をプリンタ側のデ
ータ幅よりも大きくし、バスバッファからのバス幅のデ
ータをFIFOセレクタによってデータ幅を変換して、
FIFOに入力することで、バスバッファからFIFO
までの転送時間が短くなり、より高速にデータ転送を行
なうことができる。
よれば、FIFOのデータ幅サイズをプリンタへの転送
幅よりも大きなものにし、FIFOの出力側でプリンタ
側のデータ幅に変換するようになっているので、FIF
Oまでのデータの入力速度をより高速に行なうことがで
きる。すなわち、FIFOのデータ幅をプリンタ側のデ
ータ幅よりも大きくし、バスバッファからのバス幅のデ
ータをFIFOセレクタによってデータ幅を変換して、
FIFOに入力することで、バスバッファからFIFO
までの転送時間が短くなり、より高速にデータ転送を行
なうことができる。
【0079】また、請求項8記載の発明によれば、プリ
ンタから入力される出力タイミング信号によって、色毎
にDMA起動及び出力タイミングを独立させることで、
出力タイミングに合わせた効率の良いデータ転送が可能
となる。
ンタから入力される出力タイミング信号によって、色毎
にDMA起動及び出力タイミングを独立させることで、
出力タイミングに合わせた効率の良いデータ転送が可能
となる。
【0080】また、請求項9記載の発明によれば、プリ
ント出力制御手段は、プリンタへの画像出力タイミング
として任意の画像出力タイミングを設定可能となってお
り、任意に設定した画像出力タイミングに合わせて色毎
の各FIFOからプリンタへデータを出力するようにな
っているので、実際の有効画像サイズに合わせた効率の
良いデータ転送を行なうことができる。
ント出力制御手段は、プリンタへの画像出力タイミング
として任意の画像出力タイミングを設定可能となってお
り、任意に設定した画像出力タイミングに合わせて色毎
の各FIFOからプリンタへデータを出力するようにな
っているので、実際の有効画像サイズに合わせた効率の
良いデータ転送を行なうことができる。
【0081】また、請求項10記載の発明によれば、プ
リント出力制御手段は、FIFOからのデータをプリン
タの印字方式に合わせてビット幅を変換し、プリンタに
与えるので、システムメモリ上のイメージデータに対し
てCPUが何ら画像処理を施すことなく、効率良いデー
タ転送が可能となる。すなわち、CPUにおける画像処
理の実行時間を短縮することで、効率の良いデータ転送
が可能となる。
リント出力制御手段は、FIFOからのデータをプリン
タの印字方式に合わせてビット幅を変換し、プリンタに
与えるので、システムメモリ上のイメージデータに対し
てCPUが何ら画像処理を施すことなく、効率良いデー
タ転送が可能となる。すなわち、CPUにおける画像処
理の実行時間を短縮することで、効率の良いデータ転送
が可能となる。
【0082】また、請求項13,請求項14記載の発明
によれば、1ライン中の画素数を偶数か奇数を識別して
それに合わせてデータを出力することにより、システム
メモリ上でイメージデータにダミーデータを付加するな
どの処理を行なうことなく、効率の良いデータ転送が可
能となる。また、色毎に出力タイミングが異なる場合に
も、それぞれの色に対して1ライン中の画素数が偶数/
奇数が識別しプリンタへのデータ転送が可能となる。
によれば、1ライン中の画素数を偶数か奇数を識別して
それに合わせてデータを出力することにより、システム
メモリ上でイメージデータにダミーデータを付加するな
どの処理を行なうことなく、効率の良いデータ転送が可
能となる。また、色毎に出力タイミングが異なる場合に
も、それぞれの色に対して1ライン中の画素数が偶数/
奇数が識別しプリンタへのデータ転送が可能となる。
【図1】本発明に係るプリンタ制御装置の構成例を示す
図である。
図である。
【図2】システムメモリへのカラーイメージデータの展
開例を示す図である。
開例を示す図である。
【図3】システムメモリへのカラーイメージデータの展
開例を示す図である。
開例を示す図である。
【図4】DMA制御手段の構成例を示す図である。
【図5】DMA制御手段の構成例を示す図である。
【図6】システムメモリにイメージデータが色毎に展開
されている場合の転送制御を説明するための図である。
されている場合の転送制御を説明するための図である。
【図7】システムメモリにイメージデータが色毎に展開
されている場合の転送制御を説明するための図である。
されている場合の転送制御を説明するための図である。
【図8】プリンタセレクタは、アウトプットイネーブル
がアクティブでない場合には、余白プリントをするた
め、図8に示すように、白を印字するダミーデータ(1
回分が8ビット)をプリンタ14に出力する場合を説明
するための図である。
がアクティブでない場合には、余白プリントをするた
め、図8に示すように、白を印字するダミーデータ(1
回分が8ビット)をプリンタ14に出力する場合を説明
するための図である。
【図9】プリント制御部内のステートマシンを示す図で
ある。
ある。
【図10】図9のステートマシンの制御例を示すタイム
チャートである。
チャートである。
【図11】図9のステートマシンの制御例を示すタイム
チャートである。
チャートである。
【図12】システムメモリにカラーイメージデータが1
画素単位のパックデータとして連続アドレス領域に展開
される場合の転送制御を説明するための図である。
画素単位のパックデータとして連続アドレス領域に展開
される場合の転送制御を説明するための図である。
【図13】システムメモリにカラーイメージデータが1
画素単位のパックデータとして連続アドレス領域に展開
される場合の転送制御を説明するための図である。
画素単位のパックデータとして連続アドレス領域に展開
される場合の転送制御を説明するための図である。
【図14】プリンタへの出力範囲の一例を示す図であ
る。
る。
【図15】従来のプリンタ制御装置の構成図である。
1 システムバ
ス 2 システムメ
モリ 4 CPU 13 プリントイ
ンタフェース制御手段 14 カラープリ
ンタ 5 DMA制御
手段 6 バスバッフ
ァ 8−1〜8−4 FIFO 9 FIFO制
御手段 11 プリント出
力制御手段 31 FIFO制
御部 32 FIFOセ
レクタ 33 プリント制
御部 34−1〜34−4 プリントセ
レクタ
ス 2 システムメ
モリ 4 CPU 13 プリントイ
ンタフェース制御手段 14 カラープリ
ンタ 5 DMA制御
手段 6 バスバッフ
ァ 8−1〜8−4 FIFO 9 FIFO制
御手段 11 プリント出
力制御手段 31 FIFO制
御部 32 FIFOセ
レクタ 33 プリント制
御部 34−1〜34−4 プリントセ
レクタ
Claims (14)
- 【請求項1】 CPUと、イメージデータが展開される
システムメモリと、該システムメモリからシステムバス
を介して転送されたイメージデータを印刷条件に適合す
るよう制御しながらカラープリンタへ出力するプリント
インタフェース制御手段とを備えたプリンタ制御装置に
おいて、前記システムメモリには、カラーイメージデー
タが展開され、前記プリントインタフェース制御手段
は、システムメモリからカラーイメージデータをシステ
ムバスを介してプリントインタフェース制御手段にDM
A転送する制御を行なうDMA制御手段と、色毎にそれ
ぞれ割り当てられて前記システムメモリから転送された
カラーイメージデータのうちの対応した色のカラーイメ
ージデータをそれぞれ記憶する複数のFIFOと、複数
のFIFOの制御を行なうFIFO制御手段と、前記複
数のFIFOにそれぞれ記憶されている色毎のカラーイ
メージデータをプリンタへ出力する際の選択制御を行な
うプリント出力制御手段とを有していることを特徴とす
るプリンタ制御装置。 - 【請求項2】 請求項1記載のプリンタ制御装置におい
て、前記プリントインタフェース制御手段には、前記シ
ステムバスと前記複数のFIFOとの間に、さらに、シ
ステムメモリからシステムバスを介してDMA転送され
るカラーイメージデータを一時記憶するためのバスバッ
ファが設けられ、前記FIFO制御手段は、バスバッフ
ァに一時記憶されたカラーイメージデータを、その色に
対応したFIFOに選択的に入力させるようになってい
ることを特徴とするプリンタ制御装置。 - 【請求項3】 請求項1または請求項2記載のプリンタ
制御装置において、前記FIFO制御手段は、システム
バスのバス幅サイズで転送されてくるデータをプリンタ
に適したデータサイズに変換してFIFOに入力させる
ことを特徴とするプリンタ制御装置。 - 【請求項4】 請求項1,請求項2または請求項3記載
のプリンタ制御装置において、前記DMA制御手段は、
前記システムメモリに展開されたカラーイメージデータ
を、システムバスを介して前記プリントインタフェース
制御手段に、所定のバイト数分、バースト転送によりD
MA転送することを特徴とするプリンタ制御装置。 - 【請求項5】 請求項1,請求項2または請求項3記載
のプリンタ制御装置において、前記システムメモリに
は、カラーイメージデータが、色毎に別々の領域に展開
され、この場合、前記DMA制御手段は、システムメモ
リの1つの領域に展開された1つの色のカラーイメージ
データを、システムバスを介して前記プリントインタフ
ェース制御手段に、所定のバイト数分、バースト転送に
よりDMA転送することを特徴とするプリンタ制御装
置。 - 【請求項6】 請求項1,請求項2または請求項3記載
のプリンタ制御装置において、前記システムメモリに
は、カラーイメージデータが1画素単位のパックデータ
として、連続アドレス領域に展開され、この場合、前記
DMA制御手段は、システムメモリの連続アドレス領域
に展開されたカラーイメージデータを、システムバスを
介して前記プリントインタフェースに、所定の画素数
分、バースト転送によりDMA転送することを特徴とす
るプリンタ制御装置。 - 【請求項7】 請求項1記載のプリンタ制御装置におい
て、前記各FIFOに入力させるビット幅は、プリンタ
への転送ビット幅よりも大きなものに設定され、前記プ
リント出力制御手段は、各FIFOからのデータを、プ
リンタへの転送ビット幅に変換して、プリンタに出力す
ることを特徴とするプリンタ制御装置。 - 【請求項8】 請求項1記載のプリンタ制御装置におい
て、前記DMA制御手段は、色毎の複数のDMA制御部
により構成され、前記DMA制御手段の各DMA制御部
は、プリンタにイメージデータを与える出力タイミング
が色毎に独立したものとなっている場合に、前記出力タ
イミングにより色毎に独立に起動されて、色毎のデータ
を対応したFIFOに入力するようになっており、各F
IFOに入力されたデータは、前記プリント出力制御手
段によって色毎に独立してプリンタへ出力されるように
なっていることを特徴とするプリンタ制御装置。 - 【請求項9】 請求項7記載のプリンタ制御装置におい
て、前記プリント出力制御手段は、プリンタへの画像出
力タイミングとして任意の画像出力タイミングを設定可
能となっており、任意に設定した画像出力タイミングに
合わせて色毎の各FIFOからプリンタへデータを出力
するようになっていることを特徴とするプリンタ制御装
置。 - 【請求項10】 請求項7記載のプリンタ制御装置にお
いて、前記プリント出力制御手段は、FIFOからのデ
ータのビット幅をプリンタの印字方式に合ったビット幅
に変換し、プリンタに与えることを特徴とするプリンタ
制御装置。 - 【請求項11】 システムメモリにカラーイメージデー
タを展開し、システムメモリに展開されたカラーイメー
ジデータをシステムバスを介してプリントインタフェー
ス制御手段に転送し、プリントインタフェース制御手段
において印刷条件に適合するよう制御しながらプリンタ
へ出力するプリンタ制御方法であって、システムメモリ
に展開されたカラーイメージデータをシステムバスを介
して、プリントインタフェース制御手段のバスバッファ
に、システムバスの高速なバースト転送によるDMA転
送で一旦入力し、バスバッファに一時記憶されたカラー
イメージデータを、該カラーイメージデータの色に対応
するFIFOに、FIFOのデータ幅のサイズに変換し
て入力し、FIFOから出力されるカラーイメージデー
タをプリンタへ出力することを特徴とするプリンタ制御
方法。 - 【請求項12】 請求項11記載のプリンタ制御方法に
おいて、前記FIFOのデータ幅をプリンタへの転送デ
ータ幅より大きなものにし、FIFOからのデータをプ
リンタへの転送データ幅に変換して、プリンタに出力す
ることを特徴とするプリンタ制御方法。 - 【請求項13】 請求項12記載のプリンタ制御方法に
おいて、FIFOからのデータをプリンタへの転送デー
タ幅に変換して、プリンタに出力する際、プリンタの1
ライン中の出力画素数が偶数か奇数かを識別し、偶数か
奇数かに合わせて各FIFOからのデータをプリンタに
出力することを特徴とするプリンタ制御方法。 - 【請求項14】 請求項12記載のプリンタ制御方法に
おいて、プリンタの1ライン中の出力画素数が偶数か奇
数かを色毎に独立して識別し、色毎に独立して識別した
偶数か奇数かに合わせてFIFOからのデータをプリン
タに出力することを特徴とするプリンタ制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8097484A JPH09265367A (ja) | 1996-03-27 | 1996-03-27 | プリンタ制御装置およびプリンタ制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8097484A JPH09265367A (ja) | 1996-03-27 | 1996-03-27 | プリンタ制御装置およびプリンタ制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09265367A true JPH09265367A (ja) | 1997-10-07 |
Family
ID=14193555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8097484A Pending JPH09265367A (ja) | 1996-03-27 | 1996-03-27 | プリンタ制御装置およびプリンタ制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09265367A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6915357B2 (en) | 2002-04-12 | 2005-07-05 | Seiko Epson Corporation | Control apparatus and control method |
JP2007299315A (ja) * | 2006-05-02 | 2007-11-15 | Ricoh Co Ltd | データ転送装置 |
JP2009302699A (ja) * | 2008-06-11 | 2009-12-24 | Casio Electronics Co Ltd | メモリアクセス制御装置 |
JP2010125631A (ja) * | 2008-11-25 | 2010-06-10 | Casio Electronics Co Ltd | データ転送装置 |
-
1996
- 1996-03-27 JP JP8097484A patent/JPH09265367A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6915357B2 (en) | 2002-04-12 | 2005-07-05 | Seiko Epson Corporation | Control apparatus and control method |
JP2007299315A (ja) * | 2006-05-02 | 2007-11-15 | Ricoh Co Ltd | データ転送装置 |
JP2009302699A (ja) * | 2008-06-11 | 2009-12-24 | Casio Electronics Co Ltd | メモリアクセス制御装置 |
JP2010125631A (ja) * | 2008-11-25 | 2010-06-10 | Casio Electronics Co Ltd | データ転送装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000295485A (ja) | 印刷用画像処理装置 | |
JPH09265367A (ja) | プリンタ制御装置およびプリンタ制御方法 | |
JP3554237B2 (ja) | 画像処理装置及びその方法 | |
JP2001047677A (ja) | プリンタ制御装置 | |
JP2003241983A (ja) | 情報処理装置及び情報処理方法 | |
JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
JP2000305891A (ja) | Dmaコントローラおよびdma制御方法 | |
JPH11179975A (ja) | カラープリンタ制御装置 | |
JP2955301B2 (ja) | 画像処理方法 | |
JP2993618B2 (ja) | 画像処理方法 | |
JPH09179813A (ja) | Dma転送装置 | |
JP2002215563A (ja) | Dma制御装置 | |
JP2004229066A (ja) | 画像形成装置 | |
JP3509354B2 (ja) | 画像形成装置 | |
JP2006256105A (ja) | 印刷装置及びデータ処理方法 | |
JP2000322374A (ja) | データ変換装置およびデータ変換方法 | |
JP3896730B2 (ja) | 画像認識装置及びそれを用いた画像処理装置 | |
JP2002135578A (ja) | 画像処理方法及び画像処理装置 | |
JPH11249832A (ja) | 画像形成装置 | |
JP2000047976A (ja) | プリンタ制御装置 | |
JPH11327823A (ja) | 出力方法及び装置並びに記憶媒体 | |
JP2003216351A (ja) | Usbによるカラー画像データ送受信方法及びプリンタ並びにプリンタドライバ | |
JP2006142490A (ja) | 画像形成コントローラ装置及びプリンタ装置 | |
JP2004157609A (ja) | 画像処理装置および画像処理システム | |
JP2001287411A (ja) | プリンタ制御装置 |